JP7330282B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP7330282B2
JP7330282B2 JP2021550643A JP2021550643A JP7330282B2 JP 7330282 B2 JP7330282 B2 JP 7330282B2 JP 2021550643 A JP2021550643 A JP 2021550643A JP 2021550643 A JP2021550643 A JP 2021550643A JP 7330282 B2 JP7330282 B2 JP 7330282B2
Authority
JP
Japan
Prior art keywords
layer
nickel
nickel layer
wiring board
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021550643A
Other languages
English (en)
Other versions
JPWO2021065601A1 (ja
Inventor
芳弘 長谷川
泰大 東川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2021065601A1 publication Critical patent/JPWO2021065601A1/ja
Application granted granted Critical
Publication of JP7330282B2 publication Critical patent/JP7330282B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09436Pads or lands on permanent coating which covers the other conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、配線基板に関する。
特許文献1に記載の基板のように、Ni-Auめっきされた電極、絶縁フィルムおよび素子の実装時に使用する封止樹脂が交差する部位は、熱膨張係数等の物性の異なる材料が接する点となる。このような3つの材料が接する点は、基板をマザーボードに搭載する際に発生する熱や、素子の作動時に発生する熱などの応力によってクラックが発生しやすい。
特開2005-183672号公報
本開示に係る配線基板は、最外層に位置する絶縁層と、絶縁層の表面にシード層を介して位置する電極導体と、少なくとも1個の電極導体を被覆し、かつシード層の表面と接触する接触部を有するニッケル層と、ニッケル層を被覆する金層とを含む。ニッケル層は接触部において複数の空隙を含み、空隙の少なくとも一部が接触部に向けて開口を有しており、空隙の少なくとも一部に金層の一部が位置している。
本開示の一実施形態に係る配線基板の要部を示す模式図である。 図1に示す領域Xの一例を示す電子顕微鏡写真である。 本開示の他の実施形態に係る配線基板の要部を示す模式図である。 (A)~(D)は、本開示に係る配線基板の製造方法の一実施形態を示す説明図である。 (A)~(D)は、本開示に係る配線基板の細部を説明するための模式図である。
本開示に係る配線基板は、上記のように、電極導体に接触するように電極導体の表面および側面を被覆し、かつシード層と接触する接触部を有するニッケル層を含んでいる。このニッケル層は、接触部に向けて開口を有する複数の空隙を含んでおり、空隙の少なくとも一部に金層の一部が位置している。接触部において、ニッケル層に形成された空隙の少なくとも一部に、ニッケルよりも柔らかい金が存在することによって、ニッケルのみの場合と比べて発生する応力を緩和することができる。その結果、クラックの発生、特に物性の異なる3つの材料が接する点におけるクラックの発生を低減することができる。
本開示の一実施形態に係る配線基板を、図1および2に基づいて説明する。図1は、本開示の一実施形態に係る配線基板1の要部を示す。
配線基板1は、絶縁層2と導体層3とを含んでおり、配線基板1の少なくとも一方の最外層に絶縁層2が位置している。最外層に位置する絶縁層2の表面には、シード層25を介して電極導体3aが位置している。絶縁層2は、絶縁性を有する素材であれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド-トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は2種以上を混合して用いてもよい。図1に示すように、複数の絶縁層2が存在する場合、各絶縁層2は同じ樹脂であってもよく、異なる樹脂であってもよい。
絶縁層2には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが、さらに分散されていてもよい。絶縁層2の厚みは特に限定されず、例えば5μm以上200μm以下程度である。複数の絶縁層2は、同じ厚みを有していてもよく、それぞれ異なる厚みを有していてもよい。
導体層3は銅などの導体、例えば銅箔や銅めっきで形成されている。導体層3の厚みは特に限定されず、例えば5μm以上70μm以下である。複数の導体層3が存在する場合、各導体層3は同じ導体で形成されていてもよく、異なる導体で形成されていてもよい。
最外層に位置する絶縁層2の表面にシード層25を介して位置する電極導体3aは、配線基板1と素子とを電気的に接続するため、あるいは配線基板1とマザーボードとを電気的に接続するために使用される。電極導体3aも銅などの導体、例えば銅箔や銅めっきで形成されている。図1に示すように、電極導体3aは、導体層3と電気的に接続するように形成されていてもよく、導体層3と電気的に独立して形成されていてもよい。
電極導体3aが導体層3と電気的に接続している場合、電極導体3aと導体層3とは、絶縁層2に形成されたビアホール導体を介して接続されている。ビアホール導体は、絶縁層2の上下面を貫通する孔に銅などの導体、例えば銅めっきなどを析出させることによって得られる。絶縁層2の上下面を貫通する孔は、例えば50μm以上200μm以下程度の内径を有している。貫通する孔は、例えば、COレーザー、UV-YAGレーザーなどのようなレーザー加工によって形成される。
電極導体3aの上面および側面には、ニッケル層4が位置している。すなわち、ニッケル層4は電極導体3aを被覆している。さらに、ニッケル層4は、シード層25の表面と接触する接触部41を有している。ニッケル層4は電極導体3aを保護する機能を有している。具体的には、電極導体3aが銅で形成されている場合、溶融状態のはんだを電極導体3aに付着させると、はんだの熱によってはんだと銅との脆い合金が生成される。このような脆い合金が生成されないように、電極導体3aはニッケル層4によって被覆されている。
ニッケル層4は、最外層に位置する絶縁層2の表面にシード層25を介して位置している電極導体3aの全てに形成される必要はなく、少なくとも1個の電極導体3aに形成されていればよい。具体的には、電極導体3aのうち、はんだを付着させる電極導体3aにニッケル層4が形成されていればよい。
ニッケル層4は、例えば無電解めっきによって形成される。ニッケル層4は、例えば1.5μm以上2.2μm以下程度の厚みを有している。ニッケル層4がこのような厚みを有していれば、上述のような脆い合金の生成を十分に低減することができる。
ニッケル層4は、シード層25の表面と接触している。ニッケル層4とシード層25とが接触している部分(接触部41)には、後述する第2ニッケル層4bが位置している。電極導体3aの表面には、後述する第1ニッケル層4aが位置している。第2ニッケル層4bのシード層25からの厚み(高さ)は、第1ニッケル層4aの電極導体3aの表面からの厚みよりも小さい。接触部41の上に位置しているニッケル層4においては、第2ニッケル層4b上にさらに第1ニッケル層4aが位置している。そのため、例えば、電極導体3aの側面に位置するニッケル層4の厚みよりも大きい。これにより、ニッケル層4とシード層25との接触面積が大きくなり接続強度が向上する。
図2に示すように、ニッケル層4は複数の空隙42を含んでいる。図2は、図1に示す領域Xの一例を示す電子顕微鏡写真である。空隙42は接触部41に向けて開口を有しており、空隙42の少なくとも一部に後述する金層5の一部が位置している。空隙42の少なくとも一部に金層5の一部が位置していることによって、ニッケル層4単独の場合と比べて接触部41近傍が柔らかくなる。その結果、発生する応力を緩和することができる。
ニッケル層4の表面には金層5が位置している。すなわち、金層5はニッケル層4を被覆している。金層5で被覆することによって、はんだの濡れ性が向上する。金層5は、例えば無電解めっきによって形成される。金層5は、例えば0.09μm以上0.15μm以下程度の厚みを有している。
このような、接触部41の近傍に空隙42を有するニッケル層4は、例えば後述する配線基板の製造方法により形成される。
次に、本開示の他の実施形態に係る配線基板を、図3に基づいて説明する。図3は、本開示の他の実施形態に係る配線基板1’の要部を示す。他の実施形態に係る配線基板1’において、上述の一実施形態に係る配線基板1と同じ部材については同じ符号を付しており、詳細な説明については省略する。
一実施形態に係る配線基板1では、電極導体3aがシード層25を介して位置している絶縁層2の表面は、電極導体3aが位置している部分も、互いに隣接している電極導体3aの間に存在する部分も、略面一であり、ほとんど高低差は存在しない。
一方、他の実施形態に係る配線基板1’では、図3に示すように互いに隣接している電極導体3aの間に存在する絶縁層2の第1領域Yの表面が、電極導体3aが位置している絶縁層2の第2領域Zの表面よりも下方に位置している。このような構成によって応力のかかる方向が、絶縁層2に対して垂直方向から斜め方向に変わる。そのため、物性の異なる3つの材料が接する点の応力を分散することができ絶縁層2にかかる負荷を緩和することができる。さらに、互いに隣接している電極導体3aの間の距離(絶縁層2の表面上の距離)を長くすることができる。その結果、電極導体3aの間でマイグレーションが発生しにくくなる。
第1領域Yは、凹曲面を含んでいてもよく、さらに凹曲面が互いに隣接しているニッケル層4の接触部41同士の間にわたり位置していても構わない。このような場合、電極導体3a同士の間の距離をより長くすることが可能になり、マイグレーションの低減に有利である。
本開示に係る配線基板を製造する方法は限定されない。本開示に係る配線基板を製造する方法の一実施形態について、他の実施形態に係る配線基板1’を製造する方法(図4(A)~(D))に基づいて説明する。
図4(A)に示すように、絶縁層20の表面にシード層25を介して電極導体30を形成する。電極導体30は、上記のように銅などの導体、例えば銅箔や銅めっきで形成されている。次いで、絶縁層20の表面に形成されたシード層(例えば、Ni-Cr合金など)を除去する工程に供する前に、保護が必要な部分にはソルダーレジスト加工を施し、ソルダーレジスト40を形成する。
図4(A)は、絶縁層20の表面にシード層25を介して電極導体30が形成された状態を示している。この絶縁層20の下面には、必要に応じて、導体層と絶縁層とが交互に積層されたビルドアップ層が形成されていてもよい。
次いで、図4(B)に示すように、絶縁層20の表面に形成されたシード層25を除去する。シード層25は、例えば、エッチング処理、ブラスト処理(ウェットブラスト処理など)などによって除去される。例えば、ウェットブラスト処理を採用すると、図4(B)に示すように、互いに隣接している電極導体30の間に存在する絶縁層20の表面に窪みが生じる。このような窪みが存在することによって、互いに隣接している電極導体30の間の距離(絶縁層20の表面上の距離)を長くすることができる。
次いで、図4(C)に示すように、エッチング処理を行い、電極導体30の表面に形成されている酸化被膜を除去する。電極導体30が銅で形成されている場合、銅エッチングが採用される。エッチング処理によって酸化被膜を除去する際に、電極導体30自体も一部が除去されるため、電極導体30はエッチング処理前よりも細くなる。このとき、エッチング処理によって除去された電極導体30の下方にあるシード層25(Ni-Cr合金)が露出する。言い換えれば、Ni-Cr合金が、エッチング処理によって細くなった電極導体30の周囲に位置している状態になる。
次いで、図4(D)に示すように、電極導体30の上面および側面にめっき処理を施して、めっき層50を形成する。めっき層50は、まずニッケル層4が形成され、ニッケル層4を被覆するように金層5が形成される。具体的には、電極導体30の上面および側面に、例えば無電解めっきによってニッケル層4が形成される。
ここで、上述のようなニッケル層4が形成される過程を模式的に示す。図5(A)に示す図はニッケル層4形成のための無電解めっきが処理される前のシード層25および電極導体30が形成された絶縁層20である。
次いで、図5(B)に無電解めっきを開始したときの状態を示す。図5(B)に示すように、ニッケル層4は、電極導体30表面を下地として析出する第1ニッケル層4aと、電極導体30の周囲に位置するNi-Cr合金(シード層25)の表面を下地として析出する第2ニッケル層4bとを含んでいる。第1ニッケル層4aは、電極導体30の上面および側面に析出する。第2ニッケル層4bは、合金表面に露出している金属の違い等により析出速度が異なるため柱状に析出する。
図5(C)は、ニッケル層4形成のための無電解めっき処理が進んだ状態を示す。第1ニッケル層4aとこれに近い第2ニッケル層4bとが接触している。このとき、互いに接触している第1ニッケル層4aと第2ニッケル層4bとの間は、無電解めっき液の供給が次第に絶たれてしまい、一部が空隙42となる。
図5(D)は、ニッケル層4形成のための無電解めっき処理が完了した状態を示す。電極導体30表面を下地として析出する第1ニッケル層4aと、Ni-Cr合金の表面を下地として析出する第2ニッケル層4bとの間、あるいは第2ニッケル層4b同士の間に無電解めっき液の供給が絶たれることで生じる空隙42が位置している。
第2ニッケル層4bは、第1ニッケル層4aと接触する際に電極導体30とは反対の方向に圧力を受けて傾いているものを含んでいても構わない。さらに、第2ニッケル層4bは、絶縁層20から上方に向かうにつれて電極導体30から離れるように傾いて位置していても構わない。この場合、例えば第2ニッケル層4b同士の間の空隙42が、第2ニッケル層4bに沿って傾いた方向にも生じるため、応力を緩和することができる方向を増加できる点で有利である。
その後、ニッケル層4を被覆するように、例えば無電解めっきによって金層5が形成される。金層5が形成される際に、ニッケル層4に形成された少なくとも一部の空隙42に金層5の一部が侵入する。このような工程によって、他の実施形態に係る配線基板1’が得られる。
本開示の配線基板は、上述の一実施形態および他の実施形態に限定されない。例えば、上述の一実施形態に係る配線基板1および他の実施形態に係る配線基板1’では、電極導体3a、ニッケル層4および金層5がこの順序で積層されている。しかし、ニッケル層4と金層5との間にパラジウム層が存在していてもよい。すなわち、電極導体3a、ニッケル層4、パラジウム層および金層5がこの順序で積層されていてもよい。パラジウム層を形成することによって、ニッケル層4の効果をより高めることができ、電極導体3aを保護する効果がより向上する。パラジウム層の厚みは特に限定されず、例えば0.01μm以上0.5μm以下程度である。
配線基板は、空隙42にはんだを有していても構わない。はんだは、例えば電極導体30表面を下地として析出する第1ニッケル層4aと、Ni-Cr合金(シード層25)の表面を下地として析出する第2ニッケル層4bとの間、第2ニッケル層4b同士の間等に位置している。空隙42にはんだが位置していることによって、例えば第2ニッケル層4bの周囲を第1ニッケル層4aが隙間なく被覆している場合に比べて、第1ニッケル層4aと第2ニッケル層4bとが熱伸縮した場合に、両者の間に生じる応力を緩和してクラックを低減する作用がある。はんだが、複数の第2ニッケル層4bとNi-Cr合金のシード層25とに囲まれた領域に位置している場合、複数の第2ニッケル層4b同士が密着している場合に比べて、第2ニッケル層4b同士の間に生じる応力を緩和してクラックを低減する作用に加えて、複数の第2ニッケル層4bとNi-Cr合金のシード層25との間に生じる応力を緩和してクラックを低減する作用がある。これにより、電気的な接続信頼性に優れた配線基板を提供することができる。
はんだは、例えば錫が約96.5%、銀が約3%、銅が約0.5%の成分組成を有するSn-Ag-Cu系のものや、例えば錫が約96%、銀が約2.5%、ビスマスが約1%、銅が約0.5%の成分組成を有するSn-Ag-Bi-Cu系のものを用途に応じて用いればよい。このようなはんだは、例えば金層5の表面にはんだを溶着させるときに、ニッケル層4に形成された少なくとも一部の空隙42に、溶融したはんだの一部が侵入して凝固することによって形成される。
1、1’ 配線基板
2 絶縁層
3 導体層
3a 電極導体
4 ニッケル層
4a 第1ニッケル層
4b 第2ニッケル層
25 シード層
41 接触部
42 空隙
5 金層
20 絶縁層
30 電極導体
40 ソルダーレジスト
50 めっき層(ニッケル層および金層)

Claims (10)

  1. 最外層に位置する絶縁層と、
    該絶縁層の表面に位置するNi-Cr合金から成るシード層と、
    該シード層の上面外周部を除く上面中央部に位置する電極導体と、
    少なくとも1個の前記電極導体を被覆し、かつ前記上面外周部と接触する接触部を有するニッケル層と、
    該ニッケル層を被覆するとともに前記シード層の側面を被覆している金層と、
    を含み、
    前記ニッケル層が前記接触部において複数の空隙を含み、該空隙の少なくとも一部は前記接触部に向けて開口を有しており、該空隙の少なくとも一部に前記金層の一部が位置していることを特徴とする配線基板。
  2. 前記ニッケル層は、前記電極導体の表面に位置する第1ニッケル層と、前記シード層の前記上面外周部に位置する第2ニッケル層とを有しており、前記第1ニッケル層が前記第2ニッケル層上に位置し、前記第1ニッケル層と前記第2ニッケル層との間、または前記第2ニッケル層同士の間に前記空隙が位置していることを特徴とする、請求項1に記載の配線基板。
  3. 前記絶縁層の表面は、互いに隣接している前記電極導体の間に位置する第1領域と、前記電極導体が位置している第2領域と、を有しており、
    前記絶縁層の厚み方向において、前記第1領域は、前記第2領域よりも下方に位置する請求項に記載の配線基板。
  4. 前記第1領域は、凹曲面を含む、請求項に記載の配線基板。
  5. 前記ニッケル層は、互いに隣接している前記電極導体をそれぞれ被覆しており、
    前記第1領域の前記凹曲面は、互いに隣接している前記ニッケル層の前記接触部同士を接続している、請求項に記載の配線基板。
  6. 記第2ニッケル層の厚みは、前記第1ニッケル層の厚みよりも小さい、請求項2~5のいずれかに記載の配線基板。
  7. 前記第2ニッケル層は、前記絶縁層から上方に向かうにつれて前記電極導体から離れるように傾いて位置している、請求項2~6に記載の配線基板。
  8. 前記ニッケル層と前記金層との間に位置するパラジウム層をさらに有する請求項1~のいずれかに記載の配線基板。
  9. 前記空隙の一部に、はんだが位置している請求項1~のいずれかに記載の配線基板。
  10. 前記第2ニッケル層と前記シード層とに囲まれた前記空隙に、はんだが位置している請求項に記載の配線基板。
JP2021550643A 2019-09-30 2020-09-23 配線基板 Active JP7330282B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019178275 2019-09-30
JP2019178275 2019-09-30
PCT/JP2020/035743 WO2021065601A1 (ja) 2019-09-30 2020-09-23 配線基板

Publications (2)

Publication Number Publication Date
JPWO2021065601A1 JPWO2021065601A1 (ja) 2021-04-08
JP7330282B2 true JP7330282B2 (ja) 2023-08-21

Family

ID=75336442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021550643A Active JP7330282B2 (ja) 2019-09-30 2020-09-23 配線基板

Country Status (4)

Country Link
US (1) US12127340B2 (ja)
JP (1) JP7330282B2 (ja)
TW (1) TWI763052B (ja)
WO (1) WO2021065601A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118613908A (zh) * 2022-01-31 2024-09-06 京瓷株式会社 布线基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274545A (ja) 2000-03-28 2001-10-05 Ngk Spark Plug Co Ltd セラミック回路基板およびその製造方法
JP2002185108A (ja) 2000-12-11 2002-06-28 Kyocera Corp 配線基板
JP2002252447A (ja) 2001-02-26 2002-09-06 Kyocera Corp 配線基板
JP2015216344A (ja) 2014-04-21 2015-12-03 新光電気工業株式会社 配線基板及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110209A (ja) * 2001-10-02 2003-04-11 Matsushita Electric Ind Co Ltd 電子部品
JP3907002B2 (ja) 2003-12-19 2007-04-18 ローム株式会社 半導体装置
US9634412B2 (en) * 2011-07-15 2017-04-25 Tessera, Inc. Connector structures and methods
US9620468B2 (en) * 2012-11-08 2017-04-11 Tongfu Microelectronics Co., Ltd. Semiconductor packaging structure and method for forming the same
AU2014376585B2 (en) * 2014-01-10 2017-08-31 Jx Nippon Oil & Energy Corporation Optical substrate, mold to be used in optical substrate manufacture, and light emitting element including optical substrate
JP2016018806A (ja) * 2014-07-04 2016-02-01 新光電気工業株式会社 配線基板、配線基板の製造方法
KR101683972B1 (ko) * 2014-07-28 2016-12-07 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
JP2017011251A (ja) * 2015-06-24 2017-01-12 京セラ株式会社 配線基板およびその製造方法
CN110997981A (zh) * 2017-07-14 2020-04-10 美录德有限公司 铜蚀刻液

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274545A (ja) 2000-03-28 2001-10-05 Ngk Spark Plug Co Ltd セラミック回路基板およびその製造方法
JP2002185108A (ja) 2000-12-11 2002-06-28 Kyocera Corp 配線基板
JP2002252447A (ja) 2001-02-26 2002-09-06 Kyocera Corp 配線基板
JP2015216344A (ja) 2014-04-21 2015-12-03 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
US20220418100A1 (en) 2022-12-29
WO2021065601A1 (ja) 2021-04-08
TWI763052B (zh) 2022-05-01
TW202115832A (zh) 2021-04-16
JPWO2021065601A1 (ja) 2021-04-08
US12127340B2 (en) 2024-10-22

Similar Documents

Publication Publication Date Title
KR101376265B1 (ko) 배선 기판 및 그 제조 방법
US9247644B2 (en) Wiring board and method for manufacturing the same
JP5331958B2 (ja) 配線基板及び半導体パッケージ
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9775237B2 (en) Wiring substrate and method for manufacturing the same
JP2008085089A (ja) 樹脂配線基板および半導体装置
KR20150047747A (ko) 인쇄회로기판 및 그 제조방법과 이를 이용하는 반도체 패키지
KR101070098B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP6092117B2 (ja) 印刷回路基板及びその製造方法
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
US8349736B2 (en) Semiconductor device manufacturing method and semiconductor device
JP7330282B2 (ja) 配線基板
JP4445777B2 (ja) 配線基板、及び配線基板の製造方法
JP5608430B2 (ja) 配線基板及び配線基板の製造方法
JP5705565B2 (ja) 実装構造体
TWI742297B (zh) 具有填縫層的電路板結構
JP7337185B2 (ja) 配線基板
JP2008193130A (ja) 配線基板の製造方法、及び配線基板
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
WO2023145592A1 (ja) 配線基板
JP7445717B2 (ja) 多層基板の表面処理層構造
JP7507723B2 (ja) 配線基板
JP2006147932A (ja) 多層配線基板及びその製造方法
JP3893088B2 (ja) 半導体パッケージ用基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230808

R150 Certificate of patent or registration of utility model

Ref document number: 7330282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150