WO2023145592A1 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
WO2023145592A1
WO2023145592A1 PCT/JP2023/001462 JP2023001462W WO2023145592A1 WO 2023145592 A1 WO2023145592 A1 WO 2023145592A1 JP 2023001462 W JP2023001462 W JP 2023001462W WO 2023145592 A1 WO2023145592 A1 WO 2023145592A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
metal
wiring board
metal portion
board according
Prior art date
Application number
PCT/JP2023/001462
Other languages
English (en)
French (fr)
Inventor
一起 早野
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to CN202380019237.1A priority Critical patent/CN118613908A/zh
Priority to JP2023576844A priority patent/JPWO2023145592A1/ja
Priority to KR1020247025171A priority patent/KR20240131389A/ko
Publication of WO2023145592A1 publication Critical patent/WO2023145592A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Definitions

  • the present disclosure relates to wiring boards.
  • connection terminals for electrically connecting to a semiconductor element or the like.
  • the pads are formed of a plurality of metal layers, as shown in US Pat. In such a pad, the contact surface with the insulating layer is easily peeled off, and the connection reliability may be poor.
  • a wiring board includes an insulating layer having a first surface and a second surface located opposite to the first surface, and pads located on the first surface.
  • the first surface includes a first area including a plane along the second surface, and a second area located around the first area and including an inclined surface inclined from the first area toward the second surface. have.
  • the surface of the second region has a plurality of recesses and protrusions, and the arithmetic mean roughness of the surface of the second region is greater than the arithmetic mean roughness of the surface of the first region.
  • a central portion of the pad is located in the first region, and a peripheral portion of the pad is located in the second region.
  • FIG. 4 is an explanatory diagram for explaining an example of pads included in the wiring board according to the embodiment of the present disclosure
  • 2 is an electron micrograph showing an example of a region X shown in FIG. 1
  • FIG. 4 is an explanatory diagram for explaining an example of a process of forming pads included in the wiring board according to the embodiment of the present disclosure
  • FIG. 4 is an explanatory diagram for explaining another example of pads included in the wiring board according to the embodiment of the present disclosure
  • the pads formed of multiple metal layers can easily come off at the contact surface with the insulating layer, resulting in poor connection reliability. Therefore, there is a demand for a wiring board that reduces the peeling between the insulating layer and the pad and has excellent connection reliability.
  • the wiring board according to the present disclosure has the second region including the inclined surface inclined from the first region toward the second surface, and the surface of the second region has a plurality of concave portions and convex portions. and the arithmetic mean roughness of the surface of the second region is greater than the arithmetic mean roughness of the surface of the first region.
  • FIG. 1 is an explanatory diagram for explaining an example of pads included in a wiring board according to an embodiment of the present disclosure.
  • FIG. 2 is an electron micrograph showing an example of the region X shown in FIG.
  • the wiring board according to one embodiment has a structure in which at least one insulating layer 1 and at least one conductive layer 3 are alternately laminated.
  • FIG. 1 shows the vicinity of a pad 2 formed on an insulating layer 1 located on the outermost layer of a wiring board.
  • the insulating layer 1 is specifically a core insulating layer and a build-up insulating layer.
  • the insulating layer 1 is made of resin such as epoxy resin, bismaleimide-triazine resin, polyimide resin, polyphenylene ether resin, and liquid crystal polymer. These resins may be used alone or in combination of two or more. Insulating particles may be dispersed in the insulating layer 1 as shown in FIG. Insulating particles are shown as circles in FIG.
  • the insulating particles are not limited, and examples thereof include inorganic insulating fillers such as silica, alumina, barium sulfate, talc, clay, glass, calcium carbonate, and titanium oxide. When there are two or more insulating layers 1, they may be made of the same resin or different resins.
  • the core insulating layer 1 When the insulating layer 1 is a core insulating layer, the core insulating layer has a thickness of, for example, 0.04 mm or more and 3.0 mm or less.
  • the core insulating layer has through-hole conductors for electrically connecting the conductor layers 3 located on the upper and lower surfaces of the core insulating layer.
  • the through-hole conductors are located in through-holes penetrating through the upper and lower surfaces of the core insulating layer.
  • the through-hole conductors are made of conductors plated with metal such as copper plating. Through-hole conductors are connected to conductor layers 3 on both sides of the core insulating layer.
  • the through-hole conductor may be formed only on the inner wall surface of the through-hole, or may be filled in the through-hole.
  • the build-up insulating layer When the insulating layer 1 is a build-up insulating layer, the build-up insulating layer has a thickness of, for example, 2 ⁇ m or more and 200 ⁇ m or less.
  • the build-up insulating layers may be made of the same resin or different resins.
  • the buildup insulating layer has via-hole conductors 5 for electrically connecting the conductor layers 3 positioned above and below via the buildup insulating layer.
  • the via-hole conductor 5 is obtained by depositing, for example, copper plating on the via-hole penetrating the upper and lower surfaces of the build-up insulating layer.
  • the via-hole conductor 5 may be positioned in a state of filling the inside of the via-hole as shown in FIG. may be filled.
  • the conductor layer 3 is located on the main surface of the insulating layer 1, that is, on the main surface of the core insulating layer and the main surface of the build-up insulating layer.
  • the conductor layer 3 is made of copper such as copper foil or copper plating.
  • the thickness of the conductor layer 3 is not particularly limited, and is, for example, 2 ⁇ m or more and 70 ⁇ m or less.
  • pads 2 are located on the insulating layer 1 located on the outermost layer of the wiring substrate. Specifically, the pads 2 are positioned on the first surface 1a of the main surfaces (the first surface 1a and the second surface 1b located on the opposite side of the first surface 1a) of the insulating layer 1 located on the outermost layer. are doing. As shown in FIG. 1, pads 2 are connected to conductor layers 3 through via-hole conductors 5 .
  • the first surface 1a has a first region 11 and a second region 12.
  • the first area 11 is an area including a plane along the second surface 1b.
  • the second area 12 is located around the first area 11 and includes an inclined surface 12a inclined from the first area 11 toward the second surface 1b.
  • the surface of the second region 12 has a plurality of concave portions and convex portions, and the arithmetic mean roughness of the surface of the second region 12 is larger than the arithmetic mean roughness of the surface of the first region 11 .
  • a gap (height difference) between the bottom of the concave portion and the top of the convex portion is about 0.2 ⁇ m or more and 0.4 ⁇ m or less.
  • the arithmetic average roughness of the surface of the second region 12 may be, for example, 0.05 ⁇ m or more and 0.5 ⁇ m or less in terms of further reducing peeling between the insulating layer 1 and the pad 2 . Furthermore, the arithmetic mean roughness of the surface of the second region 12 may be greater than the arithmetic mean roughness of the surface of the first region 11 by approximately 0.03 ⁇ m or more and 0.4 ⁇ m or less.
  • the width of the second region 12 is not limited, and may be, for example, 1 ⁇ m or more and 5 ⁇ m or less. When the width of the second region 12 is 3.5 ⁇ m or more and 4.5 ⁇ m or less, it is particularly advantageous in terms of ensuring close contact between the pad 2 and the insulating layer 1 .
  • the central portion of the pad 2 is positioned in the first region 11 and the peripheral portion of the pad 2 is positioned in the second region 12 . That is, the peripheral portion of the pad 2 which is easily peeled off is located in the second region 12 having a relatively high arithmetic mean roughness. As a result, as shown in FIG. 2, the anchor effect is more likely to be exhibited at the peripheral edge of the pad 2, and peeling between the insulating layer 1 and the pad 2 can be reduced as described above.
  • the structure of the pad 2 is not limited, and may have, for example, a three-layer structure as shown in FIG. That is, as shown in FIG. 1, the pad 2 includes a first metal portion 21, a second metal portion 22 and a third metal portion .
  • the first metal part 21 is made of a first metal and located in the first region 11 .
  • the first metal portion 21 is located at the center of the pad 2 .
  • Examples of the first metal include copper plating and copper foil.
  • the thickness (height from the first region 11) of the first metal part 21 is not limited, and may be, for example, 2 ⁇ m or more and 70 ⁇ m or less.
  • the via-hole conductor 5 is located in the first region 11 and connected to the first metal portion 21, as shown in FIG.
  • the second metal portion 22 is made of a second metal and positioned so as to cover the first metal portion 21 . At least part of the second metal portion 22 is located in the second region 12 . In other words, at least part of the second metal part 22 is in contact with the insulating layer 1 in the second region 12 .
  • the second metal is preferably a metal that is less likely to form a compound than the first metal due to heat when solder is welded to the pad 2, for example. Examples of the second metal include nickel.
  • the thickness of the second metal portion 22 is not limited as long as it can cover the first metal portion 21, and may be, for example, 1 ⁇ m or more and 6 ⁇ m or less.
  • a portion of the second metal portion 22 may be positioned within the recess of the second region 12 as shown in FIG. With such a configuration, a stronger anchor effect is exhibited, and peeling between the insulating layer 1 and the pad 2 can be further reduced.
  • the third metal portion 23 is made of a third metal and positioned so as to cover the second metal portion 22 .
  • the third metal portion 23 is located in the second region 12 .
  • the third metal portion 23 is in contact with the insulating layer 1 in the second region 12 .
  • the third metal is preferably a metal with better solder wettability than the second metal.
  • the improved solder wettability improves the connection reliability between the solder and the electrodes of the semiconductor element when the semiconductor element is mounted.
  • Examples of the third metal include gold and palladium.
  • the thickness of the third metal portion 23 is not limited as long as it can cover the second metal portion 22, and may be, for example, 0.05 ⁇ m or more and 0.15 ⁇ m or less.
  • the first metal forming the first metal portion 21 contains copper
  • the second metal forming the second metal portion 22 contains nickel
  • the third metal forming the third metal portion 23 preferably contains gold.
  • the underlying metal layer 4 may be positioned at least between the first metal portion 21 and the insulating layer 1 .
  • the underlying metal layer 4 include nickel, chromium, and an alloy of nickel and chromium (nichrome).
  • transition metals belonging to Groups 4, 5, or 6 of the periodic table such as titanium, chromium, nickel, tantalum, molybdenum, tungsten, and palladium, may be formed by sputtering and vapor deposition methods other than sputtering. do not have.
  • the underlying metal layer 4 preferably contains nickel and chromium, such as nichrome, among these metals.
  • a palladium layer (not shown) may be positioned between the second metal portion 22 and the third metal portion 23 .
  • the palladium layer When the palladium layer is positioned between the second metal portion 22 and the third metal portion 23, the intermetallic compound generated between the second metal portion 22 and the third metal portion 23 due to heat is reduced. can be done.
  • the thickness of the palladium layer is not limited, and may be, for example, 0.02 ⁇ m or more and 0.10 ⁇ m or less.
  • the wiring board according to one embodiment has the second region 12 including the inclined surface 12a inclined from the first region 11 toward the second surface 1b, and the surface of the second region 12 has a plurality of concave portions. and convex portions, and the arithmetic mean roughness of the surface of the second region 12 is larger than the arithmetic mean roughness of the surface of the first region 11 .
  • the method of forming the pads 2 is not limited, and the pads 2 are formed, for example, by the steps shown in FIG.
  • FIG. 3 is an explanatory diagram for explaining an example of the process of forming the pads 2 included in the wiring board according to the embodiment of the present disclosure.
  • a via hole having an opening on the side of the first surface 1a is formed in the insulating layer 1 located on the uppermost layer of the wiring board.
  • the via holes are formed by laser processing such as CO 2 laser, UV-YAG laser, excimer laser, and the like.
  • the conductor layer 3 is exposed on the bottom surface of the via hole (on the side of the second surface 1b).
  • a base metal layer 4 is formed on the first surface 1a of the insulating layer 1, the inner peripheral surface and the bottom surface of the via hole.
  • the underlying metal layer 4 is as described above, and detailed description thereof will be omitted. An even thinner copper layer may be formed on the surface of the underlying metal layer 4 as part of the underlying metal layer 4 .
  • a dry film resist 6 is formed near the opening of the via hole so as to surround the opening.
  • Dry film resist 6 is made of, for example, a polymer, an acrylic compound, or the like.
  • the thickness (height) of the dry film resist 6 may be appropriately set according to the desired thickness (height) of the pad 2 (first metal portion 21).
  • the thickness (height) of the first metal portion 21 is as described above, and detailed description thereof will be omitted.
  • metal is deposited from the via hole to the portion surrounded by the dry film resist 6 .
  • Copper etc. are mentioned as a metal as mentioned above.
  • the metal deposited inside the via hole corresponds to the via hole conductor 5
  • the metal (first metal) deposited outside the via hole corresponds to the first metal portion 21 .
  • the dry film resist 6 is removed.
  • a method for removing the dry film resist 6 is not limited.
  • the dry film resist 6 is removed, for example, by a resist remover such as sodium hydroxide solution.
  • the underlying metal layer 4 (including the thin copper layer) exposed on the first surface 1a of the insulating layer 1 is removed.
  • a method for removing these layers is not limited, and examples thereof include an etching treatment such as flash etching.
  • a portion of the deposited outer peripheral surface of the first metal portion 21 is removed by etching.
  • an etchant that dissolves the first metal portion 21 but does not dissolve the base metal layer 4 is used.
  • wet blasting, sandblasting, plasma processing, or the like is applied to the exposed portion of the underlying metal layer 4 to remove the exposed underlying metal layer 4 .
  • the insulating layer 1 in the vicinity of the underlying metal layer 4 is partially removed together with the exposed underlying metal layer 4, thereby forming the inclined surface 12a.
  • the surface of the second region 12 including the inclined surface 12a has a plurality of concave portions and convex portions, and the arithmetic mean roughness of the surface of the second region 12 is equal to the arithmetic mean roughness of the surface of the first region 11. becomes larger than
  • the arithmetic mean roughness of the surface of the second region 12 and the width of the second region 12 are as described above, and detailed description thereof will be omitted.
  • an etching process is performed to remove the oxide film (copper oxide when the first metal portion 21 is made of copper) formed on the outer peripheral surface of the first metal portion 21 .
  • An etchant that dissolves the first metal part 21 but does not dissolve the base metal layer 4 is used for the etching process. A portion of the underlying metal layer 4 is exposed around the first metal portion 21 by this etching process.
  • the second metal portion 22 and the third metal portion 23 are formed.
  • the second metal portion 22 is formed by depositing the second metal by plating so as to cover the first metal portion 21 .
  • the second metal include nickel, as described above.
  • a portion of the second metal is also deposited in the recesses of the second region 12 .
  • the thickness of the second metal portion 22 is as described above, and detailed description thereof will be omitted.
  • the third metal portion 23 is formed by depositing the third metal by plating so as to cover the second metal portion 22 .
  • the third metal includes gold and the like as described above.
  • the thickness of the third metal portion 23 is as described above, and detailed description thereof will be omitted. If necessary, a palladium layer may be formed so as to cover the second metal portion 22 before forming the third metal portion 23 .
  • the pads 2 are formed in the wiring board according to the embodiment by the procedure described above. Such a pad 2 is particularly employed, for example, as a pad in an HBM (High Bandwidth Memory) connection area.
  • HBM High Bandwidth Memory
  • the pads 2 are not limited to those connected to the via-hole conductors 5 as shown in FIG.
  • the pad 2 may be in a form that is not connected to the via-hole conductor 5, as shown in FIG. 4, for example.
  • FIG. 4 is an explanatory diagram for explaining another example of the pad 2, and the same members as those shown in FIG. 1 are given the same reference numerals.
  • Reference Signs List 1 insulating layer 1a first surface 1b second surface 11 first region 12 second region 12a inclined surface 2 pad 21 first metal portion 22 second metal portion 23 third metal portion 3 conductor layer 4 base metal layer 5 via hole conductor 6 dry film resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本開示に係る配線基板は、第１面および第１面と反対側に位置する第２面を有する絶縁層と、第１面に位置するパッドとを含む。第１面は、第２面に沿った平面を含む第１領域と、第１領域の周囲に位置しており、第１領域から第２面側に傾斜する傾斜面を含む第２領域とを有する。第２領域の表面は複数の凹部および凸部を有しており、第２領域の表面の算術平均粗さは、第１領域の表面の算術平均粗さよりも大きい。パッドの中央部が第１領域に位置し、パッドの周縁部が第２領域に位置している。

Description

配線基板
　本開示は、配線基板に関する。
　特許文献１に示すように、配線基板には、半導体素子などと電気的に接続するための接続端子（パッド）が備えられている。パッドは、特許文献１に示すように、複数の金属層で形成されている。このようなパッドは、絶縁層との接触面が剥がれやすく、接続信頼性に乏しくなることがある。
特開２０１５－２１６３４４号公報
　本開示に係る配線基板は、第１面および第１面と反対側に位置する第２面を有する絶縁層と、第１面に位置するパッドとを含む。第１面は、第２面に沿った平面を含む第１領域と、第１領域の周囲に位置しており、第１領域から第２面側に傾斜する傾斜面を含む第２領域とを有する。第２領域の表面は複数の凹部および凸部を有しており、第２領域の表面の算術平均粗さは、第１領域の表面の算術平均粗さよりも大きい。パッドの中央部が第１領域に位置し、パッドの周縁部が第２領域に位置している。
本開示の一実施形態に係る配線基板に含まれるパッドの一例を説明するための説明図である。 図１に示す領域Ｘの一例を示す電子顕微鏡写真である。 本開示の一実施形態に係る配線基板に含まれるパッドを形成する工程の一例を説明するための説明図である。 本開示の一実施形態に係る配線基板に含まれるパッドの他の例を説明するための説明図である。
　上記のように複数の金属層で形成されているパッドは、絶縁層との接触面が剥がれやすく、接続信頼性に乏しくなることがある。そのため、絶縁層とパッドとの剥がれを低減し、接続信頼性に優れる配線基板が求められている。
　本開示に係る配線基板は、上記のように、第１領域から第２面側に傾斜する傾斜面を含む第２領域を有し、第２領域の表面は複数の凹部および凸部を有しており、第２領域の表面の算術平均粗さは、第１領域の表面の算術平均粗さよりも大きい。その結果、本開示に係る配線基板によれば、絶縁層とパッドとの剥がれを低減することができ、優れた接続信頼性を発揮させることができる。
　本開示の一実施形態に係る配線基板を、図１および２に基づいて説明する。図１は、本開示の一実施形態に係る配線基板に含まれるパッドの一例を説明するための説明図である。図２は、図１に示す領域Ｘの一例を示す電子顕微鏡写真である。一実施形態に係る配線基板は、具体的には図示していないが、少なくとも１層の絶縁層１と少なくとも１層の導体層３とが交互に積層された構造を有している。図１には、配線基板の最表層に位置する絶縁層１に形成されたパッド２の近傍を示している。
　絶縁層１は、具体的には、コア用絶縁層およびビルドアップ用絶縁層である。絶縁層１は、例えば、エポキシ樹脂、ビスマレイミド－トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、液晶ポリマーなどの樹脂で形成されている。これらの樹脂は単独で用いてもよく、２種以上を併用してもよい。絶縁層１には、図２に示すように絶縁粒子が分散されていてもよい。図２において円形状で示されているものが絶縁粒子である。絶縁粒子は限定されず、例えば、シリカ、アルミナ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが挙げられる。絶縁層１が２層以上存在する場合、それぞれ同じ樹脂であってもよく、異なる樹脂であってもよい。
　絶縁層１がコア用絶縁層である場合、コア用絶縁層は、例えば０．０４ｍｍ以上３．０ｍｍ以下の厚みを有している。コア用絶縁層は、コア用絶縁層の上下面に位置する導体層３を電気的に接続するためのスルーホール導体を有している。スルーホール導体は、コア用絶縁層の上下面を貫通するスルーホール内に位置している。スルーホール導体は、例えば、銅めっきなどの金属めっきからなる導体で形成されている。スルーホール導体は、コア用絶縁層の両面の導体層３に接続されている。スルーホール導体は、スルーホールの内壁面のみに形成されていてもよく、スルーホール内に充填されていてもよい。
　絶縁層１がビルドアップ用絶縁層である場合、ビルドアップ用絶縁層は、例えば２μｍ以上２００μｍ以下の厚みを有している。ビルドアップ用絶縁層は、同じ樹脂であってもよく、それぞれ異なる樹脂であってもよい。ビルドアップ用絶縁層は、ビルドアップ用絶縁層を介して上下に位置している導体層３同士を電気的に接続するためのビアホール導体５を有している。ビアホール導体５は、ビルドアップ用絶縁層の上下面を貫通するビアホールに、例えば銅めっきなどを析出させることによって得られる。ビアホール導体５は、図１に示すようにビアホール内を充填する状態で位置していてもよく、ビアホール導体５が、ビアホール内表面に被着しており、かつビアホール導体５が無い部分には樹脂が充填していても構わない。
　導体層３は絶縁層１の主面、すなわちコア用絶縁層の主面およびビルドアップ用絶縁層の主面に位置している。導体層３は銅箔や銅めっきなどの銅で形成されている。導体層３の厚みは特に限定されず、例えば２μｍ以上７０μｍ以下である。
　図１に示すように、配線基板の最表層に位置する絶縁層１には、パッド２が位置している。具体的には、この最表層に位置する絶縁層１の主面（第１面１ａおよび第１面１ａと反対側に位置する第２面１ｂ）のうち、第１面１ａにパッド２が位置している。図１に示すように、パッド２は、ビアホール導体５を介して導体層３に接続されている。
　第１面１ａは、第１領域１１および第２領域１２を有する。第１領域１１は、第２面１ｂに沿った平面を含む領域である。第２領域１２は、第１領域１１の周囲に位置しており、第１領域１１から第２面１ｂ側に傾斜する傾斜面１２ａを含む領域である。
　第２領域１２の表面は複数の凹部および凸部を有しており、第２領域１２の表面の算術平均粗さは、第１領域１１の表面の算術平均粗さよりも大きい。凹部の底部と凸部の頂部とのギャップ（高低差）は、およそ０．２μｍ以上０．４μｍ以下程度である。このような構造を有することによって、一実施形態に係る配線基板は、絶縁層１とパッド２との剥がれを低減することができる。
　絶縁層１とパッド２との剥がれをより低減することができる点で、第２領域１２の表面の算術平均粗さは、例えば、０．０５μｍ以上０．５μｍ以下であってもよい。さらに、第２領域１２の表面の算術平均粗さは、第１領域１１の表面の算術平均粗さよりも、０．０３μｍ以上０．４μｍ以下程度大きくてもよい。第２領域１２の幅は限定されず、例えば、１μｍ以上５μｍ以下であってもよい。第２領域１２の幅が、３．５μｍ以上４．５μｍ以下である場合には、パッド２と絶縁層１との密着を確保する点で特に有利である。
　一実施形態に係る配線基板において、パッド２の中央部が第１領域１１に位置し、パッド２の周縁部が第２領域１２に位置している。すなわち、剥がれやすいパッド２の周縁部が、比較的高い算術平均粗さを有する第２領域１２に位置している。その結果、図２に示すように、パッド２の周縁部にアンカー効果が発揮されやすくなり、上記のように、絶縁層１とパッド２との剥がれを低減することができる。
　パッド２の構造は限定されず、例えば、図１に示すように３層構造を有していてもよい。すなわち、図１に示すように、パッド２は、第１金属部２１、第２金属部２２および第３金属部２３を含む。
　第１金属部２１は、第１金属で形成されており、第１領域１１に位置している。第１金属部２１は、パッド２の中心部に位置している。第１金属としては、例えば、銅めっき、銅箔などが挙げられる。第１金属部２１の厚み（第１領域１１からの高さ）は限定されず、例えば、２μｍ以上７０μｍ以下であってもよい。上記のビアホール導体５は、図１に示すように、第１領域１１に位置しており、第１金属部２１と接続されている。
　第２金属部２２は、第２金属で形成されており、第１金属部２１を被覆するように位置している。第２金属部２２の少なくとも一部は、第２領域１２に位置している。言い換えれば、第２金属部２２の少なくとも一部は、第２領域１２において、絶縁層１と接している。第２金属は、例えばパッド２に半田が溶着されるときの熱により、第１金属よりも化合物が形成されにくい金属であるのがよい。第２金属としては、例えば、ニッケルなどが挙げられる。第２金属部２２の厚みは、第１金属部２１を被覆することができれば限定されず、例えば、１μｍ以上６μｍ以下であってもよい。
　第２金属部２２の一部は、図２に示すように、第２領域１２の凹部内に位置していてもよい。このような構成を有することによって、より強固なアンカー効果が発揮され、絶縁層１とパッド２との剥がれをより低減することができる。
　第３金属部２３は、第３金属で形成されており、第２金属部２２を被覆するように位置している。第３金属部２３は、第２領域１２に位置している。言い換えれば、第３金属部２３は、第２領域１２において、絶縁層１と接している。第３金属は、第２金属よりもはんだ濡れ性に優れた金属であるのがよい。はんだ濡れ性が向上することによって、半導体素子を実装する際に、はんだと半導体素子の電極との接続信頼性が向上する。第３金属としては、例えば、金、パラジウムなどが挙げられる。第３金属部２３の厚みは、第２金属部２２を被覆することができれば限定されず、例えば、０．０５μｍ以上０．１５μｍ以下であってもよい。
　製造工程の簡便さ、コスト面、はんだ濡れ性などを考慮すると、第１金属部２１を形成している第１金属は銅を含み、第２金属部２２を形成している第２金属はニッケルを含み、第３金属部２３を形成している第３金属は金を含んでいるのがよい。
　一実施形態に係る配線基板において、少なくとも第１金属部２１と絶縁層１との間に、下地金属層４が位置していてもよい。下地金属層４としては、例えば、ニッケル、クロム、ニッケルとクロムとの合金（ニクロム）などが挙げられる。他にもチタン、クロム、ニッケル、タンタル、モリブデン、タングステン、パラジウムなどの周期表第４族、５族または６族である遷移金属を、スパッタおよびスパッタ以外の蒸着法を用いて形成してもかまわない。下地金属層４は、これらの金属の中でも、例えば、ニクロムのように、ニッケルおよびクロムを含んでいるのがよい。
　一実施形態に係る配線基板において、第２金属部２２と第３金属部２３との間に、図示していないが、パラジウム層が位置していてもよい。第２金属部２２と第３金属部２３との間に、パラジウム層が位置していると、熱によって第２金属部２２と第３金属部２３との間で生じる金属間化合物を低減することができる。パラジウム層の厚みは限定されず、例えば、０．０２μｍ以上０．１０μｍ以下であってもよい。
　一実施形態に係る配線基板は、上記のように、第１領域１１から第２面１ｂ側に傾斜する傾斜面１２ａを含む第２領域１２を有し、第２領域１２の表面は複数の凹部および凸部を有しており、第２領域１２の表面の算術平均粗さは、第１領域１１の表面の算術平均粗さよりも大きい。その結果、一実施形態に係る配線基板によれば、剥がれが生じやすいパッド２の周縁部において絶縁層１とパッド２との剥がれを低減することができ、優れた接続信頼性を発揮させることができる。
　一実施形態に係る配線基板において、パッド２を形成する方法は限定されず、例えば、図３に示すような工程によって形成される。図３は、本開示の一実施形態に係る配線基板に含まれるパッド２を形成する工程の一例を説明するための説明図である。
　まず、配線基板の最上層に位置する絶縁層１に、第１面１ａ側に開口を有するビアホールを形成する。ビアホールは、例えば、ＣＯ２レーザー、ＵＶ－ＹＡＧレーザー、エキシマレーザーなどのようなレーザー加工によって形成される。ビアホールの底面（第２面１ｂ側）は、導体層３が露出している。必要に応じて、絶縁層１の第１面１ａ、ビアホールの内周面および底面に、下地金属層４を形成する。下地金属層４については、上述の通りであり、詳細な説明は省略する。下地金属層４の表面に、更に薄い銅層を下地金属層４の一部として形成しても構わない。
　次いで、ビアホールの開口近傍に、開口を囲むようにドライフィルムレジスト６を形成する。ドライフィルムレジスト６は、例えば、ポリマー、アクリル化合物などで形成されている。ドライフィルムレジスト６の厚み（高さ）は、所望のパッド２（第１金属部２１）の厚み（高さ）に応じて、適宜設定すればよい。第１金属部２１の厚み（高さ）については、上述の通りであり、詳細な説明は省略する。
　次いで、電解めっきによって、ビアホールからドライフィルムレジスト６で囲まれた部分に金属を析出させる。金属としては、上述のように銅などが挙げられる。ビアホール内に析出した金属がビアホール導体５に相当し、ビアホール以外の部分に析出した金属（第１金属）が第１金属部２１に相当する。
　次いで、ドライフィルムレジスト６を除去する。ドライフィルムレジスト６を除去する方法は限定されない。ドライフィルムレジスト６は、例えば、水酸化ナトリウム溶液などのレジスト剥離剤によって除去される。
　次いで、ドライフィルムレジスト６を除去した後、絶縁層１の第１面１ａに露出している下地金属層４（薄い銅層を含む）を除去する。これらの層の除去方法は限定されず、例えば、フラッシュエッチングなどのエッチング処理が挙げられる。
　次いで、エッチングによって、析出させた第１金属部２１の外周面の一部を除去する。この際、第１金属部２１を溶解し、下地金属層４を溶解しないエッチング液が使用される。
　次いで、下地金属層４が露出している部分に、ウェットブラスト処理、サンドブラスト処理、プラズマ処理などを施し、露出している下地金属層４を除去する。この際に、露出している下地金属層４と一緒に、下地金属層４近傍の絶縁層１についても一部除去することで、傾斜面１２ａが形成される。
　これにより、傾斜面１２ａを含む第２領域１２の表面は複数の凹部および凸部を有しており、第２領域１２の表面の算術平均粗さは、第１領域１１の表面の算術平均粗さよりも大きくなる。第２領域１２の表面の算術平均粗さおよび第２領域１２の幅については、上述の通りであり、詳細な説明は省略する。
　次いで、第１金属部２１の外周面に形成される酸化被膜（第１金属部２１が銅で形成されている場合は酸化銅）を除去するために、エッチング処理に供する。エッチング処理には、第１金属部２１を溶解し、下地金属層４を溶解しないエッチング液が使用される。このエッチング処理によって、下地金属層４の一部が第１金属部２１の周囲に露出する。
　次いで、第２金属部２２および第３金属部２３を形成する。具体的には、第１金属部２１を被覆するように、めっき処理によって第２金属を析出させて第２金属部２２を形成する。第２金属は、上述のようにニッケルなどが挙げられる。第２金属の一部は、第２領域１２の凹部内にも析出する。第２金属部２２の厚みについては、上述の通りであり、詳細な説明は省略する。
　第２金属部２２を形成した後、第２金属部２２を被覆するように、めっき処理によって第３金属を析出させて第３金属部２３を形成する。第３金属は、上述のように金などが挙げられる。第３金属部２３の厚みについては、上述の通りであり、詳細な説明は省略する。必要に応じて、第３金属部２３を形成する前に、第２金属部２２を被覆するようにパラジウム層を形成してもよい。
　以上のような手順によって、一実施形態に係る配線基板において、パッド２が形成される。このようなパッド２は、例えば、ＨＢＭ（High Bandwidth Memory）接続領域のパッドに特に採用される。
　本開示に係る配線基板において、パッド２は、図１に示すように、ビアホール導体５に接続されたものに限定されない。パッド２は、例えば図４に示すように、ビアホール導体５に接続されない形態であってもよい。図４は、パッド２の他の例を説明するための説明図であり、図１に示す部材と同じ部材には、同じ符号を付している。
　１　　絶縁層
　１ａ　第１面
　１ｂ　第２面
　１１　第１領域
　１２　第２領域
　１２ａ　傾斜面
　２　　パッド
　２１　第１金属部
　２２　第２金属部
　２３　第３金属部
　３　　導体層
　４　　下地金属層
　５　　ビアホール導体
　６　　ドライフィルムレジスト

Claims (10)

  1. 　第１面および該第１面と反対側に位置する第２面を有する絶縁層と、
    　前記第１面に位置するパッドと、
    を含み、
    　前記第１面は、前記第２面に沿った平面を含む第１領域と、該第１領域の周囲に位置しており、前記第１領域から前記第２面側に傾斜する傾斜面を含む第２領域とを有し、
    　前記第２領域の表面は複数の凹部および凸部を有しており、前記第２領域の表面の算術平均粗さは、前記第１領域の表面の算術平均粗さよりも大きく、
    　前記パッドの中央部が前記第１領域に位置し、前記パッドの周縁部が前記第２領域に位置している、
    配線基板。
  2. 　前記パッドは、第１金属からなる第１金属部と、該第１金属部を被覆するとともに第２金属からなる第２金属部と、該第２金属部を被覆するとともに第３金属からなる第３金属部とを含み、
    　前記第１金属部は前記第１領域に位置し、前記第２金属部の少なくとも一部および前記第３金属部は前記第２領域に位置している、請求項１に記載の配線基板。
  3. 　前記第２金属部の一部は、前記第２領域の前記凹部内に位置している、請求項２に記載の配線基板。
  4. 　前記絶縁層の前記第１領域にビアホール導体が位置しており、該ビアホール導体は前記第１金属部に接続されている、請求項２または３に記載の配線基板。
  5. 　少なくとも前記第１金属部と前記絶縁層との間に、下地金属層が位置している、請求項２～４のいずれかに記載の配線基板。
  6. 　前記第１金属が銅を含み、前記第２金属がニッケルを含み、前記第３金属が金を含んでいる、請求項２～５のいずれかに記載の配線基板。
  7. 　前記下地金属層が、ニッケルおよびクロムを含んでいる請求項５または６に記載の配線基板。
  8. 　前記第２金属部と前記第３金属部との間に、パラジウム層が位置している、請求項２～７のいずれかに記載の配線基板。
  9. 　前記第２領域の表面の算術平均粗さは、０．０５μｍ以上０．５μｍ以下である、請求項１～８のいずれかに記載の配線基板。
  10. 　前記第２領域の幅は、１μｍ以上５μｍ以下である、請求項１～９のいずれかに記載の配線基板。
PCT/JP2023/001462 2022-01-31 2023-01-19 配線基板 WO2023145592A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202380019237.1A CN118613908A (zh) 2022-01-31 2023-01-19 布线基板
JP2023576844A JPWO2023145592A1 (ja) 2022-01-31 2023-01-19
KR1020247025171A KR20240131389A (ko) 2022-01-31 2023-01-19 배선 기판

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022012537 2022-01-31
JP2022-012537 2022-01-31

Publications (1)

Publication Number Publication Date
WO2023145592A1 true WO2023145592A1 (ja) 2023-08-03

Family

ID=87471784

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/001462 WO2023145592A1 (ja) 2022-01-31 2023-01-19 配線基板

Country Status (5)

Country Link
JP (1) JPWO2023145592A1 (ja)
KR (1) KR20240131389A (ja)
CN (1) CN118613908A (ja)
TW (1) TWI849704B (ja)
WO (1) WO2023145592A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216344A (ja) 2014-04-21 2015-12-03 新光電気工業株式会社 配線基板及びその製造方法
JP2017098306A (ja) * 2015-11-18 2017-06-01 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
WO2020004271A1 (ja) * 2018-06-26 2020-01-02 京セラ株式会社 配線基板
WO2020188923A1 (ja) * 2019-03-15 2020-09-24 京セラ株式会社 配線基板およびその製造方法
WO2021065601A1 (ja) * 2019-09-30 2021-04-08 京セラ株式会社 配線基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093405A (ja) * 2011-10-25 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216344A (ja) 2014-04-21 2015-12-03 新光電気工業株式会社 配線基板及びその製造方法
JP2017098306A (ja) * 2015-11-18 2017-06-01 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
WO2020004271A1 (ja) * 2018-06-26 2020-01-02 京セラ株式会社 配線基板
WO2020188923A1 (ja) * 2019-03-15 2020-09-24 京セラ株式会社 配線基板およびその製造方法
WO2021065601A1 (ja) * 2019-09-30 2021-04-08 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
CN118613908A (zh) 2024-09-06
KR20240131389A (ko) 2024-08-30
TW202341824A (zh) 2023-10-16
JPWO2023145592A1 (ja) 2023-08-03
TWI849704B (zh) 2024-07-21

Similar Documents

Publication Publication Date Title
JP4767269B2 (ja) 印刷回路基板の製造方法
TWI290755B (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
JP4564342B2 (ja) 多層配線基板およびその製造方法
JP6840935B2 (ja) 配線回路基板の製造方法
TWI487438B (zh) 印刷電路板及其製造方法
KR20140020114A (ko) 금속 방열기판 및 그 제조방법
JP4369684B2 (ja) 多層配線基板およびその製造方法
JP2013070043A (ja) 片面プリント配線板およびその製造方法
JP7234049B2 (ja) プリント配線基板
JP4445777B2 (ja) 配線基板、及び配線基板の製造方法
WO2023145592A1 (ja) 配線基板
JP2005039233A (ja) ビアホールを有する基板およびその製造方法
JP2006080424A (ja) 配線基板およびその製造方法
JP7330282B2 (ja) 配線基板
JP2008193130A (ja) 配線基板の製造方法、及び配線基板
JP2002252436A (ja) 両面積層板およびその製造方法
JP2013110408A (ja) 印刷回路基板及びその製造方法
JP4445778B2 (ja) 配線基板の製造方法
JP2005093979A (ja) 配線基板の製造方法、及び配線基板
TW201831066A (zh) 線路板結構
TW201831067A (zh) 線路板的製作方法
JP7461505B2 (ja) 配線基板
JP7459492B2 (ja) 配線基板
JP2023005233A (ja) 配線基板およびその製造方法
JP2023172732A (ja) 配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23746805

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023576844

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20247025171

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2023746805

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2023746805

Country of ref document: EP

Effective date: 20240902