JP2006080424A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP2006080424A
JP2006080424A JP2004265105A JP2004265105A JP2006080424A JP 2006080424 A JP2006080424 A JP 2006080424A JP 2004265105 A JP2004265105 A JP 2004265105A JP 2004265105 A JP2004265105 A JP 2004265105A JP 2006080424 A JP2006080424 A JP 2006080424A
Authority
JP
Japan
Prior art keywords
conductive layer
layer
insulating substrate
conductive
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004265105A
Other languages
English (en)
Inventor
Toshio Sugawa
俊夫 須川
Hideki Higashiya
秀樹 東谷
Takumi Misaki
拓己 御崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004265105A priority Critical patent/JP2006080424A/ja
Priority to TW094124104A priority patent/TW200610463A/zh
Priority to US11/203,124 priority patent/US7291915B2/en
Priority to CN200510099546.8A priority patent/CN1750734B/zh
Publication of JP2006080424A publication Critical patent/JP2006080424A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0307Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0392Pretreatment of metal, e.g. before finish plating, etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133Assembling to base an electrical component, e.g., capacitor, etc. with component orienting

Abstract

【課題】セミアディティブ法において、電気めっきによるパターンめっきのための下地の薄い導電層をエッチングする際、下地の薄い導電層がサイドエッチングによって裾部が食われ、配線基板が絶縁性基板との間に隙間ができるために配線基板が剥れてしまい、微細化が困難であった。
【解決手段】絶縁性基板1上に、第1の導電層7および第2の導電層9を形成し、前記第1の導電層7と第2の導電層9との境界部断面において、少なくとも前記第1の導電層7の表面は前記絶縁性基板1と接する側より小さくなっており、第3の導電層11は、前記第1及び第2の導電層表面を被覆するように形成した配線基板である。
【選択図】図7

Description

本発明は絶縁性基板に形成された導体層による配線に関するものであり、特に半導体素子、集積回路、電子部品等を搭載するための配線基板およびその製造方法に関するものである。
従来、回路基板への微細配線形成には、絶縁性基板に薄い導電層を形成し、感光性樹脂によって所定パターンを形成し、電気めっきによって感光性樹脂が除去された薄い導電層表面に別の導電層を形成して、後に感光性樹脂を除去して露出した薄い導電層をエッチング除去して形成するセミアディティブ法によって成されていた。
ここで、薄い導電層は、後の工程でのエッチングにおいて電気めっきした導電層の角部のエッチング等による断面形状の変形を少なくするため無電解めっきによって0.5μm程度に極力薄く形成されるが、この薄い層をエッチングする際サイドエッチングによって、導電層と絶縁性基板との間が大きくエッチングされ、配線基板が絶縁性基板から浮いてしまい、導電層のはがれの原因となっていた。
これを解決するために、第1の金属皮膜を化学研磨で薄くし下地層を形成し、次にマスクパターンを形成し、その後露出した下地部分に電解めっきで第2の金属皮膜を形成し、次にこの皮膜上にめっきにより第1の金属皮膜を形成し、その後マスクパターンを剥離し、次に不要部分を除去し、その後第1の金属による下地層、第2の金属皮膜、およびめっきによる第1の金属皮膜で構成される配線パターンを形成することによって、不要部分除去の際に第2の金属皮膜で保護する方法が提案されていた。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2004−95983号公報
しかしながら上記の方法では、第2の金属を形成するためのめっき工程を必要とするばかりでなく、第1の金属と第2の金属との組み合わせによっては金属の電位の関係によりかえってサイドエッチングが促進されたり、第2の金属上に瞬時に酸化層を形成してしまい第1の金属のめっきが形成しにくくなったりする等の問題があった。
上記目的を達成するために、本発明は、絶縁性基板の少なくとも1面に第1、第2、第3の導電層を形成した配線基板であって、前記第1の導電層上面に第2の導電層を形成し、前記第1の導電層と前記第2の導電層との境界部の幅は、少なくとも前記第1の導電層表面が前記絶縁性基板との幅より小さくなっており、前記第3の導電層は前記第1、第2の導電層表面を被覆するように形成することを特徴とする配線基板である。これにより、第1の導電層の絶縁性基板との密着力を低下することなく配線基板の表面積を大きくすることができ、電気信号の通過方向に凹凸を形成せず、すなわち配線の距離を変えずに断面における配線基板の表面積を大きくできるものであり、特に電気信号の周波数が高くなることによる電気信号が表面を伝播するいわゆる表皮効果による遅延などを防止できる。
以上のように本発明は、配線の電気信号の通過方向に凹凸が形成されずかつ配線の距離を変えずに断面での表面積を大きくできるものであり、特に電気信号の周波数が高くなることによる電気信号が表面を伝播するいわゆる表皮効果により、等価抵抗を小さくすることができ、信号伝播の遅延などを防止できる。また、絶縁性基板と配線の密着強度を決める絶縁性基板と第1の導電層との間に隙間を生じることなく接着されているために、密着力が低下することがない。さらに、内層とは貫通孔に充填された導電層で電気的に接続されるばかりでなく、貫通孔が導電性材料で充填された表面が配線層で覆われているために、この部分の配線層上にも部品の搭載が可能となり、基板の面積を有効に活用できるものである。
(実施の形態1)
以下、本発明の実施の形態について、本発明の特に請求項1〜6の発明について、図面を参照しながら説明する。
図1〜6は本発明の実施の形態1における配線基板の製造方法の断面図であり、絶縁性基板の片方の面の貫通孔近傍を示している。
まず図1に示すように、セラミックや樹脂フィルムの他にアラミド樹脂やガラス等の絶縁性繊維として、例えばガラス繊維を縦糸と横糸として布状に織ったいわゆるガラスクロス(ガラス織布)2に、樹脂としてエポキシ樹脂を含浸させ、さらにガラスクロス2の両面に、例えば厚み5〜20μmのエポキシ層3を形成したガラスエポキシ基板である絶縁性基板1を形成する。この絶縁性基板1に、炭酸ガスレーザー等の光学的手法やドリル等の機械的手法によって、貫通孔4を形成する。
本発明において絶縁性基板1にガラスクロス2を使用した場合、縦方向や横方向の温度等による寸法変化がガラス繊維の物性値、すなわち熱膨張係数などで決まるため、寸法変化に対するパターンの位置設計や、別のパターンとの位置合わせが容易である。
そしてこの貫通孔4に、1〜50μmの銅粒子を樹脂に対して30〜80容量%混入したペースト状の導電性材料5を印刷やノズルからの噴射などによって充填する。ここで、エポキシ層3に1〜100μmのガラスやアルミナ等の絶縁性粒子を30〜90容量%混入すれば、貫通孔4に充填された導電性材料5の銅粒子が後工程でのプレスの圧力によってエポキシ層3に流出することを防止することができる。
次に、図2に示すように、貫通孔4に導電性材料5を充填した絶縁性基板1の少なくとも一面に埋め込むために、片面に粗化層を設けた第1の導電層7を、例えば真空熱プレスによって、粗化層6を設けた面を絶縁性基板1のエポキシ層3に埋め込み接着する。貫通孔4に導電性材料5を充填した絶縁性基板1の両面に配線パターンを形成する両面板の場合には、粗化層6を形成した第1の導電層7を絶縁性基板1の両面に設置して真空熱プレスすれば良い。
この真空熱プレスによって、接着界面に空気やガスなどの残留を防止することができる。このときの真空熱プレスの温度は100〜260℃で、再度真空熱プレスする場合はエポキシ樹脂のガラス転移温度より低い温度120℃程度で、真空熱プレスを行わず完全にエポキシ樹脂を硬化させる場合にはガラス転移温度より高い240℃程度とする。
ここで、真空熱プレスによって貫通孔4に充填された導電性材料5が圧縮されるので、第1の導電層7の粗化層6は導電性材料5の導通抵抗を小さくすると共に、粗化層6の凹凸によって導電性材料5との接触面積を大きくして電気的な接続抵抗を小さくするばかりでなく、エポキシ層3に食い込んで引き剥がし強度を向上させることができる。
そのために粗化層6の凹凸は1〜10μmが特に効果があり、大きい方がよい。ただし、10μmを超えると後のエッチング工程においてサイドエッチングが大きくなり、くびれ部やパターン痩せなど形状変化を大きくするために微細化が困難になる。また、第1の導電層7の厚みは、0.5μm〜5μmの厚みが望ましい。これは、所望のパターンめっきを形成した後の粗化層6及び第1の導電層7のエッチング工程において、所望のパターン周辺部での絶縁性基板1と粗化層6との界面でのエッチング形状を良好なものにするためである。
このような構造とすることで、通常の貫通孔4にめっきによって同程度の導通を得る方法に比べて、全層IVH構造を可能とした多層基板の構成において、他の層の貫通孔位置に関わらずどこにでも層間導通を可能とし、特に外層に至っては部品実装場所を自由に選択することができる。
次に、図3に示すように、第1の導電層7の表面に、感光性樹脂8により所望パターンを形成しない領域にめっきのマスクを被着形成する。この感光性樹脂8は例えばドライフィルムレジストを加熱圧着、すなわちラミネート、あるいは液状レジストをスピンコートやロールコートなどで塗布して形成し、フォトマスクを用いて露光を行い、その後現像することによって容易に形成することができる。
この感光性樹脂8によるパターンは、1μm以下の誤差でマスクとほとんど同じ寸法に形成することが可能で、液体レジストであればドライフィルムレジストより薄くでき、1〜10μmの解像度が得られる。なお、感光性樹脂8の厚みは次の工程でのめっきの厚みより薄い方が、めっき工程後の感光性樹脂8の除去を容易にするために良い。
次に、図4に示すように、第1の導電層7上の感光性樹脂8でマスクされていない領域に、電気めっきによって例えば第1の導電層7と同じ金属材料の銅を用いて第2の導電層9を形成する。この電気めっきは、硫酸銅水溶液を主成分とするめっき液に光沢剤を添加することで、パターン寸法に依存せず厚みが均一に且つ平坦に形成できる。
また、電流密度を10A/dm2以下、望ましくは1〜6A/dm2で行うことにより、基板内のめっきの厚みを均一かつ緻密に形成することができる。めっき後に、後のエッチング工程においてエッチング液に耐性のあるマスク層を形成しても良い。このマスク層としては一般的には半田が用いられるが、鉛の有害性に鑑みて錫やニッケル、アルミニウムなどを連続して電気めっき、あるいは1μm以下の厚みで蒸着やスパッタリングによって形成する。
一般に、電流密度によってめっきの結晶粒の大きさや密度が変わり、電流密度が小さいほど緻密に形成される。めっきの結晶粒は緻密である程エッチング速度が遅くなるため、結晶粒は小さい方がよい。
次に、図5に示すように、感光性樹脂8を除去することによって第1の導電層7を露出する。
その後、図6に示すように、露出した第1の導電層7および粗化層6をエッチング除去して所望の配線パターンを形成する。このエッチングの際に、第2の導電層9の表面にエッチングのマスク層を形成していれば、表面や角部にもマスクしているので、表面の形状変化が防止できる。エッチングは第1の導電層7の表面から始まり、粗化層6も含めてほぼ台形状で円弧状に側壁が形成される。
ここで、第1の導電層7と第2の導電層9との界面には、電気めっき工程前の自然酸化膜や極微小な汚染等の介在層や金属結晶の不連続性によって境界が生じている。このため、エッチング時において、第1の導電層7と第2の導電層9との境界に沿って第2の導電層9もエッチングが進行するため、図6のようなくびれ部10が形成される。このくびれ部10は断面の配線表面積を大きくするものであり、100MHz以上の高い周波数で表皮効果によりインピーダンスを低下できるので、周波数が高い程効果は大きい。また、第1の導電層7および第2の導電層9それぞれの形成条件によって、形成される結晶粒の大きさおよび密度が異なるので、結晶粒の大きさおよび密度を制御することができ、結果として、くびれ部10の形状を制御することができる。
次に、図7に示すように、第1の導電層7と第2の導電層9の表面を覆うように、無電解めっきによって第3の導電層11を、例えばニッケルを1〜10μm好ましくは2〜7μm形成する。このとき、第1の導電層7と第2の導電層9との境界部に形成されたくびれ部10を覆って第3の導電層11を形成する。この第3の導電層11は双方の層表面に強固に密着して形成されるため、第1の導電層7と第2の導電層9とが界面で剥離することを防止することができる。なお、第3の導電層11の表面に、部品や半導体実装や信頼性向上のために金12をニッケルと連続して無電解めっきによって形成しても構わない。
なお、本実施の形態では、絶縁性基板1として、絶縁性繊維を布状に織った織布のかわりにアラミド樹脂等の樹脂繊維を紙状にしたいわゆる不織布にエポキシを含浸させたものであれば、プレスによる圧力でアラミド繊維の不織布が圧縮により縮むので、導電性材料5がより強く圧縮され、結果として銅粒子の接触が改善されて低抵抗の接続が得られる。
また、貫通孔4の周辺が密集するアラミド繊維で覆われているため、貫通孔4に充填された導電性材料5の銅粒子が流れ出すのを防止して、貫通孔4の両面の第1の導電層7と導電性材料5との電気的接続や、その信頼性を良好なものとすることができる。また、絶縁性基板1としてポリイミドや液晶ポリマーなどのフィルムであれば厚みが70μm以下の薄い基板とすることも可能で、YAGレーザーによって容易に貫通孔4の形成も可能である。
なお、第1の導電層7及び粗化層6は、樹脂や金属等の別の基板に蒸着やめっきで形成したものを用いて真空熱プレスした後に、別の基板を機械的に剥離、またはエッチング除去するなどの転写によっても形成できる。この場合第1の導電層7となる銅等の金属を、蒸着やめっきによって均一に形成した後に、電気めっきの電流を大きくした異常めっき現象により粒子を形成して凹凸を付与、あるいは溶融した金属を吹き付ける溶射によって凹凸を付与して粗化層6を形成したりすることも可能である。
また、通常用いられている12〜18μmの第1の導電層7を形成すべき銅箔の片面に粗化層6を付与した片面粗化銅箔を、真空熱プレスした後に硫酸および過酸化水素の混合液を主成分とするエッチング液等によって、表面からエッチングして所望の厚みに形成してもかまわない。他に別の金属例えばアルミニウムに2μm程度の銅箔及びその表面に粗化層をめっき形成したものや、3〜5μm程度の粗化銅箔を別の銅箔に接着して強度を持たせたいわゆるキャリア付き銅箔をプレスしても構わない。
以上のように、本実施の形態によれば、絶縁性基板と配線の密着強度を決める絶縁性基板と第1の導電層との間に隙間を生じることなく接着しているために、密着力が低下することがない。さらに、内層と貫通孔に充填された導電性材料で電気的に接続されるばかりでなく、貫通孔が導電性材料で充填された表面が配線層で覆われているために、この部分の配線上にも部品の搭載が可能であるため基板の面積を有効に活用できるものである。
(実施の形態2)
以下、本発明の実施の形態について、本発明の特に請求項7の発明について、図面を参照しながら説明する。なお、実施の形態1と同様の構成を有するものについては、同一符号を付し、その説明を省略する。
図8〜15は本発明の実施の形態2における配線基板の製造方法の断面図で、絶縁性基板の片方の面の貫通孔近傍を示している。
まず、図8に示すように、実施の形態1と同様に形成した絶縁性基板1に、炭酸ガスレーザー等の光学的手法やドリル等の機械的手法によって貫通孔4を形成する。そしてこの貫通孔4に、1〜50μmの銅粒子を樹脂に対して30〜80容量%混入したペースト状の導電性材料5を、印刷やノズルからの噴射などによって充填する。
次に、図9に示すように、絶縁性基板1の表面に粗化処理を施し、粗化層6を形成する。この粗化層6はよく知られているアルカリ系溶液による方法や、別の凹凸を有するものの転写によりレプリカにより形成する方法によって可能であるが、貫通孔4に充填した導電性材料5の導電性粒子を露出することが後に形成する第1の導電層7との電気的な接続において重要である。
その後、図10に示すように、絶縁性基板1表面の粗化層6に、無電解めっきによって第1の導電層7として例えば銅を被着形成する。この無電解めっきによる第1の導電層7は、粗化層の凹凸より厚くかつ後のエッチング工程でのサイドエッチングが大きくならない程度に形成する。具体的には0.5〜3μmが望ましい。この無電解めっきによって、基材上に均一な導電層を形成することができるので、安定してエッチングを実施することが可能となる。
次に、図11に示すように、第1の導電層7の表面に感光性樹脂8により、所望パターンを形成しない領域にめっきのマスクを被着形成する。
その後、図12に示すように、第1の導電層7上の、感光性樹脂8でマスクされていない領域に、電気めっきによって、例えば第1の導電層7と同じ金属材料の銅を用いて第2の導電層9として形成する。この電気めっきにおいて電流密度などの形成条件によって、銅の結晶粒の大きさなどのエッチング速度因子を変えることも可能である。
次に、図13に示すように、感光性樹脂8を除去することによって第1の導電層7を露出した後、図14に示すように、露出した第1の導電層7および粗化層6をエッチング除去して所望の配線パターンを形成する。このとき、無電解めっきによる第1の導電層7を厚く被着形成しているため、第1の導電層が薄い場合に発生するような、第1の導電層7と絶縁性基板1との界面での第1の導電層7のエッチングの促進により、絶縁性基板1の表面と第1の導電層7との界面に隙間が形成されることはない。
エッチングは第1の導電層7の表面から始まり、粗化層6も含めてほぼ台形状で円弧状に側壁が形成され、第1の導電層7と第2の導電層9との境界において境界に沿って第2の導電層9もエッチングが進行し、くびれ部10が形成される。このくびれ部10は断面の配線表面距離を大きくし、実施の形態1で説明した如く高周波特性を改善するものである。
次に、図15に示すように、第1の導電層7及び第2の導電層9の表面を覆うように、第3の導電層11として、例えばニッケルを無電解めっきによって1〜10μm、好ましくは2〜7μm形成する。このとき、第1の導電層7と第2の導電層9との境界部のくびれ部分を覆って形成する。しかも双方の層表面に強固に密着されるため、第1の導電層7と第2の導電層9とが界面で剥離することを防止するものでもある。なお、第1の導電層7、第3の導電層11の表面には、さらに部品や半導体実装や信頼性向上のために、金12をニッケルと連続して無電解めっきによって形成しても構わない。
以上のように、本実施の形態によれば、絶縁性基板表面を粗化処理して、第1の導電層を無電解めっきによって形成すれば、粗化状態を制御することによって密着強度を制御し、電気めっきによる第2の導電層とのエッチング速度を変えることで、第1の導電層と第2の導電層とでくびれ部の形状の制御が可能な、かつ微細なパターンによる高周波特性の優れた配線基板を得ることができる。また、絶縁性基板表面の粗化層に、無電解めっきによって第1の導電層を被着形成することによって、基材上に均一な導電層を形成することができるので、安定したエッチングを実施することが可能となる。
本発明は、配線の電気信号の通過方向は凹凸が形成されず、かつ配線の距離を変えずに断面での表面積を大きくできるもので、特に電気信号の周波数が高くなることにより電気信号が表面を伝播する、いわゆる表皮効果により等価抵抗を小さくすることができ、信号伝播の遅延などを防止できる。
本発明の実施の形態1における配線基板の製造方法を示す工程断面図 同配線基板の製造方法を示す工程断面図 同配線基板の製造方法を示す工程断面図 同配線基板の製造方法を示す工程断面図 同配線基板の製造方法を示す工程断面図 同配線基板の製造方法を示す工程断面図 同配線基板の製造方法を示す工程断面図 本発明の実施の形態2における配線基板の製造方法を示す工程断面図 同配線基板の製造方法を示す工程断面図 同配線基板の製造方法を示す工程断面図 同配線基板の製造方法を示す工程断面図 同配線基板の製造方法を示す工程断面図 同配線基板の製造方法を示す工程断面図 同配線基板の製造方法を示す工程断面図 同配線基板の製造方法を示す工程断面図
符号の説明
1 絶縁性基板
2 ガラスクロス
3 エポキシ層
4 貫通孔
5 導電性材料
6 粗化層
7 第1の導電層
8 感光性樹脂
9 第2の導電層
10 くびれ部
11 第3の導電層
12 金めっき

Claims (7)

  1. 絶縁性基板の少なくとも1面に第1、第2、第3の導電層を形成した配線基板であって、前記第1の導電層上面に第2の導電層を形成し、前記第1の導電層と前記第2の導電層との境界部の幅は、少なくとも前記第1の導電層表面が前記絶縁性基板との幅より小さくなっており、前記第3の導電層は前記第1、第2の導電層表面を被覆するように形成することを特徴とする配線基板。
  2. 第1の導電層または第2の導電層のいずれか一方が側壁部から内部にくびれて形成され、且つ少なくとも第3の導電層は第1、第2の導電層表面を被覆して形成することを特徴とする請求項1に記載の配線基板。
  3. 絶縁性基板は導電性材料を充填した貫通孔を有し、前記導電性材料と第1の導電性層とが電気的に接続されていることを特徴とする請求項1に記載の配線基板。
  4. 絶縁性基板に貫通孔を形成する工程と、前記貫通孔に導電性材料を充填する工程と、前記貫通孔を含む絶縁性基板表面に第1の導電層を形成する工程と、この第1の導電層表面に所望パターンの配線と反転するめっきマスク層を形成する工程と、めっきにより前記第1の導電層表面の所望パターン領域に第2の導電層を形成する工程と、前記めっきマスク層を除去する工程と、少なくとも前記第2の導電層との界面のパターン幅が前記絶縁性基板と接する面のパターン幅より小さくなる様に前記第1の導電層をエッチングする工程と、前記第1、第2の導電層表面を被覆するように第3の導電層を形成する工程とを有する配線基板の製造方法。
  5. 絶縁性基板に貫通孔を形成する工程と、前記貫通孔に導電性材料を充填する工程と、前記貫通孔を含む絶縁性基板表面に第1の導電層を形成する工程と、この第1の導電層表面に所望パターンの配線と反転するめっきマスク層を形成する工程と、めっきにより前記第1の導電層表面の所望パターン領域に第2の導電層を形成する工程と、前記めっきマスク層を除去する工程と、前記第1、第2の導電層を側壁部から内部にエッチングすることによりくびれ部を形成する工程と、前記第1、第2の導電層表面に第3の導電層を形成する工程とを有する配線基板の製造方法。
  6. 第1の導電層を形成する工程において、この第1の導電層の少なくとも一方の面に粗化層を設け、この粗化層を絶縁性基板にプレスする請求項4に記載の配線基板の製造方法。
  7. 第1の導電層を形成する工程において、貫通孔を含む絶縁性基板の表面を粗化し、この絶縁性基板の表面に無電解めっきにより前記第1の導電層を形成する請求項4に記載の配線基板の製造方法。
JP2004265105A 2004-09-13 2004-09-13 配線基板およびその製造方法 Pending JP2006080424A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004265105A JP2006080424A (ja) 2004-09-13 2004-09-13 配線基板およびその製造方法
TW094124104A TW200610463A (en) 2004-09-13 2005-07-15 Circuit board and method of manufacturing the same
US11/203,124 US7291915B2 (en) 2004-09-13 2005-08-15 Circuit board and method of manufacturing the same
CN200510099546.8A CN1750734B (zh) 2004-09-13 2005-09-13 配线基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004265105A JP2006080424A (ja) 2004-09-13 2004-09-13 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006080424A true JP2006080424A (ja) 2006-03-23

Family

ID=36032649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004265105A Pending JP2006080424A (ja) 2004-09-13 2004-09-13 配線基板およびその製造方法

Country Status (4)

Country Link
US (1) US7291915B2 (ja)
JP (1) JP2006080424A (ja)
CN (1) CN1750734B (ja)
TW (1) TW200610463A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103367A (ja) * 2012-11-22 2014-06-05 Kyocera Corp 配線基板および電子装置
CN115697069A (zh) * 2020-02-19 2023-02-03 完美日股份有限公司 低变应原性重组乳蛋白和包含其的组合物

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969005B2 (en) * 2007-04-27 2011-06-28 Sanyo Electric Co., Ltd. Packaging board, rewiring, roughened conductor for semiconductor module of a portable device, and manufacturing method therefor
JP5310743B2 (ja) * 2008-12-22 2013-10-09 富士通株式会社 電子部品の製造方法
US8426959B2 (en) * 2009-08-19 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
KR101216864B1 (ko) 2010-12-29 2012-12-28 한국이엔에쓰 주식회사 인쇄회로기판 및 그 제조방법
TWI440228B (zh) * 2011-09-29 2014-06-01 Viking Tech Corp Light emitting diode package structure and manufacturing method thereof
US8916448B2 (en) 2013-01-09 2014-12-23 International Business Machines Corporation Metal to metal bonding for stacked (3D) integrated circuits
CN113891569A (zh) * 2021-10-26 2022-01-04 广东工业大学 一种基于半加成法的线路保型蚀刻的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715113A (ja) * 1993-06-24 1995-01-17 Hitachi Ltd プリント配線パターン形成方法
JP2001068828A (ja) * 1999-08-27 2001-03-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2001217543A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板
JP2003152333A (ja) * 2001-11-12 2003-05-23 Matsushita Electric Ind Co Ltd 回路基板およびその製造方法
JP2003338676A (ja) * 2002-05-20 2003-11-28 Mec Kk 銅配線基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442137A (en) * 1982-03-18 1984-04-10 International Business Machines Corporation Maskless coating of metallurgical features of a dielectric substrate
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
US6175161B1 (en) * 1998-05-22 2001-01-16 Alpine Microsystems, Inc. System and method for packaging integrated circuits
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
JP2001251040A (ja) * 2000-03-06 2001-09-14 Stanley Electric Co Ltd 高周波用回路基板及びその製造方法
JP2004095983A (ja) 2002-09-03 2004-03-25 Toppan Printing Co Ltd プリント配線板の製造方法
US20040099961A1 (en) * 2002-11-25 2004-05-27 Chih-Liang Chu Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715113A (ja) * 1993-06-24 1995-01-17 Hitachi Ltd プリント配線パターン形成方法
JP2001068828A (ja) * 1999-08-27 2001-03-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2001217543A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板
JP2003152333A (ja) * 2001-11-12 2003-05-23 Matsushita Electric Ind Co Ltd 回路基板およびその製造方法
JP2003338676A (ja) * 2002-05-20 2003-11-28 Mec Kk 銅配線基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103367A (ja) * 2012-11-22 2014-06-05 Kyocera Corp 配線基板および電子装置
CN115697069A (zh) * 2020-02-19 2023-02-03 完美日股份有限公司 低变应原性重组乳蛋白和包含其的组合物

Also Published As

Publication number Publication date
US20060054350A1 (en) 2006-03-16
CN1750734A (zh) 2006-03-22
US7291915B2 (en) 2007-11-06
TW200610463A (en) 2006-03-16
CN1750734B (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
TWI291221B (en) Printed circuit board, flip chip ball grid array board and method of fabricating the same
US7802361B2 (en) Method for manufacturing the BGA package board
JP2006278774A (ja) 両面配線基板の製造方法、両面配線基板、およびそのベース基板
US7291915B2 (en) Circuit board and method of manufacturing the same
JP2009283739A (ja) 配線基板および配線基板の製造方法
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
JP5221887B2 (ja) 配線基盤の製造方法
KR20100077061A (ko) 다층 프린트 배선판의 제조 방법
JP2008140902A (ja) 多層配線基板及びその製造方法
JP2004152904A (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JPH1187865A (ja) プリント配線板およびその製造方法
JP4730222B2 (ja) 配線基板の製造方法
JP2005244104A (ja) 配線基板の製造方法
JP2006140216A (ja) 両面回路基板およびその製造方法
JP2005159330A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP2005244108A (ja) 配線基板、及び配線基板の製造方法
JP2005136042A (ja) 配線基板及び電気装置並びにその製造方法
JP2002252436A (ja) 両面積層板およびその製造方法
JP4508141B2 (ja) ステンレス転写基材、メッキ回路層付きステンレス転写基材
JP2006066597A (ja) プリント配線板
JP4549807B2 (ja) 多層プリント配線板の製造方法、多層プリント配線板及び電子装置
JP2005045187A (ja) 回路基板の製造方法、回路基板および多層回路基板
JP2007273896A (ja) 配線基板
WO2023145592A1 (ja) 配線基板
JP2005150448A (ja) 回路基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070712

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070820

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100601