TWI487438B - 印刷電路板及其製造方法 - Google Patents

印刷電路板及其製造方法 Download PDF

Info

Publication number
TWI487438B
TWI487438B TW102109090A TW102109090A TWI487438B TW I487438 B TWI487438 B TW I487438B TW 102109090 A TW102109090 A TW 102109090A TW 102109090 A TW102109090 A TW 102109090A TW I487438 B TWI487438 B TW I487438B
Authority
TW
Taiwan
Prior art keywords
insulating layer
circuit pattern
core
pattern
forming
Prior art date
Application number
TW102109090A
Other languages
English (en)
Other versions
TW201352091A (zh
Inventor
Myoung Hwa Nam
Byeong Ho Kim
Yeong Uk Seo
Hyun Seok Seo
Chang Woo Yoo
Sang Myung Lee
Original Assignee
Lg Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Innotek Co Ltd filed Critical Lg Innotek Co Ltd
Publication of TW201352091A publication Critical patent/TW201352091A/zh
Application granted granted Critical
Publication of TWI487438B publication Critical patent/TWI487438B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H05K2203/108—Using a plurality of lasers or laser light with a plurality of wavelengths

Description

印刷電路板及其製造方法
本發明係主張關於2012年03月14日申請之韓國專利案號No.10-2012-0026044之優先權。藉以引用的方式併入本文用作參考。
本發明係關於一種印刷電路板及其製造方法。
印刷電路板(PCB)係藉由以一導電材料(如：銅)來印刷電路線圖案在電性絕緣基板上而形成，其意味電子零件將被組裝前的板體。換言之，印刷電路板係指一種電路板，其中已固定電子元件的安裝位置，且連接該些元件的電路圖案已固定印刷在一平板上，進而可將電子元件緊密地安裝在該平板上。
至於習知的印刷電路板，電路圖案根據電路的設計而形成多層的結構。在此情況下，電路圖案可藉由蝕刻薄銅層或電鍍薄銅層在絕緣層上而自絕緣層向上突起。
因此，另一絕緣層形成在該絕緣層上，以覆蓋自該絕緣層突出之電路圖案，且另一電路圖案自另一絕緣層突出，以致於增加了印刷電路板的總厚度以及造成微米級電路的限制。
同時，近年來，針對電子元件微型化與高效率的目的而使用一種可減少厚度且具有平坦化表面之嵌入式圖案基板(buried pattern substrate)。
圖1為典型嵌入式圖案印刷電路板10之圖示。
如圖1所示，嵌入式印刷電路板10包括一嵌入式圖案凹槽2於一絕緣基板1之表面中；以及一電路圖案3，藉由透過一電鍍製程而填 充嵌入式圖案凹槽2而形成。
具有嵌入式電路圖案3之印刷電路板10能夠由於一基礎電路圖案與一接觸部之結構，而相對於一絕緣元件具有非常強的黏著性，而且該基礎電路圖案與該接觸部的間距(pitch)可被均勻且精密的形成。
然而，當嵌入式電路圖案3透過電鍍方式形成時，在具有圖案凹槽2之區域與不具有圖案凹槽2之區域之間會產生電鍍變異，以造成在電鍍製程後，蝕刻製程無法均勻蝕刻。電路圖案3之一預設區域因此而可能未被蝕刻，如圖1所示，進而使電路圖案3與一相鄰的電路圖案造成短路。此外，電路圖案3之其它區域可能因此而被過度蝕刻，進而造成在訊號傳送中，可能產生錯誤。
實施例提供一具有嵌入式電路圖案的印刷電路板。
實施例提供一用於製造嵌入式電路圖案的方法。
根據實施例，提供一種印刷電路板，包括：一核心絕緣層，其包括一玻璃纖維；一第一絕緣層，在該核心絕緣層之一上部或一下部之上，該第一絕緣層包括一電路圖案凹槽；一第一電路圖案填充該第一絕緣層之該電路圖案凹槽；一第二絕緣層，覆蓋該第一電路圖案且包括一電路圖案凹槽在其上表面；以及一第二圖案填充該第二絕緣層之該電路圖案凹槽，其中該第一絕緣層包括一填充物，分佈在一樹脂材料中。
根據本實施例，提供一種製造印刷電路板的方法，該方法包括：形成不具有玻璃纖維的一第一絕緣層，在具有玻璃纖維的一核心絕緣層的上部或下部；形成一第一電路圖案凹槽在該第一絕緣層中；形成一電鍍層，透過一電鍍方式填充該第一電路圖案凹槽以及覆蓋該第一絕緣層之一上表面；藉由移除該電鍍層而形成一第一電路圖案，移除該電鍍層係透過進行化學機械蝕刻直至該第一絕緣層暴露出；形成一第二絕緣層以覆蓋該第一嵌入式圖案；以及形成一第二電路圖案以填充該第二絕緣層。
根據實施例，能藉由透過化學機械蝕刻移除在絕緣層上之電鍍層，同時藉由透過一電鍍方式填充基板之凹槽而形成電路圖案，因而可 輕易形成微米級嵌入式圖案。
再者，蝕刻可繼續進行直到絕緣層透過化學機械蝕而暴露出且不會在相鄰的電路圖案間造成短路為止。
此外，藉由將由包含填充物的該絕緣層與該核心絕緣層結合後，在該絕緣層中形成嵌入式圖案，進而使形成該嵌入式圖案時，可同時藉由該核心絕緣層的玻璃纖維而維持剛性(stiffness)。
如上述所述，藉由分別形成作為該核心絕緣之嵌入式圖案之沒有玻璃纖維的一薄絕緣層，使該PCB之總厚度能夠薄化，同時維持剛性。
此外，由於不包含玻璃纖維，當用於嵌入式圖案之凹槽形成時，可應用一雷射槽結構，以使該印刷電路板能輕易地被製造。
1‧‧‧絕緣基板
2‧‧‧嵌入式圖案凹槽
3‧‧‧電路圖案
10、100、100A‧‧‧印刷電路板
110‧‧‧核心絕緣層
110a、130a、140a‧‧‧玻璃纖維
110b、130b、140b‧‧‧樹脂材料
110c、130c、140c‧‧‧填充物
111‧‧‧貫孔
120‧‧‧第一絕緣層
121‧‧‧第一電路圖案凹槽
125‧‧‧第一電路圖案
126‧‧‧導通孔
128、138‧‧‧電鍍層
130‧‧‧第二絕緣層
131‧‧‧第二電路圖案凹槽
133‧‧‧第一圖案絕緣層
135‧‧‧第二電路圖案
140‧‧‧第三絕緣層
141‧‧‧第三電路圖案凹槽
143‧‧‧第二圖案絕緣層
145‧‧‧第三電路圖案
150‧‧‧抗焊劑
圖1為根據習知技術之一PCB的剖面圖。
圖2係根據一實施例之一PCB的剖面圖。
圖3至圖12繪示製造圖2印刷電路板之方法的剖面圖。
圖13繪示根據另一實施例之印刷電路板的剖面圖。
圖14至圖25繪示製造圖13印刷電路板之方法的剖面圖。
以下，將參照附圖詳細描述實施例，以使對於熟知此技術者可藉由實例而輕易執行。然而，實施例可為各種修正、並且非限制於所繪示實施例。
以下說明，當預設部件「包括」一預設元件時，該預設部件並非排除其它元件，而是若有相對描述之說明時，就更包括其它元件。
為了方便或清楚地說明，顯示於附圖中之各層之厚度與尺寸可能被誇大、省略或圖示地描繪。此外，元件的尺寸並非全然反映實際尺寸。所有圖示中，相同參考符號將用於相同元件。
在實施例的描述中，應予理解，當提及一層、一膜或一板在 另一層、另一膜、另一區域或另一板「之上」或「之下」時，它能夠「直接地」或「間接地」在另一層、膜、區域、板，或者存在一或多個介入層。參照附圖說明如此之位置。
實施例提供一印刷電路板，具有一嵌入式電路圖案，其中該嵌入式電路圖案係藉由一不具有玻璃纖維的薄絕緣層所形成並接合(bond)於包含玻璃纖維之核心絕緣層上。
以下，根據實施例之PCB將參照圖2至圖12進行說明。
圖2係根據一實施例繪示之剖面圖。
參考圖2，根據實施例之PCB100包括一核心絕緣層110；第一至第三電路圖案125、135、145，形成在核心絕緣層110之一上部或一下部；以及第一至第三絕緣層120、130、140，填充第一至第三電路圖案125、135、145。
核心絕緣層100係為一充滿(impregnated)玻璃纖維110a之基板。在核心絕緣層110中，玻璃纖維110a可充滿在一樹脂材料110b中，如一環氧基絕緣樹脂，而一填充物110c可分佈在樹脂材料110b之中。
填充物110c可藉由使用氧化鋁(AlO3 )或二氧化矽(SiO2 )形成為一球形或一條狀。
核心絕緣層110可具有一厚度範圍在90μm至110μm，較佳地，可為100μm之厚度。
核心絕緣層110可包括多個貫孔111，貫穿核心絕緣層110。
如圖2所示，該些貫孔111係為以中心區域為基準，互為對稱，但本實施例不限於此。
一導通孔(conductive hole)126可藉由填充貫孔111而形成。導通孔126可包括一金屬材料，如包含鋁(Al)、銅(Cu)、銀(Ag)、鉑(Pt)、鎳(Ni)以及鈀(Pd)其中至少一者之合金。
核心絕緣層110形成有複數個第一電路圖案120於其上或於其下，其中該些第一電路圖案120作為一基底電路圖案。
第一電路圖案125可包括具有高導電率與低電阻之一材料。舉例來說，第一電路圖案125可包括一金屬材料，如包括鋁(Al)、銅(Cu)、 銀(Ag)、鉑(Pt)、鎳(Ni)以及鈀(Pd)其中至少一者之合金。
第一電路圖案125可包括一單層或多層。當第一電路圖案125透過電鍍方式而形成時，一電鍍層可被形成在一種子層上。
該種子層可包括銅(Cu)、鎳(Ni)、或兩者之合金。包括鋁(Al)、銅(Cu)、銀(Ag)、鉑(Pt)、鎳(Ni)以及鈀(Pd)其中至少一者之合金可應用於該種子層，作為電鍍層。
一擴張部可在該核心絕緣層110上自導通孔126延伸。該擴張部可第一電路圖案125形成在相同的高度。
核心絕緣層110於其上或於其下形成有環繞第一電路圖案125之一第一絕緣層120。
第一絕緣層120可包括一不具有玻璃纖維的樹脂材料，以及一填充物可分佈於該樹脂材料中。第一絕緣層120可包括Ajinomoto增層絕緣膜(ABF)，但本實施例並非限制於此。
第一絕緣層120嵌入該第一電路圖案。第一電路圖案125以及第一絕緣層120可具有相同的厚度，且可微小化以滿足厚度在10μm至20μm之範圍內。
第一絕緣層120包括一第一電路圖案凹槽121，暴露第一電路圖案125以及導通孔126之一擴張部。
如上述，由於第一電路圖案凹槽121僅形成在第一絕緣層120中，而沒有擴張進入核心絕緣層110，因而當形成第一電路圖案凹槽121時，能夠避免因玻璃纖維110a導致的誤差(error)。
複數個絕緣層130、140可進一步形成在第一絕緣層120上。
如圖2所示，絕緣層130、140可具有兩層的結構。一第二絕緣層130可形成在第一絕緣層120上，以及一第三絕緣層140可形成在第二絕緣層130上。
第二和第三絕緣層130、140可包括一絕緣層，不包含玻璃纖維，特別是，具有環氧樹脂之一樹脂材料。
第二和第三絕緣層130、140可包括相同材料，且厚度可大於第一絕緣層120。
第二和第三絕緣層130、140在其上表面上形成有一第二電路圖案凹槽131以及一第三電路圖案凹槽141，而該些電路圖案分別地填入第二電路圖案凹槽131以及第三電路圖案凹槽141。
第二和第三電路圖案凹槽131、141可具有與第一電路圖案凹槽121相同之深度，且一第一絕緣層120並未因第二和第三電路圖案凹槽131、141而暴露出。
藉由填充第二和第三電路圖案凹槽131、141而分別形成第二和第三電路圖案135、145。
第二和第三電路圖案135、145可具有與第一電路圖案125相同的厚度，且可包括一介層窗(via)與導通孔126連接。
雖然圖2繪示以核心絕緣層110為準之上三層與下三層共六層的一電路圖案，但本實施例並非限制於此。
一抗焊劑150可進一步形成以覆蓋最上層的電路圖案145。
抗焊劑150藉由暴露連接至一介層窗(via)的最上層電路圖案145之一擴張部而形成一焊墊。
以下，將參照圖3至圖12說明製造圖2之PCB之方法。
首先，如圖3所示，第一絕緣層120分別形成在一核心絕緣層110之上與之下方。
核心絕緣層100係為充滿有玻璃纖維110a之一基板。玻璃纖維110a填充(impregnated)於一樹脂材料，如一環氧基絕緣樹脂，且一填充物110c分佈於樹脂材料110b中，因而可形成核心絕緣層110。
第一絕緣層120可包括一沒有填充玻璃纖維的樹脂材料。
核心絕緣層110可具有一厚度在90μm至110μm之範圍，以及第一絕緣層120可具有10μm之厚度。
接著，如圖4所示，一貫孔111貫穿核心絕緣層110，而一第一電路圖案凹槽121形成在一第一絕緣層120。
貫孔111藉由使用二氧化碳雷射或準分子雷射貫穿玻璃纖維110a而形成。在本例中，在核心絕緣層110之上部與下部進行一製程，而使貫孔111以核心絕緣層110為中心來對稱形成，如圖4所示。
也就是說，貫孔111可具有自其中心部份，向上表面與向下表面逐漸增大寬度的沙漏型(sandglass shape)。
然而，當貫孔111形成在核心絕緣層110之一表面時，貫孔111具有自一表面往另一表面逐漸減少或相同形狀之寬度。
之後，一第一電路圖案凹槽121形成在第一絕緣層120。第一電路圖案凹槽121可使用準分子雷射移除一第一絕緣層而形成。在本例中，一擴張部可形成在貫孔111之一上表面。
接著，如圖5所示，形成一電鍍層128，以覆蓋貫孔111以及第一電路圖案凹槽121。
首先，移除在第一絕緣層120之表面上之膠渣，藉由進行一去膠渣(desmear)製程。
詳細來說，在第一絕緣層120之表面凸出(bulging)後，使用高錳酸鹽移除該凸出的第一絕緣層120，以及進行一溼蝕刻製程以中和第一絕緣層120，因此移除該膠渣。
藉由該去除膠渣製程，可形成表面粗糙(roughness)在第一絕緣層120之表面上。
一種子層可透過一無電鍍方式形成在第一絕緣層120上。
該無電鍍方式可以一除油製程(degreasing process)、一軟蝕刻製程、一預催化劑製程(pre-catalyst process)、一催化劑處理製程(catalyst treatment process)、一加速劑製程(accelerator process)、一無電鍍製程、以及一抗氧化處理製程依序進行。此外，該種子層可使用電漿來蒸鍍金屬粒子而形成。
該種子層包括銅、鎳、鈀、或鉻的合金。
接著，使用種子層(如晶種(seed))對導電材料進行一電鍍製程，因此形成一電鍍層128。
電鍍層128可藉由進行電鍍製程而形成，同時依據電鍍面積來控制電流。
電鍍層128可包括銅，具有高導電率。
接著，如圖6所示，進行化學機械蝕刻，以移除在第一絕緣 層120上之電鍍層128。
換句話說，在放置印刷電路板100在研磨機(polisher)之一板面上後，在pH9或以上的環境下，將過電鍍(over-plated)的電鍍層進行研磨。較佳地，使用研磨液進行表面處理過電鍍的電鍍層128，其中研磨液添加氨作為一主要成份，且添加少量過氧化物。
一研磨機在該板面上旋轉，以引起過電鍍的電鍍層128和研磨液的物理蝕刻。
因此，如圖6所示，透過化學機械蝕刻來蝕刻電鍍層128直到第一絕緣層128暴露出，以使殘留在第一絕緣層120上的電鍍層128被移除為止，而停止研磨。
該板面可具有1200mm或更少之直徑。此外，該板面可提供有一導熱引線(heat wire)，使熱傳送至印刷電路板100。據此，具有510mm×410mm或更大之尺寸之印刷電路板100能夠同時被蝕刻，以使具有更大區域之電鍍層128可被移除。
之後，如圖7所示，一第二絕緣層130形成在第一絕緣層120上，以覆蓋第一電路圖案125。
第二絕緣層130可包括環氧樹脂，但不包含一分離的玻璃纖維。第二絕緣層130可比核心絕緣層110薄，但比第一絕緣層120厚。
藉由照射準分子雷射在第二絕緣層130上而形成一第二電路圖案凹槽131。
當形成第二電路圖案凹槽131，因第二絕緣層130不具有玻璃纖維，開放(open)介層窗(via)126之擴張部的一貫孔可同時地形成有第二電路圖案凹槽131。
之後，藉由進行一電鍍製程而形成一電鍍層138，如圖8所示。
形成電鍍層138之製程與形成第一電路圖案125之電鍍層128的製程相同。
接著，圖9之一第二電路圖案135藉由進行化學機械蝕刻而形成。
接著，如圖10、11所示，形成一第三絕緣層140以及一第三電路圖案145。
形成第三絕緣層140以及第三電路圖案145之製程可重複形成第二絕緣層130和第二電路圖案135之製程來進行。
之後，如圖12所示，藉由形成暴露連接至介層窗126之最上層的一擴張部以及覆蓋第三電路圖案145的一抗焊劑150而製成該PCB。
由抗焊劑150所暴露之最上層的擴張部可使用作為一焊墊。
如上述所述，由於形成有電路圖案的絕緣層不具有玻璃纖維，同時該絕緣層確保包含厚核心絕緣層110之印刷電路板100的剛性，因此簡化電路圖案凹槽之形成，以使製造成本與時間能夠減少。
進一步，印刷電路板100可藉由薄薄地(thinly)形成該絕緣層而微小化。
以下，將參照附圖13至25說明另一實施例。
參考圖13，根據實施例之PCB 100A包括一核心絕緣層110、第一至第三電路圖案125、135、145、第一至第三絕緣層120、130、140，形成在核心絕緣層110之一上部或下部。
核心絕緣層100係為一充滿(impregnated)玻璃纖維110a之基板。在核心絕緣層110中，玻璃纖維110a可充滿在一樹脂材料110b中，如一環氧基絕緣樹脂，而一填充物110c可分佈在樹脂材料110b之中。
填充物110c可藉由使用氧化鋁(AlO3 )或二氧化矽(SiO2 )形成為一球形或一條狀。
核心絕緣層110可具有一厚度範圍在90μm至110μm，較佳地，可為100μm之厚度。
核心絕緣層110可包括多個貫孔111，貫穿核心絕緣層110。
如圖13所示，該些貫孔111係為以中心區域為基準，互為對稱，但本實施例不限於此。
一導通孔(conductive hole)126可藉由填充貫孔111而形成。導通孔126可包括一金屬材料，如包含鋁(Al)、銅(Cu)、銀(Ag)、鉑(Pt)、鎳(Ni)以及鈀(Pd)其中至少一者之合金。
核心絕緣層110形成有複數個第一電路圖案120於其上或於其下，其中該些第一電路圖案120作為一基底電路圖案。
第一電路圖案125可包括具有高導電率與低電阻之一材料。舉例來說，第一電路圖案125可包括一金屬材料，如包括鋁(Al)、銅(Cu)、銀(Ag)、鉑(Pt)、鎳(Ni)以及鈀(Pd)其中至少一者之合金。
第一電路圖案125可包括一單層或多層。當第一電路圖案125透過電鍍方式而形成時，一電鍍層可被形成在一種子層上。
該種子層可包括銅(Cu)、鎳(Ni)、或兩者之合金。包括鋁(Al)、銅(Cu)、銀(Ag)、鉑(Pt)、鎳(Ni)以及鈀(Pd)其中至少一者之合金可應用於該種子層，作為電鍍層。
一擴張部可在該核心絕緣層110上自導通孔126延伸。該擴張部可第一電路圖案125形成在相同的高度。
核心絕緣層110於其上或於其下形成有環繞第一電路圖案125之一第一絕緣層120。
第一絕緣層120可包括一不具有玻璃纖維的樹脂材料，以及一填充物可分佈於該樹脂材料中。第一絕緣層120可包括Ajinomoto增層絕緣膜(ABF)，但本實施例並非限制於此。
第一絕緣層120嵌入該第一電路圖案。第一電路圖案125以及第一絕緣層120可具有相同的厚度，且可微小化以滿足厚度在10μm至20μm之範圍內。
第一絕緣層120包括一第一電路圖案凹槽121，暴露第一電路圖案125以及導通孔126之一擴張部。
如上述，由於第一電路圖案凹槽121僅形成在第一絕緣層120中，而沒有擴張進入核心絕緣層110，因而當形成第一電路圖案凹槽121時，能夠避免因玻璃纖維110a導致的誤差(error)。
複數個絕緣層130、140可進一步形成在第一絕緣層120上。
如圖2所示，絕緣層130、140可具有兩層的結構。一第二絕緣層130可形成在第一絕緣層120上，以及一第三絕緣層140可形成在第二絕緣層130上。
第二和第三絕緣層130、140分別地包括玻璃纖維130a、140a。在第二和第三絕緣層130、140中，玻璃纖維130a、140a可被填入樹脂材料130b、140b中，以及填充物130c、140c可分別地分佈於樹脂材料130b、140b中。
第二和第三絕緣層130、140可比核心絕緣層110薄，但比第一絕緣層120厚。
第二和第三電路圖案135、145分別形成在第二和第三絕緣層130、140上，並提供第一和第二圖案絕緣層133、143分別地圍繞第二和第三電路圖案135、145。
第一和第二圖案絕緣層133、143可包括一樹脂材料，其不具有玻璃纖維，如同第一絕緣層120，且一填充物可分佈於該樹脂材料中。第一和第二圖案絕緣層133、143可包括Ajinomoto增層絕緣膜(ABF)，但本實施例並非限制於此。
第一和第二圖案絕緣層133、143在其上表面上形成有一第二電路圖案凹槽131以及一第三電路圖案凹槽141，而該些電路圖案分別地填入第二電路圖案凹槽131以及第三電路圖案凹槽141。
第二和第三電路圖案凹槽131、141可具有與第一電路圖案凹槽121相同之深度，以及由於第二和第三電路圖案凹槽131、141而使第二和第三絕緣層130、140不被暴露出。
第二和第三電路圖案135、145藉由分別填充第二和第三電路圖案凹槽131、141而形成。
第二和第三電路圖案135、145具有與第一電路圖案125相同之厚度，且可包括一介層窗與導通孔126連接。
雖然圖13繪示以核心絕緣層110為準之上三層與下三層共六層的一電路圖案，但本實施例並非限制於此。
一抗焊劑150可進一步形成，以覆蓋最上面的電路圖案145。
抗焊劑150藉由暴露連接於一介層窗的該最上面的電路圖案之一擴張部而形成一焊墊。
以下，將參照圖14至圖25說明製造圖13印刷電路板100A 的方法。
首先，如圖14所示，第一絕緣層120分別形成在一核心絕緣層110上與之下方。
核心絕緣層100係為充滿具有玻璃纖維110a之一基板。該玻璃纖維110a填充於一樹脂材料，如一環氧基絕緣樹脂，以及一填充物110c分佈於樹脂材料110b中，以形成核心絕緣層110。
第一絕緣層120可包括一未填充玻璃纖維的樹脂材料。
核心絕緣層110可具有一厚度在90μm至110μm之範圍，而第一絕緣層120可具有10μm之厚度。
接著，一貫孔111貫穿核心絕緣層110，而一第一電路圖案凹槽121形成在一第一絕緣層120。
貫孔111藉由二氧化碳雷射或準分子雷射穿透玻璃纖維110a而形成。在本例中，可在核心絕緣層110之上部與下部進行此製程，以形成以核心絕緣層110中心部份為基準而對稱的貫孔111，如圖14所示。
也就是說，貫孔111可具有自其中心部份，向上表面與向下表面逐漸增大寬度的沙漏型。
然而，當貫孔111形成在核心絕緣層110之一表面時，貫孔111具有自一表面往另一表面逐漸減少或相同形狀之寬度。
之後，一第一電路圖案凹槽121形成在第一絕緣層120。第一電路圖案凹槽121可使用準分子雷射移除一第一絕緣層而形成。在本例中，一擴張部可形成在貫孔111之一上表面。
接著，如圖15所示，形成一電鍍層128，以覆蓋貫孔111以及第一電路圖案凹槽121。
首先，移除在第一絕緣層120之表面上之膠渣，藉由進行一去膠渣(desmear)製程。
詳細來說，在第一絕緣層120之表面凸出(bulging)後，使用高錳酸鹽移除該凸出的第一絕緣層120，以及進行一溼蝕刻製程以中和第一絕緣層120，因此移除該膠渣。
藉由該去除膠渣製程，可形成表面粗糙(roughness)在第一絕 緣層120之表面上。
一種子層可透過一無電鍍方式形成在第一絕緣層120上。
該無電鍍方式可以一除油製程(degreasing process)、一軟蝕刻製程、一預催化劑製程(pre-catalyst process)、一催化劑處理製程(catalyst treatment process)、一加速劑製程(accelerator process)、一無電鍍製程、以及一抗氧化處理製程依序進行。此外，該種子層可使用電漿來蒸鍍金屬粒子而形成。
該種子層包括銅、鎳、鈀、或鉻的合金。
接著，使用種子層(如晶種(seed))對導電材料進行一電鍍製程，因此形成一電鍍層128。
電鍍層128可藉由進行電鍍製程而形成，同時依據電鍍面積來控制電流。
電鍍層128可包括銅，具有高導電率。
接著，如圖16所示，進行化學機械蝕刻，以移除在第一絕緣層120上之電鍍層128。
換句話說，在放置印刷電路板100在研磨機(polisher)之一板面上後，在pH9或以上的環境下，將過電鍍(over-plated)的電鍍層進行研磨。較佳地，使用研磨液進行表面處理過電鍍的電鍍層128，其中研磨液添加氨作為一主要成份，且添加少量過氧化物。
一研磨機在該板面上旋轉，以引起過電鍍的電鍍層128和研磨液的物理蝕刻。
因此，如圖16所示，透過化學機械蝕刻來蝕刻電鍍層128直到第一絕緣層128暴露出，以使殘留在第一絕緣層120上的電鍍層128被移除為止，而停止研磨。
該板面可具有1200mm或更少之直徑。此外，該板面可提供有一導熱引線(heat wire)，使熱傳送至印刷電路板100。據此，具有510mm×410mm或更大之尺寸之印刷電路板100能夠同時被蝕刻，以使具有更大區域之電鍍層128可被移除。
之後，如圖17所示，一第二絕緣層130形成在第一絕緣層 120上，以覆蓋第一電路圖案125。
第二絕緣層130可包括環氧樹脂，但不包含一分離的玻璃纖維。第二絕緣層130可比核心絕緣層110薄，但比第一絕緣層120厚。
藉由照射準分子雷射在圖案絕緣層133上而形成圖18之一第二電路圖案凹槽131。
當形成該第二電路圖案凹槽131，因圖案絕緣層133不具有玻璃纖維，開放(open)介層窗(via)126之擴張部之一貫孔可同時地形成有第二電路圖案凹槽131。
之後，藉由進行一電鍍製程而形成一電鍍層138，如圖19所示。
形成電鍍層138之製程與形成第一電路圖案125之電鍍層128的製程相同。
接著，圖20之一第二電路圖案135藉由進行化學機械蝕刻而形成。
接著，如圖21和圖24所示，形成一第三絕緣層140、一第二圖案絕緣層143以及一第三電路圖案145。
形成第三絕緣層140、第二圖案絕緣層143以及第三電路圖案145之製程可重複形成第二絕緣層130和第二電路圖案135之製程來進行。
之後，如圖25所示，藉由形成暴露連接至介層窗126之最上層的一擴張部以及覆蓋第三電路圖案145的一抗焊劑150而製成該PCB。
由抗焊劑150所暴露之最上層的擴張部可使用作為一焊墊。
如上述所述，由於形成有電路圖案的絕緣層不具有玻璃纖維，同時該絕緣層確保包含厚核心絕緣層110之印刷電路板100的剛性，因此簡化電路圖案凹槽之形成，以使製造成本與時間能夠減少。
進一步，印刷電路板100可藉由薄薄地(thinly)形成該絕緣層而微小化。
雖然參考實施例之許多說明性實施例來描述實施例，但應理解，熟習此項技術者可想出將落入本發明之原理的精神及範疇內的眾多其 他修改及實施例。因此，本發明之原理的範疇應由所附之專利範圍之範疇來定義。
100‧‧‧印刷電路板
110‧‧‧核心絕緣層
110a‧‧‧玻璃纖維
110b‧‧‧樹脂材料
110c‧‧‧填充物
111‧‧‧貫孔
120‧‧‧第一絕緣層
121‧‧‧第一電路圖案凹槽
125‧‧‧第一電路圖案
126‧‧‧導通孔
130‧‧‧第二絕緣層
131‧‧‧第二電路圖案凹槽
135‧‧‧第二電路圖案
140‧‧‧第三絕緣層
141‧‧‧第三電路圖案凹槽
145‧‧‧第三電路圖案
150‧‧‧抗焊劑

Claims (18)

  1. 一種印刷電路板，包括：一核心絕緣層包括一玻璃纖維；一第一絕緣層，在該核心絕緣層之一上部或一下部上，該第一絕緣層包括一電路圖案凹槽；一第一電路圖案，填充該第一絕緣層之該電路圖案凹槽；一第二絕緣層覆蓋該第一電路圖案，以及包括一電路圖案凹槽，在該第二絕緣層之一上表面；以及一第二電路圖案，填充該第二絕緣層之該電路圖案凹槽，其中該第一電路圖案嵌入該第一絕緣層，其中該第一電路圖案之一下表面直接連接至該核心絕緣層之一上表面，其中該第一絕緣層包含一第一樹脂材料至未充滿該玻璃纖維以及一填充物分佈在該第一樹脂材料，以及其中該核心絕緣層包含一第二樹脂材料至充滿該玻璃纖維以及一填充物分佈在該第二樹脂材料。
  2. 如專利申請範圍第1項所述之印刷電路板，其中該第一絕緣層之該電路圖案凹槽貫穿該第一絕緣層而形成。
  3. 如專利申請範圍第1項所述之印刷電路板，其中該第一絕緣層之厚度薄於該核心絕緣層之厚度。
  4. 如專利申請範圍第3項所述之印刷電路板，其中該第一絕緣層之一厚度係與該第一電路圖案之厚度相同。
  5. 如專利申請範圍第1項所述之印刷電路板，更包括一介層窗，貫穿該核心絕緣層而形成。
  6. 如專利申請範圍第5項所述之印刷電路板，其中該介層窗具有對稱於該核心絕緣層之中心部份的剖面形狀。
  7. 如專利申請範圍第6項所述之印刷電路板，其中在該核心絕緣層之該中心部份之該介層窗之一區域係小於在該核心絕緣層之上表面與下表面之該介層窗之區域。
  8. 如專利申請範圍第1項所述之印刷電路板，其中該第二絕緣層，包括：一覆蓋絕緣層，覆蓋該第一電路圖案且包括一玻璃纖維；以及一圖案絕緣層，環繞在該覆蓋絕緣層上的該第二電路圖案。
  9. 如專利申請範圍第8項所述之印刷電路板，其中該圖案絕緣層包含一與該第一絕緣層相同之材料，以及其中該覆蓋絕緣層包含一與該核心絕緣層相同之材料。
  10. 如專利申請範圍第9項所述之印刷電路板，其中該第二電路凹槽形成在該圖案絕緣層中。
  11. 一種製造印刷電路板的方法，該方法包括：形成一不具有玻璃纖維的第一絕緣層，在包括一玻璃纖維之一核心絕緣層之一上部或一下部上；形成一第一電路圖案凹槽在該第一絕緣層；以一電鍍方式，形成一電鍍層填充該第一電路圖案凹槽，以及覆蓋該第一絕緣層之一上表面；藉由透過化學機械蝕刻直到該第一絕緣層暴露出而移除該電鍍層進而形成一第一電路圖案；形成一第二絕緣層，以覆蓋該第一電路圖案；以及形成一第二電路圖案，以填充該第二絕緣層，其中該第一電路圖案嵌入該第一絕緣層，其中該第一電路圖案之一下表面直接連接至該核心絕緣層之一上表面，其中該第一絕緣層包含一第一樹脂材料至未充滿該玻璃纖維以及一填充物分佈在該第一樹脂材料，以及其中該核心絕緣層包含一第二樹脂材料至充滿該玻璃纖維以及一填充物分佈在該第二樹脂材料。
  12. 如申請專利範圍第11項所述之方法，其中該第一電路圖案凹槽之形成包括使用一雷射形成該電路圖案凹槽。
  13. 如申請專利範圍第11項所述之方法，其中該化學機械蝕刻包括使用研磨液，在Ph9或以上的環境(basic atmosphere)下移除該電鍍層。
  14. 如申請專利範圍第13項所述之方法，其中該環境藉由氨以及過氧化物混合研磨液而形成。
  15. 如申請專利範圍第11項所述之方法，其中該第二絕緣層係厚於該第一絕緣層但薄於該核心絕緣層。
  16. 如申請專利範圍第11項所述之方法，其中第二絕緣層之形成，包括：形成一覆蓋絕緣層，包含一玻璃纖維，以覆蓋該第一電路圖案；以及形成一不具有玻璃纖維的圖案絕緣層在該覆蓋絕緣層上。
  17. 如申請專利範圍第16項所述之方法，其中該圖案絕緣層包括一與該第一絕緣層材料相同之材料，以及其中該覆蓋絕緣層包含一與該核心絕緣層相同之材料。
  18. 如申請專利範圍第11所述之方法，其中該第二電路圖案之嵌入方法包括：形成一電路圖案凹槽在該圖案絕緣層；形成一電鍍層填充該電路圖案凹槽；以及藉由透過化學機械蝕刻來蝕刻該電鍍層，進而形成該第二電路圖案。
TW102109090A 2012-03-14 2013-03-14 印刷電路板及其製造方法 TWI487438B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120026044A KR101382811B1 (ko) 2012-03-14 2012-03-14 인쇄회로기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
TW201352091A TW201352091A (zh) 2013-12-16
TWI487438B true TWI487438B (zh) 2015-06-01

Family

ID=49161493

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102109090A TWI487438B (zh) 2012-03-14 2013-03-14 印刷電路板及其製造方法

Country Status (6)

Country Link
US (1) US9642246B2 (zh)
EP (1) EP2820927B1 (zh)
KR (1) KR101382811B1 (zh)
CN (1) CN104247584B (zh)
TW (1) TWI487438B (zh)
WO (1) WO2013137668A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
KR101641287B1 (ko) * 2016-03-11 2016-07-20 삼성전기주식회사 코어 및 이를 이용한 인쇄회로기판
CN107846790A (zh) * 2016-09-19 2018-03-27 苏州纳格光电科技有限公司 多层柔性电路板的制备方法
JP6960595B2 (ja) * 2017-01-13 2021-11-05 パナソニックＩｐマネジメント株式会社 厚導体内蔵プリント配線板及びその製造方法
KR20200099686A (ko) * 2019-02-15 2020-08-25 엘지이노텍 주식회사 회로기판
CN114390767B (zh) * 2020-10-16 2024-03-15 鹏鼎控股(深圳)股份有限公司 透明电路板的制作方法以及透明电路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200605738A (en) * 2004-07-27 2006-02-01 Unimicron Technology Corp Process of conductive column and circuit board with conductive column
TW200623997A (en) * 2004-12-23 2006-07-01 Phoenix Prec Technology Corp Method for fabricating a multi-layer packaging substrate

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100250136B1 (ko) * 1997-03-20 2000-03-15 유무성 다층회로기판 및 그 제조방법
JP3961092B2 (ja) 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
KR100890475B1 (ko) * 1999-09-02 2009-03-26 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US6388207B1 (en) 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
TW587322B (en) * 2002-12-31 2004-05-11 Phoenix Prec Technology Corp Substrate with stacked via and fine circuit thereon, and method for fabricating the same
JP2004335655A (ja) 2003-05-06 2004-11-25 Internatl Business Mach Corp <Ibm> 穴形成方法、プリント配線基板および穴形成装置
TWI335195B (en) 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
US20070281464A1 (en) * 2006-06-01 2007-12-06 Shih-Ping Hsu Multi-layer circuit board with fine pitches and fabricating method thereof
JP2009016818A (ja) * 2007-07-04 2009-01-22 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法
JP2009021469A (ja) * 2007-07-13 2009-01-29 Panasonic Corp 伝熱プリント配線板と、これに用いる積層コンポジットシート及びその製造方法と、伝熱プリント配線板の製造方法
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
KR100974655B1 (ko) 2008-06-17 2010-08-09 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101056156B1 (ko) 2009-11-24 2011-08-11 삼성전기주식회사 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법
JP2011222948A (ja) * 2010-03-24 2011-11-04 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
US20120229990A1 (en) * 2011-03-08 2012-09-13 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
US8595927B2 (en) * 2011-03-17 2013-12-03 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
JP2013157366A (ja) * 2012-01-27 2013-08-15 Kyocer Slc Technologies Corp 配線基板およびそれを用いた実装構造体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200605738A (en) * 2004-07-27 2006-02-01 Unimicron Technology Corp Process of conductive column and circuit board with conductive column
TW200623997A (en) * 2004-12-23 2006-07-01 Phoenix Prec Technology Corp Method for fabricating a multi-layer packaging substrate

Also Published As

Publication number Publication date
TW201352091A (zh) 2013-12-16
CN104247584A (zh) 2014-12-24
CN104247584B (zh) 2017-06-30
EP2820927A4 (en) 2015-11-11
US20150041184A1 (en) 2015-02-12
WO2013137668A1 (en) 2013-09-19
KR101382811B1 (ko) 2014-04-08
EP2820927B1 (en) 2023-02-08
EP2820927A1 (en) 2015-01-07
US9642246B2 (en) 2017-05-02
KR20130104506A (ko) 2013-09-25

Similar Documents

Publication Publication Date Title
TWI487438B (zh) 印刷電路板及其製造方法
US9247644B2 (en) Wiring board and method for manufacturing the same
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
EP2904884B1 (en) The printed circuit board and the method for manufacturing the same
JP4564342B2 (ja) 多層配線基板およびその製造方法
KR100688864B1 (ko) 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
US9253897B2 (en) Wiring substrate and method for manufacturing the same
TWI500361B (zh) 多層配線板
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
JP5576546B2 (ja) 配線基板の製造方法
JP2014501449A (ja) 印刷回路基板及びその製造方法
CN103404244A (zh) 印刷电路板及其制造方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
CN103179809A (zh) 布线基板的制造方法
KR101987367B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP5432800B2 (ja) 配線基板の製造方法
JP5188947B2 (ja) 多層配線基板の製造方法
US9433107B2 (en) Printed circuit board and method of manufacturing the same
JP5363377B2 (ja) 配線基板及びその製造方法
JP5565951B2 (ja) 配線基板およびその製造方法
TW201334646A (zh) 印刷電路板及其製造方法
JP5111132B2 (ja) 配線基板の製造方法
JP7129476B2 (ja) 積層体及びその製造方法
TWI542268B (zh) 印刷電路板的製造方法
JP2007042993A (ja) 多層基板の製造方法