CN104247584B - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN104247584B
CN104247584B CN201380020634.7A CN201380020634A CN104247584B CN 104247584 B CN104247584 B CN 104247584B CN 201380020634 A CN201380020634 A CN 201380020634A CN 104247584 B CN104247584 B CN 104247584B
Authority
CN
China
Prior art keywords
insulating barrier
circuit pattern
pattern
insulation layer
core insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380020634.7A
Other languages
English (en)
Other versions
CN104247584A (zh
Inventor
南明和
金秉浩
徐英郁
徐玄锡
刘昌佑
李尚铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN104247584A publication Critical patent/CN104247584A/zh
Application granted granted Critical
Publication of CN104247584B publication Critical patent/CN104247584B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H05K2203/108—Using a plurality of lasers or laser light with a plurality of wavelengths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

公开了一种印刷电路板。该印刷电路板包括：包括玻璃纤维的芯绝缘层；在芯绝缘层的上部或下部上的第一绝缘层，该第一绝缘层包括电路图案凹槽；填充第一绝缘层的电路图案凹槽的第一电路图案；覆盖第一电路图案的第二绝缘层，第二绝缘层包括在第二绝缘层的顶表面处的电路图案凹槽；以及填充第二绝缘层的电路图案凹槽的第二图案，其中，第一绝缘层包括分布在树脂材料中的填充物。因此，可以通过如下方式来简单地形成微型埋入式图案：通过经由镀覆方案填充基板的凹槽来形成电路图案的同时通过化学机械蚀刻来去除绝缘层上的镀覆层。此外，可以通过在将由包括填充物的树脂形成的绝缘层接合在芯绝缘层上之后在绝缘层中形成埋入式图案来形成埋入式图案同时通过芯绝缘层的玻璃纤维来维持刚度。如上所述，通过单独形成用于芯绝缘层上的埋入式图案的不具有玻璃纤维的薄绝缘层，PCB的总厚度可以薄薄地形成同时维持刚度。

Description

印刷电路板及其制造方法
技术领域
本公开涉及一种印刷电路板及其制造方法。
背景技术
印刷电路板(PCB)是通过使用导电材料如铜(Cu)在电绝缘基板上印刷电路线图案而形成的，并且指的是在其上安装电子部件之前的板。换言之，PCB指的是这样的电路板：其中电子部件的安装位置是确定的，并且连接电子部件的电路图案固定地印刷在平板上，以使电子器件紧密安装在平板上。
在根据相关领域的PCB的情况下，根据电路的设计，电路图案形成为多层构造。在这种情况下，通过蚀刻薄铜层或者在绝缘层上镀覆薄铜层，电路图案可以从绝缘层向上突起。
因此，在该绝缘层上形成有其他绝缘层以覆盖从该绝缘层突起的电路图案，并且其他电路图案从其他绝缘层突起，使得PCB的总厚度增加并且存在对形成微型电路的限制。
另一方面，近年来，为了电子部件的高性能和小型化的目的，已使用了具有减小的厚度和平坦化的表面的埋入式图案基板。
图1是示出了典型的埋入式图案PCB10的图。
如图1所示，埋入式图案PCB10包括在绝缘基板1的表面中的埋入式图案凹槽2和通过经由镀覆工艺填充埋入式图案凹槽2而形成的电路图案3。
具有埋入式电路图案3的PCB10因基电路图案和接触部的结构而可以相对于绝缘构件具有非常强的粘合强度，并且基电路图案和接触部的间距可以均匀和精密地形成。
然而，当埋入式电路图案3通过镀覆方案形成时，在具有图案凹槽2的区域与不具有图案凹槽2的区域之间出现镀覆变异，使得在镀覆处理之后不能均匀地进行蚀刻处理。因此，如图1所示，电路图案3的预定区域可能没有被蚀刻，使得电路图案3可能与相邻电路图案短路。此外，电路图案3的其他区域可能被过蚀刻，使得在信号传输中可能出现错误。
发明内容
技术问题
实施例提供了一种具有埋入式电路图案的印刷电路板。
实施例提供了一种用于制造埋入式电路图案的新方法。
问题的解决方案
根据实施例，提供了一种印刷电路板，其包括：包括玻璃纤维的芯绝缘层；在芯绝缘层的上部或下部上的第一绝缘层，该第一绝缘层包括电路图案凹槽；填充第一绝缘层的电路图案凹槽的第一电路图案；覆盖第一电路图案的第二绝缘层，第二绝缘层包括在第二绝缘层的顶表面处的电路图案凹槽；以及填充第二绝缘层的电路图案凹槽的第二图案，其中第一绝缘层包括分布在树脂材料中的填充物。
根据实施例，提供了一种用于制造印刷电路板的方法，该方法包括：在包括玻璃纤维的芯绝缘层的上部或下部处形成不具有玻璃纤维的第一绝缘层；在第一绝缘层中形成第一电路图案凹槽；通过镀覆方案形成镀覆层以填充第一电路图案凹槽并且覆盖第一绝缘层的顶表面；通过经由化学机械蚀刻去除镀覆层直到露出第一绝缘层为止来形成第一电路图案；形成第二绝缘层以覆盖第一埋入式图案；以及形成第二电路图案以填充第二绝缘层。
发明的有益效果
根据实施例，可以通过以下方式来简单地形成微型埋入式图案：在通过经由镀覆方案填充基板的凹槽来形成电路图案的同时通过化学机械蚀刻去除绝缘层上的镀覆层。
此外，蚀刻可以进行直到通过化学机械蚀刻露出绝缘层且不会造成相邻电路图案之间的短路为止。
此外，可以通过在将由包括填充物的树脂形成的绝缘层接合在芯绝缘层上之后在绝缘层中形成埋入式图案来形成埋入式图案同时通过芯绝缘层的玻璃纤维来维持刚度。
如上所述，通过单独形成用于芯绝缘层上的埋入式图案的不具有玻璃纤维的薄绝缘层，PCB的总厚度可以薄薄地形成同时维持刚度。
此外，由于不包括玻璃纤维，所以在形成用于埋入式图案的凹槽时可应用激光沟槽结构使得PCB可以容易地制造。
附图说明
图1是示出了根据相关领域的PCB的截面图。
图2是示出了根据实施例的PCB的截面图。
图3至图12是示出了用于制造图2的PCB的方法的截面图。
图13是示出了根据另一实施例的PCB的截面图。
图14至图25是示出了用于制造图13的PCB的方法的截面图。
具体实施方式
下文中，将参照附图详细地描述实施例，使得本领域技术人员可以容易地利用本实施例。然而，实施例可以具有各种修改并且可以不限于所示实施例。
在下面的描述中，当预定部件包括预定元件时，该预定部件并非排除其他元件，而是如果存在具体的相反描述，则还可以包括其他元件。
为了方便或清楚的目的，可以放大、省略或示意性描绘附图中所示的每个层的厚度和尺寸。此外，元件的尺寸不完全反映实际的尺寸。遍及附图，相同的附图标记将被分配给相同的元件。
在实施例的描述中，应理解的是，当层、膜或板被称为在另一层、另一膜、另一区域或另一板之上或之下时，其可以直接地或间接地在其他层、膜、区域、板之上，或者也可以存在一个或更多个中间层。已参照附图描述层的这样的位置。
实施例提供了一种具有埋入式电路图案的PCB，不具有玻璃纤维的薄绝缘层附接至该埋入式电路图案以形成接合在包括玻璃纤维的芯绝缘层上的埋入式图案。
下文中，将参照图2至图12来描述根据本实施例的PCB。
图2是示出了根据本实施例的PCB的截面图。
参照图2，根据本实施例的PCB100包括：芯绝缘层110；形成在芯绝缘层110的上部或下部处的第一电路图案125、第二电路图案135和第三电路图案145；以及填充第一电路图案125、第二电路图案135和第三电路图案145的第一绝缘层120、第二绝缘层130和第三绝缘层140。
芯绝缘层100是充满玻璃纤维110a的基板。在芯绝缘层110中，玻璃纤维110a可以充满在树脂材料110b如环氧基绝缘树脂中，并且填充物110可以分布在树脂材料110b中。
填充物110c可以通过使用AlO3或SiO2形成为球形或条形。
芯绝缘层110可以具有在90m至110m的范围内的厚度，并且优选地，厚度可以为100m。
芯绝缘层110可以包括形成为穿过芯绝缘层110的过孔111。
如图2所示，过孔111基于中心区域彼此对称，但本实施例不限于此。
可以通过填充过孔111来形成导电通孔126。导电通孔126可以包括金属材料如包括铝(Al)、铜(Cu)、银(Ag)、铂(Pt)、镍(Ni)和钯(Pd)中至少之一的合金。
芯绝缘层110在其上或其下形成有用作基电路图案的多个第一电路图案120。
第一电路图案125可以包括具有高电导率和低电阻的材料。例如，第一电路图案125可以包括金属材料如包含铝(Al)、铜(Cu)、银(Ag)、铂(Pt)、镍(Ni)和钯(Pd)中至少之一的合金。
第一电路图案125可以包括单个层或多个层。当通过镀覆方案形成第一电路图案125时，可以在籽晶层上形成电镀层。
籽晶层可以包括铜(Cu)、镍(Ni)或其合金。包括铝(Al)、铜(Cu)、银(Ag)、铂(Pt)、镍(Ni)和钯(Pd)中至少之一的合金可以应用于籽晶层上作为电镀层。
延伸部可以在芯绝缘层110上从导电通孔126开始延伸。延伸部可以形成为高度与第一电路图案125相同。
芯绝缘层110在其上或其下形成有包围第一电路图案125的第一绝缘层120。
第一绝缘层120可以包括不具有玻璃纤维的树脂材料，并且填充物可以分布在树脂材料中。第一绝缘层120可以包括味之素(Ajinomoto)增层膜(ABF)，但是实施例不限于此。
第一绝缘层120插入第一电路图案。第一电路图案125和第一绝缘层120可以具有相同的厚度，并且可以好地满足厚度在10m至20m的范围内。
第一绝缘层120包括露出第一电路图案125和导电通孔126的延伸部的第一电路图案凹槽121。
如上所述，由于第一电路图案凹槽121形成在仅第一绝缘层120中而没有延伸到芯绝缘层110中，所以在形成第一电路图案凹槽121时可以防止由玻璃纤维110a引起的误差。
还可以在第一绝缘层120上形成多个绝缘层130和140。
如图2所示，绝缘层130和140可以具有双层结构。第二绝缘层130可以形成在第一绝缘层120上，并且第三绝缘层140可以形成在第二绝缘层130上。
第二绝缘层130和第三绝缘层140可以包括不具有玻璃纤维的绝缘层，特别是具有环氧树脂的树脂材料。
第二绝缘层130和第三绝缘层140可以包括相同的材料，并且可以比第一绝缘层120厚。
第二绝缘层130和第三绝缘层140在其顶表面上形成有第二电路图案凹槽131和第三电路图案凹槽141，并且电路图案分别填充在第二电路图案凹槽131和第三电路图案凹槽141中。
第二电路图案凹槽131和第三电路图案凹槽141可以具有与第一电路图案凹槽121相同的深度，并且第一绝缘层120未因第二电路图案凹槽131和第三电路图案凹槽141而露出。
通过分别填充第二电路图案凹槽131和第三电路图案凹槽141来形成第二电路图案135和第三电路图案145。
第二电路图案135和第三电路图案145可以具有与第一电路图案125相同的厚度，并且可以包括连接至导电通孔126的通孔。
虽然图2示出了具有基于芯绝缘层110的三个上层和三个下层的总共六层的电路图案，但是本实施例不限于此。
还可以形成阻焊剂150以覆盖最上面的电路图案145。
阻焊剂150通过露出最上面的电路图案145的连接至通孔的延伸部而形成焊盘。
下文中，将参照图3至图12来描述制造图2的PCB100的方法。
首先，如图3所示，分别在芯绝缘层110之上和之下形成第一绝缘层120。
芯绝缘层100是充满玻璃纤维110a的基板。将玻璃纤维110a充满在树脂材料如环氧基绝缘树脂中，并且将填充物110分布在树脂材料110b中，使得可以形成芯绝缘层110。
第一绝缘层120可以包括其中未充满玻璃纤维的树脂材料。
芯绝缘层110可以具有在90m至110m的范围内的厚度，并且第一绝缘层120的厚度可以为10m。
接着，如图4所示，形成穿过芯绝缘层110的过孔111，并且在第一绝缘层120处形成第一电路图案凹槽121。
可以通过使用CO2激光或YAG激光穿过玻璃纤维110a来形成过孔111。在这种情况下，对芯绝缘层110的上部和下部处进行处理，使得如图4所示形成基于芯绝缘层110的中心部分对称的过孔111。
也就是说，过孔111可以具有沙漏形状，该形状的宽度从过孔111的中心部分朝顶表面和底表面逐渐增加。
然而，当过孔11形成在芯绝缘层110的一个表面处时，过孔111的宽度从一个表面向另一表面逐渐减小或者具有相同的形状。
之后，在第一绝缘层120处形成第一电路图案凹槽121。可以通过使用准分子激光去除第一绝缘层120来形成第一电路图案凹槽121。在这种情况下，可以在过孔111的顶表面处形成延伸部。
接着，如图5所示，形成镀覆层128以覆盖过孔111和第一电路图案凹槽121。
首先，通过进行表面污物去除处理来去除第一绝缘层120的表面上的污物。
详细地，在使第一绝缘层120的表面凸起之后，通过使用高锰酸来去除凸起的第一绝缘层120，并且进行湿法蚀刻处理以中和第一绝缘层120，从而去除污物。
可以通过表面污物去除处理来在第一绝缘层120的表面上提供粗糙结构。
可以通过化学镀覆方案在第一绝缘层120上形成籽晶层。
化学镀覆方案可以按照以下顺序进行：脱脂工艺、软蚀刻工艺、预催化剂工艺、催化剂处理工艺、加速剂工艺、化学镀覆工艺和抗氧化处理工艺。此外，籽晶层可以通过使用等离子体溅射金属粒子来形成。
籽晶层包括包含Cu、Ni、Pd或Cr的合金。
接着，使用籽晶层作为籽晶来进行关于导电材料的电镀处理，从而形成镀覆层128。
镀覆层128可以通过进行电镀处理同时根据镀覆面积控制电流来形成。
镀覆层128可以包含具有高电导率的Cu。
接着，如图6所示，进行化学机械蚀刻以去除第一绝缘层120上的镀覆层128。
换言之，在将PCB100放置在研磨机的板上之后，在pH9或以上的碱性环境下对过镀覆的镀覆层128进行研磨。优选地，通过使用其中添加氨作为主要成分和添加少量的过氧化物的研磨液来对过镀覆的镀覆层128进行研磨。
研磨机在板上旋转以引入对过镀覆的镀覆层128和研磨液的物理蚀刻。
因此，如图6所示，通过化学机械蚀刻对镀覆层128进行蚀刻直到露出第一绝缘层120为止，以去除保留在第一绝缘层120上的镀覆层128，从而研磨结束。
板的直径可以为1200mm或更小。此外，板可以设置有热导线以使热传递到PCB100。因此，可以同时蚀刻具有510 410或更大的尺寸的PCB100，使得可以去除具有大的面积的镀覆层128。
之后，如图7所示，在第一绝缘层120上形成第二绝缘层130以覆盖第一电路图案125。
第二绝缘层130可以包括环氧树脂，但不包括单独的玻璃纤维。第二绝缘层130可以比芯绝缘层110薄而比第一绝缘层120厚。
通过照射准分子激光在第二绝缘层130上来形成第二电路图案凹槽131。
当形成第二电路图案凹槽131时，由于第二绝缘层130不具有玻璃纤维，所以露出通孔126的延伸部的过孔可以与第二电路图案凹槽131同时形成。
之后，如图8所示，通过进行镀覆处理来形成镀覆层138。
形成镀覆层138的处理与形成第一电路图案125的镀覆层128的处理相同。
接着，通过进行化学机械蚀刻来形成图9的第二电路图案135。
接着，如图10和图11所示，形成第三绝缘层140和第三电路图案145。
可以通过重复形成第二绝缘层130和第二电路图案135的工艺来进行形成第三绝缘层140和第三电路图案145的工艺。
之后，如图12所示，通过形成露出最上层的连接至通孔126的延伸部并且覆盖第三电路图案145的阻焊剂150而制成该PCB。
最上层的通过阻焊剂150露出的延伸部可以用作焊盘。
如上所述，由于形成有电路图案的绝缘层不具有玻璃纤维，同时确保了包括厚芯绝缘层110的PCB100的刚度，所以简化了电路图案凹槽的形成，使得可以降低制造成本和时间。
此外，PCB100可以通过薄地形成绝缘层而小型化。
下文中，将参照图13至图25来描述另一实施例。
参照图13，根据本实施例的PCB100A包括：芯绝缘层110；第一电路图案125、第二电路图案135和第三电路图案145；以及形成在芯绝缘层110的上部或下部处的第一绝缘层120、第二绝缘层130和第三绝缘层140。
芯绝缘层100是充满玻璃纤维110a的基板。在芯绝缘层110中，玻璃纤维110a可以充满在树脂材料110b如环氧基绝缘树脂中，并且填充物110可以分布在树脂材料110b中。
填充物110c可以通过使用AlO3或SiO2而形成为球形或条形。
芯绝缘层110可以具有在90m至110m的范围内的厚度，并且优选地，厚度可以为100m。
芯绝缘层110可以包括形成为穿过芯绝缘层110的过孔111。
如图2所示，过孔111基于中心区域彼此对称，但本实施例不限于此。
可以通过填充过孔111来形成导电通孔126。导电通孔126可以包括金属材料如包括铝(Al)、铜(Cu)、银(Ag)、铂(Pt)、镍(Ni)和钯(Pd)中至少之一的合金。
芯绝缘层110在其上或其下形成有用作基电路图案的多个第一电路图案120。
第一电路图案125可以包括具有高电导率和低电阻的材料。例如，第一电路图案125可以包括金属材料如包含铝(Al)、铜(Cu)、银(Ag)、铂(Pt)、镍(Ni)和钯(Pd)中至少之一的合金。
第一电路图案125可以包括单个层或多个层。当通过镀覆方案形成第一电路图案125时，可以在籽晶层上形成电镀层。
籽晶层可以包括铜(Cu)、镍(Ni)或其合金。合金包括可应用在籽晶层上作为电镀层的铝(Al)、铜(Cu)、银(Ag)、铂(Pt)、镍(Ni)和钯(Pd)中至少之一。
延伸部可以从芯绝缘层110上的导电通孔126延伸。延伸部可以形成为高度与第一电路图案125相同。
芯绝缘层110在其上或其下形成有包围第一电路图案125的第一绝缘层120。
第一绝缘层120可以包括不具有玻璃纤维的树脂材料，并且填充物可以分布在树脂材料中。第一绝缘层120可以包括味之素(Ajinomoto)增层膜(ABF)，但本实施例不限于此。
第一绝缘层120插入第一电路图案。第一电路图案125和第一绝缘层120可以具有相同的厚度，并且可以好地满足在10m至20m的范围内的厚度。
第一绝缘层120包括露出第一电路图案125和导电通孔126的延伸部的第一电路图案凹槽121。
如上所述，由于第一电路图案凹槽121仅形成在第一绝缘层120中而没有延伸到芯绝缘层110中，所以在形成第一电路图案凹槽121时可以防止由玻璃纤维110a引起的误差。
还可以在第一绝缘层120上形成多个绝缘层130和140。
如图2所示，绝缘层130和140可以具有双层结构。第二绝缘层130可以形成在第一绝缘层120上，并且第三绝缘层140可以形成在第二绝缘层130上。
第二绝缘层130和第三绝缘层140分别包括玻璃纤维130a和140a。在第二绝缘层130和第三绝缘层140中，玻璃纤维130a和140a可以分别地充满在树脂材料130b和140b中，并且填充物130c和140c可以分别分布在树脂材料130b和140b中。
第二绝缘层130和第三绝缘层140可以比芯绝缘层110薄并且比第一绝缘层120厚。
在第二绝缘层130和第三绝缘层140上形成有第二电路图案135和第三电路图案145，并且分别地设置有包围第二电路图案135和第三电路图案145的第一图案绝缘层133和第二图案绝缘层143。
第一图案绝缘层133和第二图案绝缘层143可以包括与第一绝缘层120中一样的不具有玻璃纤维的树脂材料，并且填充物可以分布在树脂材料中。第一图案绝缘层133和第二图案绝缘层143可以包括味之素(Ajinomoto)增层膜(ABF)，但本实施例不限于此。
第一图案绝缘层133和第二图案绝缘层143在其顶表面上形成有第二电路图案凹槽131和第三电路图案凹槽141，并且在第二电路图案凹槽131和第三电路图案凹槽141中分别地填充电路图案。
第二电路图案凹槽131和第三电路图案凹槽141可以具有与第一电路图案凹槽121相同的深度，并且第二绝缘层130和第三绝缘层140未因第二电路图案凹槽131和第三电路图案凹槽141而露出。
通过分别填充第二电路图案凹槽131和第三电路图案凹槽141来形成第二电路图案135和第三电路图案145。
第二电路图案135和第三电路图案145可以具有与第一电路图案125相同的厚度，并且可以包括连接至导电通孔126的通孔。
虽然图13示出了具有基于芯绝缘层110的三个上层和三个下层的总共六个层的电路图案，但本实施例不限于此。
还可以形成阻焊剂150以覆盖最上面的电路图案145。
阻焊剂150通过露出最上面的电路图案145的连接至通孔的延伸部而形成焊盘。
下文中，将参照图14至图25来描述制造图13的PCB100A的方法。
首先，如图14所示，分别在芯绝缘层110之上和之下形成第一绝缘层120。
芯绝缘层100是充满玻璃纤维110a的基板。将玻璃纤维110a充满在树脂材料如环氧基绝缘树脂中，并且将填充物110分布在树脂材料110b中，使得可以形成芯绝缘层110。
第一绝缘层120可以包括其中未充满玻璃纤维的树脂材料。
芯绝缘层110可以具有在90m至110m的范围内的厚度，并且第一绝缘层120的厚度可以为10m。
接着，形成穿过芯绝缘层110的过孔111，并且在第一绝缘层120处形成第一电路图案凹槽121。
可以通过使用CO2激光或YAG激光穿过玻璃纤维110a来形成过孔111。在这种情况下，对芯绝缘层110的上部和下部进行处理，以形成如图4所示的基于芯绝缘层110的中心部分对称的过孔111。
也就是说，过孔111可以具有沙漏形状，该形状的宽度从过孔111的中心部分朝顶表面和底表面逐渐增加。
然而，当过孔111形成在芯绝缘层110的一个表面处时，过孔111的宽度从一个表面向另一表面逐渐减小或者具有相同的形状。
之后，在第一绝缘层120处形成第一电路图案凹槽121。可以通过使用准分子激光去除第一绝缘层120来形成第一电路图案凹槽121。在这种情况下，可以在过孔111的顶表面处形成延伸部。
接着，如图15所示，形成镀覆层128以覆盖过孔111和第一电路图案凹槽121。
首先，通过进行表面污物去除处理来去除第一绝缘层120的表面上的污物。
详细地，在使第一绝缘层120的表面凸起之后，通过使用高锰酸来去除凸起的第一绝缘层120，并且进行湿法蚀刻处理以中和第一绝缘层120，从而去除污物。
可以通过表面污物去除处理来在第一绝缘层120的表面上提供粗糙结构。
可以通过化学镀覆方案在第一绝缘层120上形成籽晶层。
化学镀覆方案可以按照以下顺序进行：脱脂工艺、软蚀刻工艺、预催化剂工艺、催化剂处理工艺、加速剂工艺、化学镀覆工艺和抗氧化处理工艺。此外，籽晶层可以通过使用等离子体溅射金属粒子来形成。
籽晶层包括包含Cu、Ni、Pd或Cr的合金。
接着，使用籽晶层作为籽晶来进行关于导电材料的电镀处理，从而形成镀覆层128。
镀覆层128可以通过进行电镀处理同时根据镀覆面积控制电流来形成。
镀覆层128可以包含具有高电导率的Cu。
接着，如图16所示，进行化学机械蚀刻以去除第一绝缘层120上的镀覆层128。
换言之，在将PCB100放置在研磨机的板上之后，在pH 9或以上的碱性环境下对过镀覆的镀覆层128进行研磨。优选地，通过使用其中添加氨作为主要成分和添加少量的过氧化物的研磨液来对过镀覆的镀覆层128进行研磨。
研磨机在板上旋转以引入对过镀覆的镀覆层128和研磨液的物理蚀刻。
因此，如图6所示，通过化学机械蚀刻对镀覆层128进行蚀刻直到露出第一绝缘层120为止，以去除保留在第一绝缘层120上的镀覆层128，从而研磨结束。
板的直径可以为1200mm或更小。此外，板可以设置有热导线以使热传递到PCB100。因此，可以同时蚀刻具有510410或更大的尺寸的PCB100，使得可以去除具有大的面积的镀覆层128。
之后，如图7所示，在第一绝缘层120上形成第二绝缘层130和第一图案绝缘层133以覆盖第一电路图案125。
第二绝缘层130可以包括玻璃纤维，并且第一图案绝缘层133可以包括环氧树脂，但不包括单独的玻璃纤维。第二绝缘层130可以比芯绝缘层110薄并且比第一绝缘层120厚。
通过照射准分子激光在图案绝缘层133上来形成图18的第二电路图案凹槽131。
当形成第二电路图案凹槽131时，由于图案绝缘层133不具有玻璃纤维，所以露出通孔126的延伸部的过孔可以与第二电路图案凹槽131同时形成。
之后，如图19所示，通过进行镀覆处理来形成镀覆层138。
形成镀覆层138的工艺与形成第一电路图案125的镀覆层128的工艺相同。
接着，通过进行化学机械蚀刻来形成图20的第二电路图案135。
接着，如图21和图24所示，形成第三绝缘层140、第二图案绝缘层143和第三电路图案145。
可以通过重复形成第二绝缘层130和第二电路图案135的工艺来进行形成第三绝缘层140、第二图案绝缘层143和第三电路图案145的工艺。
之后，如图25所示，通过形成露出最上层的连接至通孔126的延伸部并且覆盖第三电路图案145的阻焊剂150而制成该PCB。
最上层的通过阻焊剂150露出的延伸部可以用作焊盘。
如上所述，由于形成有电路图案的绝缘层不具有玻璃纤维，同时确保了包括厚芯绝缘层110的PCB100的刚度，因此简化了电路图案凹槽的形成，使得可以降低制造成本和时间。
此外，PCB100可以通过薄地形成绝缘层而小型化。
虽然已参照其若干示例性实施例来描述实施例，但是应理解的是，本领域技术人员可以设计许多其他修改和实施例，这些修改和实施例将落入本公开的原理的精神和范围内。

Claims (14)

1.一种印刷电路板，包括：
芯绝缘层，所述芯绝缘层包括玻璃纤维并具有第一过孔；
第一通孔，所述第一通孔填充形成为穿过所述芯绝缘层的所述第一过孔；
第一绝缘层，所述第一绝缘层在所述芯绝缘层上，所述第一绝缘层包括第一电路图案凹槽；
第一电路图案，所述第一电路图案填充所述第一绝缘层的所述第一电路图案凹槽；
盖绝缘层，所述盖绝缘层覆盖所述第一电路图案并且具有第二过孔；
图案绝缘层，所述图案绝缘层在所述盖绝缘层上并且具有第二电路图案凹槽；
第二电路图案，所述第二电路图案填充所述图案绝缘层的所述第二电路图案凹槽；以及
第二通孔，所述第二通孔填充形成为穿过所述盖绝缘层的所述第二过孔；
其中，所述第一绝缘层包括树脂材料和分布在所述树脂材料中的填充物，
其中，所述盖绝缘层的厚度等于所述第二通孔的厚度，以及
其中，所述图案绝缘层的厚度等于所述第二电路图案的厚度。
2.根据权利要求1所述的印刷电路板，其中，所述第一绝缘层的所述第一电路图案凹槽形成为穿过所述第一绝缘层。
3.根据权利要求1所述的印刷电路板，其中，所述第一绝缘层的厚度比所述芯绝缘层的厚度薄。
4.根据权利要求3所述的印刷电路板，其中，所述第一绝缘层的厚度等于所述第一电路图案的厚度。
5.根据权利要求1所述的印刷电路板，其中，所述第一通孔具有关于所述芯绝缘层的中心部分对称的截面形状。
6.根据权利要求5所述的印刷电路板，其中，所述第一通孔的在所述芯绝缘层的中心部分处的面积比所述第一通孔的在所述芯绝缘层的顶表面和底表面处的面积小。
7.根据权利要求1所述的印刷电路板，其中，所述盖绝缘层包括玻璃纤维。
8.根据权利要求7所述的印刷电路板，其中，所述图案绝缘层包括与所述第一绝缘层的材料相同的材料。
9.一种用于制造印刷电路板的方法，所述方法包括：
在包括玻璃纤维的芯绝缘层中形成第一过孔，
形成第一通孔以填充所述第一过孔，
在所述芯绝缘层上形成不具有玻璃纤维的第一绝缘层；
在所述第一绝缘层中形成第一电路图案凹槽；
通过镀覆方案形成镀覆层以填充所述第一电路图案凹槽并且覆盖所述第一绝缘层的顶表面；
通过经由化学机械蚀刻去除所述镀覆层直到露出所述第一绝缘层为止来形成第一电路图案；
形成包括玻璃纤维的盖绝缘层，以覆盖所述第一电路图案；
在所述盖绝缘层中形成第二过孔；
形成第二通孔，以填充所述第二过孔；
在所述盖绝缘层上形成不具有玻璃纤维的图案绝缘层；
在所述图案绝缘层处形成第二电路图案凹槽；
形成镀覆层，以填充所述第二电路图案凹槽；以及
通过经由化学机械蚀刻对所述镀覆层进行蚀刻，形成第二电路图案；
其中，所述盖绝缘层的厚度等于所述第二通孔的厚度，以及
其中，所述图案绝缘层的厚度等于所述第二电路图案的厚度。
10.根据权利要求9所述的方法，其中，形成所述第一电路图案凹槽包括使用激光来形成所述电路图案凹槽。
11.根据权利要求9所述的方法，其中，所述化学机械蚀刻包括通过使用研磨液在pH 9或以上的碱性环境下去除所述镀覆层。
12.根据权利要求11所述的方法，其中，所述碱性环境通过将氨和过氧化物与所述研磨液混合而形成。
13.根据权利要求9所述的方法，其中，所述图案绝缘层包括与所述第一绝缘层的材料相同的材料。
14.根据权利要求9所述的方法，其中，所述第一过孔的宽度从所述第一过孔的中心部分朝顶表面和底表面逐渐增加。
CN201380020634.7A 2012-03-14 2013-03-14 印刷电路板及其制造方法 Active CN104247584B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020120026044A KR101382811B1 (ko) 2012-03-14 2012-03-14 인쇄회로기판 및 그의 제조 방법
KR10-2012-0026044 2012-03-14
PCT/KR2013/002074 WO2013137668A1 (en) 2012-03-14 2013-03-14 The printed circuit board and the method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN104247584A CN104247584A (zh) 2014-12-24
CN104247584B true CN104247584B (zh) 2017-06-30

Family

ID=49161493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380020634.7A Active CN104247584B (zh) 2012-03-14 2013-03-14 印刷电路板及其制造方法

Country Status (6)

Country Link
US (1) US9642246B2 (zh)
EP (1) EP2820927B1 (zh)
KR (1) KR101382811B1 (zh)
CN (1) CN104247584B (zh)
TW (1) TWI487438B (zh)
WO (1) WO2013137668A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
TWI526129B (zh) 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
KR101641287B1 (ko) * 2016-03-11 2016-07-20 삼성전기주식회사 코어 및 이를 이용한 인쇄회로기판
CN107846790A (zh) * 2016-09-19 2018-03-27 苏州纳格光电科技有限公司 多层柔性电路板的制备方法
JP6960595B2 (ja) * 2017-01-13 2021-11-05 パナソニックＩｐマネジメント株式会社 厚導体内蔵プリント配線板及びその製造方法
KR20200099686A (ko) * 2019-02-15 2020-08-25 엘지이노텍 주식회사 회로기판
KR20210024749A (ko) * 2019-08-26 2021-03-08 엘지이노텍 주식회사 회로기판
CN114390767B (zh) * 2020-10-16 2024-03-15 鹏鼎控股(深圳)股份有限公司 透明电路板的制作方法以及透明电路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630460A (zh) * 2003-12-16 2005-06-22 日本特殊陶业株式会社 多层线路板
TW200623997A (en) * 2004-12-23 2006-07-01 Phoenix Prec Technology Corp Method for fabricating a multi-layer packaging substrate

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100250136B1 (ko) * 1997-03-20 2000-03-15 유무성 다층회로기판 및 그 제조방법
JP3961092B2 (ja) 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
KR101384035B1 (ko) * 1999-09-02 2014-04-09 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US6388207B1 (en) * 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
TW587322B (en) * 2002-12-31 2004-05-11 Phoenix Prec Technology Corp Substrate with stacked via and fine circuit thereon, and method for fabricating the same
JP2004335655A (ja) * 2003-05-06 2004-11-25 Internatl Business Mach Corp <Ibm> 穴形成方法、プリント配線基板および穴形成装置
TWI235019B (en) 2004-07-27 2005-06-21 Unimicron Technology Corp Process of conductive column and circuit board with conductive column
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
US20070281464A1 (en) * 2006-06-01 2007-12-06 Shih-Ping Hsu Multi-layer circuit board with fine pitches and fabricating method thereof
JP2009016818A (ja) * 2007-07-04 2009-01-22 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法
JP2009021469A (ja) * 2007-07-13 2009-01-29 Panasonic Corp 伝熱プリント配線板と、これに用いる積層コンポジットシート及びその製造方法と、伝熱プリント配線板の製造方法
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
KR100974655B1 (ko) 2008-06-17 2010-08-09 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101056156B1 (ko) 2009-11-24 2011-08-11 삼성전기주식회사 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법
JP2011222948A (ja) * 2010-03-24 2011-11-04 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP5001395B2 (ja) 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
US20120229990A1 (en) * 2011-03-08 2012-09-13 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
US8595927B2 (en) * 2011-03-17 2013-12-03 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
JP2013157366A (ja) * 2012-01-27 2013-08-15 Kyocer Slc Technologies Corp 配線基板およびそれを用いた実装構造体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630460A (zh) * 2003-12-16 2005-06-22 日本特殊陶业株式会社 多层线路板
TW200623997A (en) * 2004-12-23 2006-07-01 Phoenix Prec Technology Corp Method for fabricating a multi-layer packaging substrate

Also Published As

Publication number Publication date
EP2820927A4 (en) 2015-11-11
KR20130104506A (ko) 2013-09-25
KR101382811B1 (ko) 2014-04-08
US20150041184A1 (en) 2015-02-12
CN104247584A (zh) 2014-12-24
TWI487438B (zh) 2015-06-01
TW201352091A (zh) 2013-12-16
WO2013137668A1 (en) 2013-09-19
EP2820927B1 (en) 2023-02-08
US9642246B2 (en) 2017-05-02
EP2820927A1 (en) 2015-01-07

Similar Documents

Publication Publication Date Title
CN104247584B (zh) 印刷电路板及其制造方法
CN100435299C (zh) 布线基板的制备方法
JP5193503B2 (ja) 貫通電極付き基板及びその製造方法
US9247644B2 (en) Wiring board and method for manufacturing the same
CN103369811B (zh) 电路板及其制造方法
CN104718802B (zh) 印刷电路板及其制造方法
JP5219276B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
JP2013150013A (ja) 半導体装置
CN104185366A (zh) 布线板及布线板的制造方法
CN102209431A (zh) 多层配线基板
CN106941102B (zh) 封装衬底、其制造方法和包括该封装衬底的封装器件
JP2008192978A (ja) 半導体装置の製造方法
US8535546B2 (en) Method of manufacturing multilayer wiring substrate
US20040009629A1 (en) Electrode forming method in circuit device and chip package and multilayer board using the same
JP6282425B2 (ja) 配線基板の製造方法
JP6600573B2 (ja) 配線基板及び半導体パッケージ
US20220375840A1 (en) Manufacture of electronic chips
JPWO2011002031A1 (ja) 素子搭載用基板および半導体モジュール
CN110211943A (zh) 半导体装置及其制造方法
JP4969072B2 (ja) 回路装置およびその製造方法
US20240057253A1 (en) Circuit board
CN218482232U (zh) 半导体器件
JP7182084B2 (ja) 貫通電極基板およびその製造方法
WO2024143454A1 (ja) 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板
WO2024143456A1 (ja) 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant