CN218482232U - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN218482232U CN218482232U CN202221194495.2U CN202221194495U CN218482232U CN 218482232 U CN218482232 U CN 218482232U CN 202221194495 U CN202221194495 U CN 202221194495U CN 218482232 U CN218482232 U CN 218482232U
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- opening
- sidewall
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10156—Shape being other than a cuboid at the periphery
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开的实施例涉及电子芯片的制造。一种半导体器件,包括:衬底,包括第一表面、与第一表面相对的第二表面以及横向于第一表面和第二表面的侧壁;互连层,在衬底的第一表面上,互连层包括导电焊盘;绝缘层,在衬底的侧壁的第一部分上并且覆盖第一部分;导电层,被耦合到在衬底的第一表面处的导电焊盘,导电层在绝缘层上并且覆盖绝缘层,并且导电层通过绝缘层与衬底的侧壁分隔;以及第一树脂层,从衬底的第二表面延伸到绝缘层,并且第一树脂层在衬底的侧壁的第二部分上并且覆盖第二部分;第二树脂层,在衬底的第二表面上并且在第一树脂层上。利用本公开的实施例有利地减少可湿性侧面芯片的厚度,并因此减少印刷电路板的厚度。
Description
技术领域
本公开涉及半导体器件。更具体地,它涉及所谓的表面安装芯片,即,在至少一个面的一侧上,包括一个或多个金属化连接,用于焊接到外部器件的相应连接焊盘,例如印刷电路板或其他芯片。
背景技术
在某些情况下,需要表面安装芯片,其中,预定焊接到外部器件的金属化连接延伸到芯片的侧面。这些被称为可湿性侧面芯片。当芯片安装在其环境中(例如,在印刷电路板上)时,金属化连接被锡焊或钎焊到印刷电路侧的相应金属轨道或元件。然后,一部分焊接材料上升到芯片的侧面,从而可以实施目视检查连接的质量。例如,这种需求存在于汽车或医疗领域,更通常地,存在于一旦将电路安装在其环境中就寻求保证电气连接可靠性的领域。
希望至少部分地改进用于制造具有可湿性侧面的电子芯片的已知方法的某些方面。
实用新型内容
本公开的目的是提供一种半导体器件,以至少部分地解决现有技术中存在的上述问题。
本公开的一方面提供了一种半导体器件,包括:衬底,包括第一表面、与所述第一表面相对的第二表面以及横向于所述第一表面和所述第二表面的侧壁;互连层,在所述衬底的所述第一表面上,所述互连层包括导电焊盘;绝缘层,在所述衬底的所述侧壁的第一部分上并且覆盖所述第一部分;导电层,被耦合到在所述衬底的所述第一表面处的所述导电焊盘,所述导电层在所述绝缘层上并且覆盖所述绝缘层,并且所述导电层通过所述绝缘层与所述衬底的所述侧壁分隔;以及第一树脂层,从所述衬底的所述第二表面延伸到所述绝缘层,并且所述第一树脂层在所述衬底的所述侧壁的第二部分上并且覆盖所述第二部分;第二树脂层,在所述衬底的所述第二表面上并且在所述第一树脂层上。
根据一个或多个实施例,其中所述侧壁的所述第一部分比所述侧壁的所述第二部分小。
根据一个或多个实施例,其中:所述绝缘层包括与所述衬底的所述侧壁的所述第二部分基本上共面的第一端侧壁;以及所述导电层包括与所述衬底的所述侧壁的所述第二部分以及所述绝缘层的所述第一端侧壁基本上共面的第二端侧壁。
根据一个或多个实施例,其中所述第一树脂层覆盖所述绝缘层的所述第一端侧壁和所述导电层的所述第二端侧壁。
根据一个或多个实施例,其中所述侧壁的所述第一部分偏离所述侧壁的所述第二部分。
根据一个或多个实施例,其中所述绝缘层、所述导电层、所述第一树脂层和所述第二树脂层的侧壁表面彼此基本上共面并且与所述衬底的所述侧壁间隔开。
根据一个或多个实施例,其中所述第一树脂层包括负光敏树脂材料。
根据一个或多个实施例,其中所述绝缘层包括与所述衬底的所述第一表面基本上共面并且齐平的端表面。
根据一个或多个实施例,其中所述绝缘层具有L形状。
利用本公开的实施例有利地减少可湿性侧面芯片的厚度,并因此减少印刷电路板的厚度。
附图说明
上述特征和优点以及其他特征和优点将在以下结合附图以说明而非限制的方式给出的具体实施例的描述中进行详细描述,其中:
图1借助于剖视图示出了电子芯片的第一实施例。
图2借助于剖视图示出了用于制造图1所示的电子芯片的方法的示例。
图3借助于剖视图示出了用于制造图1所示电子芯片的方法示例的另一步骤。
图4借助于两个俯视图示出了图3所示结构的两个实施例。
图5借助于剖视图示出了用于制造图1所示电子芯片的方法的示例的又一步骤。
图6借助于剖视图示出了用于制造图1所示电子芯片的方法的示例的又一步骤。
图7借助于剖视图示出了用于制造图1所示电子芯片的方法的示例的又一步骤。
图8借助于剖视图示出了用于制造图1所示电子芯片的方法的示例的又一步骤。
图9借助于剖视图示出了用于制造图1中所示的电子芯片的方法的示例的又一步骤。
图10借助于剖视图示出了用于制造图1所示电子芯片的方法的示例的又一步骤。
图11借助于剖视图示出了用于制造图1所示电子芯片的方法的示例的又一步骤。
图12借助于剖视图示出了用于制造图1所示电子芯片的方法的示例的又一步骤。
图13借助于剖视图示出了用于制造图1所示电子芯片的方法的示例的又一步骤。
图14通借助于剖视图示出了用于制造图1所示电子芯片的方法的示例的又一步骤。
图15借助于图14所示结构的两个实施例的两个俯视图来说明。
图16借助于剖视图示出了电子芯片的第二实施例。
图17借助于剖视图示出了用于制造图16中所示的电子芯片的方法的示例。
图18借助于剖视图和俯视图示出了用于制造图16所示的电子芯片的方法的示例的另一步骤。
图19借助于剖视图示出了用于制造图16所示电子芯片的方法的示例的又一步骤。
图20借助于两个剖视图和俯视图示出了用于制造图16中所示的电子芯片的方法的示例的又一步骤。
图21借助于剖视图示出了用于制造图16中所示的电子芯片的方法的示例的又一步骤。
图22借助于剖视图和俯视图示出了用于制造图16中所示的电子芯片的方法的示例的又一步骤。
图23借助于剖视图和俯视图示出了用于制造图16中所示的电子芯片的方法的示例的又一步骤。
图24借助于两个剖视图和俯视图示出了用于制造图16中所示的电子芯片的方法的示例的又一步骤。
图25借助于剖视图示出了用于制造图16所示电子芯片的方法的示例的又一步骤。
图26借助于剖视图示出了用于制造图16所示电子芯片的方法的示例的又一步骤。
图27借助于剖视图示出了用于制造图16中所示的电子芯片的方法的示例的又一步骤。
图28借助于剖视图示出了用于制造图16所示微芯片的方法的示例的又一步骤;以及
图29借助于剖视图示出了用于制造图16所示电子芯片的方法的示例的又一步骤。
具体实施方式
相似的特征在各个图中用相似的附图标记表示。特别地,在各个实施例中共同的结构和/或功能特征可以具有相同的参考并且可以设置完全相同的结构、尺寸和材料特性。
为了清楚起见,仅详细说明和描述了对理解本文描述的实施例有用的操作和元件。特别地,没有详细描述存在于所描述的电子芯片中的集成电路的实现。
除非另有指示,当提到两个连接在一起的元件时,这表示直接连接,除了导体之外没有任何中间元件,当提到耦合在一起的两个元件时,这表示这两个元件可以连接或它们可以经由一个或多个其他元件耦合。
在以下公开中,除非另有说明,否则当提及绝对位置限定词时,例如术语“前”、“后”、“上”、“下”、“左”、“右”等,或对于相对位置限定词,例如术语“以上”、“以下”、“更高”、“更低”等,或指向限定词,例如“水平”、“垂直”等,请参考到图中所示的方向。
除非另有说明,否则表述“约”、“近似”、“基本上”和“大约”表示在10%以内,优选在5%以内。
可湿性侧面芯片的金属化连接高度足够大,因此可以有效地对芯片焊接进行目视检查。当金属化的高度小于约100μm时,通常认为焊接的目视检查是困难的。因此,在本说明书所涵盖的应用中,金属化优选具有大于约100μm的高度。
这个高度是基于这种芯片的电子电路小型化的阻碍点之一。实际上,金属化连接经常在半导体衬底的表面上以及在它所包含的集成电路的顶部上进行。因此,具有可湿性侧面的电子芯片的厚度在最低限度对应于金属化的高度,该金属化的厚度添加了包括集成电路的衬底的厚度。
在所描述的实施例中,旨在通过将金属化的一部分高度转移到衬底的厚度中来利用衬底的厚度。换言之,旨在将金属化沿芯片的至少一个侧面延伸到衬底的厚度中。因此,所描述的实施例使得可以通过将该厚度转移到衬底的厚度中来减小衬底表面处的金属化的厚度。这然后减小了可湿性侧面芯片的总厚度。
图1借助于部分示意性剖视图示出了电子芯片1的第一实施例。
电子芯片1包括半导体衬底11,在该半导体衬底11中和半导体衬底11上形成一个或多个集成电路13。衬底11由例如硅的半导体材料制成。衬底11和集成电路13的顶部是被称为互连堆叠或互连层的绝缘层和导电层的堆叠15,其中可以形成电路13的组件的互连元件。互连堆叠或层15还包括可以是金属的一个或多个接触件连接焊盘17,例如图1所示的两个焊盘17。接触件连接焊盘17与通过衬底11、集成电路13和堆叠15形成的结构的表面齐平并且旨在连接到外部器件。
通过衬底11、堆叠15和接触件连接焊盘17形成的结构具有平行六面体形状。根据实施例,该结构可以在芯片1的高度上包括一个或多个横向凹槽R或肩部,这将在后面详述。
图1所示的芯片1还包括金属接触件31。每个金属接触件31形成在接触件连接焊盘17上并与之接触,并且在衬底11(或芯片)的上表面的至少一部分上、衬底11(或芯片)的至少一个侧部侧面上以及肩部的与上表面平行的表面的至少一部分上连续延伸。金属接触件31因此在其厚度内沿着衬底11延伸。
根据图1所示的实施例,所有的接触件连接焊盘17都被金属接触件31覆盖。
例如,在凹槽R中,金属接触件31通过绝缘层21与衬底11分隔。
由衬底11、堆叠15和接触件连接焊盘17形成的结构的未被金属接触件31覆盖的部分通过绝缘保护树脂或树脂覆盖。例如,结构的上表面的一部分和侧部侧面的一部分被树脂层33覆盖,并且结构的下表面被树脂层35覆盖。
如图1所示,绝缘层21和一个或多个金属接触件31的相应的端部通过树脂层33覆盖。如图1所示,半导体衬底11的侧壁36的第一部分36a通过绝缘层21覆盖,并且半导体衬底11的侧壁36的第二部分36b通过树脂层33覆盖。如图1所示,侧壁36的第一部分36a从侧壁36的第二部分36b向内偏离。第一部分36a可以称为第一侧壁、第一侧壁部分或一些其他与侧壁36的第一部分36a类似或相似的参考。第二部分36b可以称为第二侧壁、第二侧壁部分或一些其他与侧壁36的第二部分36b类似或相似的参考。
图2至图15是示出根据第一实施例的用于制造电子芯片的方法的示例的连续步骤的剖视图和俯视图。
图2是包括半导体衬底11的起始结构的剖视图,集成电路13已经预先形成在该半导体衬底11中和该半导体衬底上。例如,电路13在制造分散体中都是完全相同的。衬底11可以对应于例如硅的半导体材料的晶片。衬底11具有例如300μm和900μm之间、例如约500μm的厚度。
图2的结构还包括覆盖衬底11上表面的绝缘和导电层的堆叠15。互连堆叠15还包括,对于每个集成电路13,一个或多个接触件连接焊盘17。在图2所示的示例中,为每个电路13表示了两个接触件连接焊盘17。然而,每个电路13的接触件连接焊盘17的数目可以不同于两个。
每个集成电路13包括例如一个或多个电子组件(晶体管、二极管、晶闸管、三端双向可控硅开关等)。
在图2中,已经表示了三个集成电路13,应当理解形成在衬底11中和衬底上的集成电路13的数目可以不同于三个。在实践中,衬底11是例如硅的半导体材料的晶片,并且数十甚至数百个集成电路13被形成在衬底11中和衬底上。然后将集成电路13以规则网格图案组织成行和列的阵列。
在本说明书的其余部分中,在图2的取向上,结构的下表面被认为是后表面,结构的上表面被认为是前表面。
图3借助于剖视图示出了在图2所示的起始结构的前表面中形成开口19的步骤a1)。开口位于如图3所示的衬底11的侧壁20之间。
图4借助于两个俯视图(A)和(B)示出了如图3所示结构的两个实施例。然后图3对应于根据图4的视图(A)的剖面A-A的剖面或到根据图4的视图(B)的剖面B-B的剖面。
在所表示的示例中,开口19从堆叠15的上表面垂直地延伸并且延伸到衬底11中。在该示例中,开口19是非贯穿的,即,它们在衬底11的下表面未开口。开口19垂直地延伸至例如在50μm和200μm之间的、优选地为大约120μm的深度H1。开口19例如具有介于20μm和100μm之间的、优选地在40μm和70μm之间的宽度L1,其中,宽度L1优选地等于约55μm,例如等于55μm。
根据图4的视图(A)所示的实施例,开口19在电路13之间延伸,使得在平面图中,每列电路13通过开口19与相邻列电路13分隔。这些开口19形成为使得它们通过集成电路13的接触件连接焊盘17的附近(例如10μm以内,但优选不到达这些连接焊盘)。然后,例如通过锯切或蚀刻来制造开口19。在形成开口19中,该结构可以安装在布置在衬底11的下表面上的未表示出的载体膜上,在已经形成开口19之后去除该膜。
根据图4的视图(B)所示的实施例,开口19形成在电路13之间,使得至少有一个开口19与每个接触件连接焊盘17相对。例如,开口19可以位于与相同电路13的若干接触件连接焊盘17或两个相邻电路13的若干接触件连接焊盘相对。然后,例如通过激光烧蚀或通过雕刻制造开口19。在形成开口19期间,该结构可以安装在布置在衬底11的下表面上的未表示出的支撑膜上,在形成开口19之后去除该膜。
图5借助于剖视图示出了在图2和图3结束时获得的结构的前表面上沉积绝缘层21。
根据一个实施例,层21是例如二氧化硅(SiO2)的电介质层。
根据一个实施例,层21例如被完全覆盖,即层21覆盖从图2和图3的步骤获得的结构的上表面以及开口19的侧边缘和底部。
根据另一实施例,层21未被完全覆盖,而是局部地形成,通过干法或湿法氧化生长。
根据一个实施例,层21的厚度例如在1μm和6μm之间。
根据另一个实施例,在开口19的蚀刻完成后,聚合物剩余物保留在开口19的底部和侧边缘上。该聚合物可以用作绝缘层21。
根据另一个实施例,层21部分地是形成于开口19中的多孔硅层或通过深度反应离子蚀刻(DRIE)形成的绝缘层。
图6借助于剖视图示出了在完成图2至图5的步骤后获得的结构的前表面上沉积金属材料层23的步骤。
根据图6所示的实施例,层23是完全覆盖,即层23覆盖从图2至图5的步骤获得的结构的上表面以及开口19的侧边缘和底部。层23例如是由铜和/或锡和/或银或任何其他适合钎焊的材料制成的合金。作为示例,层23由锡银合金(SnAg)制成。
图7借助于填充完成图2至图6的步骤后获得的结构的开口19的步骤b1)的剖视图示。
根据图7所示的实施例,沉积层23的材料以便填充开口19。例如通过电镀沉积层23。金属材料因此被模制到开口19中。
根据一个实施例,图7所示之后是机械抛光或化学机械抛光(CMP)步骤。CMP步骤去除层21和23位于结构前表面的部分。换言之,CMP步骤暴露层15的上表面和接触件连接焊盘17的上表面。
图8借助于在从图2至图7的步骤获得的结构的上表面上形成金属材料的凸块25的步骤c1)的剖视图示出。
凸块25优选地由与层23相同的材料制成。然而,层25和层23的材料可以不同。
根据图8所示的实施例,每个凸块25被制成通过延伸以覆盖相邻的接触件连接焊盘17来覆盖单个开口19。换言之,每个凸块25被制成使得其电连接位于该凸块覆盖的开口19中的层23的材料,并且两个电路13的接触件连接焊盘17被该相同开口19分隔。被同一凸块25覆盖的接触件连接焊盘17是位于该相同开口19对面的接触件连接焊盘17。应该注意的是,如稍后将看到的,凸块25并非旨在形成两个相邻芯片之间的功能互连。
根据一个实施方法,凸块25通过丝网印刷或电解生长形成。
在另一个实施方法中,凸块25由通过掩模的金属沉积形成。
图9借助剖视图示出了在从完成图2至图8的步骤后获得的结构的上表面的凸块25和层23中形成沟槽29的步骤d1)。
沟槽29在电路13之间延伸,使得在平面图中,每个电路13通过沟槽29与其相邻电路分隔。举例来说,每个电路13在横向上完全通过沟槽29界定。沟槽29例如当从上面看时,为了芯片个体化的目的,可以形成在集成电路13之间延伸的连续网格。在这点上,至少与开口19对齐地形成沟槽29。沟槽29例如通过锯切制造。
锯切操作切割凸块25和层23,以便将每个凸块25和层23的每个部分分隔成两部分,旨在形成图1所示的金属接触件31。
根据一个实施例,沟槽29从由图2至图8的步骤获得的结构的上表面垂直地延伸。在该示例中,沟槽29是非贯穿的,即,它们不在衬底11的下表面上开口。
沟槽29垂直地延伸到例如大于集成电路13的深度H2。计算深度H2使得沟槽29比开口19的底部更深地延伸到衬底11中。深度H2例如在100μm和400μm之间,优选地在100μm和200μm之间。沟槽29具有宽度L2小于宽度L1。宽度L2例如在5μm和80μm之间,优选地在15μm和25μm之间。
图10借助于剖视图示出了在完成图2至9后获得的结构的整个上表面上沉积保护树脂33的步骤e1)。
更具体地,在完成图2至图9中的步骤后获得的结构的上表面被完全覆盖,特别是剩余的凸块25被覆盖并且沟槽29被保护树脂33填充。树脂33是例如环氧树脂。
图11借助于剖视图示出了在完成图2至图10的步骤后获得的结构的上表面平坦化步骤f1)。平坦化例如通过CMP进行。在该步骤期间,去除保护树脂33的上部分。平坦化步骤继续进行,直到凸块25的剩余部分减薄以形成金属接触件31。因此,金属接触件31与这些接触件之间的树脂层33的剩余部分的上表面的表面齐平。
更具体地,平坦化继续直到金属接触件31在大于20μm的长度L3(在芯片的平面中)和大于100μm的宽度上未被覆盖为止。长度L3例如在20μm和600μm之间,优选地在100μm和300μm之间。金属接触件31的宽度例如在平坦化步骤之后在100μm和600μm之间,优选地在100μm和400μm之间。这些尺寸是基于沟槽29的宽度和接触件连接焊盘17的尺寸来选择的。
图12借助于剖视图示出了对在图2至图11的步骤结束时获得的结构的下表面进行平坦化步骤g1)。
应该注意的是,在图12的例子中,结构的取向与前面附图的剖视图相反。
衬底11例如通过CMP从其后表面(图12中的顶表面)减薄。在该示例中,衬底11从其后表面减薄,直到它至少到达沟槽29的底部为止,使得在减薄之后,存在于沟槽29中的树脂33与衬底11的后表面的表面齐平。完成该步骤后,集成电路13不再通过层33的剩余部分相互连接,并且可能将图12中未表示出的支撑膜附接到结构的上表面。
图13借助于剖视图示出了在完成图2至图12的步骤后获得的结构的下表面的后表面上沉积保护树脂35的步骤。
层35例如在结构的后表面的整个表面上以基本上恒定的厚度完全地、连续地覆盖延伸。层35具有例如10μm和根据壳体的最终尺寸的厚度之间的厚度。层35的厚度优选地在10μm和100μm之间,例如大约25μm。层35和33中的树脂可以具有相同或不同的组成。
图14借助于剖视图示出了芯片个体化步骤。该步骤包括开口37的形成(步骤h1))(开口37与开口19对齐(垂直于))、以及前表面与来自完成图2至图13的步骤后获得的结构的前表面的沟槽29对齐的沟槽39的形成(步骤i1))。
图15借助于两个俯视图(A)和(B)示出了图14所示结构的两个实施例,图14对应于根据图15的视图(A)的剖面A-A的剖面或到根据图15的视图(B)的剖面B-B的剖面。
更具体地,图14示出了包括形成与开口19对齐的开口37以暴露金属接触件31的侧面并且形成与沟槽29对齐的沟槽39而允许将结构切割成单独的芯片,每个芯片包括单个集成电路。
开口37从结构的上表面垂直地延伸到深度H3。计算深度H3使得开口37不延伸到开口19的底部。因此深度H3小于深度H1(图3)。在完成图14和15所示的步骤后,深度H3对应于芯片侧面上金属化的高度。深度H3例如为大约100μm。
开口37在先前在开口19中制成的填充物中产生并且除了尺寸之外具有与开口19相同的形状。
如图4的视图(A)所示,如果孔19对应于沿衬底11的长度并在其长度上延伸的非贯通沟槽,则开口37对应于沿衬底11的长度并在其长度上延伸的非贯通沟槽。作为备选,如果开口19对应于位于衬底11中的开口,如图4的视图(B)所示,则开口37对应于位于与开口19对齐的开口。
开口37具有大于或等于开口19的宽度的宽度。更具体地,在该示例中,每个开口37的宽度被选择为足够大以允许每个集成电路13的至少一个金属接触件31的侧壁311位于孔37的任一侧或孔37的待暴露的一部分。
举例来说,在形成开口37之后,每个电路13的至少一个金属接触件31的至少一个侧面311被暴露。
为了形成开口37,执行位于沟槽29中的树脂33的部分去除。树脂33的部分去除可选地伴随着去除在平面图中位于沟槽29任一侧的金属接触件31的一部分。在所表示示例中,位于沟槽29的任一侧的金属接触件31的一部分被去除,导致在金属接触件31上形成台阶313。
根据图15的视图(A)所示的实施例,使用宽度大于用于制造沟槽29的宽度且小于用于制造开口19的宽度的切割刀片,开口37可以通过锯切制造。作为备选,开口37可以通过例如激光切割任何其他切割方式制造。
沟槽39在树脂33中制成,与沟槽29对齐。更具体地,在该示例中,平行于沟槽29的沟槽39与每个沟槽29对齐地在沟槽29的整个长度上延伸。这些沟槽39垂直地在结构的整个厚度上延伸。沟槽39的宽度小于沟槽29的宽度,使得在形成沟槽39之后,每个集成电路13以及因此每个芯片1在其所有面上保持被树脂33或树脂35覆盖,除了形成芯片的可湿性侧面的金属接触件31。例如,在完成图15所示后,芯片的上表面是平坦的,金属接触件31与保护树脂33的剩余部分的上表面齐平。
该步骤完成后,得到的结构对应于多个电子芯片。在图14和图15(形成开口37)中暴露的金属接触件31的侧面311对应于芯片的可湿性侧面。
在图14和图15所示之前有一个步骤,该步骤将完成图2至图12的步骤后获得的结构,优选地通过其后表面,转移到允许芯片保持在一起的支撑膜上。然后可以从支撑膜上拾取芯片。
图16借助于部分示意性剖视图示出了电子芯片5的第二实施例。
电子芯片5包括半导体衬底51,在该半导体衬底51中和其上形成有集成电路53。衬底51由例如硅的半导体材料制成。衬底51和集成电路53顶部是绝缘和导电层的堆叠55,称为互连堆叠,其中可以形成电路53的组件的互连元件。互连堆叠55还包括可以是金属的一个或多个接触件连接焊盘57,例如如图16中所示的两个焊盘57。接触件连接焊盘57与通过衬底51形成的结构的表面齐平,该集成电路53和堆叠55旨在连接到外部器件。
通过衬底51、堆叠55和接触件连接焊盘57形成的结构具有优选为平行六面体的形状,例如立方体形状或具有六个平面的块形状。
图16中所示的芯片5还包括金属接触件73。每个金属接触件73形成在接触件连接焊盘57上并与之接触,并且每个金属接触件73沿着衬底51的侧部侧面的一部分延伸。金属接触件73因此沿着衬底51在衬底51的厚度内延伸。每个金属接触件73与芯片5的顶表面齐平。
根据图16所示的实施例,所有接触件连接焊盘57被金属接触件73覆盖。
作为示例,金属接触件73通过绝缘层63与衬底51分隔。
通过衬底51、堆叠55和接触件连接焊盘57形成的结构的未被金属接触件73覆盖的部分被绝缘保护树脂或树脂覆盖。例如,结构的顶表面的一部分和侧边缘的一部分被树脂层69覆盖,并且结构的底面被树脂层71覆盖。
如图16所示,电子芯片5包括相应侧壁74。在这些各个侧壁74处,金属接触件73、绝缘层63、树脂层69和树脂层71的相应表面、侧壁表面或侧壁基本上共面并且彼此齐平。
图17-图29是剖视图和俯视图,示出了根据第二实施例的用于制造微芯片的方法的示例的连续步骤。
图17是包括半导体衬底51的起始结构的剖视图,集成电路53已经预先形成在该半导体衬底51中和其上。例如,电路53在制造分散体中都是完全相同的。衬底51可以对应于例如硅的半导体材料的晶片。衬底51具有例如300μm和900μm之间的厚度,例如大约500μm的厚度。
图17的结构还包括绝缘层和导电层的堆叠55,覆盖衬底51的顶表面。互连堆叠55还包括,对于每个集成电路53,一个或多个接触件连接焊盘57。在图17中,为每个电路53表示了两个接触件连接焊盘57。然而,每个电路53的接触件连接焊盘57的数目可以不同于两个。
每个集成电路53包括例如一个或多个电子元件(晶体管、二极管、晶闸管、三端双向可控硅开关等)。
在图17中,已经表示了三个集成电路53,应当理解形成在衬底51中和衬底51上的集成电路53的数目可以不同于三个。在实践中,衬底51是由半导体材料例如硅制成的晶片,并且在衬底51中和衬底51上形成数十甚至数百个集成电路53。然后将集成电路53以规则网格图案组织成行和列。
在本说明书的其余部分中,在图17的取向上,结构的下表面被认为是后表面,结构的上表面被认为是前表面。
图18通过剖视图(A)和俯视图(B)示出了在图17所示的起始结构的前表面中形成开口59的步骤a2)。
视图(A)是沿视图(B)的剖平面A-A的剖视图。
开口59在电路53之间延伸,使得在平面图中,每个电路53通过开口59与其相邻电路59分隔。举例来说,每个电路53在横向上完全由开口59界定。开口59例如在俯视图中可以形成在集成电路53之间延伸的连续网格。
在所示的示例中,开口59从堆叠55的前表面垂直地延伸并延伸到衬底51中。在该示例中,开口59是非贯通的,即,它们不在衬底的后表面开口51。开口59垂直地延伸到深度H4,例如在50μm和200μm之间,优选为大约120μm。开口59例如具有介于20μm和100μm之间、优选地介于40μm和70μm之间的宽度L4,其中宽度L4优选地等于约55μm,例如等于55μm。
开口59例如通过锯切、蚀刻或激光烧蚀形成。在形成开口59中,该结构可以安装在布置在衬底51的后表面上的未表示出的载体膜上,在形成孔59之后去除该膜。
图19借助于剖视图示出了在完成图16至图18的步骤后获得的结构的整个上表面上沉积树脂61b2)。
更具体地,在该步骤期间,在完成图16至图18的步骤时获得的结构的前表面被完全覆盖,特别是开口59被树脂层61填充。层61的树脂是例如光敏树脂,最好是负的。层树脂61例如是SU-8树脂。
图20借助于两个剖视图(A)和(B)以及俯视图(C)示出了从图16至图19获得的结构的前表面部分地去除层树脂61的步骤c2)。
视图(A)是根据视图(C)的剖面A-A的剖视图,视图(B)是根据视图(C)的剖面B-B的剖视图。
更具体地,在该步骤中,在电路13之间的层61的填充开口59中形成开口62,使得有至少一个开口62与每个接触件连接焊盘57相对。举例来说,开口62可以位于与相同电路53的多个接触件连接焊盘57或两个相邻电路53的多个接触件连接焊盘相对。
开口62垂直地延伸到层61中的深度例如小于开口59的深度。实际上,计算开口62的深度使得开口62不延伸得深于开口59的底部。开口62的深度基本上对应于完成制造方法时芯片的金属化接触件73的高度。举例说明,开口62形成为使得在图20所示之后,在开口59底部的层61的剩余部分的厚度近似大于10μm,优选地等于20μm。
开口62例如通过光刻法或通过激光烧蚀形成。
形成开口62之后是例如机械或化学机械抛光(CMP)步骤。CMP步骤去除层61位于结构前表面的部分。换言之,CMP步骤暴露层15的顶表面和接触件连接焊盘17的顶表面。举例来说,CMP步骤和开口形成步骤62可以颠倒,使得开口形成步骤62在CMP步骤之后。
图21借助于剖视图示出了在完成图16至图20的步骤后获得的结构的前表面上的绝缘层63的保形沉积步骤。
根据图21所示的实施例,层63形成为完全覆盖,即,层63覆盖从图16至20的步骤获得的结构的上表面以及开口62的一部分侧边缘和开口的底部。层63具有例如1μm和6μm之间的厚度。
根据一个实施例,层63是二氧化硅(SiO2)层。
根据一个实施例,层63通过经由干法或湿法氧化的生长而形成。
根据另一个实施例,位于开口62的侧边缘处的层63的一部分是形成在开口62中的多孔硅或者是通过深度反应离子蚀刻(DRIE)形成的绝缘体。
图22借助于剖视图(A)和俯视图(B)示出了在图16至图21的步骤完成后获得的结构的开口62中的层61的剩余部分之上沉积金属材料层65的步骤d2)。视图(A)是根据视图(B)的剖平面A-A的剖视图。
根据图22所示的实施例,沉积层65的材料以便填充开口62。例如通过电镀来沉积层65。层65的金属材料因此被模制到开口62中。
根据一个实施例,图22所示的步骤之后是机械抛光或化学-机械抛光步骤。CMP步骤去除位于结构前表面的层65的部分和层63的部分。换言之,CMP步骤暴露层15的前表面和接触件连接焊盘17的前表面。
层65例如由铜和/或锡和/或银的合金或适合钎焊的任何其他材料制成。作为示例,层65由锡银合金(SnAg)制成。
图23借助于剖视图(A)和俯视图(B)示出了在完成图16至图22中的步骤后获得的结构的上表面上形成金属材料的凸块67的步骤e2)。视图(A)是沿视图(B)的剖平面A-A的剖视图。
凸块67优选地由与层65相同的材料制成。然而,层67和层65的材料可以不同。
根据图23所示的实施例,每个凸块67被制成通过延伸覆盖单个开口62以便覆盖相邻的接触件连接焊盘57。换言之,每个凸块67被制造使得它电连接位于其覆盖的开口62中的层65的材料并且两个电路53的接触件连接焊盘57被相同开口62分隔。被相同凸块67覆盖的接触件连接焊盘57是位于该相同的开口62对面的接触件连接焊盘57。应该注意的是,如稍后将看到的那样,凸块67并不旨在形成两个相邻芯片之间的功能互连。
根据一种实施方法,凸块67通过丝网印刷或电解生长形成。
在另一种实施方法中,凸块67通过掩模通过金属沉积形成。
作为示例,凸块67,如视图(B)中所表示,全部定向在相同方向上。
图24借助于两个剖视图(A)和(B)以及俯视图(C)示出了从完成图16至图23中的步骤获得的结构中去除树脂61的剩余部分的步骤f2)。
视图(A)是根据视图(C)的剖面A-A的剖视图,视图(B)是根据视图(C)的剖面B-B的剖视图。
更具体地,在该步骤中,去除了在图23中的步骤之后获得的结构中的层61的剩余树脂部分,即去除了开口59中和凸块67下方的开口59中的层61。
该去除步骤例如通过用溶解层61的树脂的溶剂进行蚀刻来进行。
在完成该步骤后,位于凸块67下方的开口59的底部可通过开口59的未被凸块覆盖的部分进入。注意,在完成图24所示后,凸块67在开口59上方形成一种“桥”。
图25借助于剖视图示出了在完成图16至图24的步骤后获得的结构的表面上沉积不同于图23的树脂61的保护绝缘树脂69。
现在完全去除的树脂61旨在限定用于形成金属化65的开口62,而树脂69旨在在产品完成后保留以使衬底51电绝缘。
在图25所示中,由图16至图24获得的结构的上表面被完全覆盖,特别是凸块67被覆盖,并且每个集成电路53的凸块67下方的开口59和衬底51周围的开口被填充。树脂69例如是环氧树脂。
图26借助于剖视图示出了在完成图16至25的步骤时对获得的结构的上表面进行平坦化的步骤g2)。平坦化例如通过CMP进行。在该步骤期间,去除保护树脂69的上部分。平坦化步骤继续进行,直到剩余的凸块67减薄以形成金属接触件73为止。因此,金属接触件73与这些接触件之间的树脂层69的剩余部分的上表面的表面齐平。
更具体地,执行平坦化直到金属接触件73在大于40μm的长度L5(在芯片的平面中)和大于100μm的宽度上未被覆盖为止。长度L5例如在40μm和1400μm之间,优选地在200μm和1000μm之间。金属接触件73的宽度例如在平坦化步骤之后在100μm和600μm之间,优选地在100μm和400μm之间。这些尺寸是基于开口59的宽度和接触件连接焊盘57的尺寸来选择的。
图27借助于剖视图说明了在图16至图26的步骤结束时对获得的结构的下表面进行平坦化的步骤h2)。
应注意,在图27的示例中,结构的取向与前面附图的剖视图相反。
衬底51例如通过CMP从其后表面(图27中的顶侧)减薄。在该示例中,衬底51从其后表面减薄直到它至少到达开口59的底部为止,使得在减薄之后,存在于开口59中的树脂69的剩余部分与衬底51的后表面的表面齐平。完成该步骤后,集成电路53不再通过层69的剩余部分相互连接,并且可能将图27中未表示出的支撑膜附接到结构的上表面。
图28借助于剖视图示出了在图16至27的步骤结束时获得的结构的下表面的后表面上沉积保护树脂71的步骤。
层71例如在结构的后表面的整个表面上完全地、连续地并且以基本上恒定的厚度延伸。层71具有例如10μm和取决于壳体最终尺寸的厚度之间的厚度。优选地,层71的厚度在10μm和100μm之间,例如大约25μm。层71和层69中的树脂可以具有相同或不同的组成。
图29借助于剖视图示出了从图16至图28的步骤获得的结构的前表面形成沟槽75的步骤i2)。
更具体地,该步骤对应于将结构切割成单个芯片,每个芯片包括单个集成电路53。
根据图29所示的实施例,沟槽75形成在开口59处。例如,当从上方观察时,沟槽75可以形成为在集成电路53之间延伸的连续网格。沟槽75垂直地延伸,穿过结构的整个厚度,更具体地穿过金属接触件73以及层69和层71。
沟槽75例如通过锯切形成。
沟槽75因此允许金属接触件73被分隔成两个、优选地完全相同的部分。金属接触件31的两部分中的每个对应于芯片的金属接触件73。沟槽75还允许暴露每个芯片的每个金属接触件73的至少一侧。
沟槽75的宽度小于开口59的宽度,使得在形成沟槽75之后,每个集成电路53以及因此每个芯片5在其所有面上保持被树脂69或树脂71覆盖,除了用于形成芯片的侧部可湿性侧面的金属接触件73。
例如,在图29所示的步骤之前,将在图16至28的步骤结束时获得的结构,优选地通过其后表面,转移到允许芯片保持在一起的支撑膜上。然后可以从支撑膜上拾取芯片。
该步骤完成后,得到的结构对应于多个电子芯片。在该步骤中暴露的金属接触件73的侧面对应于芯片的可湿性侧面。
所描述的实施例的实施和实施方法的一个优点是它们允许可湿性侧面芯片的金属接触件的高度集成到衬底的厚度中。
所描述的实施例的实施和实施方法的另一个优点是它们允许减少可湿性侧面芯片的厚度,并因此减少印刷电路板的厚度。
图16-图29中描述的实施例的实施和实施方法的一个优点是它们允许制造立方体或立方体形状的芯片。
图16至29中描述的实施例的实施和实施方法的另一个优点是它们消除了对芯片的可湿性侧面的需要,当将芯片安装在印刷电路板上时,该步骤可能是锡焊的目视检查的妨碍。
已经描述了各种实施例和变体。本领域技术人员将理解,这些实施例的某些特征可以组合,并且本领域技术人员将容易想到其他变体。特别地,所描述的实施例不限于上述尺寸和材料的示例。
最后,本文描述的实施例和变体的实际实现在本领域技术人员基于上文提供的功能描述的能力范围内。
电子芯片,所述电子芯片(1;5)可以概括为包括带有至少一个金属接触件(31;73)的半导体衬底(11;51),所述至少一个金属接触件在所述半导体衬底的厚度内沿着所述芯片的至少一个侧面延伸。
一种制造电子芯片(1;5)的方法可以概括为包括形成至少一个金属接触件(31;73)的至少一个步骤,所述至少一个金属接触件在半导体衬底(11;51)的厚度内沿着所述芯片的至少一个侧面延伸。
所述金属接触件(31;73)可以与所述芯片(1;5)的上表面齐平,所述表面是平坦的。
所述芯片(1;5)可以仅覆盖有所述金属接触件(31;73)和绝缘保护树脂(33、35;69、71)。
所述金属接触件(31;73)可以沿所述芯片(1;5)的至少一个侧表面在50μm和200μm之间的高度上延伸,优选地大约为100μm。
所述金属接触件(31;73)可以是锡基合金。
所述衬底(11;51)的下表面可以涂有电绝缘保护树脂(35;71)。
所述金属接触件(31;73)可以在所述衬底(11;51)的厚度内通过绝缘层(21;63)与所述衬底分隔。
芯片(1)可以具有平行六面体的形状,至少在所述金属接触件的水平上包括所述芯片高度中的肩部。
所述金属接触件(31;73)可以在所述芯片(1;5)的上表面的至少一部分、所述芯片的侧表面的至少一部分以及所述肩部的与所述上表面平行的面的至少一部分上连续地延伸。
所述方法至少包括以下步骤:a1)在所述半导体衬底(11)的上表面侧形成第一开口(19),多个集成电路(13)已经预先形成在所述半导体衬底中和其上,所述第一开口(19)横向分隔所述集成电路(13);b1)在所述第一开口(19)中和所述衬底(11)的上表面的一部分上沉积金属材料层(23);c1)形成与所述金属层(23)对齐的凸块(25),所述凸块覆盖所述金属层(23)和形成于相同所述衬底(11)的两个相邻集成电路(13)的至少两个金属接触件连接焊盘(17);d1)从所述衬底(11)的上表面形成第一沟槽(29),以个体化每个集成电路(13),所述第一沟槽(29)与所述凸块(25)相交并且延伸的宽度小于或等于所述第一开口(19)的宽度并且深度大于所述第一开口(19)的深度;e1)在所述第一沟槽(29)中和所述衬底的整个上表面上沉积电绝缘保护树脂(33);f1)由上表面将所述衬底(11)减薄,以便去除所述保护绝缘树脂(33)的一部分和所述凸块(25)的一部分;g1)从所述衬底的下表面对所述衬底(11)进行减薄,直到到达位于所述第一沟槽(29)底部的所述保护绝缘树脂(33)为止;h1)从所述衬底(11)的上表面形成与所述第一开口(19)对齐的第二开口(37);以及i1)将所述保护树脂(33)切割成与所述第一沟槽(29)对齐,以便将所述集成电路(13)分隔成宽度小于所述第一沟槽(29)的宽度的单个芯片(1)。
在步骤h1)中,将所述凸块(25)的剩余部分和所述金属层(23)通过所述第二开口(37)切割以便形成所述金属接触件(31)。
在步骤b1)中,所述金属层(23)被模制到所述第一开口(19)中。
在步骤b1)中用所述金属层填充所述第一开口是通过电镀方法执行的。
所述第一开口(19)和所述第二开口(37)通过激光烧蚀或锯切形成。
所述芯片(5)可以包括排列成平行六面体的六个平面,所述芯片可以包括在所述平行六面体的两个连续面之间形成角度的至少一个金属接触件(73),所述接触件(73)在所述衬底(51)的一部分厚度上延伸。
所述方法包括以下步骤:a2)在所述半导体衬底(51)的上表面侧形成第一开口(59),多个集成电路(53)已经预先形成在所述半导体衬底上和其中,所述第一开口横向分隔所述集成电路(53);b2)在所述第一开口(59)中沉积光敏树脂层(61);c2)仅在所述光敏树脂层(61)的厚度的一部分上,在所述第一开口(59)中的所述光敏树脂层(61)中局部地形成第二开口(62);d2)在所述第二开口(62)中沉积金属材料层(65);e2)形成与金属层(65)对齐的凸块(67),凸块(67)覆盖金属层(65)和形成在相同所述衬底(51)上的两个相邻集成电路(53)的至少两个接触件连接焊盘(57);f2)去除整个结构的所述光敏层(61)并通过保护绝缘树脂层(69)填充留下的间隙;g2)从所述衬底上表面减薄所述衬底(51),以便去除所述保护绝缘树脂层(69)的一部分和所述凸块(67)的一部分,以便形成金属接触件(73);h2)从所述衬底的下表面减薄所述衬底(5)以便到达所述第一开口(59)的底部的所述保护绝缘树脂(69);以及i2)在所述衬底的下表面沉积另一层保护绝缘树脂(71),并且将保护绝缘树脂(69)和与所述第一开口(59)相对的所述金属接触件(73)切割成小于所述第一开口(59)的宽度的宽度,以便将所述集成电路(53)分隔成单个芯片(5)并且暴露每个集成电路(53)的至少一个金属触(73)点的一个侧表面。
步骤i2)中的切割可以通过锯切进行。
所述第一开口(59)通过激光烧蚀或锯切制成。
所述第二开口(62)通过光刻或激光烧蚀制成。
需要改进已知的微芯片及其制造方法。
一个实施例解决了已知电子芯片及其制造方法的全部或部分缺陷。
一个实施例提供了一种电子芯片,所述电子芯片包括带有至少一个金属接触件的半导体衬底,所述至少一个金属接触件在所述衬底的厚度内沿着所述芯片的至少一个侧面延伸。
另一个实施例提供了一种制造电子芯片的方法,包括形成至少一个金属接触件的至少一个步骤,所述至少一个金属接触件在半导体衬底的厚度内沿着所述芯片的至少一个侧面延伸。
根据一个实施例,所述金属接触件与所述芯片的上表面齐平,所述表面是平坦的。
根据一个实施例,所述芯片仅覆盖有金属接触件和绝缘保护树脂。
根据一个实施例,金属接触件沿所述芯片的至少一个侧面在50μm和200μm之间的高度上延伸,优选地为大约100μm。
根据一个实施例,所述金属接触件由锡基合金制成。
根据一个实施例,所述衬底的下表面涂有电绝缘保护树脂。
根据一个实施例,所述金属接触件在所述衬底的厚度内通过绝缘层与所述衬底分隔。
根据一个实施例,芯片具有平行六面体的形状,至少在所述金属接触件的水平上包括所述芯片高度中的肩部。
根据一个实施例,所述金属接触件在所述芯片的上表面的至少一部分、所述芯片的侧表面的至少一部分以及所述肩部的与所述上表面平行的表面的至少一部分上连续地延伸。
根据一个实施例,所述方法至少包括以下步骤:
a1)在所述半导体衬底的上表面侧形成第一开口,多个集成电路已经预先形成在所述半导体衬底中和其上,所述第一开口横向分隔所述集成电路;
b1)在所述第一开口中和所述衬底的上表面的一部分上沉积金属材料层;
c1)形成与所述金属层对齐的凸块,所述凸块覆盖所述金属层和形成在相同衬底中的两个相邻集成电路的至少两个金属接触件连接焊盘;
d1)从所述衬底的上表面形成第一沟槽,以便个体化每个集成电路,所述第一沟槽与所述凸块相交并且延伸的宽度小于或等于所述第一开口的宽度并且凸块延伸的深度大于所述第一开口的深度;
e1)在所述第一沟槽中和所述衬底的整个上表面上沉积电绝缘保护树脂;
f1)通过所述衬底的上表面将所述衬底减薄,以便去除所述保护绝缘树脂的一部分和所述凸块的一部分;
g1)从所述衬底的下表面对所述衬底进行减薄,直到到达位于所述第一沟槽底部的所述保护绝缘树脂为止;
h1)从所述衬底的上表面形成与所述第一开口对齐的第二开口;以及
i1)将所述保护树脂切割成与所述第一沟槽对齐,以便将所述集成电路分隔成宽度小于所述第一沟槽的宽度的单个芯片。
根据一个实施例,在步骤h1)中,通过所述第二开口切割所述凸块的剩余部分和所述金属层,以便形成所述金属接触件。
根据一个实施例,在步骤b1)中,金属层被模制到所述第一开口中。
根据一个实施例,在步骤b1)中用所述金属层填充所述第一开口是通过电镀方法执行的。
根据一个实施例,所述第一开口和所述第二开口通过激光烧蚀或锯切形成。
根据一个实施例,所述芯片包括排列成平行六面体的六个平面,所述芯片包括在所述平行六面体的两个连续面之间形成角度的至少一个金属接触件,所述接触件在所述衬底的一部分厚度上延伸。
根据一个实施例,所述方法包括以下步骤:
a2)在所述半导体衬底的上表面上侧形成第一开口,多个集成电路已经预先形成在所述半导体衬底上和其中,所述第一开口横向分隔所述集成电路;
b2)在所述第一开口中沉积光敏树脂层;
c2)仅在所述光敏树脂层的厚度的一部分上,在所述第一开口中的所述光敏树脂层中局部地形成第二开口;
d2)在所述第二开口中沉积金属材料层;
e2)形成与金属层对齐的凸块,凸块覆盖金属层和形成在相同衬底上的相邻两个集成电路的至少两个接触件连接焊盘;
f2)去除整个结构的所述光敏树脂层并且通过保护绝缘树脂层填充留下的间隙;
g2)从所述衬底上表面减薄所述衬底,以便去除所述保护绝缘树脂层的一部分和所述凸块的一部分,以便形成金属接触件;
h2)从所述衬底的下表面减薄所述衬底,以便到达所述第一开口的底部的所述保护绝缘树脂;以及
i2)在所述衬底的下表面沉积另一保护绝缘树脂层,并且将保护绝缘树脂和与所述第一开口相对的所述金属接触件切割成小于所述第一开口的宽度的宽度,以将所述集成电路分隔成单个芯片并且暴露每个集成电路的至少一个金属接触件的一个侧面。
根据一个实施例,步骤i2)中的切割通过锯切进行。
根据一个实施例,所述第一开口通过激光烧蚀或锯切制成。
根据一个实施例,所述第二开口通过光刻或激光烧蚀制成。
本公开的一方面提供了一种方法,包括:形成多个第一开口,所述第一开口延伸穿过衬底上的互连层并且延伸到所述衬底中;在所述多个第一开口中形成绝缘材料;通过在所述多个第一开口中形成导电材料,来利用所述导电材料覆盖所述绝缘材料;在所述导电材料上形成多个导电凸块,所述导电凸块中的每个导电凸块覆盖所述互连层的多个接触件连接焊盘中的至少两个相邻接触件连接焊盘;以及通过去除所述导电层、所述衬底和所述导电凸块的部分,形成延伸穿过所述导电凸块、穿过所述导电材料并且延伸到所述衬底中的多个沟槽。
根据一个或多个实施例,方法还包括:在所述多个沟槽中、在所述多个导电凸块上并且在所述互连层上形成第一树脂层;通过第一平坦化步骤通过去除所述第一树脂层和所述导电凸块的部分来形成第一表面;形成与所述第一表面相对的第二表面,并且通过去除所述衬底的一部分而在所述第二表面处暴露所述第一树脂层;在所述第二表面上形成第二树脂层;通过形成多个第二开口来暴露所述导电材料的多个导电侧壁表面,所述多个第二开口延伸到所述第一树脂层的、形成在所述多个沟槽内的部分中;以及通过去除所述第一树脂层和所述第二树脂层的、与所述多个第二开口中的第二开口对齐的部分来形成多个电子芯片。
根据一个或多个实施例,其中通过去除所述第一树脂层和所述第二树脂层的、与所述多个第二开口中的第二开口对齐的部分来形成所述多个电子芯片包括形成所述第一树脂层以及所述第二树脂层的、偏离所述多个导电侧壁表面的多个侧壁表面。
根据一个或多个实施例,其中:通过所述第一平坦化步骤通过去除所述第一树脂层和所述导电凸块的部分来形成所述第一表面包括:在所述第一表面处形成多个导电表面;以及在所述第二表面处并且与所述多个导电表面基本上共面地形成多个第一树脂表面;形成与所述第一表面相对的所述第二表面,并且通过去除所述衬底的所述部分来在所述第二表面处暴露所述第一树脂层包括:在所述第二表面处形成多个衬底表面;以及在所述第二表面处并且与多个衬底表面基本上共面地并且齐平地形成多个第二树脂表面。
根据一个或多个实施例,其中:形成所述多个第一开口包括在从所述互连层的、背离所述衬底的表面指向所述衬底的、背离所述互连层的表面的第一方向上,以第一尺寸形成所述多个第一开口;以及形成所述多个沟槽包括在所述第一方向上,以大于所述第一尺寸的第二尺寸形成所述多个沟槽。
根据一个或多个实施例,方法还包括:形成所述多个第一开口还包括在横向于于所述第一方向的第二方向上,以第三尺寸形成所述多个第一开口;以及形成所述多个沟槽还包括在所述第二方向上,以小于所述第三尺寸的第四尺寸形成所述多个沟槽。
本公开的另一方面提供了一种方法,包括:形成多个第一开口,所述第一开口延伸穿过衬底上的互连层并且延伸到所述衬底中;在所述多个第一开口中以及在所述互连层上形成光敏层;通过去除所述光敏层的部分,在所述光敏层中形成多个第二开口;在所述多个第二开口中形成绝缘材料;通过在所述多个第二开口中形成导电材料,利用所述导电材料覆盖所述绝缘材料;以及在所述导电材料上形成多个导电凸块,所述导电凸块中的每个导电凸块覆盖所述互连层的多个接触件连接焊盘中的至少两个相邻接触件连接焊盘。
根据一个或多个实施例,方法还包括:通过在所述互连层和所述多个导电凸块上形成第一树脂层,利用所述第一树脂层覆盖所述互连层和所述多个导电凸块;在第一平坦化步骤中,通过去除所述多个导电凸块和所述第一树脂层的部分来形成第一表面;形成第二表面,并且在第二平坦化步骤中通过去除所述衬底的一部分来在所述第二表面处暴露所述光敏层;通过在所述第二表面上形成第二树脂层,利用所述第二树脂层覆盖所述第二表面;通过去除所述光敏层、所述绝缘材料、所述导电材料、所述导电凸块、所述第一树脂层、所述第二树脂层和所述衬底的部分,形成多个电子芯片。
根据一个或多个实施例,其中通过去除所述光敏层、所述绝缘材料、所述导电材料、所述导电凸块和所述衬底的部分来形成所述多个电子芯片包括形成包括基本上彼此共面并且齐平的所述光敏层、所述绝缘材料、所述导电材料、所述导电凸块、所述第一树脂层、所述第二树脂层以及所述衬底的侧壁的多个侧壁。
根据一个或多个实施例,其中:形成所述多个第一开口包括在从所述互连层的、背离所述衬底的表面指向所述衬底的、背离所述互连层的表面的第一方向上,以第一尺寸形成所述多个第一开口;以及形成所述多个第二开口包括在所述第一方向上,以小于所述第一尺寸的第二尺寸形成所述多个第二开口。
根据一个或多个实施例,方法还包括:形成所述多个第一开口还包括在横向于所述第一方向的第二方向上,以第三尺寸形成所述多个第一开口;以及形成所述多个沟槽还包括在所述第二方向上,以基本上等于所述第三尺寸的第四尺寸形成所述多个沟槽。
可以组合上述各种实施例以提供进一步的实施例。如果需要,可以修改实施例的方面以采用各种专利、申请和出版物的概念来提供更进一步的实施例。
可以根据以上详细描述对实施例进行这些和其他改变。一般而言,在以下权利要求中,所使用的术语不应被解释为将权利要求限制为在说明书和权利要求中公开的特定实施例,而应被解释为包括所有可能的实施例以及此类权利要求所享有的等同物的全部范围。因此,权利要求不受本公开的限制。
Claims (9)
1.一种半导体器件,其特征在于,包括:
衬底,包括第一表面、与所述第一表面相对的第二表面以及横向于所述第一表面和所述第二表面的侧壁;
互连层,在所述衬底的所述第一表面上,所述互连层包括导电焊盘;
绝缘层,在所述衬底的所述侧壁的第一部分上并且覆盖所述第一部分;
导电层,被耦合到在所述衬底的所述第一表面处的所述导电焊盘,所述导电层在所述绝缘层上并且覆盖所述绝缘层,并且所述导电层通过所述绝缘层与所述衬底的所述侧壁分隔;以及
第一树脂层,从所述衬底的所述第二表面延伸到所述绝缘层,并且所述第一树脂层在所述衬底的所述侧壁的第二部分上并且覆盖所述第二部分;
第二树脂层,在所述衬底的所述第二表面上并且在所述第一树脂层上。
2.根据权利要求1所述的半导体器件,其特征在于,所述侧壁的所述第一部分比所述侧壁的所述第二部分小。
3.根据权利要求1所述的半导体器件,其特征在于:
所述绝缘层包括与所述衬底的所述侧壁的所述第二部分基本上共面的第一端侧壁;以及
所述导电层包括与所述衬底的所述侧壁的所述第二部分以及所述绝缘层的所述第一端侧壁基本上共面的第二端侧壁。
4.根据权利要求3所述的半导体器件,其特征在于,所述第一树脂层覆盖所述绝缘层的所述第一端侧壁和所述导电层的所述第二端侧壁。
5.根据权利要求1所述的半导体器件,其特征在于,所述侧壁的所述第一部分偏离所述侧壁的所述第二部分。
6.根据权利要求1所述的半导体器件,其特征在于,所述绝缘层、所述导电层、所述第一树脂层和所述第二树脂层的侧壁表面彼此基本上共面并且与所述衬底的所述侧壁间隔开。
7.根据权利要求1所述的半导体器件,其特征在于,所述第一树脂层包括负光敏树脂材料。
8.根据权利要求1所述的半导体器件,其特征在于,所述绝缘层包括与所述衬底的所述第一表面基本上共面并且齐平的端表面。
9.根据权利要求8所述的半导体器件,其特征在于,所述绝缘层具有L形状。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR2105176 | 2021-05-18 | ||
FR2105176A FR3123148A1 (fr) | 2021-05-18 | 2021-05-18 | Fabrication de puces électroniques |
US17/744,397 US20220375840A1 (en) | 2021-05-18 | 2022-05-13 | Manufacture of electronic chips |
US17/744,397 | 2022-05-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218482232U true CN218482232U (zh) | 2023-02-14 |
Family
ID=84060244
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221194495.2U Active CN218482232U (zh) | 2021-05-18 | 2022-05-17 | 半导体器件 |
CN202210541214.4A Pending CN115377041A (zh) | 2021-05-18 | 2022-05-17 | 电子芯片的制造 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210541214.4A Pending CN115377041A (zh) | 2021-05-18 | 2022-05-17 | 电子芯片的制造 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN218482232U (zh) |
-
2022
- 2022-05-17 CN CN202221194495.2U patent/CN218482232U/zh active Active
- 2022-05-17 CN CN202210541214.4A patent/CN115377041A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN115377041A (zh) | 2022-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7525186B2 (en) | Stack package having guard ring which insulates through-via interconnection plug and method for manufacturing the same | |
TWI480996B (zh) | 多功能及遮蔽之三維互連 | |
US8735287B2 (en) | Semiconductor packaging process using through silicon vias | |
CN103199055B (zh) | 封装件及其形成方法 | |
JP4035034B2 (ja) | 半導体装置およびその製造方法 | |
US20030096454A1 (en) | Stackable semiconductor package and wafer level fabrication method | |
KR100565961B1 (ko) | 3차원 적층 칩 패키지 제조 방법 | |
KR20040048816A (ko) | 전자 부품 실장 구조 및 그 제조 방법 | |
US20220375840A1 (en) | Manufacture of electronic chips | |
CN103339725B (zh) | 晶圆内的柔性互连 | |
US9257338B2 (en) | TSV substrate structure and the stacked assembly thereof | |
CN101477980B (zh) | 具有减小尺寸的堆叠晶片水平封装 | |
JP2004342861A (ja) | チップ状電子部品及び擬似ウェーハ、これらの製造方法、並びに電子部品の実装構造 | |
KR20210053537A (ko) | 반도체 패키지 | |
US11393785B2 (en) | Method for manufacturing electronic chips | |
CN218482232U (zh) | 半导体器件 | |
US7193297B2 (en) | Semiconductor device, method for manufacturing the same, circuit substrate and electronic device | |
US11367676B2 (en) | Semiconductor device packages including redistribution layer and method for manufacturing the same | |
CN208580738U (zh) | 堆叠式芯片封装结构 | |
US20200105666A1 (en) | Semiconductor device and method of fabricating the same | |
CN112151496A (zh) | 一种内嵌电感的tsv结构及其制备方法 | |
CN112930589B (zh) | 衬底结构及其制造和封装方法 | |
CN113035809B (zh) | 硅通孔结构、封装结构及其制造方法 | |
US20230268259A1 (en) | Electronic device and multilevel package substrate with elevated trace features for solder and/or die confinement | |
US20180122721A1 (en) | Plug structure of a semiconductor chip and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |