CN104185366A - 布线板及布线板的制造方法 - Google Patents

布线板及布线板的制造方法 Download PDF

Info

Publication number
CN104185366A
CN104185366A CN201410213550.1A CN201410213550A CN104185366A CN 104185366 A CN104185366 A CN 104185366A CN 201410213550 A CN201410213550 A CN 201410213550A CN 104185366 A CN104185366 A CN 104185366A
Authority
CN
China
Prior art keywords
pad
insulating barrier
wiring
structure body
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410213550.1A
Other languages
English (en)
Inventor
苅谷隆
闲野义则
照井诚
国枝雅敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN104185366A publication Critical patent/CN104185366A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供布线板及布线板的制造方法，能够削减产品的制造成本。将形成有用于连接DRAM(60)的焊盘(P2)的布线构造体(50)设置于布线板(10)的最上侧的绝缘层(21)的内部。并且，将该布线构造体(50)的焊盘(P2)的外径设为比用于连接MPU(70)的焊盘(P1)的外径小，将焊盘(P2)的排列间隔设为比焊盘(P1)的排列间隔小。由此，能够在不使布线板(10)整体的导体图案(31～35)窄间距化的情况下使得安装DRAM(60)的部分处的导体图案(54、55)精细化。因此，能够削减布线板(10)的制造成本。

Description

布线板及布线板的制造方法
技术领域
本发明涉及布线板及布线板的制造方法。本申请基于2013年5月21日申请的日本特愿第2013－107178主张优先权。在本申请的说明书中编入了日本特愿第2013－107178的说明书、权利要求书以及附图的内容。
背景技术
安装于布线板的DRAM(Dynamic Random Access Memory：动态随机存取存储器)伴随存储容量的增加，端子间隔日益减小。因此，在布线板上，需要以比较小的排列间隔形成用于连接DRAM的端子的焊盘(pad)。因此，提出了各种用于以比较小的排列间隔在布线板上形成焊盘的技术(例如参照专利文献1)。
专利文献1所公开的布线板内置了以窄小的间距形成有导体图案的多层基板。并且，经由内置的多层基板，将安装于布线板的电子部件的端子与形成于该布线板的电路电连接。
在这种多层印刷布线基板中，通过在安装电子部件的部分处配置上述多层基板，能够高精度地安装端子的排列间隔窄的电子部件。
【专利文献1】国际公开第2007/129545号
在用于智能手机等的布线板中，除了DRAM以外，一般还安装有MPU(MicroProcessing Unit：微处理单元)。因此，当端子间隔如上述那样伴随DRAM等半导体存储器的容量的增大而变窄时，可以预想到，DRAM的端子间隔比MPU的端子间隔窄。因此认为，在安装有DRAM和MPU的布线板中，通过仅减小用于连接DRAM的端子的焊盘的排列间隔，能够抑制布线板的制造成本的增加。
发明内容
本发明是在上述情况下完成的，其目的在于抑制通过在布线板上安装电子部件而完成的单元的制造成本的增加。
为了达到上述目的，本发明的第1方面的布线板具有：
层叠的多个绝缘层；
第1导体图案，其配置于所述绝缘层之间；以及
布线构造体，其形成有分别连接第1电子部件的端子的多个第1焊盘，该布线构造体被设置于所述多个绝缘层中最外侧的所述绝缘层的内部，
在设置有所述布线构造体的所述绝缘层中，形成有多个第2焊盘，所述多个第2焊盘以比所述第1焊盘的排列间隔宽的间隔进行排列，且连接与所述第1电子部件不同的第2电子部件的端子。
本发明的第2方面的布线板的制造方法包含以下步骤：
准备设置有载体铜箔的支撑板；
在所述支撑板的载体铜箔上层叠多个绝缘层；
形成配置于所述绝缘层之间的第1导体图案；
将具有分别连接第1电子部件的端子的多个第1焊盘的布线构造体设置于所述多个绝缘层中最外侧的所述绝缘层的内部；以及
在设置有所述布线构造体的所述绝缘层中，形成多个第2焊盘，所述多个第2焊盘以比所述第1焊盘的排列间隔宽的间隔进行排列，且连接与所述第1电子部件不同的第2电子部件的端子。
根据本发明，能够仅减小连接第1电子部件的端子的焊盘的排列间隔，而对于连接第2电子部件的端子的焊盘的排列间隔，能够以通常的间距形成。由此，能够抑制布线板的制造成本增加。
附图说明
图1是示出本实施方式的布线板的截面的图。
图2是概略示出连接DRAM和MPU的端子的焊盘的图。
图3是示出布线构造体的图。
图4是用于说明布线构造体的制造方法的图。
图5是用于说明布线构造体的制造方法的图。
图6是用于说明布线构造体的制造方法的图。
图7是用于说明布线构造体的制造方法的图。
图8是用于说明布线构造体的制造方法的图。
图9是用于说明布线构造体的制造方法的图。
图10是用于说明布线构造体的制造方法的图。
图11是用于说明布线构造体的制造方法的图。
图12是用于说明布线板的制造方法的图。
图13是用于说明布线板的制造方法的图。
图14是用于说明布线板的制造方法的图。
图15是用于说明布线板的制造方法的图。
图16是用于说明布线板的制造方法的图。
图17是用于说明布线板的制造方法的图。
图18是用于说明布线板的制造方法的图。
图19是用于说明布线板的制造方法的图。
图20是用于说明布线板的制造方法的图。
图21是用于说明布线板的制造方法的图。
图22是用于说明布线板的制造方法的图。
图23是用于说明布线板的制造方法的图。
图24是用于说明布线板的制造方法的图。
图25是用于说明布线板的制造方法的图。
图26是用于说明布线板的制造方法的图。
图27是用于说明布线板的制造方法的图。
图28是用于说明布线板的制造方法的图。
图29是示出布线板的变形例的图。
标号说明
10：布线板；21：绝缘层；21a～24a、50a、52a、52b：过孔导体(via)；21b、21c、520a、520b：过孔(via hole)；22～24、52、53：绝缘层；31～35、54、55、540、550：导体图案；31a、90a、104a、211a：开口；50：布线构造体；60：DRAM；61、71：端子；62、72：焊球；80：树脂；90：粘接层；101：支撑板；102：载体铜箔；103：铜箔；104、211：镀覆阻挡层；210：化学镀膜；320：镀膜；500：支撑板；501：剥离层；520、530：绝缘片；550a：第1金属层；550b：第2金属层；DRAM60：端子；P1～P3：焊盘。
具体实施方式
以下参照附图来说明本发明的一个实施方式。另外，在说明时，使用由相互垂直的X轴、Y轴和Z轴构成的坐标系。
图1是与安装于布线板10的DRAM60以及MPU70一起示出本实施方式的布线板10的ZX截面的图。如图1所示，布线板10具有：在Z轴方向上层叠的绝缘层21～24；从绝缘层21～24中位于最上方的绝缘层21的上表面(+Z侧的面)露出的导体图案31；分别形成于绝缘层22～24的下表面的导体图案32～35；以及位于绝缘层21内部的布线构造体50。
绝缘层21在绝缘层21～24中位于最上方。该绝缘层21采用了层间绝缘膜(味之素(株式会社)制造：商品名：ABF－45SH)。因此，绝缘层21为玻璃基板、或玻璃纤维等无芯材的层。
在绝缘层21的上方形成有导体图案31，在绝缘层21的下表面形成有导体图案32。导体图案31、32是由铜构成的厚度为5～20μm的导体层。导体图案31被整形为规定的形状。图2是概略示出连接MPU70的端子71的圆形焊盘P1、和连接DRAM60的端子61的圆形焊盘P2的图。在本实施方式中，如图2所示，导体图案31被整形为，导体图案31的一部分成为呈矩阵状排列的多个焊盘P1。在将MPU70安装到布线板10时，MPU70的多个端子分别与焊盘P1连接。
此外，导体图案32被整形为规定的形状。导体图案32通过形成于绝缘层21的过孔导体21a与导体图案31连接。过孔导体50a穿越绝缘层21和绝缘层53而形成。导体图案32还利用过孔导体50a与布线构造体50的导体图案55连接。
绝缘层22～24依次层叠于绝缘层21的下表面。绝缘层22～24也与绝缘层21同样，由层间绝缘膜构成。
导体图案33～35形成于绝缘层22～24各自的下表面。导体图案33～35也与导体图案31、32同样，是由铜构成的厚度为5～20μm的层，被构图为规定的形状。
导体图案33通过形成于绝缘层22的过孔导体22a与导体图案32连接。此外，导体图案34通过形成于绝缘层23的过孔导体23a与导体图案33连接。导体图案35通过形成于绝缘层24的过孔导体24a与导体图案34连接。
图3是示出配置于绝缘层21的布线构造体50的图。如图3所示，布线构造体50从绝缘层21的上方(+Z侧)被埋入到绝缘层21的内部。该布线构造体50是通过交替地层叠绝缘层和导体图案而形成的多层基板，并且具有绝缘层52、53和导体图案54、55。
绝缘层52由层间绝缘膜(味之素(株式会社)制造：商品名：ABF－45SH)等构成。在绝缘层52的上表面形成有导体图案54。绝缘层53也由与绝缘层52相同的绝缘材料构成，并且在上表面形成有导体图案55。导体图案54与导体图案55被绝缘层52绝缘开。
如图2所示，形成于绝缘层52的上表面的导体图案54被整形为，导体图案54的一部分成为呈矩阵状排列的多个焊盘P2。在将DRAM60安装到布线板10时，DRAM60的多个端子61分别与焊盘P2连接。
参照图2可知，在布线板10中，安装DRAM60的焊盘P2的外径DA2比安装MPU70的焊盘P1的外径DA1小。此外，焊盘P2的排列间隔d2比焊盘P1的排列间隔d1小。即，在布线板10中，使得用于连接DRAM60的端子61的焊盘P2的排列精细化。
此外，在布线板10中，在各焊盘P1、P2的表面形成有由镀Ni/Pd/Au、或镀Ni/Au实现的覆膜。由此，抑制了由于焊盘P1、P2的表面氧化而引起的接触电阻的增大。
返回图3，配置于绝缘层52与绝缘层53之间的导体图案55被构图成规定的形状。并且，导体图案55通过形成于绝缘层52的过孔导体52a与焊盘P2连接。而且，导体图案55利用过孔导体52b与焊盘P2以外的导体图案54连接。此外，导体图案55通过贯通绝缘层53的过孔导体50a与导体图案32连接。导体图案54、55的线与间隙(L/S)大致为1。并且，在本实施方式中，构成导体图案54、55的信号线的宽度为1μm至5μm左右，信号线的排列间隔为1μm至5μm。此外，过孔导体52a的直径为1μm～10μm左右。
返回图1，安装于布线板10的MPU70是BGA(ball grid array：球栅阵列)类型的元件。在该MPU70的下表面，在与图2所示的焊盘P1分别相对的位置处形成有端子71。并且，在各端子71处形成有焊球72。如图1所示，MPU70的端子71通过构成焊球72的焊料被粘接到焊盘P1。由此，将MPU70安装到布线板10。
DRAM60也与MPU70同样是BGA类型的元件。在该DRAM60的下表面，在与图2所示的焊盘P2分别相对的位置处形成有端子61。并且，在各端子61处形成有焊球62。DRAM60的端子61通过构成焊球62的焊料被粘接到焊盘P2。由此，将DRAM60安装到布线板10。
在布线板10与安装于布线板10的表面的MPU70以及DRAM60的间隙中填充有作为底部填充材料的树脂80。通过树脂80覆盖并保护布线板10的焊盘P1、P2以及MPU70的端子71和DRAM60的端子61。
接着，说明如上述那样构成的布线构造体50的制造方法的一例。
首先，准备图4所示的支撑板500。支撑板500是上表面(+Z侧的面)平坦的玻璃。然后，在支撑板500的上表面涂覆剥离剂而形成剥离层501。作为剥离剂，例如可采用Brewer Science公司的Wafer Bond。
接着，如图5所示，在剥离层501上配置由树脂构成的绝缘片530。进而，对剥离层501和绝缘片530实施加热处理，将剥离层501与绝缘片530彼此粘接。
接着，使用半加成法(SAP)在绝缘片530的上表面形成导体图案550。
具体而言，首先在绝缘片530的上表面，例如按顺序溅射Ti、Cu，从而如图6所示，在绝缘片530的上表面形成由Ti层、Cu层构成的第1金属层550a。第1金属层550a用于使层叠形成于第1金属层550a的镀膜与绝缘片530紧贴。
另外，第1金属层550a也可以通过按顺序溅射Cr、Ni、或按顺序溅射Ta、Cu而形成。
接着，在第1金属层550a的上表面形成铜化学镀膜，在该铜化学镀膜的上表面形成铜电镀膜，从而如图7所示，在第1金属层550a的上表面形成由铜化学镀膜和铜电镀膜这两层构成的第2金属层550b。由此，形成由第1金属层550a和第2金属层550b这两层构成的导体图案550。
构成如上述那样形成的导体图案550的信号线基于以IC(Integrated Circuit：集成电路)或LSI(Large Scale Integrated Circuit：大规模集成电路)等为代表的半导体元件的布线规则高密度地形成。在本实施方式中，构成导体图案550的信号线的宽度为1μm至5μm左右。此外，信号线的排列间隔为1μm至5μm。
接着，如图8所示，在绝缘片530的上表面配置绝缘片520。然后，对绝缘片520进行加热并朝向绝缘片530进行按压，从而使绝缘片520和绝缘片530一体化。
接着，在绝缘片520的上表面配置使得待形成过孔520a、520b的部分露出的掩模，对绝缘片520进行曝光，之后显影。由此，如图9所示，在绝缘片520中形成过孔520a、520b。过孔520a、520b贯通绝缘片520，导体图案550的一部分从过孔520a、520b露出。形成于绝缘片520的过孔520a、520b的直径为1μm以上且10μm以下左右。
接着，如图10所示，使用半加成法(SAP)，在过孔520a、520b各自的内部分别形成过孔导体52a、52b，并且在绝缘片520的上表面形成导体图案540。在导体图案540中，形成有用于连接DRAM60的端子61的16个焊盘P2。这些焊盘P2利用过孔导体52a与导体图案550电连接。此外，过孔导体52b和导体图案540、550构成圆形的焊盘P3。该焊盘P3的厚度大致为5μm。
在本实施方式中，与导体图案550的信号线同样，构成导体图案540的信号线的宽度为1μm至5μm左右。此外，信号线的排列间隔为1μm至5μm。
然后，例如使用切割锯将绝缘片520、530等与支撑板500一起切断。由此，如图11所示，完成被支撑板500支撑的布线构造体50。上述布线构造体50的绝缘层52、53由绝缘片520、530构成。此外，上述布线构造体50的导体图案54、55由导体图案540、550构成。
在本实施方式中，在布线构造体50的制造中采用了由表面平坦的玻璃构成的支撑板500。因此，能够制造翘曲少的布线构造体50。
下面，说明上述布线板10的制造方法。
首先，如图12所示，准备在上表面(+Z侧的面)形成有载体铜箔102和铜箔103的支撑板101。作为支撑板101，可使用将玻璃纤维织物(glasscross)作为芯材的环氧树脂基板(加入了芯材的预成型料)等。
接着，在铜箔103的表面分别层叠感光性干膜。然后，在使分别形成有规定的图案的掩模膜紧贴于感光性干膜后，用紫外线对感光性干膜进行曝光。接着，对感光性干膜进行使用了碱性水溶液的显影。由此，如图13所示，形成了设置有开口104a的镀覆阻挡层104，该开口104a使得形成有导体图案31的部分露出。
接着，对形成于支撑板101的上表面的铜箔103的上表面进行电镀处理而生成镀膜。然后，使用含有单乙醇胺的溶液等去除镀覆阻挡层104。由此，如图14所示，在铜箔103的上表面形成导体图案31。在该导体图案31中包含如图2所示地配置成矩阵状的25个焊盘P1。
接着，如图15所示，通过对形成于支撑板101的铜箔103的上表面涂覆粘接剂而形成粘接层90。作为粘接剂，例如可采用环氧树脂系、丙烯酸树脂系、有机硅树脂系等的粘接剂。粘接层90被整形为与布线构造体50的大小大致相同的大小。
接着，如图15和图16所示，在粘接层90的上表面粘接绝缘层52和导体图案54朝向下(朝向－Z侧)的状态的布线构造体50。该布线构造体50与制造过程中所设置的支撑板500成为一体。在布线构造体50中，过孔导体52a、52b的外径朝向图1中的+Z方向增大。
然后，如图17所示，从布线构造体50剥离与布线构造体50成为一体的支撑板500。在支撑板500的剥离中，与布线构造体50一起对支撑板500进行加热。由此，剥离层501开始软化。而且，在剥离层501充分软化后，从布线构造体50剥离支撑板500，并去除残留于布线构造体50的剥离剂。
接着，如图18所示，在导体图案31和布线构造体50的上表面配置绝缘树脂层间材料并进行加压。由此形成覆盖导体图案31和布线构造体50的绝缘层21。作为绝缘树脂层间材料，采用加入了芯材的预成型料、或层间绝缘膜(味之素(株式会社)制造：商品名：ABF－45SH)等。
接着，对绝缘层21照射来自CO2激光器的激光，从而如图19所示形成过孔21b、21c。过孔21b是贯通绝缘层21并到达导体图案31的孔，过孔21c是贯通绝缘层21和布线构造体50的绝缘层53并到达布线构造体50的焊盘P3的孔。这些过孔21b、21c的内径朝向图19中的+Z方向增大。在图1中上下反转，因此形成于过孔21b、21c的过孔导体21a、50a的外径朝向+Z方向减小。
在本实施方式的布线构造体50中，构成焊盘P3的过孔导体52b的直径比过孔导体52a的直径大。因此，在形成贯通布线构造体50的绝缘层53的过孔21c的情况下，能够有效避免激光贯通构成焊盘P3的导体图案54的情况。特别是布线构造体50的绝缘层52、53以及导体图案54、55比绝缘层21～24、导体图案31～35薄。因此，通过在布线构造体50上设置焊盘P3，能够大幅度提高布线构造体50的成品率。
在形成了过孔21b、21c后，进行用于去除残留于过孔21b、21c内部的钻污的去钻污处理。
接着，将形成有绝缘层21的支撑板101首先浸渍到以Pd等为主要成分的催化剂中，从而使催化剂附着到绝缘层21的表面。然后，将支撑板101浸渍到铜化学镀液中。由此，如图20所示，在绝缘层21的表面和过孔21b、21c的内壁上形成化学镀膜210。作为化学镀膜的材料，可采用铜或镍等。
接着，在化学镀膜210的表面层叠感光性干膜。然后，在使分别形成有规定图案的掩模膜紧贴于感光性干膜之后，用紫外线对感光性干膜进行曝光。接着，对感光性干膜进行使用了碱性水溶液的显影。由此，如图21所示，形成了设置有开口211a的镀覆阻挡层211，该开口211a使得待形成导体图案32的部分露出。
接着，进行将形成于绝缘层21的上表面的化学镀膜210作为种子层的电镀处理，从而如图22所示，在化学镀膜210的表面形成镀膜320。然后，去除镀覆阻挡层211，并且通过蚀刻去除曾被该镀覆阻挡层211覆盖的化学镀膜210。由此，如图23所示，形成构图后的导体图案32。该导体图案32通过由填充到过孔21b内部的镀铜构成的过孔导体21a与导体图案31连接。并且通过由填充到过孔21c内部的镀铜构成的过孔导体50a与布线构造体50的导体图案55连接。
接着，以与上述绝缘层21相同的步骤形成层叠于绝缘层21的绝缘层22～24。此外，以与上述导体图案32相同的步骤形成导体图案33～35。由此，如图24所示，层叠形成绝缘层21～24和导体图案31～35，并在支撑板101上形成布线板10。
然后，从布线板10剥离支撑板101和载体铜箔102，并如图25所示那样使布线板10上下反转。进而，通过蚀刻去除铜箔103。由此，如图26所示，作为导体图案31的一部分的焊盘P1成为从开口31a露出的状态。此外，将布线构造体50和铜箔103粘接的粘接层90成为露出的状态。
另外，针对铜箔103的蚀刻处理以如下程度进行，即将焊盘P1蚀刻到焊盘P1的表面位于与焊盘P2的表面大致同一面内为止。
接着，如图27的箭头所示，向覆盖布线构造体50的表面的粘接层90照射来自CO2激光器的激光，去除覆盖构成导体图案54的焊盘P2的粘接层90，从而如图28所示那样形成开口90a。由此，作为导体图案54的一部分的焊盘P2成为从开口90a露出的状态。
然后，在从布线板10的绝缘层21露出的焊盘P1、和从粘接层90露出的焊盘P2的表面形成由镀Ni/Pd/Au、或镀Ni/Au实现的覆膜。
在如上述那样构成的布线板10上安装DRAM60和MPU70，并在DRAM60以及MPU70与布线板10之间填充树脂80，覆盖DRAM60以及MPU70与布线板10的连接部，从而完成图1所示的布线板10。在布线板10中，设置于绝缘层21和绝缘层53的过孔导体21a和过孔导体50a的外径朝向DRAM60和MPU70减小，设置于布线构造体50的过孔导体52a和过孔导体52b的外径朝向DRAM60和MPU70增大。
如以上所说明的那样，在本实施方式的布线板10中，如图1所示，将形成有用于连接DRAM60的焊盘P2的布线构造体50设置于布线板10的最上侧的绝缘层21的内部。因此，如图2所示，能够使得布线构造体50的焊盘P2的外径DA2比连接MPU70的焊盘P1的外径DA1小，使得焊盘P2的排列间隔d2比焊盘P1的排列间隔d1小。由此，能够在不使布线板10整体的导体图案31～35窄间距化的情况下使安装DRAM60的部分处的导体图案54、55精细化。因此，与使布线板10整体的布线精细化的情况相比，能够削减布线板10的制造成本。由此，能够削减由布线板10、和安装于布线板10的电子部件构成的单元的制造成本。
在本实施方式中，将布线构造体50相对于绝缘层21定位成，布线构造体50的焊盘P2与绝缘层21的焊盘P1位于大致同一平面内。因此，布线构造体50位于布线板10的最上侧的绝缘层21的内部，焊盘P2与焊盘P1位于大致同一面内。因此，在安装MPU70和DRAM60时，能够相对于布线板10准确地定位这些电子部件。
在本实施方式的布线板10中，能够将DRAM60和MPU70并排安装到布线板10。因此，与重叠配置DRAM60和MPU70的情况相比，能够减薄由布线板10和DRAM60以及MPU70构成的单元的厚度。此外，即使安装大容量的DRAM60，也能够减薄单元整体的厚度。
在本实施方式的布线构造体50中，构成焊盘P3的过孔导体52b的直径比过孔导体52a的直径大。并且，焊盘P3的厚度为5μm左右。因此，在形成贯通布线构造体50的绝缘层53的过孔21c的情况下，能够有效避免激光贯通构成焊盘P3的导体图案54的情况。
以上，虽然对本发明的实施方式进行了说明，但本发明不被上述实施方式限定。例如，在上述实施方式中，如图1所示，说明了绝缘层21～24的厚度彼此相等的情况。不限于此，也可以如图29所示的那样，将内部设置有布线构造体50的绝缘层21的厚度设为比其他绝缘层22～24的厚度大。由此，能够减薄具有布线构造体50的布线板10整体的厚度。
在上述实施方式中，将布线构造体50的焊盘P3的厚度设为大致5μm。不限于此，布线构造体50的焊盘P3的厚度也可以大于5μm。该情况下，也能够避免激光贯通形成有过孔的绝缘层以外的层的情况。即，焊盘P3的厚度也可以为5μm以上。
在上述实施方式中，说明了布线板10具有4层绝缘层21～24的情况。不限于此，布线板10也可以具有3层以下、或5层以上的绝缘层。
在上述实施方式中，说明了布线板10具有5层导体图案31～35的情况。不限于此，布线板10也可以具有4层以下、或6层以上的导体图案。
在上述实施方式中，说明了布线构造体50具有两层绝缘层52、53并具有两层导体图案54、55的情况。不限于此，布线构造体50也可以具有3层以上的绝缘层。此外，布线构造体50还可以具有3层以上的导体图案。
在上述实施方式中，布线构造体50的绝缘层52、53由层间绝缘膜(味之素(株式会社)制造：商品名：ABF－45SH)构成。布线构造体50的绝缘层材料没有特别限定。这些绝缘层可以是有机绝缘层和无机绝缘层中的任意一种。
在本实施方式中，说明了焊盘P1被配置成5行5列的矩阵状的情况。不限于此，焊盘P1只要是与所安装的MPU70的端子数对应的数量即可。
在本实施方式中，说明了焊盘P2被配置成4行4列的矩阵状的情况。不限于此，焊盘P2只要是与所安装的DRAM60的端子数对应的数量即可。
在本实施方式中，说明了在布线板10的各焊盘P1、P2的表面形成有由镀Ni/Pd/Au、或镀Ni/Au实现的覆膜的情况。不限于此，也可以对焊盘P1、P2的表面实施OSP(Organic Solder Preservative：有机保焊剂)处理等表面处理。
在本实施方式中，说明了设置于布线板10和布线构造体50的过孔导体是填充过孔导体(filled via)。不限于此，设置于布线板10和布线构造体50的过孔导体既可以是填充过孔导体、也可以是保形过孔导体(conformal via)。
绝缘层21～24、52、53的材料可以根据布线板10的使用目的等任意选择。例如，在绝缘层21～24、52、53中，除了层间绝缘膜以外，还可以使用在芯材中浸渍树脂而成的FR－4材料。FR－4材料例如是通过在玻璃纤维中浸渍环氧树脂并实施热硬化处理，且整形为板状而得到的。此外，绝缘层21～24、52、53的材料不限于此，还可以使用预成型料等。预成型料例如是通过在玻璃纤维或芳纶纤维中浸渍环氧树脂、聚酯树脂、双马来酰亚胺-三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或烯丙基化聚苯醚树脂(A－PPE树脂)等而形成的。
在上述实施方式中，在布线构造体50的制造中采用了由上表面平坦的玻璃构成的支撑板500。不限于此，也可以使用硅(Si)基板或FR4基板等作为支撑板500。
作为化学镀的材料，可采用镍、钛或铬等。除了化学镀以外，还可以采用PVD膜或CVD膜。
同样，作为电镀膜的材料，可采用镍、钛或铬等。
此外，镀覆是指使金属或树脂等的表面层状地析出导体(例如金属)的过程，并指所析出的导体(例如金属层)。此外，在镀覆中，除了电镀和化学镀等湿法镀覆以外，还包含PVD(Physical Vapor Deposition：物理气相沉积)或CVD(Chemical VaporDeposition：化学气相沉积)等干法镀覆。
此外，导体图案31～35的形成方法不限于构图方法，可以根据布线板10的用途适当选择半加成法、金属面腐蚀法等。
在本实施方式中例示了DRAM60作为半导体存储器，但不限于此，也可以是SRAM或ROM等其他的半导体存储器。此外，导体图案550(导体图案55)的线与间隙可以为1μm以上且10μm以下。
从绝缘层21露出的覆盖布线构造体50的粘接层90的表面与设置有布线构造体50的绝缘层21的表面可以位于大致同一平面内。此外，对焊盘P1和焊盘P2进行电连接的导体图案32可以是信号线。此外，所层叠的绝缘层21～24中的、内部设置有布线构造体50的绝缘层21可以设为不具有芯材。
本发明可以在不脱离本发明的广义精神和范围的情况下实现各种实施方式和变形。此外，上述实施方式用于说明本发明，不对本发明的范围进行限定。
产业上的可利用性
本发明的布线板适于电子部件的安装。此外，本发明的布线板的制造方法适于布线板的制造。

Claims (19)

1.一种布线板，其具有：
层叠的多个绝缘层；
第1导体图案，其配置于所述绝缘层之间；以及
布线构造体，其形成有分别连接第1电子部件的端子的多个第1焊盘，该布线构造体被设置于所述多个绝缘层中最外侧的所述绝缘层的内部，
在设置有所述布线构造体的所述绝缘层中，形成有多个第2焊盘，所述多个第2焊盘以比所述第1焊盘的排列间隔宽的间隔进行排列，且连接与所述第1电子部件不同的第2电子部件的端子。
2.根据权利要求1所述的布线板，其中，
所述布线构造体的所述第1焊盘与所述绝缘层的所述第2焊盘位于大致同一平面内。
3.根据权利要求1或2所述的布线板，其中，
所述第1电子部件是半导体存储器，所述第2电子部件是MPU。
4.根据权利要求1或2所述的布线板，其中，
所述布线构造体是具有经由第1过孔导体与所述第1焊盘连接的第2导体图案的多层基板，
在所述绝缘层中形成有第2过孔导体，所述第2过孔导体将所述第1导体图案、和所述第2焊盘或所述第2导体图案连接。
5.根据权利要求4所述的布线板，其中，
在所述布线构造体的所述第2导体图案中形成有连接所述第2过孔导体的第3焊盘。
6.根据权利要求5所述的布线板，其中，
所述第3焊盘的厚度为5μm以上。
7.根据权利要求4所述的布线板，其中，
所述第2导体图案的线与间隙为1μm以上且10μm以下。
8.根据权利要求4所述的布线板，其中，
设置于所述绝缘层的所述第2过孔导体的外径朝向所述电子部件减小，设置于所述布线构造体的所述第1过孔导体的外径朝向所述电子部件增大。
9.根据权利要求1所述的布线板，其中，
对所述第1焊盘的表面和所述第2焊盘的表面实施了防氧化处理。
10.根据权利要求1所述的布线板，其中，
从所述绝缘层露出的覆盖所述布线构造体的粘接层的表面与设置有所述布线构造体的所述绝缘层的表面位于大致同一平面内。
11.根据权利要求1所述的布线板，其中，
对所述第1焊盘和所述第2焊盘进行电连接的所述第1导体图案是信号线。
12.根据权利要求1所述的布线板，其中，
层叠的所述绝缘层中的、内部设置有布线构造体的所述绝缘层的厚度最厚。
13.根据权利要求1所述的布线板，其中，
层叠的所述绝缘层中的、内部设置有布线构造体的所述绝缘层不具有芯材。
14.一种布线板的制造方法，其包含以下步骤：
准备设置有载体铜箔的支撑板；
在所述支撑板的载体铜箔上层叠多个绝缘层；
形成配置于所述绝缘层之间的第1导体图案；
将具有分别连接第1电子部件的端子的多个第1焊盘的布线构造体设置于所述多个绝缘层中最外侧的所述绝缘层的内部；以及
在设置有所述布线构造体的所述绝缘层中，形成多个第2焊盘，所述多个第2焊盘以比所述第1焊盘的排列间隔宽的间隔进行排列，且连接与所述第1电子部件不同的第2电子部件的端子。
15.根据权利要求14所述的布线板的制造方法，其中，
所述布线板的制造方法包含以下步骤：将所述布线构造体相对于所述绝缘层定位成：所述布线构造体的所述第1焊盘与所述绝缘层的所述第2焊盘位于大致同一平面内。
16.根据权利要求14或15所述的布线板的制造方法，其中，
所述布线板的制造方法包含以下步骤：与所述载体铜箔一起剥离所述支撑板。
17.根据权利要求14或15所述的布线板的制造方法，其中，
所述布线构造体是具有经由第1过孔导体与所述第1焊盘连接的第2导体图案的多层基板，
所述布线板的制造方法包含以下步骤：在所述绝缘层中形成第2过孔导体，所述第2过孔导体将所述第1导体图案、和所述第2焊盘或所述第2导体图案连接。
18.根据权利要求17所述的布线板的制造方法，其中，
所述布线板的制造方法包含以下步骤：在所述布线构造体的所述第2导体图案中形成连接所述第2过孔导体的第3焊盘。
19.根据权利要求14所述的布线板的制造方法，其中，
所述布线板的制造方法包含以下步骤：对所述第1焊盘的表面和所述第2焊盘的表面实施防氧化处理。
CN201410213550.1A 2013-05-21 2014-05-20 布线板及布线板的制造方法 Pending CN104185366A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-107178 2013-05-21
JP2013107178A JP2014229698A (ja) 2013-05-21 2013-05-21 配線板及び配線板の製造方法

Publications (1)

Publication Number Publication Date
CN104185366A true CN104185366A (zh) 2014-12-03

Family

ID=51935270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410213550.1A Pending CN104185366A (zh) 2013-05-21 2014-05-20 布线板及布线板的制造方法

Country Status (3)

Country Link
US (1) US20140347837A1 (zh)
JP (1) JP2014229698A (zh)
CN (1) CN104185366A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611036A (zh) * 2016-07-12 2018-01-19 碁鼎科技秦皇岛有限公司 封装基板及其制作方法、封装结构

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6332680B2 (ja) * 2014-06-13 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法
JP2016029681A (ja) * 2014-07-25 2016-03-03 イビデン株式会社 多層配線板及びその製造方法
JP6473595B2 (ja) 2014-10-10 2019-02-20 イビデン株式会社 多層配線板及びその製造方法
JP2016122790A (ja) * 2014-12-25 2016-07-07 イビデン株式会社 多層配線板
JP6457881B2 (ja) * 2015-04-22 2019-01-23 新光電気工業株式会社 配線基板及びその製造方法
JP6421077B2 (ja) * 2015-05-19 2018-11-07 富士フイルム株式会社 アンテナの製造方法およびタッチセンサ
JP6632302B2 (ja) * 2015-10-02 2020-01-22 新光電気工業株式会社 配線基板及びその製造方法
EP3373714B1 (en) 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybrid component carrier and method for manufacturing the same
US10438885B1 (en) 2018-06-21 2019-10-08 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11410929B2 (en) * 2019-09-17 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
JP7472484B2 (ja) 2019-12-16 2024-04-23 Ｔｏｐｐａｎホールディングス株式会社 複合配線基板及び複合配線基板の製造方法
KR20220062913A (ko) * 2020-11-09 2022-05-17 삼성전기주식회사 브리지 내장기판
CN114745862A (zh) * 2021-01-07 2022-07-12 欣兴电子股份有限公司 线路板及其制作方法
TWI740767B (zh) * 2021-01-07 2021-09-21 欣興電子股份有限公司 線路板及其製作方法
KR20230032040A (ko) * 2021-08-30 2023-03-07 삼성전기주식회사 인쇄회로기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340991A (zh) * 2000-07-31 2002-03-20 日本特殊陶业株式会社 布线基板及其制造方法
CN101199247A (zh) * 2005-06-13 2008-06-11 揖斐电株式会社 印刷线路板
US20090129039A1 (en) * 2005-06-15 2009-05-21 Ibiden Co., Ltd. Multilayer printed wiring board

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8263878B2 (en) * 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
TWI388019B (zh) * 2009-09-02 2013-03-01 Unimicron Technology Corp 封裝結構之製法
US8755196B2 (en) * 2010-07-09 2014-06-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340991A (zh) * 2000-07-31 2002-03-20 日本特殊陶业株式会社 布线基板及其制造方法
CN101199247A (zh) * 2005-06-13 2008-06-11 揖斐电株式会社 印刷线路板
US20090129039A1 (en) * 2005-06-15 2009-05-21 Ibiden Co., Ltd. Multilayer printed wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611036A (zh) * 2016-07-12 2018-01-19 碁鼎科技秦皇岛有限公司 封装基板及其制作方法、封装结构

Also Published As

Publication number Publication date
JP2014229698A (ja) 2014-12-08
US20140347837A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
CN104185366A (zh) 布线板及布线板的制造方法
CN103369816B (zh) 电路板及其制造方法
CN103369811B (zh) 电路板及其制造方法
US9893016B2 (en) Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same
JP5607086B2 (ja) 半導体パッケージの製造方法
JP3670917B2 (ja) 半導体装置及びその製造方法
US9627308B2 (en) Wiring substrate
US9536801B2 (en) Electronic component having encapsulated wiring board and method for manufacturing the same
US20140102768A1 (en) Wiring board and method for manufacturing the same
US20120217049A1 (en) Wiring board with built-in imaging device
KR20010020468A (ko) 순차적으로 적층된 집적회로 패키지
CN106941102B (zh) 封装衬底、其制造方法和包括该封装衬底的封装器件
KR20070105924A (ko) 회로 장치 및 회로 장치의 제조 방법
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
US20140284820A1 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
KR20090117237A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
CN103904050A (zh) 封装基板、封装基板制作方法及封装结构
JP2016100599A (ja) プリント回路基板、その製造方法、及び電子部品モジュール
US20150342046A1 (en) Printed circuit board, method for maufacturing the same and package on package having the same
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
TWI647981B (zh) 印刷電路板、其製造方法及電子元件模組
US20110132651A1 (en) Circuit board and method of manufacturing the same
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
CN101959374B (zh) 一种多层印制电路板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141203