JP6332680B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP6332680B2
JP6332680B2 JP2014122705A JP2014122705A JP6332680B2 JP 6332680 B2 JP6332680 B2 JP 6332680B2 JP 2014122705 A JP2014122705 A JP 2014122705A JP 2014122705 A JP2014122705 A JP 2014122705A JP 6332680 B2 JP6332680 B2 JP 6332680B2
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating layer
wiring layer
metal plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014122705A
Other languages
English (en)
Other versions
JP2016004833A (ja
JP2016004833A5 (ja
Inventor
国本　裕治
裕治 国本
潤 古市
古市　　潤
清水　規良
規良 清水
小泉　直幸
直幸 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014122705A priority Critical patent/JP6332680B2/ja
Priority to US14/734,395 priority patent/US9412687B2/en
Publication of JP2016004833A publication Critical patent/JP2016004833A/ja
Priority to US15/170,313 priority patent/US9646926B2/en
Publication of JP2016004833A5 publication Critical patent/JP2016004833A5/ja
Application granted granted Critical
Publication of JP6332680B2 publication Critical patent/JP6332680B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor

Description

本発明は、配線基板及びその製造方法に関する。
従来、半導体素子などの電子部品を搭載するための配線基板がある。近年では、電子部品の高性能化に伴って、配線基板のさらなる高密度化及び多層化が進められている。
特開２００３−２３２５２号公報 特開２００３−２３２５３号公報
後述する予備的事項の欄で説明するように、配線基板では、微細な配線層のパターン間でのクロストークを抑制するために、配線層の上又は下に金属プレーン層が形成される。金属プレーン層の挿入によって、スタックドビア構造を有する多層配線の積層数が一層分増えるため、製造歩留りの低下及びコスト上昇を招く課題がある。
歩留りよく製造できると共に、コスト低減を図ることができる金属プレーン層を備えた配線基板及びその製造方法を提供することを目的とする。
以下の開示の一観点によれば、配線間隔が狭い配線部と、前記配線部よりも配線間隔が広い配線部とを備えた第１配線層と、前記第１配線層の上に形成された第１絶縁層と、前記配線間隔が狭い配線部上の第１絶縁層の上に形成された金属プレーン層と、前記第１絶縁層及び前記金属プレーン層の上に形成された第２絶縁層と、前記第２絶縁層の上面から前記第１配線層に到達する第１ビアホールと、前記第１ビアホールに形成された第１ビア導体と、前記第２絶縁層に形成され、前記金属プレーン層に到達する第２ビアホールと、前記第２ビアホールに形成された第２ビア導体と、前記第２絶縁層の上に形成され、前記第１ビア導体を介して前記第１配線層に接続される第２配線層と、前記第２絶縁層の上に形成され、前記第２ビア導体を介して前記金属プレーン層に接続された第３配線層と、前記第２配線層の上に形成された第３絶縁層と、前記第３絶縁層に形成され、前記第２配線層に到達する第３ビアホールと、前記第３ビアホールに形成された第３ビア導体と、前記第３絶縁層の上に形成され、前記第３ビア導体を介して前記第２配線層に接続された第４配線層とを有し、前記第２配線層はビア受けパッドであり、前記第２配線層の上下に配置された前記第１ビア導体と前記第３ビア導体とによってスタックドビア構造が構築されている配線基板が提供される。
また、その開示の他の観点によれば、配線間隔が狭い配線部と、前記配線部よりも配線間隔が広い配線部とを備えた第1配線層を含む配線部材を用意する工程と、前記第1配線層のパッド上に開口部が配置された第１絶縁層を形成する工程と、前記配線間隔が狭い配線部上の第1絶縁層の上に金属プレーン層を形成する工程と、前記第1絶縁層及び前記金属プレーン層の上に、前記第1絶縁層の開口部に第1ビアホールが配置され、前記金属プレーン層の上に第２ビアホールが配置された第２絶縁層を形成する工程と、前記第２絶縁層の上に、前記第１ビアホール内の第1ビア導体を介して前記第1配線層に接続される第２配線層と、前記第２ビアホール内の第２ビア導体を介して前記金属プレーン層に接続される第３配線層とを形成する工程と有する配線基板の製造方法が提供される。
以下の開示によれば、配線基板では、クロストークを抑制するための金属プレーン層が、第１配線層のうちの配線間隔が狭い配線部に対応する領域のみに配置される。これにより、金属プレーン層を形成する際に、スタックドビア構造を構築するためのビア受けパッドを省略している。
そして、金属プレーン層の下の第１配線層と、金属プレーン層の上の第２配線層とが第１ビアホール内の第１ビア導体によって接続されている。
このようにすることにより、金属プレーン層を追加で形成するとしても、スタックドビア構造の積層数が増加しないため、電気的な接続の信頼性を確保することができる。
また、金属プレーン層を形成する際に微細配線を形成しないため、金属プレーン層を追加で形成するとしても、配線基板の製造歩留りが低下するおそれがなく、コスト低減を図ることができる。
図１は予備的事項に係る半導体装置を示す断面図である。 図２（ａ）〜（ｃ）は実施形態の配線基板の製造方法を示す断面図（その１）である。 図３（ａ）〜（ｅ）は実施形態の配線基板の製造方法を示す断面図（その２）である。 図４は実施形態の配線基板の製造方法を示す断面図（その３）である。 図５は実施形態の配線基板の製造方法を示す断面図（その４）である。 図６は実施形態の配線基板の製造方法を示す断面図（その５）である。 図７（ａ）〜（ｅ）は実施形態の配線基板の製造方法を示す断面図（その６）である。 図８は実施形態の配線基板の製造方法を示す断面図（その７）である。 図９は実施形態の配線基板の製造方法を示す断面図（その８）である。 図１０（ａ）〜（ｄ）は実施形態の配線基板の製造方法を示す断面図（その９）である。

図１１は実施形態の配線基板の製造方法を示す断面図（その１０）である。 図１２は実施形態の配線基板の製造方法を示す断面図（その１１）である。 図１３は実施形態の配線基板を示す断面図である。 図１４は図１３の金属プレーン層とその下の第４配線層の様子を上側から透視的にみた模式的な平面図である。 図１５は実施形態の半導体装置を示す断面図である。 図１６は実施形態の別の半導体装置を示す部分断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。予備的事項に記載の配線基板は、本発明の配線基板の基礎となるものであり、公知技術ではない。
図１は予備的事項に係る配線基板を示す断面図である。図１では、コア基板を有する配線基板のうちのコア基板の上面側が部分的に描かれている。
図１に示すように、予備的事項に係る配線基板では、コア基板１００の上面に第１配線層２１０が形成されている。コア基板１００には厚み方向に貫通する貫通導体１２０が形成されており、第１配線層２１０はコア基板１００の下面側の配線層（不図示）に貫通導体１２０を介して接続されている。
コア基板１００の上には第１層間絶縁層３１０が形成されている。第１層間絶縁層３１０の上には、第１ビア導体ＶＣ１を介して第１配線層２１０に接続される第２配線層２２０が形成されている。
また、第１層間絶縁層３１０の上には、第２層間絶縁層３２０が形成されている。第２層間絶縁層３２０の上には、第２ビア導体ＶＣ２を介して第２配線層２２０に接続される第３配線層２３０が形成されている。
同様に、第２層間絶縁層３２０の上には、第３層間絶縁層３３０が形成されている。第３層間絶縁層３３０の上には、第３ビア導体ＶＣ３を介して第３配線層２３０に接続される金属プレーン層ＰＬが形成されている。
さらに同様に、第３層間絶縁層３３０の上には、第４層間絶縁層３４０が形成されている。第４層間絶縁層３４０の上には、第４ビア導体ＶＣ４を介して金属プレーン層ＰＬに接続される第４配線層２４０が形成されている。
また同様に、第４層間絶縁層３４０の上には、第５層間絶縁層３５０が形成されている。第５層間絶縁層３５０の上には、第５ビア導体ＶＣ５を介して第４配線層２４０に接続される接続パッドＣＰが形成されている。
第３、第４配線層２３０，２４０は、第１、第２配線層２１０，２２０よりも配線ピッチが狭く設定され、微細配線として形成される。微細配線では、特に２本の信号配線が平行に走っている部分でクロストークの影響を受けやすくなり、ノイズによる誤動作が発生しやすい。
金属プレーン層ＰＬはその下に配置された微細な第３配線層２３０のパターン間で発生するクロストークを抑制するために形成される。また同様に、金属プレーン層ＰＬはその上に配置された微細な第４配線層２４０のパターン間で発生するクロストークを抑制するために形成される。金属プレーン層ＰＬはグランドライン又は電源ラインとして形成される。
微細な第３、第４配線層２３０，２４０に近接させて金属プレーン層ＰＬを配置することにより、ノイズとなる信号が金属プレーン層ＰＬに吸収されてクロストークが抑制される。
このように、微細な配線層のパターン間でのクロストークを抑制するために、配線層の上又は下に金属プレーン層ＰＬを挿入する必要がある。金属プレーン層ＰＬは、他の配線層の形成方法と同様な方法によって形成される。このため、配線層の積層数が一層分増えることになるため、製造歩留りの低下の要因になると共に、コスト上昇を招く。
また、多層配線ではスタックドビア構造を構築するため、金属プレーン層ＰＬの形成時においても、他の配線層と同様にビア受けパッドを配置してスタックドビア構造に対応させる必要がある。
図１の例では、Ｓで示す箇所において、第３配線層２３０と接続パッドＣＰとの間に第３ビア導体ＶＣ３、第４ビア導体ＶＣ４及び第５ビア導体ＶＣ５が垂直方向に積層されて、３段のスタックドビア構造が構築されている。
このため、金属プレーン層ＰＬの挿入によってスタックドビア構造の積層数が一つ増えることになるため、接続の信頼性が低下する。
微細な多段のスタックドビア構造では、加熱処理によって熱応力が発生すると、スタックドビア構造の最下の部分に応力が集中してビア破断が発生しやすく、電気的な接続の信頼が得られない課題がある。このため、スタックドビア構造の積層数をできるだけ減らすことが好ましい。
以上のように、金属プレーン層ＰＬを他の配線層と同様な方法で形成すると、スタックドビア構造を有する多層配線の積層数が一層分増えるため、製造歩留りの低下及びコスト上昇を招く課題がある。
以下に説明する実施形態の配線基板及びその製造方法では、前述した課題を解決することができる。
（実施形態）
図２〜図１２は実施形態の配線基板の製造方法を示す図、図１３は実施形態の配線基板を示す図である。以下、配線基板の製造方法を説明しながら、配線基板の構造について説明する。
実施形態の配線基板の製造方法では、まず、図２（ａ）に示すような構造のコア基板１０を用意する。コア基板１０には厚み方向に貫通するスルーホールＴＨが形成されており、スルーホールＴＨには貫通導体１２が形成されている。
例えば、スルーホールＴＨに銅めっきが充填されて貫通導体１２が形成される。コア基板１０はガラスエポキシ樹脂などの絶縁材料から形成される。
コア基板１０の両面側には第１配線層２１がそれぞれ形成されている。両面側の第１配線層２１は貫通導体１２を介して相互接続されている。
なお、貫通導体１２は、コア基板１０のスルーホールＴＨの内壁に形成されたスルーホールめっき層であってもよく、その場合は、スルーホールＴＨの残りの孔に樹脂体が充填される。
コア基板１０のスルーホールＴＨはドリルやレーザ加工などによって形成される。また、コア基板１０に形成される貫通導体１２及び第１配線層２１は、めっき法及びフォトリソグラフィなどを使用して形成される。
次いで、図２（ｂ）に示すように、コア基板１０の両面側に未硬化の樹脂フィルムを貼付し、加熱処理して硬化させることにより、第１層間絶縁層３１をそれぞれ形成する。その後に、両面側の第１層間絶縁層３１をレーザで加工することにより、両面側の第１配線層２１に到達する第１ビアホールＶＨ１をそれぞれ形成する。
この手法では、第１ビアホールＶＨ１をレーザで形成するため、第１層間絶縁層３１は非感光性樹脂から形成される。樹脂材料としては、エポキシ樹脂又はポリイミド樹脂などが使用される。例えば、第１層間絶縁層３１の厚みは３０μｍ〜３５μｍ程度であり、第１ビアホールＶＨ１の直径は３０μｍ〜５０μｍ程度である。
さらに、過マンガン酸法などによって第１ビアホールＶＨ１内をデスミア処理することにより、樹脂スミアを除去してクリーニングする。
次いで、図２（ｃ）に示すように、両面側の第１層間絶縁層３１の上に、第１ビアホールＶＨ１内の第1ビア導体ＶＣ１を介して第１配線層２１に接続される第２配線層２２をそれぞれ形成する。第２配線層２２はセミアディティブ法によって形成される。図３（ａ）〜（ｅ）を参照して詳しく説明する。図３（ａ）〜（ｅ）では、図２（ｂ）のコア基板１０の上部から上側の領域が部分的に示されている。
図３（ａ）に示すように、まず、図２（ｂ）の第１層間絶縁層３１上及び第１ビアホールＶＨ１の内面に無電解めっきにより、厚みが１μｍ程度の銅などからなるシード層２２ａを形成する。
次いで、図３（ｂ）に示すように、第２配線層２２が配置される部分に開口部１４ａが設けられためっきレジスト層１４を形成する。
続いて、図３（ｃ）に示すように、シード層２２ａをめっき給電経路に利用する電解めっきにより、めっきレジスト層１４の開口部１４ａに銅などからなる金属めっき層２２ｂを形成する。その後に、図３（ｄ）に示すように、めっきレジスト層１４を除去する。
さらに、図３（ｅ）に示すように、金属めっき層２２ｂをマスクにしてシード層２２ａをウェットエッチングにより除去する。これにより、シード層２２ａ及び金属めっき層２２ｂから第２配線層２２が形成される。
次いで、図４に示すように、上記した図２（ｂ）の工程と同様に、図２（ｃ）の構造体の両面側に、第２配線層２２に到達する第２ビアホールＶＨ２が配置された第２層間絶縁層３２をそれぞれ形成する。
さらに、同じく図４に示すように、上記した図２（ｃ）の工程と同様な方法により、下面側の第２層間絶縁層３２の上に、第２ビアホールＶＨ２内の第２ビア導体ＶＣ２を介して第２配線層２２に接続される第３配線層２３を形成する。
また同時に、上面側の第２層間絶縁層３２の上に、第２ビアホールＶＨ２内の第２ビア導体ＶＣ２を介して第２配線層２２に接続される金属層２３ａをブランケット状に全面に形成する。
続いて、図４及び図５に示すように、ＣＭＰ（Chemical Mechanical Polishing）によって、上面側の金属層２３ａを第２層間絶縁層３２が露出するまで研磨し、さらに、第２層間絶縁層３２の表面を研磨して平坦化する。
これにより、図５に示すように、第１、第２配線層２１、２２の段差の影響で生じた第２層間絶縁層３２のグローバル段差が解消され、第２層間絶縁層３２の上面は平坦面として形成される。
そして、図４の第２層間絶縁層３２に形成された第２ビア導体ＶＣ２がビア電極として残される。これにより、第２ビア導体ＶＣ２の上面と第２層間絶縁層３２の上面とが同一面となって平坦化される。
このように、コア基板１０の上面側に形成される金属層２３ａは下地の平坦化のために形成され、研磨によって除去される。
以上により、本実施形態の配線基板のベース基板となる第１の多層配線層５が得られる。前述した図３（ａ）〜（ｅ）で説明したように、第１の多層配線層５の第２配線層２２は、シード層２２ａをウェットエッチングによって除去する手法のセミアディティブ法によって形成される。
このため、前述した図３（ｄ）及び（ｃ）の工程で、金属めっき層２２ｂの細りやシード層２２ａのサイドエッチングによるアンダーカットが生じるため、狭ピッチの配線層を形成することは困難である。
このため、第１の多層配線層５の第２配線層２２のライン（幅）：スペース（間隔）は、例えば、２０μｍ：２０μｍ以上に設定される。また、第２配線層２２の厚みは、例えば、１０μｍ〜３０μｍに設定される。第１の多層配線層５の第１配線層２１においても同じ配線スペックで形成される。
次に、第１の多層配線層５の上に第１、第２配線層２１，２２よりも配線ピッチの狭い第２の多層配線層を形成する方法について説明する。第１の多層配線層５の配線ピッチはマザーボードなどの実装基板に対応している。第２の多層配線層によって配線ピッチが狭くなるようにピッチ変換することにより、半導体素子の接続に対応できるようにする。
図６に示すように、まず、第１の多層配線層５の第２層間絶縁層３２の上に、第２ビア導体ＶＣ２に接続される第４配線層２４を形成する。第４配線層２４は、シード層を異方性ドライエッチングによって除去する手法のセミアディティブ法によって形成される。図７（ａ）〜（ｅ）を参照して詳しく説明する。図７（ａ）〜（ｅ）では、図５の上面側の第２層間絶縁層３２の上部から上側の領域が部分的に示されている
図７（ａ）に示すように、まず、図５の第２層間絶縁層３２及び第２ビア導体ＶＣ２の上にシード層２４ａを形成する。シード層２４ａの好適な一例としては、スパッタ法により、厚みが２０ｎｍ〜５０ｎｍのチタン（Ｔｉ）層２４ｘを形成した後に、チタン層２４ｘの上に無電解めっきにより厚みが０．５μｍの銅（Ｃｕ）層２４ｙを形成する。
あるいは、チタン層２４ｘの上にスパッタ法で１００ｎｍ〜３００ｎｍの銅層を形成し、その後に、無電解めっきにより銅層２４ｙを形成してもよい。
次いで、図７（ｂ）に示すように、フォトリソグラフィによって、第４配線層２４が配置される領域に開口部１６ａが設けられためっきレジスト層１６をシード層２４ａの上に形成する。第４配線層２４は微細配線として形成されるため、露光装置としてステッパー（ステップ式縮小投影型露光装置）が使用される。
前述したように、第２層間絶縁層３２の上面は平坦化されているため、微細パターンを形成する際にフォトリソグラフィの焦点深度が低下するとしても、基板内で精度よく微細なめっきレジスト層１６をパターン化することができる。
続いて、図７（ｃ）に示すように、シード層２４ａをめっき給電経路に利用する電解めっきにより、めっきレジスト層１６の開口部１６ａに銅などからなる金属めっき層２４ｂを形成する。その後に、図７（ｄ）に示すように、めっきレジスト層１６を除去する。
さらに、図７（ｅ）に示すように、金属めっき層２４ｂをマスクにしてシード層２４ａを異方性ドライエッチングにより除去する。
異方性ドライエッチングは、ＲＩＥ（Reactive Ion Etching）装置、又はＩＣＰ（Inductively Coupled Plasma）装置などのドライエッチング装置によって行われる。
異方性ドライエッチングを採用することにより、金属めっき層２４ｂの細りを微小に抑えることができると共に、シード層２４ａが金属めっき層２４ｂの下端から内側にサイドエッチングすることがない。その結果、シード層２４ａの幅は金属めっき層２４ｂの幅と同一又はそれより広くなる。
また、第２層間絶縁層３２の上面は平坦化されているため、シード層２４ａをエッチングする際に残渣が発生しにくくなるので、基板内での配線形成の歩留りを向上させることができる。
なお、枚葉式のスピンエッチング装置などを使用することにより、ウェットエッチングであってもシード層２４ａをある程度精度よく除去することも可能である。
以上により、シード層２４ａ及び金属めっき層２４ｂにより第４配線層２４が形成される。
図６に戻って説明すると、第４配線層２４は、配線間隔が狭い微細配線として形成された微細配線部Ａと、微細配線部Ａよりも配線間隔が広く設定された非微細配線部Ｂとを有して形成される。微細配線部Ａの両外側領域に非微細配線部Ｂが配置される。
第４配線層２４の微細配線部Ａでは、ライン（幅）：スペース（間隔）Ｈが、例えば２μｍ：２μｍであり、前述したセミアディティブ方法によって設計スペック内で歩留りよく形成することができる。また、第４配線層２４の厚みは、２μｍ〜３μｍの薄膜に設定される。
これに対して、第４配線層２４の非微細配線部Ｂでは、ライン（幅）：スペース（間隔）が、例えば２０μｍ：２０μｍ以上であり、微細配線部Ａよりも設計ルールが緩く設定されている。
このようにして、第４配線層２４の微細配線部Ａの配線ピッチを第１の多層配線層５の第１、第２配線層２１，２２の配線ピッチよりも狭く設定することができる。
以上の方法により、配線間隔が狭い微細配線部Ａと、微細配線部Ａよりも配線間隔が広い非微細配線部Ｂとを備えた第４配線層２４を含む配線部材を用意する。微細配線部Ａを有する第４配線層２４は、設計ルールの緩い第１の多層配線層５の上に形成される。
次いで、図８に示すように、図６の構造体の第２層間絶縁層３２及び第４配線層２４の上に、感光性樹脂（不図示）を形成し、フォトリソグラフィに基づいて露光・現像を行った後に、加熱処理して硬化させる。感光性樹脂の形成は、液状樹脂を塗布してもよいし、薄膜の樹脂フィルムを貼付してもよい。
これにより、第４配線層２４の接続部上に開口部３３ａが配置された第３層間絶縁層３３が第２層間絶縁層３２の上に形成される。
シリカなどの無機フィラーを含まない感光性樹脂をフォトリソグラフィによってパターニングすることにより、微細な開口部３３ａを備えた薄膜の第３層間絶縁層３３を形成することができる。
第３層間絶縁層３３の好適な一例としては、感光性を有するフェノール系樹脂から形成される永久レジスト層が使用される。以下の他の層間絶縁層を形成する際にも同様な樹脂材料及び形成方法が採用される。
第３層間絶縁層３３の厚みは、第３配線層２３の上で２μｍ〜３μｍの薄膜に設定される。また、第３層間絶縁層３３に形成される開口部３３ａの直径は、例えば２０μｍ程度である。
次に説明するように、第３層間絶縁層３３の上に、第４配線層２４の微細配線部Ａのパターン間でのクロストークを抑制するために金属プレーン層が形成される。第４配線層２４と金属プレーン層とをより近接させる方がクロストークを抑制する効果が高いため、第３層間絶縁層３３の厚みは薄膜に設定される。
このように、感光性樹脂をフォトリソグラフィでパターニングすることにより、樹脂層をレーザで加工する手法よりも、層間絶縁層の薄膜化及び開口部又はビアホールの狭小化を図ることができる。これによって、微細な多層配線層用の層間絶縁層を形成することができる。
次いで、図９に示すように、第３層間絶縁層３３の上に金属プレーン層ＰＬを形成する。金属プレーン層ＰＬはサブトラクティブ法によって形成される。図１０（ａ）〜（ｄ）を参照して詳しく説明する。図１０（ａ）〜（ｄ）では、図８の第２層間絶縁層３２の上部から上側の領域が部分的に示されている。
図１０（ａ）に示すように、まず、図８の構造体の上面側の第３層間絶縁層３３及びその開口部３３ａの内面に金属層４０ａを形成する。金属層４０ａの一例としては、スパッタ法により厚みが２００ｎｍのチタン（Ｔｉ）層を形成する。
次いで、図１０（ｂ）に示すように、金属層４０ａの上にレジスト層１８をフォトリソグラフィによってパターニングする。レジスト層１８は金属プレーン層ＰＬが配置される領域に残される。金属プレーン層ＰＬは、微細配線を有さず、四角状などの一括パターンで形成されるだけである。このため、露光装置としては、基板に密着させて全面に露光する簡易なコンタクト露光装置が使用される。
さらに、図１０（ｃ）に示すように、レジスト層１８をマスクにしてドライエッチングによりレジスト層１８から露出する金属層４０ａを除去する。ドライエッチングとしては、第３層間絶縁層３３の開口部３３ａの側壁に残渣が生じないように等方性ドライエッチングを採用することが好ましい。あるいは、ウェットエッチングを採用してもよい。
その後に、レジスト層１８が除去される。これより、金属プレーン層ＰＬが配置される領域に無電解めっき用の下地層４０がパターン化されて形成される。
続いて、図１０（ｄ）に示すように、無電解めっきにより、下地層４０の上に厚みが１μｍ程度の銅などからなる金属めっき層４２を選択的に形成する。
これにより、第４配線層２４の微細配線部Ａに対応する領域の第３層間絶縁層３３の上に、下地層４０及び金属めっき層４２により金属プレーン層ＰＬが形成される。金属プレーン層ＰＬは、グランドプレーン層又は電源プレーン層として形成してもよい。
金属プレーン層ＰＬは、第４配線層２４の微細配線部Ａに対応する領域に一括パターンで形成され、第４配線層２４の非微細配線部Ｂに対応する領域には配置されないようにする。
金属プレーン層ＰＬは、微細な配線層のパターン間で発生するクロストークを抑制するために形成される。第４配線層２４の非微細配線部Ｂは設計ルールが緩く、クロストークが問題にならないため、非微細配線部Ｂの領域には金属プレーン層ＰＬを配置する必要がないからである。
金属プレーン層ＰＬは、必ずしも、第４配線層２４の微細配線部Ａの全体領域に対応するように配置する必要はない。微細配線部Ａの周縁側が金属プレーン層ＰＬから多少はみ出していても、十分なクロストーク抑制の効果がある。
これにより、図９及び図１０（ｄ）に示すように、金属プレーン層ＰＬの形成工程では、スタックビア構造を構築するためのビア受けパッドの形成が省略される。また、第３層間絶縁層３３の開口部３３ａが露出した状態で、金属プレーン層ＰＬが第３層間絶縁層３３の上に形成される。
前述したように、第４配線層２４のクロストーク抑制の効果を高めるため、第３層間絶縁層３３は厚みが２μｍ程度の薄膜で形成される。このため、第３層間絶縁層３３はその下の第４配線層２４の段差を十分に平坦化できずに凹凸が多少残った状態で形成される。
しかし、金属プレーン層ＰＬは、第４配線層２４の微細配線部Ａに対応する領域に一括パターンで形成されるだけで、微細配線を形成する必要はない。従って、第３層間絶縁層３３の上面に多少の凹凸が発生していても、金属プレーン層ＰＬを形成する際には問題にならない。
次いで、図１１に示すように、前述した図８の工程と同様な方法により、図９の第３層間絶縁層３３及び金属プレーン層ＰＬの上に第４層間絶縁層３４をパターン化して形成する。
第４層間絶縁層３４は、第３層間絶縁層３３の開口部３３ａに第３ビアホールＶＨ３が配置され、金属プレーン層ＰＬの上に第４ビアホールＶＨ４が配置されるようにパターン化される。
図１１の部分拡大断面図を加えて参照すると、第４層間絶縁層３４の第３ビアホールＶＨ３の直径は第３層間絶縁層３３の開口部３３ａの直径よりも小さく設定される。そして、第３層間絶縁層３３の開口部３３ａを埋め込む第４層間絶縁層３４に第３ビアホールＶＨ３が形成される。第３ビアホールＶＨ３は第３層間絶縁層３３の開口部３３ａの内側に配置される。
第４層間絶縁層３４においても、上側に形成される第５配線層のクロストーク抑制の効果を高めるために、２μｍ程度の厚みの薄膜で設定される。
金属プレーン層ＰＬは一括パターンで形成されるため、金属プレーン層ＰＬの下地に多少凹凸が発生していても、微細な配線層が形成される場合と比較して、金属プレーン層ＰＬの表面は平坦性が比較的よい状態となっている。
このため、第４層間絶縁層３４が薄膜で金属プレーン層ＰＬの上に形成されるとしても、第４層間絶縁層３４の上面の平坦性を確保することができる。また、金属プレーン層ＰＬの厚みは1μｍ程度と薄いため、その段差を容易に平坦化することができる。
なお、図１１の部分拡大断面図の例の他に、第４層間絶縁層３４の第３ビアホールＶＨ３の直径を第３層間絶縁層３３の開口部３３ａの直径と同一に設定してもよい。あるいは、図１１の部分拡大断面図とは逆に、第４層間絶縁層３４の第３ビアホールＶＨ３の直径が第３層間絶縁層３３の開口部３３ａの直径よりも大きく設定され、第３ビアホールＶＨ３が開口部３３ａの外側に配置されるようにしてもよい。
これらの場合は、第３ビアホールＶＨ３及び開口部３３ａの各側壁が連通して第４配線層２４の上にビアホールが形成される。
このようにして、第４層間絶縁層３４の上面から第４配線層２４に到達するビアホールを形成すればよい。
次に説明する図１２及び図１３では、破線で囲まれた領域が部分拡大断面図で示されている。図１２及びその部分拡大断面図に示すように、前述した図７（ａ）〜（ｅ）の工程と同様な方法により、第３ビアホールＶＨ３内の第３ビア導体ＶＣ３を介して第４配線層２４に接続される第５配線層２５を第４層間絶縁層３４の上に形成する。
また同時に、第４ビアホールＶＨ４内の第４ビア導体ＶＣ４を介して金属プレーン層ＰＬに接続される第６配線層２６を第４層間絶縁層３４の上に形成する。第５配線層２５及び第６配線層２６は同じ工程で同一層から形成される。
第５、第６配線層２５，２６の配線ピッチなどの設計ルールは、前述した図６及び図7で説明した第４配線層２４と同様に設定される。第５、第６配線層２５，２６においても、微細配線部Ａとその両外側領域に配置された非微細配線部Ｂとを有して形成される。
第４層間絶縁層３４の上面は平坦性が確保されているため、第４層間絶縁層３４の上に微細な第５、第６配線層２５，２６を歩留りよく形成することができる。
また、図１２のＳで示される箇所に、第５、第６配線層２５，２６の形成工程で、スタックドビア構造を構築するためのビア受けパッドＶＰが形成される。ビア受けパッドＶＰの下には第３ビアホールＶＨ３内の第３ビア導体ＶＣ３が配置されている（部分拡大断面図参照）。
本実施形態で最終的に得られる配線基板では、最上層に複数の半導体素子搭載部が設けられ、上記した第４配線層２４又は第５配線層２５が複数の半導体素子間を接続する配線層を有して形成される。
その後に、図１３及びその部分拡大断面図に示すように、前述した図８の工程と同様な方法により、第５配線層２５の上に第５ビアホールＶＨ５が配置された第５層間絶縁層３５を形成する。
さらに、前述した図７（ａ）〜（ｅ）の工程と同様な方法により、第５ビアホールＶＨ５内の第５ビア導体ＶＣ５を介して第５、第６配線層２５，２６に接続される接続パッドＣＰを第５層間絶縁層３５の上に形成する（部分拡大断面図参照）。
接続パッドＣＰは第７配線層として形成され、島状に配列されたパッドであってもよいし、引き出し配線の端部に繋がるパッドであってもよい。
これにより、第1の多層配線層５の上に第２の多層配線層６が形成される。第２の多層配線層６は、第４配線層２４、金属プレーン層ＰＬ、第５配線層２５、第６配線層２６及び接続パッドＣＰを含んで構築される。
また、コア基板１０の下面側の第２層間絶縁層３２の上に、第３配線層２３の接続部上に開口部３６ａが設けられたソルダレジスト層３６を形成する。以上により、実施形態の配線基板１が得られる。
図１３に示すように、実施形態の配線基板１は、第1の多層配線層５と、その上に配置され、第1の多層配線層５よりも配線ピッチが狭い第２の多層配線層６と備えている。
第１の多層配線層５では、コア基板１０の両面側に第1配線層２１がそれぞれ形成されている。両面側の第1配線層２１はコア基板１０に形成された貫通導体１２を介して相互接続されている。
コア基板の両面側には、第1配線層２１に到達する第1ビアホールＶＨ１が配置された第1層間絶縁層３１がそれぞれ形成されている。両面側の第1層間絶縁層３１の上には第1ビアホールＶＨ１の第1ビア導体ＶＣ１を介して第1配線層２１に接続される第２配線層２２がそれぞれ形成されている。
また、コア基板１０の下面側の第1層間絶縁層３１の上には、第２配線層２２に到達する第２ビアホールＶＨ２が配置された第２層間絶縁層３２が形成されている。コア基板１０の下面側の第２層間絶縁層３２の上には、第２ビアホールＶＨ２内の第２ビア導体ＶＣ２を介して第２配線層２２に接続される第３配線層２３が形成されている。
さらに、コア基板１０の下面側の第２層間絶縁層３２の上に、第３配線層２３の接続部上に開口部３６ａが設けられたソルダレジスト層３６が形成されている。
また、コア基板１０の上面側の第１層間絶縁層３１の上には、第２配線層２２に接続される第２ビア導体ＶＣ２が配置された第２層間絶縁層３２が形成されている。以上により、第１の多層配線層５が構築されている。
次に、第２の多層配線層６について説明する。第１の多層配線層５の第２層間絶縁層３２の上には、第２ビア導体ＶＣ２に接続された第４配線層２４が形成されている。
以下、部分拡大断面図を加えて参照すると、第２層間絶縁層３２の上には、第４配線層２４の上に開口部３３ａが配置された第３層間絶縁層３３が形成されている。第３層間絶縁層３３の上には金属プレーン層ＰＬが形成されている。
図１４は、図１３の金属プレーン層ＰＬが形成されたＣで示された部分を水平方向に切断し、上側から金属プレーン層ＰＬ及びその下の第４配線層２４を透視的にみた模式的な平面図である。図１４では、金属プレーン層ＰＬ及び第４配線層２４以外の要素は省略されている。
図１４に示すように、金属プレーン層ＰＬの下方の第４配線層２４は、中央部に配置された微細配線部Ａと、その両外側領域に配置された非微細配線部Ｂとを有する。そして、金属プレーン層ＰＬは、第４配線層２４の非微細配線部Ｂを除いた微細配線部Ａに対応する領域に配置され、非微細配線部Ｂに対応する領域には配置されていない。
金属プレーン層ＰＬによって第４配線層２４の微細配線部Ａでのクロストークを抑制することができる。第４配線層２４の非微細配線部Ｂではクロストークが問題にならないため、非微細配線部Ｂには金属プレーン層ＰＬを配置する必要がない。
図１３の部分拡大断面図に戻って説明すると、金属プレーン層ＰＬ及び第３層間絶縁層３３の上には、第４層間絶縁層３４が形成されている。金属プレーン層ＰＬを除く領域には、第４層間絶縁層３４の上面から第４配線層２４に到達する第３ビアホールＶＨ３が配置されている。
第３層間絶縁層３３には開口部３３ａが形成されており、その開口部３３ａを埋め込む第４層間絶縁層３４に第３ビアホールＶＨ３が形成されている。第３層間絶縁層３３の開口部３３ａの内側に第３ビアホールＶＨ３が配置されている。第３層間絶縁層３３の開口部３３ａの側壁が第４層間絶縁層３４で被覆された状態となっている。
また、第４層間絶縁層３４には、金属プレーン層ＰＬに到達する第４ビアホールＶＨ４が形成されている。
第４層間絶縁層３４の上には、第３ビアホールＶＨ３内の第３ビア導体ＶＣ３を介して第４配線層２４に接続される第５配線層２５が形成されている。また、第４層間絶縁層３４の上には、第４ビアホールＶＨ４内の第４ビア導体ＶＣ４を介して金属プレーン層ＰＬに接続される第６配線層２６が形成されている。
第５、第６配線層２５、２６は同一層から形成され、第４配線層２４と同様に、中央部に配置された微細配線部Ａと、その両外側領域に配置された非微細配線部Ｂとを有する。
そして同様に、第５、第６配線層２５，２６の微細配線部Ａに対応する領域に金属プレーン層ＰＬが配置され、第５配線層２５の非微細配線部Ｂに対応する領域には金属プレーン層ＰＬが配置されていない。
さらに、第４層間絶縁層３４の上には、第５、第６配線層２５，２６に到達する第５ビアホールＶＨ５が配置された第５層間絶縁層３５が形成されている。第５層間絶縁層３５の上には、第５ビアホールＶＨ５内の第５ビア導体ＶＣ５を介して第５，第６配線層２５，２６に接続される接続パッドＣＰが第７配線層として形成されている。
図１３の部分拡大断面図のＳで示される箇所に注目すると、第４配線層２４の接続部の上に第３ビア導体ＶＣ３を介して第５配線層２５のビア受けパッドＶＰが積層されている。さらに、第５配線層２５のビア受けパッドＶＰの上に、第５ビア導体ＶＣ５を介して接続パッドＣＰが積層されている。
このようにして、第５配線層２５のビア受けパッドＶＰの上下の第３ビア導体ＶＣ３及び第５ビア導体ＣＶ５よって２段のスタックドビア構造が構築されている。
前述したように、金属プレーン層ＰＬは、第４配線層２４及び第５、第６配線層２５，２６の各微細配線部Ａに対応する領域のみに配置される。これにより、金属プレーン層ＰＬを形成する工程では、スタックドビア構造を構築するためのビア受けパッドを省略している。
その代わりに、金属プレーン層ＰＬの上下に配置された第４層間絶縁層３４及び第３層間絶縁層３３を貫通するように第３ビアホールＶＨ３を形成し、金属プレーン層ＰＬの上に形成された第４層間絶縁層３４の上に第５配線層２５のビア受けパッドＶＰを形成している。
このようにすることにより、第４配線層２４と第５、第６配線層２５，２６との間に金属プレーン層ＰＬを挿入しても、スタックドビア構造の積層数が増加しない。このため、金属プレーン層ＰＬを追加で形成しても、スタックビア構造の電気的な接続の信頼性を確保することができる。
また、金属プレーン層ＰＬを形成する工程では、スタックドビア構造用のビア受けパッドなどの微細配線を形成することなく、一括パターンを形成するだけなので、サブトラクティブ法などの簡易な方法を採用することができる。
従って、微細な第４配線層２４及び第５、第６配線層２５，２６を形成する工程と違って、技術的な難易度が高いセミアディティブ法を使用する必要がないため、金属プレーン層ＰＬを追加で形成するとしても、製造歩留りが低下するおそれがない。
また、金属プレーン層ＰＬをサブトラクティブ法などの簡易な方法で形成できるため、微細配線形成用のセミアディティブ法を使用する場合より、製造コストの低減を図ることができる。
図１３の部分拡大断面図に示すように、第４配線層２４と金属プレーン層ＰＬとの間の第３層間絶縁層３３は、厚みＴ１が２μｍ程度の薄膜で形成されている。また同様に、金属プレーン層ＰＬと第５、第６配線層２５，２６との間の第４層間絶縁層３４においても、厚みＴ２が２μｍ程度の薄膜で形成されている。
これにより、第４配線層２４及び第５、第６配線層２５、２６の各微細配線部Ａは金属プレーン層ＰＬに十分に近接して形成されるため、十分なクロストーク抑制の効果が得られる。
また、金属プレーン層ＰＬでは、スタックドビア構造用のビア受けパッドの形成を省略している、このため、第４配線層２４と第５配線層２５とは、金属プレーン層ＰＬの上下に配置された第３、第４層間絶縁層３３，３４を貫通する第３ビアホールＶＨ３内の第３ビア導体ＶＣ３を介して接続される。
また、金属プレーン層ＰＬは、その上の第４層間絶縁層３４に形成された第４ビアホールＶＨ４内の第４ビア導体ＶＣ４を介して上側の第６配線層２６に接続されている。
このように、金属プレーン層ＰＬと第６配線層２６とを接続する第４ビアホールＶＨ４の深さ（厚み：Ｔ１）は、第４配線層２４と第５配線層２５とを接続する第３ビアホールＶＨ３の深さ（厚み：Ｔ３）よりも浅くなる。
図１５には、図１３の配線基板１を使用する半導体装置２が示されている。図１５に示すように、図１３の配線基板１には複数の半導体素子搭載部が設けられており、上面側の接続パッドＣＰに複数の半導体素子５０の接続端子５２がはんだを介してフリップチップ接続される。
配線基板１の第４配線層２４又は第５配線層２５が複数の半導体素子５０間を接続する配線を有して形成される。さらに、複数の半導体素子５０と配線基板１との間にアンダーフィル樹脂５４が充填される。
複数の半導体素子５０としては、例えば、ＣＰＵなどの複数のロジックチップを搭載してもよいし、あるいは、ロジックチップとメモリチップとを搭載してもよい。
さらに、配線基板１の下面側の第３配線層２３にはんだボールを搭載するなどして外部接続端子Ｔを形成する。
以上により、実施形態の半導体装置２が得られる。実施形態の半導体装置２では、半導体素子５０が微細配線を有する第２の多層配線層６に接続され、その下の第１の多層配線層５によって配線ピッチが広くなるようにピッチ変換される。
そして、半導体装置２の外部接続端子Ｔがマザーボードなどの実装基板の接続部に接続される。第２の多層配線層６は狭ピッチで形成できるため、高性能な半導体素子５０の実装基板として使用できる。また、金属プレーン層ＰＬによってクロストークが抑制されるため、信頼性を向上させることができる。
なお、図１５の半導体装置２の配線基板１では、１層の金属プレーン層ＰＬが形成されているが、金属プレーン層ＰＬの層数は、微細配線の積層数に応じて任意の層数で形成することができる。
図１６の半導体装置２ａの配線基板１ａでは、２層の金属プレーン層ＰＬが形成された例が示されている。第１配線層６１の上に第１層間絶縁層７１を介して第１金属プレーン層ＰＬ１が形成されている。第１金属プレーン層ＰＬ１の上に第２層間絶縁層７２を介して第２配線層６２が形成されている。
さらに、第２配線層６２の上に第３層間絶縁層７３を介して第２金属プレーン層ＰＬ２が形成されている。第２金属プレーン層ＰＬ２の上に第４層間絶縁層７４を介して第３配線層６３が形成されている。
第３配線層６３の上には第５層間絶縁層７５を介して接続パッドＣＰが形成されている。接続パッドＣＰに半導体素子５０の接続端子５２がフリップチップ接続されている。さらに、半導体素子５０と配線基板１ａとの間にアンダーフィル樹脂５４が充填されている。
このように、第１配線層６１と第２配線層６２との間に第１金属プレーン層ＰＬ１が形成されている。また、第２配線層６２と第３配線層６３との間に第２金属プレーン層ＰＬ２が形成されている。
第１配線層６１、第１金属プレーン層ＰＬ１及び第２配線層６２を接続する第１ビアホールＶＨＡ及び第２ビアホールＶＨＢの接続形態は、前述した図１３の部分拡大断面図と同一である。
また、第２配線層６２、第２金属プレーン層ＰＬ２及び第３配線層６３を接続する第３ビアホールＶＨＣ及び第４ビアホールＶＨＤの接続形態についても、前述した図１３の部分拡大図と同一である。
図１６では、図１３の第３層間絶縁層３３の開口部３３ａに対応する第１層間絶縁層７１及び第３層間絶縁層７３の各開口部は省略されて描かれている。
図１６の半導体装置２ａの配線基板１ａでは、図１３の配線基板１と同様に、第１配線層６１、第２配線層６２及び第３配線層６３が微細配線部Ａと非微細配線部Ｂ（不図示）とをそれぞれ有している。そして、各微細配線部Ａに対応する領域のみに第１、第２金属プレーン層ＰＬ１，ＰＬ２が配置されている。
また同様に、第１、第２金属プレーン層ＰＬ１，ＰＬ２を形成する際に、スタックドビア構造用のビア受けパッドを省略している。
このため、複数の金属プレーン層を挿入する場合であっても、スタックドビア構造の積層数が増加しないため、接続の信頼性を確保することができる。また、前述したように、金属プレーン層の形成工程では、微細配線を形成する必要がなくなるため、金属プレーン層は簡易な方法で歩留りよく形成される。
このように、金属プレーン層の形成は歩留り低下の要因にはならないため、複数の金属プレーン層を追加で形成しても、歩留りの低下が回避される。
１，１ａ…配線基板、２，２ａ…半導体装置、５…第１の多層配線層、６…第２の多層配線層、１０…コア基板、１２…貫通導体、１４，１６…めっきレジスト層、１４ａ，１６ａ，３３ａ，３６ａ…開口部、１８…レジスト層、２１，６１…第１配線層、２２，６２…第２配線層，２２ａ，２４ａ…シード層、２２ｂ，２４ｂ…金属めっき層、２３，６３…第３配線層、２３ａ，４０ａ…金属層、２４…第４配線層、２４ｘ…チタン層、２４ｙ…銅層、２５…第５配線層、３１，７１…第１層間絶縁層，３２，７２…第２層間絶縁層、３３，７３…第３層間絶縁層、３４，７４…第４層間絶縁層、３５，７５…第５層間絶縁層、３６…ソルダレジスト層、４０…下地層、４２…金属めっき層、５０…半導体素子、５２…接続端子、５４…アンダーフィル樹脂、Ａ…微細配線部、Ｂ…非微細配線部、ＣＰ…接続パッド、ＰＬ，ＰＬ１，ＰＬ２…金属プレーン層、ＴＨ…スルーホール、Ｔ…外部接続端子、ＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４，ＶＣ５…ビア導体、ＶＨ１，ＶＨ２，ＶＨ３，ＶＨ４，ＶＨ５，ＶＨＡ，ＶＨＢ，ＶＨＣ，ＶＨＤ…ビアホール、ＶＰ…ビア受けパッド。

Claims (11)

  1. 配線間隔が狭い配線部と、前記配線部よりも配線間隔が広い配線部とを備えた第１配線層と、
    前記第１配線層の上に形成された第１絶縁層と、
    前記配線間隔が狭い配線部上の第１絶縁層の上に形成された金属プレーン層と、
    前記第１絶縁層及び前記金属プレーン層の上に形成された第２絶縁層と、
    前記第２絶縁層の上面から前記第１配線層に到達する第１ビアホールと、
    前記第１ビアホールに形成された第１ビア導体と、
    前記第２絶縁層に形成され、前記金属プレーン層に到達する第２ビアホールと、
    前記第２ビアホールに形成された第２ビア導体と、
    前記第２絶縁層の上に形成され、前記第１ビア導体を介して前記第１配線層に接続される第２配線層と、
    前記第２絶縁層の上に形成され、前記第２ビア導体を介して前記金属プレーン層に接続された第３配線層と、
    前記第２配線層の上に形成された第３絶縁層と、
    前記第３絶縁層に形成され、前記第２配線層に到達する第３ビアホールと、
    前記第３ビアホールに形成された第３ビア導体と、
    前記第３絶縁層の上に形成され、前記第３ビア導体を介して前記第２配線層に接続された第４配線層とを有し、
    前記第２配線層はビア受けパッドであり、前記第２配線層の上下に配置された前記第１ビア導体と前記第３ビア導体とによってスタックドビア構造が構築されていることを特徴とする配線基板。
  2. 前記第１ビアホールが配置された領域において、前記第１絶縁層に開口部が形成されており、前記第１ビアホールは、前記第１絶縁層の開口部の内側に配置されていることを特徴とする請求項１に記載の配線基板。
  3. 前記配線基板は、
    第１の多層配線層と、
    前記第１の多層配線層の上に形成され、前記第１の多層配線層よりも配線ピッチが狭い第２の多層配線層とを備え、
    前記第２の多層配線層が、前記第１配線層、前記金属プレーン層、前記第２配線層及び前記第３配線層を含むことを特徴とする請求項１又は２に記載の配線基板。
  4. 前記第２ビアホールの深さは、前記第１ビアホールの深さより浅いことを特徴とする請求項１乃至３のいずれか一項に記載の配線基板。
  5. 前記配線基板に複数の半導体素子搭載部が設けられており、前記第１配線層又は前記第２配線層が複数の半導体素子間を接続する配線を有することを特徴とする請求項１に記載の配線基板。
  6. 配線間隔が狭い配線部と、前記配線部よりも配線間隔が広い配線部とを備えた第１配線層を含む配線部材を用意する工程と、
    前記第１配線層の接続部上に開口部が配置された第１絶縁層を形成する工程と、
    前記配線間隔が狭い配線部上の第1絶縁層の上に金属プレーン層を形成する工程と、
    前記第１絶縁層及び前記金属プレーン層の上に、前記第１絶縁層の開口部に第１ビアホールが配置され、前記金属プレーン層の上に第２ビアホールが配置された第２絶縁層を形成する工程と、
    前記第２絶縁層の上に、前記第１ビアホール内の第１ビア導体を介して前記第１配線層に接続される第２配線層と、前記第２ビアホール内の第２ビア導体を介して前記金属プレーン層に接続される第３配線層とを形成する工程と
    を有することを特徴とする配線基板の製造方法。
  7. 前記第２絶縁層を形成する工程において、
    前記第１ビアホールは、前記第１絶縁層の開口部の内側に配置されることを特徴とする請求項６に記載の配線基板の製造方法。
  8. 前記第２配線層と前記第３配線層とを形成する工程の後に、
    前記第２配線層及び第３配線層の上に第３絶縁層を形成する工程と、
    前記第２配線層に到達する第３ビアホールを前記第３絶縁層に形成する工程と、
    前記第３絶縁層の上に、前記第３ビアホール内の第３ビア導体を介して前記第２配線層に接続される第４配線層を形成する工程と
    を有し、
    前記第２配線層はビア受けパッドであり、前記第２配線層の上下に配置された前記第１ビア導体と前記第３ビア導体とによってスタックドビア構造が構築されることを特徴とする請求項６又は７に記載の配線基板の製造方法。
  9. 前記配線部材を用意する工程において、前記配線部材は前記第１配線層の下に第１の多層配線層を備えており、
    前記第１配線層、前記金属プレーン層、前記第２配線層及び前記第３配線層を含んで第２の多層配線層が構築され、
    前記第２の多層配線層は、前記第１の多層配線層よりも配線ピッチが狭いことを特徴とする請求項６又は７に記載の配線基板の製造方法。
  10. 前記第１配線層を形成する工程、及び前記第２配線層と前記第３配線層とを形成する工程において、シード層を異方性ドライエッチングによって除去するセミアディティブ法が使用され、
    前記金属プレーン層を形成する工程は、
    前記第１絶縁層の上に金属層を形成する工程と、
    前記金属層をパターニングして下地層を形成する工程と、
    無電解めっきにより前記下地層の上に金属めっき層を形成する工程とを含むことを特徴とする請求項６乃至９のいずれか一項に記載の配線基板の製造方法。
  11. 前記配線基板に複数の半導体素子搭載部が設けられ、前記第１配線層又は前記第２配線層が複数の半導体素子間を接続する配線を有することを特徴とする請求項６に記載の配線基板の製造方法。
JP2014122705A 2014-06-13 2014-06-13 配線基板及びその製造方法 Active JP6332680B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014122705A JP6332680B2 (ja) 2014-06-13 2014-06-13 配線基板及びその製造方法
US14/734,395 US9412687B2 (en) 2014-06-13 2015-06-09 Wiring substrate and method of manufacturing the same
US15/170,313 US9646926B2 (en) 2014-06-13 2016-06-01 Wiring substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014122705A JP6332680B2 (ja) 2014-06-13 2014-06-13 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2016004833A JP2016004833A (ja) 2016-01-12
JP2016004833A5 JP2016004833A5 (ja) 2017-02-09
JP6332680B2 true JP6332680B2 (ja) 2018-05-30

Family

ID=54836784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014122705A Active JP6332680B2 (ja) 2014-06-13 2014-06-13 配線基板及びその製造方法

Country Status (2)

Country Link
US (2) US9412687B2 (ja)
JP (1) JP6332680B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6341714B2 (ja) 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
JP6527420B2 (ja) * 2015-07-31 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置
EP3430646B1 (en) * 2016-03-16 2021-11-10 INTEL Corporation Stairstep interposers with integrated shielding for electronics packages
JP2019062092A (ja) * 2017-09-27 2019-04-18 イビデン株式会社 プリント配線板
CN110504275B (zh) * 2018-05-17 2021-11-12 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
US10888001B2 (en) 2018-06-08 2021-01-05 Unimicron Technology Corp. Circuit carrier board structure and manufacturing method thereof
US11032917B2 (en) 2018-06-08 2021-06-08 Unimicron Technology Corp. Circuit carrier board and manufacturing method thereof
TWI734945B (zh) * 2018-12-12 2021-08-01 欣興電子股份有限公司 複合基板結構及其製作方法
JP7142774B2 (ja) * 2019-05-20 2022-09-27 三井金属鉱業株式会社 キャリア付金属箔並びにその使用方法及び製造方法
KR20220001568A (ko) * 2020-06-30 2022-01-06 삼성전기주식회사 인쇄회로기판
US20220051989A1 (en) * 2020-08-12 2022-02-17 Advanced Micro Devices, Inc. Mixed density interconnect architectures using hybrid fan-out
WO2022264378A1 (ja) * 2021-06-17 2022-12-22 昭和電工マテリアルズ株式会社 配線基板の製造方法及び積層板
US20230073823A1 (en) * 2021-09-09 2023-03-09 Qualcomm Incorporated Package comprising a substrate with high-density interconnects

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2998237B2 (ja) * 1991-03-07 2000-01-11 ソニー株式会社 ブラインド孔の加工方法
US5510758A (en) * 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
US5635761A (en) * 1994-12-14 1997-06-03 International Business Machines, Inc. Internal resistor termination in multi-chip module environments
JP3199592B2 (ja) * 1995-01-27 2001-08-20 株式会社日立製作所 多層印刷回路基板
JP2001203470A (ja) * 2000-01-21 2001-07-27 Toshiba Corp 配線基板、半導体パッケージ、および半導体装置
JP3582460B2 (ja) * 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
JP2003023252A (ja) 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP5191074B2 (ja) 2001-07-10 2013-04-24 イビデン株式会社 多層プリント配線板
JP2002329976A (ja) * 2001-04-26 2002-11-15 Kyocera Corp 多層配線基板
JP4195883B2 (ja) * 2004-02-04 2008-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層モジュール
JP2007165642A (ja) * 2005-12-14 2007-06-28 Mitsubishi Electric Corp 部品実装用基板
US7820233B2 (en) * 2006-09-27 2010-10-26 Unimicron Technology Corp. Method for fabricating a flip chip substrate structure
JP4978269B2 (ja) * 2007-03-27 2012-07-18 日本電気株式会社 多層配線基板
JP5649490B2 (ja) * 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法
KR102134933B1 (ko) * 2012-08-31 2020-07-16 소니 주식회사 배선 기판 및 배선 기판의 제조 방법
JP6013960B2 (ja) * 2013-03-28 2016-10-25 京セラ株式会社 配線基板
JP2014229698A (ja) * 2013-05-21 2014-12-08 イビデン株式会社 配線板及び配線板の製造方法

Also Published As

Publication number Publication date
JP2016004833A (ja) 2016-01-12
US9412687B2 (en) 2016-08-09
US20150364405A1 (en) 2015-12-17
US9646926B2 (en) 2017-05-09
US20160276259A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
JP6332680B2 (ja) 配線基板及びその製造方法
JP6539992B2 (ja) 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
JP6358431B2 (ja) 電子部品装置及びその製造方法
TWI670803B (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
JP6418757B2 (ja) 配線基板及びその製造方法と半導体装置
JP2014154800A (ja) 配線基板及びその製造方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI543676B (zh) 印刷電路板及其製造方法
JP6566726B2 (ja) 配線基板、及び、配線基板の製造方法
US9392684B2 (en) Wiring substrate and method for manufacturing wiring substrate
JP6316609B2 (ja) 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
US9324580B2 (en) Process for fabricating a circuit substrate
JP5509508B2 (ja) 電子部品及び電子部品の製造方法
JP6660850B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP2015165533A5 (ja)
JP4841806B2 (ja) キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
JP6619294B2 (ja) 配線基板及びその製造方法と電子部品装置
KR20110112974A (ko) 패키지 기판 및 그의 제조방법
JP2009135147A (ja) 配線基板及び電子素子の接続構造及び電子装置
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
JP2016219730A (ja) 電子部品内蔵基板及びその製造方法と電子装置
KR102521788B1 (ko) 딥 캐비티 구조의 다층 인쇄회로기판 제조 방법
JP5363377B2 (ja) 配線基板及びその製造方法
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP5825111B2 (ja) シリコンインターポーザ及びそれを用いる半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180418

R150 Certificate of patent or registration of utility model

Ref document number: 6332680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150