JP6660850B2 - 電子部品内蔵基板及びその製造方法と電子部品装置 - Google Patents

電子部品内蔵基板及びその製造方法と電子部品装置 Download PDF

Info

Publication number
JP6660850B2
JP6660850B2 JP2016154426A JP2016154426A JP6660850B2 JP 6660850 B2 JP6660850 B2 JP 6660850B2 JP 2016154426 A JP2016154426 A JP 2016154426A JP 2016154426 A JP2016154426 A JP 2016154426A JP 6660850 B2 JP6660850 B2 JP 6660850B2
Authority
JP
Japan
Prior art keywords
electronic component
core substrate
cavity
pattern
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016154426A
Other languages
English (en)
Other versions
JP2018022824A (ja
JP2018022824A5 (ja
Inventor
淳史 佐藤
淳史 佐藤
深瀬　克哉
克哉 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016154426A priority Critical patent/JP6660850B2/ja
Priority to US15/658,532 priority patent/US10080293B2/en
Publication of JP2018022824A publication Critical patent/JP2018022824A/ja
Publication of JP2018022824A5 publication Critical patent/JP2018022824A5/ja
Application granted granted Critical
Publication of JP6660850B2 publication Critical patent/JP6660850B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子部品内蔵基板及びその製造方法と電子部品装置に関する。
従来、半導体チップやキャパシタなどの電子部品が内蔵された電子部品内蔵基板がある。そのような電子部品内蔵基板では、コア基板に形成されたキャビティに電子部品が配置され、電子部品に配線層が接続される。
特開２００２−４３７５５号公報 特開２００７−２５８５４１号公報 特開２０１４−２２０３６６号公報 ＷＯ２０１２／１５７４２６号公報
後述する予備的事項の欄で説明するように、電子部品内蔵基板の製造方法では、まず、コア基板を貫通するキャビティを形成し、コア基板の上面に仮固定テープを貼付する。次いで、キャビティ内の仮固定テープにキャパシタを接着した後に、コア基板の下面に樹脂フィルムを積層してキャパシタの下面を封止する第１絶縁層を形成する。
さらに、仮固定テープを剥離した後に、コア基板の上面に樹脂フィルムを積層してキャパシタの上面を封止する第２絶縁層を形成する。
このような製造方法では、仮固定テープを使用してキャパシタを搭載するため、キャパシタを樹脂で封止する工程が２回必要となり、製造工程が煩雑になり、コスト上昇を招く。
また、第１絶縁層を形成する際に、キャパシタの側方の空間に樹脂が流れていくため、キャパシタの下面を覆う樹脂の体積が少なくなり、キャパシタの下領域で第１絶縁層の凹みが発生しやすい。
また、キャパシタの厚みがコア基板の厚みより薄い場合は、キャパシタはキャビティの上部側にずれた位置に配置される。このため、キャパシタの上側の第１絶縁層と下側の第２絶縁層とが厚みが異なって形成される。
よって、キャパシタの上下面に配置されるビアホールの深さが異なるため、ビア接続の十分な信頼性が得られない課題がある。
コア基板のキャビティに電子部品を信頼性よく搭載できる新規な構造の電子部品内蔵基板及びその製造方法と電子部品装置を提供することを目的とする。
以下の開示の一観点によれば、コア基板と、前記コア基板を貫通するキャビティと、前記コア基板の一方の面に形成された配線層と、前記配線層と同一層から形成され、前記キャビティを跨ぐと共に、平面視で前記キャビティを複数の貫通孔に区画する部品搭載パターンと、前記部品搭載パターンに搭載され、前記キャビティ内に配置された電子部品と、前記コア基板の一方の面に形成され、前記複数の貫通孔を埋めて前記電子部品の一方の面を覆う第１絶縁層と、前記コア基板の他方の面に形成され、前記電子部品の他方の面を覆う第２絶縁層とを有し、前記電子部品は中央部が前記部品搭載パターンに固定されると共に、前記電子部品の両端側はそれぞれ前記複数の貫通孔と平面視で重なるように配置され、前記電子部品の側面と前記キャビティの内壁との間の空間は、平面視で前記貫通孔と重なり、前記キャビティ内は前記第１絶縁層と前記第２絶縁層とにより充填されている電子部品内蔵基板が提供される。
また、その開示の他の観点によれば、コア基板を用意する工程と、コア基板の一方に面に、配線層と、前記配線層と同一層からなる部品搭載パターンとを形成する工程と、前記コア基板を貫通するキャビティを形成して、前記キャビティを跨ぐように前記部品搭載パターンを配置すると共に、平面視で前記部品搭載パターンによって前記キャビティ内に複数の貫通孔を区画する工程と、前記部品搭載パターンに電子部品を搭載して、前記電子部品を前記キャビティ内に配置する工程と、前記コア基板の一方の面に、前記貫通孔を埋めて前記電子部品の一方の面を覆う第１絶縁層を形成すると共に、前記コア基板の他方の面に、前記電子部品の他方の面を覆う第２絶縁層を形成し、前記キャビティ内を前記第１絶縁層と前記第２絶縁層とで充填する工程とを有し、前記電子部品を搭載する工程において、前記電子部品の中央部を前記部品搭載パターンに固定すると共に、前記電子部品の両端側をそれぞれ前記複数の貫通孔と平面視で重なるように配置し、前記電子部品の側面と前記キャビティの内壁との間の空間は、平面視で前記貫通孔と重なる電子部品内蔵基板の製造方法が提供される。
以下の開示によれば、電子部品内蔵基板では、コア基板のキャビティ内に配置された部品搭載パターンに電子部品が搭載される。このため、電子部品を搭載する際に仮固定テープを使用する必要がないと共に、電子部品の上下面側に同時に第１絶縁層及び第２絶縁層を形成することができる。よって、製造工程が簡易になり、製造コストの低減を図ることができる。
また、電子部品の上下面側から同時に第１絶縁層及び第２絶縁層を形成できるため、電子部品の上領域及び下領域に十分な体積の絶縁層を残すことができる。これにより、電子部品を覆う領域で第２絶縁層が凹状に形成されることが防止され、十分な絶縁性を確保することができる。
よって、電子部品の上下側のビアホールの深さのばらつきが低減され、ビア接続の信頼性を向上させることができる。
一つの好適な態様では、電子部品は、接着剤によって部品搭載パターンに固定される。電子部品の厚みがコア基板の厚みよりも薄い場合は、接着剤の厚みを厚くすることにより、電子部品をキャビティの高さ方向の中央に配置することができる。
これにより、コア基板よりも薄い電子部品を搭載する場合であっても、電子部品の上下面側でビア接続の高い信頼性が同等に得ることができる。
図１（ａ）及び（ｂ）は予備的事項の電子部品内蔵基板の製造方法を示す断面図（その１）である。 図２（ａ）及び（ｂ）は予備的事項の電子部品内蔵基板の製造方法を示す断面図（その２）である。 図３（ａ）及び（ｂ）は予備的事項の電子部品内蔵基板の製造方法を示す断面図（その３）である。 図４（ａ）及び（ｂ）は予備的事項の電子部品内蔵基板の製造方法を示す断面図（その４）である。 図５は予備的事項の電子部品内蔵基板の製造方法を示す断面図（その５）である。 図６（ａ）及び（ｂ）は予備的事項の電子部品内蔵基板の製造方法の問題点を示す断面図（その１）である。 図７は予備的事項の電子部品内蔵基板の製造方法の問題点を示す断面図（その２）である。 図８（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図及び部分平面図（その１）である。 図９（ａ）〜（ｃ）は実施形態の電子部品内蔵基板の製造方法を示す断面図及び部分平面図（その２）である。 図１０（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図及び部分平面図（その３）である。 図１１（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図及び部分平面図（その４）である。 図１２（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図（その５）である。 図１３は実施形態の電子部品内蔵基板の製造方法を示す断面図（その６）である。 図１４は実施形態の電子部品内蔵基板の製造方法を示す断面図（その７）である。 図１５は実施形態の電子部品内蔵基板の製造方法を示す断面図（その８）である。 図１６（ａ）〜（ｃ）は図１５の第２配線層の形成方法を示す断面図（その１）である。 図１７（ａ）及び（ｂ）は図１５の第２配線層の形成方法を示す断面図（その２）である。 図１８は実施形態の電子部品内蔵基板を示す断面図である。 図１９は図１８の電子部品内蔵基板のキャパシタの周りの構造を拡大した部分拡大図である。 図２０は実施形態の変形例の電子部品内蔵基板を示す断面図である。 図２１（ａ）〜（ｃ）は２つのキャパシタを搭載する場合の第１例を示す部分平面図及び断面図である。 図２２は２つのキャパシタを搭載する場合の第２例を示す部分平面図である。 図２３は２つのキャパシタを搭載する場合の第３例を示す部分平面図である。 図２４は４つのキャパシタを搭載する場合の第１例を示す部分平面図である。 図２５は４つのキャパシタを搭載する場合の第２例を示す部分平面図である。 図２６は４つのキャパシタを搭載する場合の第３例を示す部分平面図である。 図２７は４つのキャパシタを搭載する場合の第４例を示す部分平面図である。 図２８は実施形態の電子部品装置を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
本実施形態の説明の前に、基礎となる予備的事項について説明する。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない新規な技術内容を含む。
図１〜図７は予備的事項の電子部品内蔵基板の製造方法を説明するための図である。予備的事項の電子部品内蔵基板では、まず、図１（ａ）に示すような構造のコア基板１００を用意する。コア基板１００の両面には、第１配線層２００がそれぞれ形成されている。コア基板１００にはスルーホールＴＨが形成されており、両面側の第１配線層２００はスルーホールＴＨ内の貫通導体１２０を介して相互接続されている。
次いで、図１（ｂ）に示すように、コア基板１００に、厚み方向に貫通するキャビティＣを形成する。続いて、図２（ａ）に示すように、コア基板１００の上面に仮固定テープ１４０を貼付する。
さらに、図２（ｂ）に示すように、両端側に接続端子３２０を備えたキャパシタ３００を用意し、キャパシタ３００の上面をコア基板１００のキャビティＣ内の仮固定テープ１４０に接着する
次いで、図３（ａ）に示すように、コア基板１００の下面に、樹脂フィルムを積層して第１絶縁層４００を形成する。これにより、キャパシタ３００の側面及び下面が第１絶縁層４００で封止される。
続いて、図３（ｂ）に示すように、コア基板１００から仮固定テープ１４０を剥離して、コア基板１００及びキャパシタ３００の上面を露出させる。さらに、図４（ａ）に示すように、コア基板１００の上面に樹脂フィルムを積層して第２絶縁層４２０を形成する。これにより、キャパシタ３００の上面が第２絶縁層４２０で封止される。
続いて、図４（ｂ）に示すように、コア基板１００の下面側の第１絶縁層４００をレーザ加工することにより、キャパシタ３００の接続端子３２０の下面及び第１配線層２００に到達するビアホールＶＨを形成する。
また同時に、コア基板１００の上面側の第２絶縁層４２０をレーザ加工することにより、キャパシタ３００の接続端子３２０の上面及び第１配線層２００に到達するビアホールＶＨを形成する。
その後に、図５に示すように、第１絶縁層４００及び第２絶縁層４２０の上に第２配線層２２０をそれぞれ形成する。第１絶縁層４００上の第２配線層２２０は、ビアホールＶＨを介してキャパシタ３００の接続端子３２０の下面及び第１配線層２００に接続される。
また同様に、第２絶縁層４２０上の第２配線層２２０は、ビアホールＶＨを介してキャパシタ３００の接続端子３２０の上面及び第１配線層２００に接続される。
図６及び図７は、前述した電子部品内蔵基板の製造方法の問題点を説明するための図である。
図６（ａ）及び（ｂ）には、前述した図３（ａ）の工程の問題点が示されている。図６（ａ）に示すように、前述した図３（ａ）の工程では、コア基板１００のキャビティＣの上端側に配置された仮固定テープ１４０にキャパシタ３００が接着されている。
そして、コア基板１００の下面側に、未硬化の樹脂フィルム４００ａを熱プレスによって積層する。
このとき、図６（ｂ）に示すように、コア基板１００のキャビティＣの内壁とキャパシタ３００の側面との間の空間Ｓを樹脂で充填しながらキャパシタ３００の下面が樹脂で封止される。
よって、キャパシタ３００の下領域に配置される樹脂フィルム４００ａから樹脂が空間Ｓに流れていくため、キャパシタ３００の下面を覆う樹脂の体積が少なくなり、キャパシタ３００の下領域で第１絶縁層４００の凹みが発生しやすい。
また、図６（ｂ）のように、キャパシタ３００の厚みが第１配線層２００を含むコア基板１００の厚みより薄い場合は、キャパシタ３００がコア基板１００の下面から内部に沈み込んで搭載される。このため、キャパシタ３００の下領域で第１絶縁層４００の凹み量がさらに大きくなり、平坦性が問題になる。
このように、予備的事項の電子部品内蔵基板の製造方法では、キャパシタ３００の下領域で第１絶縁層４００の凹みが発生しやすい。よって、キャパシタ３００の接続端子３２０に接続されるビアホールＶＨの深さがばらついて不安定になるため、キャパシタ３００と第２配線層２２０とのビア接続の信頼性が十分に得られない。
さらには、キャパシタ３００の下領域で第１絶縁層４００の厚みがかなり薄くなる懸念があるため、キャパシタ３００とその下側の第２配線層２２０との間の絶縁性が問題になるおそれがある。
また、仮固定テープ１４０を使用してキャパシタ３００を搭載することから、キャパシタ３００を樹脂で封止する工程が２回必要となるため、製造工程が煩雑になり、コスト上昇を招く。
図７には、前述した図５のキャパシタ３００周りの構造の問題点が示されている。前述した図２（ｂ）の工程では、コア基板１００のキャビティＣの上端側に配置された仮固定テープ１４０にキャパシタ３００が搭載される。
図７に示すように、キャパシタ３００の厚みＴ１が第１配線層２００を含むコア基板１００の厚みＴ２より薄い場合は、キャパシタ３００はキャビティＣの厚み方向の中央から上端側にずれた位置に配置される。
キャパシタ３００の接続端子３２０の上面は、コア基板１００の上面側の第１配線層２００の上面と面一になる高さ位置に配置される。一方、キャパシタ３００の接続端子３２０の下面は、コア基板１００の下面側の第１配線層２００の下面から内部に沈み込む位置に配置される。
図７では、キャパシタ３００の下領域に第１絶縁層４００を凹みが発生することなく平坦に形成した例が示されている。
この場合、キャパシタ３００がキャビティＣ内の上端側にずれて配置される分だけ、キャパシタ３００の下領域の第１絶縁層４００の厚みは、キャパシタ３００の上領域の第２絶縁層４２０の厚みよりも厚くなる。
このため、キャパシタ３００の接続端子３２０の下面に接続されるビアホールＶＨ内のビア導体ＶＣ１の深さＤ１は、キャパシタ３００の接続端子３２０の上面に接続されるビアホールＶＨ内のビア導体ＶＣ２の深さＤ２よりも深くなる。
このような構造になると、キャパシタ３００の接続端子３２０の下面のビア接続と、キャパシタ３００の接続端子３２０の上面のビア接続との間で、電気接続の信頼性が異なってしまう。
図７に示すように、キャパシタ３００の接続端子３２０の下面に接続されるビア導体ＶＣ１の深さＤ１がより深くなるため、ビア導体ＶＣ１とキャパシタ３００の接続端子３２０との接続面積が小さくなる。ビアホールＶＨはレーザでテーパー状に形成されるため、深さが深くなるにつれてビアホールＶＨの底面の面積が小さくなるためである。
このため、熱応力などが発生してビア導体ＶＣ１の底部に応力が集中すると、ビア導体ＶＣ１の底部からクラックが発生しやすく、信頼性の低下の要因になる。
以下に説明する実施形態の電子部品内蔵基板では、前述した不具合を解消することができる。
（実施形態）
図８〜図１７は実施形態の電子部品内蔵基板の製造方法を説明するための図、図１８及び図１９は実施形態の電子部品内蔵基板を示す図である。以下、電子部品内蔵基板の製造方法を説明しながら、電子部品内蔵基板及び電子部品装置の構造を説明する。
実施形態の電子部品内蔵基板の製造方法では、まず、図８に示すような構造のコア基板１０を用意する。コア基板１０は、絶縁材料から形成され、ガラスクロス入りのエポキシ樹脂などからなる。
コア基板１０両面側には第１配線層２０がそれぞれ形成されている。コア基板１０には厚み方向に貫通するスルーホールＴＨが形成されている。両面側の第１配線層２０はスルーホールＴＨ内に形成された貫通導体１２によって相互接続されている。コア基板１０の厚みは、例えば、６０μｍ〜５００μｍである。
あるいは、コア基板１０のスルーホールＴＨの内壁にスルーホールめっき層が形成され、スルーホールＴＨの残りの孔の樹脂が充填されていてもよい。この場合は、両面側の第１配線層２０はスルーホールめっき層によって相互接続される。
スルーホールＴＨはドリル又はレーザによって形成される。第１配線層２０及び貫通導体１２は、銅などからからなり、フォトリソグラフィ、めっき技術及びウェットエッチングなどを使用して形成される。
本実施形態では、コア基板１０の一方の面を上面とし、他方の面を下面として説明する。
コア基板１０には、キャビティが配置されるキャビティ形成領域Ａが画定されている。
図８（ｂ）の部分平面図に示すように、コア基板１０のキャビティ形成領域Ａの中央部に帯状の部品搭載パターン５が配置され、部品搭載パターン５の両側に２つの開口部２０ａが並んで配置されている。部品搭載パターン５はキャビティ形成領域Ａを跨ぐように配置される。部品搭載パターン５はその両端がリング状の支持層２１に繋がって支持されている。
第１配線層２０、部品搭載パターン５及び支持層２１は、銅又はアルミニウムなどからなる金属層がフォトリソグラフィ及びエッチングによりパターン化されて同時に形成される。このように、部品搭載パターン５及び支持層２１は、第１配線層２０と同一層から形成される。
第１配線層２０は、電気回路を構築する電気配線である。部品搭載パターン５は、第１配線層２０と電気的に絶縁されており、フローティング導体として形成される。あるいは、部品搭載パターン５は第１配線層２０と電気的に接続されていてもよい。
また、コア基板１０のキャビティ形成領域Ａの下面には第１配線層２０が形成されておらず、キャビティ形成領域Ａの全体が開口部２０ｂとなっている。
次いで、図９に示すように、コア基板１０のキャビティ形成領域Ａを図９（ａ）では下面からレーザ加工することにより、コア基板１０を貫通するキャビティＣを形成する。
このとき、図９（ｃ）に示すように、キャビティＣの側壁になる部分に沿って順次レーザ加工を行って、不要な部分のコア基板１０をくり抜く。あるいは、所定の面領域を一括でレーザ照射して加工できるレーザ装置を使用して、コア基板１０のキャビティ形成領域Ａを一括して除去してもよい。
コア基板１０をレーザ加工してキャビティＣを形成する際に、部品搭載パターン５はレーザでダメージを受けることなく残される。
図９（ｂ）の部分平面図に示すように、キャビティＣは平面視で四角形状に形成され、キャビティＣの中央部に帯状の部品搭載パターン５が配置される。部品搭載パターン５はキャビティＣを跨ぐように配置され、部品搭載パターン５の幅はキャビティＣの横幅よりも小さく設定される。
このように、部品搭載パターン５は、キャビティＣの開口幅よりも狭い帯状で形成される。
これにより、図９（ｂ）に示すように、平面視すると、部品搭載パターン５によってキャビティＣ内に２つの第１貫通孔Ｃ１及び第２貫通孔Ｃ２が区画される。
図９（ｂ）の例では、１つのキャパシタを搭載するため、部品搭載パターン５によってキャビティＣ内に２つの第１、第２貫通孔Ｃ１，Ｃ２が区画される。
後述するように、複数のキャパシタを搭載する場合は、十字状の部品搭載パターン５を基本として、４つ以上の貫通孔が区画される。搭載するキャパシタの数に合わせて、部品搭載パターン５によってキャビティＣ内に複数の貫通孔が区画される。
続いて、図１０（ａ）に示すように、キャビティＣ内に配置された部品搭載パターン５の内面に接着剤１４を形成する。図１０（ｂ）の部分平面図に示すように、接着剤１４は部品搭載パターン５の２箇所に分けて形成してもよい。
さらに、図１１（ａ）に示すように、キャパシタ３０を用意する。図１１（ａ）に例示するキャパシタ３０は、誘電体層３４と内部電極３６が多層積層された構造の積層セラミックチップキャパシタである。
キャパシタ３０は、水平方向の両端側に接続端子３２をそれぞれ備えており、積層された内部電極３６の一端に接続端子３２が接続されている。
キャパシタ３０の両端側の接続端子３２は、キャパシタ本体の上面端部から下面端部まで被覆するように形成され、接続端子３２上面及び下面に配線層を接続することができる。キャパシタ３０が電子部品の一例である。
そして、キャパシタ３０の上面をキャビティＣ内に配置された部品搭載パターン５に接着剤１４によって接着して固定する。
キャパシタ３０は中央部が部品搭載パターン５に固定される。また、キャパシタ３０の誘電体層３４の部分が部品搭載パターン５に固定される。
また、図１１（ｂ）の部分平面図に示すように、キャパシタ３０の両端側の接続端子３２が平面視でキャビティＣ内に区画された第１貫通孔Ｃ１及び第２貫通孔Ｃ２に重なるように配置される。
このように、キャパシタ３０の両側の接続端子３２が部品搭載パターン５及び第１配線層２０と接触しないように、キャパシタ３０が部品搭載パターン５に搭載される。キャパシタ３０は、部品搭載パターン５と電気的に絶縁された状態で搭載される。
本実施形態では、キャビティＣ内に第１配線層２０と同時に形成した部品搭載パターン５を配置し、部品搭載パターン５にキャパシタ３０を搭載している。このため、予備的事項の製造方法と違って、キャパシタ３０を搭載する際に仮固定テープを使用する必要がないので、製造工程が簡易になり、製造コストの低減を図ることができる。
次いで、図１２（ａ）に示すように、未硬化の第１樹脂フィルム４０ａ及び第２樹脂フィルム４２ａを用意する。第１、第２樹脂フィルム４０ａ，４２ａとしては、エポキシ樹脂又はポリイミド樹脂などの絶縁樹脂が使用される。第１、第２樹脂フィルム４０ａ，４２ａの厚みは、例えば、４０μｍ〜５０μｍである。
そして、図１１（ａ）の構造体の上面に第１樹脂フィルム４０ａを熱プレスによって積層する。また同時に、図１１（ａ）の構造体の下面に第２樹脂フィルム４２ａを熱プレスによって積層する。
さらに、図１２（ｂ）に示すように、加熱処理によってコア基板１０の上面側の第１樹脂フィルム４０ａを硬化させて第１絶縁層４０を得る。また同時に、加熱処理によってコア基板１０の下面側の第２樹脂フィルム４２ａを硬化させて第２絶縁層４２を得る。
これにより、コア基板１０の上面に、第１、第２貫通孔Ｃ１，Ｃ２を埋めてキャパシタ３０の上面を覆う第１絶縁層４０が形成される。また、コア基板１０の下面に、キャパシタ３０の下面を覆う第２絶縁層４２が形成される。
このように、本実施形態では、仮固定テープを使用することなく、キャビティＣ内に配置された部品搭載パターン５にキャパシタ３０を搭載する。このため、キャパシタ３０の両面側から同時に第１樹脂フィルム４０ａ及び第２樹脂フィルム４２ａを積層することができる。
従って、コア基板１０のキャビティＣの内壁とキャパシタ３０の側面との間の空間Ｓは、上側の第１樹脂フィルム４０ａ及び下側の第２樹脂フィルム４２ａから流動してくる樹脂によって充填される。
よって、キャパシタ３０の上領域及び下領域に十分な体積の樹脂が残されるため、キャパシタ３０の上領域及び下領域で第１絶縁層４０及び第２絶縁層４２が凹状に形成されることが防止される。これにより、第１絶縁層４０及び第２絶縁層４２の各外面が全体にわたって平坦になって形成される。
その結果、キャパシタ３０の接続端子３２の両面側に第１絶縁層４０と第２絶縁層４２とが所望の厚みで安定して形成される。このため、後述するように、キャパシタ３０の両面側にビアホールを形成する際に、ビアホールの深さのばらつきが低減され、ビア接続の信頼性を向上させることができる。
図１２（ａ）及び（ｂ）では、キャパシタ３０の厚みが、第１配線層２０含むコア基板１０の厚みに概ね対応している。このため、コア基板１０の両面側に形成される第１絶縁層４０と第２絶縁層４２とは概ね同じ厚みで形成される。
図１３には、キャパシタ３０の厚みが第１配線層２０含むコア基板１０の厚みより薄く設定された態様が示されている。この場合は、粘度の高い接着剤１４を使用し、キャパシタ３０がコア基板１０のキャビティＣ内の高さ方向の中央に配置されるように接着剤１４の厚みが厚くなるように調整する。
これにより、キャパシタ３０の厚みがコア基板１０の厚みよりも薄い場合であっても、キャパシタ３０の両面側に形成される第１絶縁層４０と第２絶縁層４２とを同じ厚みで形成することができる。
よって、後述するように、キャパシタ３０の両面側に配置されるビアホールの深さを同じに設定できるため、キャパシタ３０の両面側でのビア接続の信頼性を同等にすることができる。
このように、部品搭載パターン５にキャパシタ３０を搭載する際に、接着剤１４の厚みを調整することにより、キャパシタ３０の高さ位置を調整することができる。
これにより、コア基板１０の一方の面からキャパシタ３０の一方の面までの高さ（段差）と、コア基板１０の他方の面からキャパシタ３０の他方の面までの高さ（段差）とが等しくなる。
次いで、図１４に示すように、コア基板１０の上面側の第１絶縁層４０をレーザ加工することにより、キャパシタ３０の接続端子３２の上面及び第１配線層２０に到達する第１ビアホールＶＨ１を形成する。また同時に、コア基板１０の下面側の第２絶縁層４２をレーザ加工することにより、キャパシタ３０の接続端子３２の下面及び第１配線層２０に到達する第２ビアホールＶＨ２を形成する。
続いて、図１５に示すように、第１絶縁層４０の上に第２配線層２２を形成する。第２配線層２２は、第１ビアホールＶＨ１を介してキャパシタ３０の接続端子３２の上面及び第１配線層２０に接続される。
また同様に、第２絶縁層４２の上に第３配線層２４を形成する。第３配線層２４は、第２ビアホールＶＨ２を介してキャパシタ３０の接続端子３２の下面及び第１配線層２０に接続される。
第２配線層２２及び第３配線層２４は、セミアディティブ法によって形成される。図１６（ａ）は、前述した図１４のキャパシタ３０の左側の接続端子３２上の第１ビアホールＶＨ１の周りを拡大した部分拡大図である。
詳しく説明すると、まず、図１６（ａ）に示すように、第１ビアホールＶＨ内を過マンガン酸法などでデスミア処理することにより、第１ビアホールＶＨ１内の樹脂スミアを除去してクリーニングする。
次いで、図１６（ｂ）に示すように、無電解めっき又はスパッタ法により、第１ビアホールＶＨ１の内壁及び第１絶縁層４０の上にシード層２２ａを形成する。
さらに、図１６（ｃ）に示すように、第２配線層２２が配置される領域に開口部４３ａが設けられためっきレジスト層４３を形成する。
次いで、図１７（ａ）に示すように、シード層２２ａをめっき給電経路に利用する電解めっきにより、第１ビアホールＶＨ１及びめっきレジスト層４３の開口部４３ａを埋め込むように金属めっき層２２ｂを形成する。シード層２２ａ及び金属めっき層２２ｂは銅などから形成される。
さらに、図１７（ｂ）に示すように、めっきレジスト層４３を除去した後に、金属めっき層２２ｂをマスクにしてシード層２２ａをエッチングする。
以上により、シード層２２ａ及び金属めっき層２２ｂから第２配線層２２が形成される。
あるいは、第２配線層２２及び第３配線層２４は、MSAP(Modified Semi Additive Process)工法、又はサブトラクティブ法によって形成してもよい。
その後に、図１８に示すように、図１５の第１絶縁層４０の上に、第２配線層２２の接続部上に開口部４４ａが設けられたソルダレジスト層４４を形成する。また同様に、図１５の第２絶縁層４２の上に、第３配線層２４の接続部上に開口部４６ａが設けられたソルダレジスト層４６を形成する。
以上により、図１８に示すように、実施形態の電子部品内蔵基板１が製造される。
図１９は、図１８の電子部品内蔵基板１のキャパシタ３０の周りの構造を拡大した部分拡大図である。
図１８に示すように、実施形態の電子部品内蔵基板１は、厚み方向の中央部に前述した図８で説明した構造のコア基板１０を備えている。コア基板１０の両面に第１配線層２０がそれぞれ形成されている。両面側の第１配線層２０は、コア基板１０のスルーホールＴＨ内に形成された貫通導体１２によって相互接続されている。
コア基板１０には厚み方向に貫通するキャビティＣが形成されている。前述した図１１（ｂ）の部分平面図を加えて参照すると、コア基板１０の上面には、キャビティＣを跨ぐように部品搭載パターン５が配置されている。
部品搭載パターン５はリング状の支持層２１に繋がって支持されている。部品搭載パターン５及び支持層２１は、第１配線層２０と同一層から形成される。図１１の例では、部品搭載パターン５及び支持層２１は、第１配線層２０と絶縁されているが、第１配線層２０に接続されていてもよい。
前述した図１１（ｂ）のキャビティＣを平面視すると、キャビティＣは四角形状で形成され、キャビティＣの中央部に部品搭載パターン５が帯状に配置されている。
また、キャビティＣを平面視すると、キャビティＣは部品搭載パターン５によって２つの第１貫通孔Ｃ１及び第２貫通孔Ｃ２に区画されている。キャビティＣを第１貫通孔Ｃ１と第２貫通孔Ｃ２とに分離するように部品搭載パターン５が帯状に配置されている。
キャビティＣ内に配置された部品搭載パターン５の内面に接着剤１４によって、前述した図１１（ａ）で説明したキャパシタ３０が固定されている。キャパシタ３０は両端側に接続端子３２を備えている。
キャパシタ３０の上面側の誘電体層３４の部分が部品搭載パターン５に接着剤１４によって固定されている。キャパシタ３０の両端側の接続端子３２が平面視でキャビティＣ内に区画された第１貫通孔Ｃ１及び第２貫通孔Ｃ２に重なるように配置されている。キャパシタ３０の接続端子３２と部品搭載パターン５とは離れて配置されて電気的に絶縁されている。
また、コア基板１０の上面側に第１絶縁層４０が形成されている。第１絶縁層４０によって第１貫通孔Ｃ１及び第２貫通孔Ｃ２が埋め込まれ、キャパシタ３０の上面及び第１配線層２０が第１絶縁層４０で覆われている。
また、コア基板１０の下面側に第２絶縁層４２が形成されており、キャパシタ３０の下面及び第１配線層２０が第２絶縁層４２で覆われている。
コア基板１０のキャビティＣの内壁とキャパシタ３０の側面との間の空間Ｓに第１絶縁層４０と第２絶縁層４２とが充填されている。このようにして、キャビティＣ内に第１絶縁層４０と第２絶縁層４２が充填されている。
前述した図１２（ａ）及び（ｂ）の工程で説明したように、空間Ｓの上部に第１絶縁層４０が充填され、空間Ｓの下部に第２絶縁層４２が充填され、空間Ｓ内で両者が一体化されている。
また、第１絶縁層４０には、キャパシタ３０の接続端子３２の上面及びコア基板１０の上側の第１配線層２０に到達する第１ビアホールＶＨ１が形成されている。第１絶縁層４０の上には、第２配線層２２が形成されている。第２配線層２２は、第１ビアホールＶＨ１内のビア導体を介してキャパシタ３０の接続端子３２の上面及び第１配線層２０に接続されている。
また、第２絶縁層４２には、キャパシタ３０の接続端子３２の下面及びコア基板１０の下側の第１配線層２０に到達する第２ビアホールＶＨ２が形成されている。第２絶縁層４２の上には、第３配線層２４が形成されている。第３配線層２４は、第２ビアホールＶＨ２内のビア導体を介してキャパシタ３０の接続端子３２の下面及び第１配線層２０に接続されている。
さらに、第１絶縁層４０の上に、第２配線層２２の接続部上に開口部４４ａが設けられたソルダレジスト層４４が形成されている。また同様に、第２絶縁層４２の上に、第３配線層２４の接続部上に開口部４６ａが設けられたソルダレジスト層４６が形成されている。
図１８の例では、コア基板１０の両面側に２層の配線層がそれぞれ積層されているが、コア基板１０の両面側に形成される配線層の積層数は任意に設定することができる。
前述した製造方法で説明したように、実施形態の電子部品内蔵基板１では、コア基板１０のキャビティＣ内に配置された部品搭載パターン５にキャパシタ３０を搭載している。
このため、キャパシタ３０を搭載する際に仮固定テープを使用する必要がないと共に、キャパシタ３０の上下面側に同時に第１絶縁層４０及び第２絶縁層４２を形成することできる。よって、製造工程が簡易になり、製造コストの低減を図ることができる。
さらに、前述した図１２（ａ）及び（ｂ）の工程で説明したように、キャパシタ３０の上下面側から同時に樹脂を流動させて第１絶縁層４０及び第２絶縁層４２を形成している。
これにより、コア基板１０のキャビティＣの内壁とキャパシタ３０の側面との間の空間Ｓに樹脂が流れ込むとしても、キャパシタ３０の上領域及び下領域に十分な体積の樹脂を残すことができる。このため、キャパシタ３０を覆う領域で第１絶縁層４０及び第２絶縁層４２が凹状に形成されることが防止される。
その結果、コア基板１０内又は複数のコア基板１０間で、第１ビアホールＶＨ１及び第２ビアホールＶＨ２の深さのばらつきが低減され、製造歩留りを向上させることができる。
また、図１９の部分拡大断面図に示すように、コア基板１０のキャビティＣ内に配置された部品搭載パターン５に接着剤１４を介してキャパシタ３０を搭載する構造を採用している。
このため、接着剤１４を厚みの調整が可能な台座として使用することにより、キャパシタ３０の上側の第１絶縁層４０の厚みと、キャパシタ３０の下側の第２絶縁層４２の厚みとが同じになるように調整することができる。
前述した図１３で説明したように、図１９のキャパシタ３０の厚みＴ１が第１配線層２０を含むコア基板１０の厚みＴ２よりも薄い場合、接着剤１４の厚みを厚くすることにより、キャパシタ３０をキャビティＣの高さ方向の中央に配置することができる。
このように、コア基板１０の全体の厚みよりも薄い電子部品を搭載する場合であっても、キャパシタ３０の上側の第１絶縁層４０の厚みと、キャパシタ３０の下側の第２絶縁層４２の厚みとを同じに設定することができる。
よって、図１９に示すように、キャパシタ３０の上側の第１ビアホールＶＨ内のビア導体ＶＣ１の深さＤ１と、キャパシタ３０の下側の第２ビアホールＶＨ２内のビア導体ＶＣ２の深さＤ２とを同じに設定することができる。
これにより、キャパシタ３０の片面側でビアホールの深さが深くなることに起因するビア導体のクラックの発生が防止され、ビア接続の信頼を向上させることができる。このように、キャパシタ３０の接続端子３２の上面と下面との間で、ビア接続の高い信頼性を同等に得ることができる。
本実施形態では、電子部品としてキャパシタ３０を例示するが、半導体チップやインダクタなどの各種の電子部品を搭載することができる。
半導体チップを使用する場合は、表面側に素子形成領域を備えた半導体チップの背面をコア基板１０のキャビティＣ内の部品搭載パターン５に接着剤１４で搭載する。そして、半導体チップの表面側の素子形成領域に配置された接続パッドにビアホールが配置されて配線層が接続される。
あるいは、ＴＳＶ（Through Silicon Via）技術を使用して半導体チップが積層された半導体デバイスを使用してもよい。この場合は、半導体デバイスの両面側に接続パッドが配置されており、両面側の接続パッドに配線層をそれぞれ接続することができる。
図２０には、実施形態の変形例の電子部品内蔵基板１ａが示されている。図２０の変形例の電子部品内蔵基板１ａのように、図１８の電子部品内蔵基板１のコア基板１０の代わりに、多層配線を内蔵したコア基板１１を使用してもよい。
図２０の例では、コア基板１１には、４層の配線層２６が絶縁層４９を介して積層されている。４層の配線層２６は絶縁層４９に形成されたビアホールＶＨ内のビア導体を介して相互接続されている。コア基板１１の最上の配線層２６を形成する際に、同時に部品搭載パターン５を形成すればよい。
コア基板１１のキャビティ形成領域の内部には多層配線は形成されておらず、コア基板１１のキャビティ形成領域をレーザ加工することにより、同様なキャビティＣを形成することができる。そして、同様に、キャビティＣ内の部品搭載パターン５にキャパシタ３０が搭載される。
このように、多層配線を内蔵したコア基板１１であっても、同様な構造を容易に構築することができる。
図２０において、コア基板１１の構造以外の要素は前述した図１８と同一であるため、同一符号を付してその説明を省略する。
次に、コア基板１０のキャビティＣ内の部品搭載パターン５に複数のキャパシタ３０を搭載する態様について説明する。
最初に、２つのキャパシタ３０を搭載する態様について説明する。図２１〜図２３は、２つのキャパシタを部品搭載パターンに搭載した様子を示す部分平面図である。
図２１（ａ）〜（ｃ）は、２つのキャパシタを搭載する場合の第１例を示す図である。図２１（ｂ）は図２１（ａ）の部品搭載パターン５のみを裏側からみた平面図である。図２１（ｃ）は図２１（ａ）のＩ−Ｉに沿った断面図である。
図２１（ａ）及び（ｂ）に示すように、２つのキャパシタを搭載する場合の第１例では、平面視でコア基板１０のキャビティＣ内に部品搭載パターン５を十字状に配置する。
図２１（ｂ）に示すように、十字状の部品搭載パターン５は横方向パターン５ａと縦方向パターン５ｂとが交差して構築される。横方向パターン５ａと縦方向パターン５ｂとの各両端が支持層２１に繋がって支持されている。
図２１（ａ）に示すように、横方向パターン５ａと縦方向パターン５ｂとがキャビティＣをそれぞれ跨ぐように配置される。平面視すると、十字状の部品搭載パターン５によってキャビティＣ内に４つの貫通孔Ｃｘが区画されている。
そして、縦方向パターン５ｂの両側の横方向パターン５ａに２つのキャパシタ３０が並んで搭載される。キャパシタ３０は両側の接続端子３２が縦方向を向いて搭載され、各接続端子３２が縦方向に配置された貫通孔Ｃｘに重なって配置される。
縦方向パターン５ｂを設けることにより、横方向パターン５ａに複数のキャパシタ３０を搭載しても、その重さによる横方向パターン５ａの変形を防止することができる。
また、図２１（ｃ）の断面図を加えて参照すると、十字状の部品搭載パターン５の縦方向パターン５ｂの両端部の上に、コア基板１０と同じ材料から形成された絶縁壁部７が配置されている。図２１（ａ）では、絶縁壁部７はコア基板１０の本体と繋がって一体的に形成されている。
このように、本実施形態では、横方向に隣り合う２つキャパシタ３０の接続端子３２の間に絶縁壁部７を配置している。これにより、キャパシタ３０を部品搭載パターン５に搭載する際に、キャパシタ３０が回転して傾いて搭載されるとしても、絶縁壁部７によって２つのキャパシタ３０の接続端子３２が接触することが防止される。
また、図２１の（ｃ）の断面図に示すように、絶縁壁部７の幅Ｗ１は部品搭載パターン５の縦方向パターン５ｂの幅Ｗ２よりも広く設定されている。このため、２つキャパシタ３０を部品搭載パターン５に搭載する際に、キャパシタ３０の接続端子３２が縦方向パターン５ｂに接触して２つのキャパシタ３０の間で電気ショートすることが防止される。
図２１（ｃ）では、絶縁壁部７の高さをコア基板１０の厚みと同じに設定しているが、絶縁壁部７の高さをコア基板１０の厚みよりも低く設定してもよい。
絶縁壁部７は、コア基板１０をレーザ加工してキャビティＣを形成する際に、部品搭載パターン５の縦方向パターン５ｂ上の両端部にコア基板１０が残されて配置される。
図２２には２つのキャパシタを搭載する場合の第２例が示されている。図２２に示すように、絶縁壁部７をコア基板１０と分離して形成し、十字状の部品搭載パターン５の縦方向パターン５ｂの中央部に絶縁壁部７を配置してもよい。
図２２の第２例においても、横方向に隣り合うキャパシタ３０の接続端子３２の間に絶縁壁部７が存在するため、キャパシタ３０の接続端子３２同士が接触することが防止される。
図２２のように、横方向に隣り合うように２つのキャパシタ３０を搭載すると、絶縁壁部７が存在しない場合は、２つのキャパシタ３０の間の領域は樹脂を充填しにくいため、凹状に形成されるおそれがある。
図２２では、２つのキャパシタ３０の間の縦方向パターン５ｂの中央部に絶縁壁部７を予め配置しているため、その領域に樹脂を充填する必要がない。このため、２つのキャパシタ３０を樹脂で封止する際に、信頼性よく樹脂を充填することができる。
また、図２３には２つのキャパシタを搭載する場合の第３例が示されている。図２３に示すように、絶縁壁部７をコア基板１０から分離して形成し、十字状の部品搭載パターン５の縦方向パターン５ｂ上に絶縁壁部７を分割して配置してもよい。第３例においても、同様に、隣り合う２つのキャパシタ３０の接続端子３２の間に絶縁壁部７が配置されるため、キャパシタ３０の接続端子３２同士が接触することが防止される。
このように、本実施形態では、支持板となる部品搭載パターン５の上に絶縁壁部７を形成するため、コア基板１０から分離した状態で、部品搭載パターン５上の任意の位置に絶縁壁部７を配置することができる。
これにより、２つのキャパシタ３０の間での電気ショートの発生を防止し、かつ、樹脂の充填が良好になるような最適な位置に絶縁壁部７を配置することができる。
また、絶縁壁部７の幅Ｗ１を部品搭載パターン５の縦方向パターン５ｂの幅Ｗ２よりも広く設定している。これにより、キャパシタ３０の間での電気ショートの発生を防止できるので、複数のキャパシタ３０の配置ピッチを狭くして、実装密度を向上させることも可能になる。
次に、４つのキャパシタ３０を搭載する態様について説明する。図２４〜図２７は、４つのキャパシタを部品搭載パターンに搭載した様子を示す部分平面図である。
図２４は４つのキャパシタを搭載する場合の第１例を示す図である。図２４に示すように、４つのキャパシタを搭載する場合の第１例では、前述した図２１（ａ）のキャビティＣ内に配置された十字状の部品搭載パターン５が縦方向に２つ並んで配置されている。
上側の十字状の部品搭載パターン５ｘと下側の十字状の部品搭載パターン５ｙとの間に横方向に延びる連結バー６が配置されている。連結バー６は、十字状の部品搭載パターン５ｘ，５ｙを支持する支持層２１（図２１（ｂ）参照）に繋がって支持されている。
上側の十字状の部品搭載パターン５ｘの縦方向パターン５ｂの下端が連結バー６に繋がって支持されている。また、下側の十字状の部品搭載パターン５ｙの縦方向パターン５ｂの上端が連結バー６に繋がって支持されている。
上側の十字状の部品搭載パターン５ｘの縦方向パターン５ｂ上の上部にコア基板１０に繋がる絶縁壁部７ａが形成されている。また、下側の十字状の部品搭載パターン５ｙの縦方向パターン５ｂ上の下部にコア基板１０に繋がる絶縁壁部７ｂが形成されている。
さらに、連結バー６上の両端部にコア基板１０に繋がる絶縁壁部７ｃが形成されている。また、連結バー６と縦方向パターン５ｂとの交差部分に十字状の絶縁壁部７ｄがコア基板１０と分離されて形成されている。
そして、上側の十字状の部品搭載パターン５ｘの横方向パターン５ａに２つのキャパシタ３０が並んで搭載されている。同様に、下側の十字状の部品搭載パターン５ｙの横方向パターン５ａに２つのキャパシタ３０が並んで搭載されている。
各キャパシタ３０は両側の接続端子３２が縦方向を向いて搭載され、各接続端子３２が縦方向に配置された貫通孔Ｃｘに重なって配置される。
このようにして、キャビティＣ内に配置された２つの十字状の部品搭載パターン５ｘ，５ｙに４つのキャパシタ３０が搭載されている。
図２４では、横方向で隣り合う２つのキャパシタ３０の間に絶縁壁部７ａ，７ｂ，７ｄが配置されているだけではなく、縦方向で隣り合う２つのキャパシタ３０の間にも絶縁壁部７ｃ，７ｄが配置されている。
このため、横方向及び縦方向に２列でキャパシタ３０を搭載する場合であっても、横方向及び縦方向において、キャパシタが傾いたり、位置ずれするとしても、キャパシタ３０の接続端子３２同士が接触することが防止される。
また、図２５には、４つのキャパシタを搭載する場合の第２例が示されている。図２５のように、上記した図２４において、連結バー６上の両端部に配置された絶縁壁部７ｃを省略してもよい。
また、図２６には、４つのキャパシタを搭載する場合の第３例が示されている。図２６に示すように、上側の十字状の部品搭載パターン５ｘの２つのキャパシタ３０の間の縦方向パターン５ｂ上の中央部に一つの絶縁壁部７ｅが配置されている。
また同様に、下側の十字状の部品搭載パターン５ｙの２つのキャパシタ３０の間の縦方向パターン５ｂ上の中央部に一つの絶縁壁部７ｆが配置されている。
絶縁壁部７ｅ，７ｆは、縦方向パターン５ｂの中央から２つのキャパシタ３０の接続端子３２の間の領域までそれぞれ延在している。また、絶縁壁部７ｅ，７ｆは、コア基板１０と分離されてそれぞれ配置されている。
さらに、縦方向で隣り合う右列の２つのキャパシタ３０の接続端子３２の間の連結バー６の上に絶縁壁部７ｇが配置されている。また同様に、縦方向で隣り合う左列の２つのキャパシタ３０の接続端子３２の間の連結バー６の上に絶縁壁部７ｈが配置されている。絶縁壁部７ｇ，７ｈは、コア基板１０と分離されて配置されている。
また、図２７には、４つのキャパシタを搭載する場合の第４例が示されている。図２７に示すように、横方向で隣り合う上列の２つのキャパシタ３０の上下の接続端子３２の間の縦方向パターン５ｂの上に２つの絶縁壁部７ｉが分割されて配置されている。
また同様に、横方向で隣り合う下列の２つのキャパシタ３０の上下の接続端子３２の間の縦方向パターン５ｂの上に２つの絶縁壁部７ｊが分割されて配置されている。絶縁壁部７ｉ，７ｊは、コア基板１０と分離されて配置されている。
また、上記した図２６と同様に、縦方向で隣り合う右列の２つのキャパシタ３０の接続端子３２の間の連結バー６上に絶縁壁部７ｋが配置されている。また、縦方向で隣り合う左列の２つのキャパシタ３０の接続端子３２の間の連結バー６上に絶縁壁部７が配置されている。
図２５〜図２７の第２〜第４例の構造は、図２５の第１例の構造と同様な効果を奏する。
図２４〜図２７のレイアウト以外に、複数本の横方向パターン５ａと複数本の縦方向パターン５ｂとを交差させて格子状の部品搭載パターン５を構築してもよい。
例えば、図２４のレイアウトの部品搭載パターン５ｘ，５ｙが横方向に２つ並んで配置される。
図２８には、前述した図１８の電子部品内蔵基板１を使用した電子部品装置２が示されている。図２８に示すように、実施形態の電子部品装置２では、前述した図１８の電子部品内蔵基板１の上面側の第２配線層２２の接続部に、半導体チップ５０のパッドがはんだなどのバンプ電極５２によってフリップチップ接続されている。
半導体チップ５０は、第２配線層２２及び第１配線層２０を介してキャパシタ３０に電気的に接続されている。
さらに、電子部品内蔵基板１と半導体チップ５０との間にアンダーフィル樹脂５４が充填されている。半導体チップ５０は、例えばＣＰＵなどのＬＳＩチップである。前述した電子部品内蔵基板１のキャパシタ３０が第１電子部品の一例であり、半導体チップ５０が第２電子部品の一例である。
さらに、電子部品内蔵基板１の下面側の第３配線層２４の接続部にはんだボールなどからなる外部接続端子Ｔが設けられる。
実施形態の電子部品装置２では、電子部品内蔵基板１に内蔵されたキャパシタ３０は、半導体チップ５０の電源ラインとグランドラインとの間に配置されるデカップリングキャパシタとして機能する。デカップリングキャパシタは、電源電圧を安定させ、かつ高周波ノイズを低減させる目的で使用される。
前述したように、電子部品内蔵基板１では、キャパシタ３０が搭載された部品搭載パターン５の両側に第１貫通孔Ｃ１及び第２貫通孔Ｃ２が区画されている。このため、キャパシタ３０の接続端子３２の上面及び下面に配線ラインを接続することができるため、デカップリングキャパシタの回路設計の自由度を向上させることができる。
１，１ａ…電子部品内蔵基板、２…電子部品装置、５，５ｘ，５ｙ…部品搭載パターン、５ａ…横方向パターン、５ｂ…縦方向パターン、６…連結バー、７，７ａ〜７…絶縁壁部、１０，１１…コア基板、１２…貫通導体、１４…接着剤、２０…第１配線層、２０ａ，２０ｂ，４３ａ，４４ａ，４６ａ…開口部、２２…第２配線層、２４…第３配線層、２６…配線層、３０…キャパシタ、３２…接続端子、４０…第１絶縁層、４０ａ…第１樹脂フィルム、４２…第２絶縁層、４２ａ…第２樹脂フィルム、４３…めっきレジスト層、４４，４６…ソルダレジスト層、４９…絶縁層、５０…半導体チップ、５２…バンプ電極、５４…アンダーフィル樹脂、Ａ…キャビティ形成領域、Ｃ…キャビティ、Ｃ１…第１貫通孔、Ｃ２…第２貫通孔、Ｃｘ…貫通孔、Ｔ…外部接続端子、ＴＨ…スルーホール、ＶＣ１，ＶＣ２…ビア導体、ＶＨ１…第１ビアホール、ＶＨ２…第２ビアホール。

Claims (11)

  1. コア基板と、
    前記コア基板を貫通するキャビティと、
    前記コア基板の一方の面に形成された配線層と、
    前記配線層と同一層から形成され、前記キャビティを跨ぐと共に、平面視で前記キャビティを複数の貫通孔に区画する部品搭載パターンと、
    前記部品搭載パターンに搭載され、前記キャビティ内に配置された電子部品と、
    前記コア基板の一方の面に形成され、前記複数の貫通孔を埋めて前記電子部品の一方の面を覆う第１絶縁層と、
    前記コア基板の他方の面に形成され、前記電子部品の他方の面を覆う第２絶縁層と
    を有し、
    前記電子部品は中央部が前記部品搭載パターンに固定されると共に、前記電子部品の両端側はそれぞれ前記複数の貫通孔と平面視で重なるように配置され、
    前記電子部品の側面と前記キャビティの内壁との間の空間は、平面視で前記貫通孔と重なり、
    前記キャビティ内は前記第１絶縁層と前記第２絶縁層とにより充填されていることを特徴とする電子部品内蔵基板。
  2. 前記部品搭載パターンは、前記キャビティの開口幅よりも狭い帯状であることを特徴とする請求項１に記載の電子部品内蔵基板。
  3. 前記部品搭載パターンは、縦方向パターンと横方向パターンとが交差する十字状であり、２つの前記電子部品が横方向パターンに並べて配置されると共に、２つの前記電子部品の間に前記縦方向パターンと前記横方向パターンとの交差部分が位置することを特徴とする請求項１に記載の電子部品内蔵基板。
  4. 前記電子部品の厚みは前記コア基板の厚みよりも薄く、かつ、前記電子部品は前記部品搭載パターンに接着剤で固定され、
    前記コア基板の一方の面から前記電子部品の一方の面までの高さと、前記コア基板の他方の面から前記電子部品の他方の面までの高さとが等しいことを特徴とする請求項１乃至３のいずれか一項に記載の電子部品内蔵基板。
  5. 前記２つの電子部品間の前記縦方向パターンの上に、前記コア基板と同じ材料から形成された絶縁壁部が配置されていることを特徴とする請求項３に記載の電子部品内蔵基板。
  6. 前記第１絶縁層に形成され、前記貫通孔に配置された前記電子部品の接続端子の上面に到達するビアホールと、
    前記第１絶縁層の上面に形成され、前記ビアホールを介して前記電子部品の接続端子の上面に接続される配線層と
    を有することを特徴とすることを特徴とする請求項１乃至５のいずれか一項に記載の電子部品内蔵基板。
  7. 前記電子部品の長手方向の両端部に接続端子が形成され、
    前記接続端子の側面と前記キャビティの内壁との間の空間は、平面視で前記貫通孔と重なることを特徴とする請求項１乃至６のいずれか１項に記載の電子部品内蔵基板。
  8. コア基板と、
    前記コア基板を貫通するキャビティと、
    前記コア基板の一方の面に形成された配線層と、
    前記配線層と同一層から形成され、前記キャビティを跨ぐと共に、平面視で前記キャビティを複数の貫通孔に区画する部品搭載パターンと、
    前記部品搭載パターンに搭載され、前記キャビティ内に配置された第１電子部品と、
    前記コア基板の一方の面に形成され、前記複数の貫通孔を埋めて前記第１電子部品の一方の面を覆う第１絶縁層と、
    前記コア基板の他方の面に形成され、前記第１電子部品の他方の面を覆う第２絶縁層と、を有し、
    前記第１電子部品は中央部が前記部品搭載パターンに固定されると共に、前記第１電子部品の両端側はそれぞれ前記複数の貫通孔と平面視で重なるように配置され、
    前記第１電子部品の側面と前記キャビティの内壁との間の空間は、平面視で前記複数の貫通孔と重なり、
    前記キャビティ内は前記第１絶縁層と前記第２絶縁層とにより充填されている電子部品内蔵基板と、
    前記電子部品内蔵基板の上に搭載され、前記第１電子部品と電気的に接続された第２電子部品とを有することを特徴とする電子部品装置。
  9. コア基板を用意する工程と、
    コア基板の一方に面に、配線層と、前記配線層と同一層からなる部品搭載パターンとを形成する工程と、
    前記コア基板を貫通するキャビティを形成して、前記キャビティを跨ぐように前記部品搭載パターンを配置すると共に、平面視で前記部品搭載パターンによって前記キャビティ内に複数の貫通孔を区画する工程と、
    前記部品搭載パターンに電子部品を搭載して、前記電子部品を前記キャビティ内に配置する工程と、
    前記コア基板の一方の面に、前記貫通孔を埋めて前記電子部品の一方の面を覆う第１絶縁層を形成すると共に、前記コア基板の他方の面に、前記電子部品の他方の面を覆う第２絶縁層を形成し、前記キャビティ内を前記第１絶縁層と前記第２絶縁層とで充填する工程と
    を有し、
    前記電子部品を搭載する工程において、前記電子部品の中央部を前記部品搭載パターンに固定すると共に、前記電子部品の両端側をそれぞれ前記複数の貫通孔と平面視で重なるように配置し、前記電子部品の側面と前記キャビティの内壁との間の空間は、平面視で前記貫通孔と重なることを特徴とする電子部品内蔵基板の製造方法。
  10. 前記電子部品を搭載する工程において、
    前記電子部品の厚みは前記コア基板の厚みよりも薄く、かつ、前記電子部品を前記部品搭載パターンに接着剤で固定し、
    前記接着剤の厚みを調整することにより、電子部品の高さ位置を調整することを特徴とする請求項９に記載の電子部品内蔵基板の製造方法。
  11. 前記部品搭載パターンを形成する工程において、
    縦方向パターンと横方向パターンとが交差する十字状の部品搭載パターンを形成し、
    前記キャビティを形成する工程において、
    前記十字状の部品搭載パターンの縦方向パターンの上に前記コア基板と同じ材料から形成される絶縁壁部を配置し、
    前記電子部品を搭載する工程において、
    前記電子部品の間に前記絶縁壁部が配置されるように、前記縦方向パターンの両側の横方向パターンに２つの前記電子部品を搭載することを特徴とする請求項９又は１０に記載の電子部品内蔵基板の製造方法。
JP2016154426A 2016-08-05 2016-08-05 電子部品内蔵基板及びその製造方法と電子部品装置 Active JP6660850B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016154426A JP6660850B2 (ja) 2016-08-05 2016-08-05 電子部品内蔵基板及びその製造方法と電子部品装置
US15/658,532 US10080293B2 (en) 2016-08-05 2017-07-25 Electronic component-embedded board and electronic component device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016154426A JP6660850B2 (ja) 2016-08-05 2016-08-05 電子部品内蔵基板及びその製造方法と電子部品装置

Publications (3)

Publication Number Publication Date
JP2018022824A JP2018022824A (ja) 2018-02-08
JP2018022824A5 JP2018022824A5 (ja) 2019-04-18
JP6660850B2 true JP6660850B2 (ja) 2020-03-11

Family

ID=61072023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016154426A Active JP6660850B2 (ja) 2016-08-05 2016-08-05 電子部品内蔵基板及びその製造方法と電子部品装置

Country Status (2)

Country Link
US (1) US10080293B2 (ja)
JP (1) JP6660850B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10737495B2 (en) 2018-02-13 2020-08-11 Seiko Epson Corporation Liquid ejecting apparatus and maintenance method of liquid ejecting apparatus
JP2019176118A (ja) * 2018-03-28 2019-10-10 京セラ株式会社 配線基板
KR102595865B1 (ko) * 2019-03-04 2023-10-30 삼성전자주식회사 하이브리드 인터포저를 갖는 반도체 패키지
US20220130741A1 (en) * 2020-10-27 2022-04-28 Qualcomm Incorporated Package structure for passive component to die critical distance reduction
KR20220067630A (ko) * 2020-11-17 2022-05-25 삼성전자주식회사 반도체 패키지

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4437361B2 (ja) 2000-07-21 2010-03-24 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP4648230B2 (ja) 2006-03-24 2011-03-09 日本特殊陶業株式会社 配線基板の製造方法
KR101422437B1 (ko) 2011-05-13 2014-07-22 이비덴 가부시키가이샤 배선판 및 그 제조 방법
JP5955023B2 (ja) * 2012-02-23 2016-07-20 京セラ株式会社 部品内蔵印刷配線板及びその製造方法
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
JP2014220366A (ja) 2013-05-08 2014-11-20 イビデン株式会社 電子部品内蔵配線板および電子部品内蔵配線板の製造方法
JP2015159153A (ja) * 2014-02-21 2015-09-03 イビデン株式会社 電子部品内蔵多層配線板
JP2015191996A (ja) * 2014-03-28 2015-11-02 京セラサーキットソリューションズ株式会社 印刷配線板およびその製造方法
JP2015220282A (ja) * 2014-05-15 2015-12-07 イビデン株式会社 プリント配線板
KR101609264B1 (ko) * 2014-12-09 2016-04-05 삼성전기주식회사 전자소자 내장 기판 및 그 제조 방법
JP2016219478A (ja) * 2015-05-15 2016-12-22 イビデン株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2018022824A (ja) 2018-02-08
US20180042115A1 (en) 2018-02-08
US10080293B2 (en) 2018-09-18

Similar Documents

Publication Publication Date Title
JP6660850B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP6462480B2 (ja) 配線基板及び配線基板の製造方法
KR100997199B1 (ko) 전자소자 내장형 인쇄회로기판 제조방법
TWI446464B (zh) 封裝結構及其製作方法
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP6678090B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
US10515890B2 (en) Semiconductor device
JP2011258772A5 (ja)
JP2010004028A (ja) 配線基板及びその製造方法、及び半導体装置
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
US10485098B2 (en) Electronic component device
US9941232B2 (en) Electronic component device
US10129980B2 (en) Circuit board and electronic component device
JP2016063130A (ja) プリント配線板および半導体パッケージ
US8350390B2 (en) Wiring substrate and semiconductor device
JP5173758B2 (ja) 半導体パッケージの製造方法
JP6600573B2 (ja) 配線基板及び半導体パッケージ
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
US10510638B2 (en) Electronic component-embedded board
JP2010093292A (ja) 回路装置
US9793241B2 (en) Printed wiring board
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
US20180007792A1 (en) Electronic component built-in substrate and electronic component device
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200210

R150 Certificate of patent or registration of utility model

Ref document number: 6660850

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150