TWI446464B - 封裝結構及其製作方法 - Google Patents

封裝結構及其製作方法 Download PDF

Info

Publication number
TWI446464B
TWI446464B TW100117788A TW100117788A TWI446464B TW I446464 B TWI446464 B TW I446464B TW 100117788 A TW100117788 A TW 100117788A TW 100117788 A TW100117788 A TW 100117788A TW I446464 B TWI446464 B TW I446464B
Authority
TW
Taiwan
Prior art keywords
metal layer
patterned metal
layer
electronic component
substrate
Prior art date
Application number
TW100117788A
Other languages
English (en)
Other versions
TW201248744A (en
Inventor
Shih Hao Sun
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Priority to TW100117788A priority Critical patent/TWI446464B/zh
Priority to CN201110185302.7A priority patent/CN102789991B/zh
Priority to US13/288,972 priority patent/US20120293977A1/en
Priority to JP2012103121A priority patent/JP5436614B2/ja
Publication of TW201248744A publication Critical patent/TW201248744A/zh
Priority to US14/324,232 priority patent/US9532494B2/en
Application granted granted Critical
Publication of TWI446464B publication Critical patent/TWI446464B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

封裝結構及其製作方法
本發明是有關於一種封裝結構及其製作方法，且特別是有關於一種具有內埋元件的封裝結構及其製作方法。
在近年來，為了改進電子元件的電性特性，通常將電子元件安裝在一電路板內，例如系統級封裝(System-in-Package,SiP)。系統級封裝即為系統整合化封裝，也就是將電子元件整合於單一封裝體內，其內包含被動元件、記憶體及電子連接器等內埋式元件，也可包含不同的製程方式及材料。當電子元件被安裝在電路板內部之後，導電層藉由積層法(build-up method)在其上進行疊層，以完成一多層電路板的組裝。
然而，系統級封裝雖可有效縮減封裝面積與進行系統的初步整合，但其結構較為複雜，且散熱設計、電性可靠度的維持等皆較單一晶片封裝更具挑戰性。由於內埋式元件是內埋於多層的電路板中，使得內埋式元件所產生的熱量必須透過金屬的導電層與絕緣層才能散出電路板之外。換言之，習知內埋式元件的封裝結構設計使得內埋式元件的散熱效果受到限制，如此封裝結構中的其他元件將可能因為超過工作溫度而無法正常運作，進而影響封裝結構的電性表現或是可靠度。
本發明提供一種封裝結構，其內埋有一電子元件，且具有較佳的散熱效果及較小的封裝體積。
本發明提供一種封裝結構的製作方法，用以製作上述之封裝結構。
本發明提出一種封裝結構的製作方法，其包括下述步驟。提供一基材，其中基材具有彼此相對的一上表面與一下表面以及一連通上表面與下表面的開口。配置一電子元件於基材的開口中。壓合一黏著層及一位於黏著層上的圖案化金屬層於基材的下表面上，其中黏著層與圖案化金屬層暴露出電子元件的一底表面。形成一散熱柱於黏著層與圖案化金屬層所暴露出電子元件的底表面上，其中散熱柱連接圖案化金屬層與電子元件的底表面。分別壓合一第一疊層結構及一第二疊層結構於基材的上表面上與圖案化金屬層上，其中第一疊層結構覆蓋基材的上表面與電子元件的一頂表面，而第二疊層結構覆蓋散熱柱與圖案化金屬層。
在本發明之一實施例中，上述之電子元件包括一射頻元件、一主動元件或一被動元件。
在本發明之一實施例中，上述之第一疊層結構包括至少一第一介電層、至少一第一圖案化金屬層以及至少一貫穿第一介電層的導電通孔結構。第一介電層與第一圖案化金屬層依序疊置於基材的上表面上，且第一介電層填滿開口，而第一圖案化金屬層透過導電通孔結構與電子元件電性連接。
在本發明之一實施例中，上述之第二疊層結構包括至少一第二介電層與至少一第二圖案化金屬層。第二介電層與第二圖案化金屬層疊置於圖案化金屬層與散熱柱上。散熱柱直接接觸第二圖案化金屬層。
在本發明之一實施例中，上述於壓合第一疊層結構及第二疊層結構於基材的上表面上與圖案化金屬層上之後，更包括：形成一第一防銲層於第一疊層結構上；以及形成一第二防銲層於第二疊層結構上。
在本發明之一實施例中，上述之壓合第一疊層結構及第二疊層結構於基材的上表面上與圖案化金屬層上的方法包括熱壓合法。
在本發明之一實施例中，上述之形成散熱柱於黏著層與圖案化金屬層所暴露出電子元件的底表面上的方法包括電鍍法。
本發明還提出一種封裝結構，其包括一基材、一電子元件、一黏著層、一圖案化金屬層、一散熱柱、一第一疊層結構以及一第二疊層結構。基材具有彼此相對的一上表面與一下表面以及一連通上表面與下表面的開口。電子元件配置於基材的開口中，且具有彼此相對的一頂表面與一底表面。黏著層配置於基材的下表面上，且暴露出電子元件的底表面。圖案化金屬層透過黏著層而貼附於基材的下表面上，且暴露出電子元件的底表面。散熱柱配置於黏著層與圖案化金屬層所暴露出電子元件的底表面上，其中散熱柱連接圖案化金屬層與電子元件的底表面。第一疊層結 構配置於基材的上表面上，且覆蓋基材的上表面與電子元件的頂表面。第二疊層結構配置於圖案化金屬層上，且覆蓋散熱柱與圖案化金屬層。
在本發明之一實施例中，上述之電子元件包括一射頻元件、一主動元件或一被動元件。
在本發明之一實施例中，上述之第一疊層結構包括至少一第一介電層、至少一第一圖案化金屬層以及至少一貫穿第一介電層的導電通孔結構。第一介電層與第一圖案化金屬層依序疊置於基材的上表面上，且第一介電層填滿開口，而第一圖案化金屬層透過導電通孔結構與電子元件電性連接。
在本發明之一實施例中，上述之第二疊層結構包括至少一第二介電層與至少一第二圖案化金屬層。第二介電層與第二圖案化金屬層疊置於圖案化金屬層與散熱柱上。散熱柱直接接觸第二圖案化金屬層。
在本發明之一實施例中，上述之封裝結構更包括一第一防銲層與一第二防銲層。第一防銲層配置於第一疊層結構上。第二防銲層配置於第二疊層結構上。
基於上述，本發明之電子元件是內埋於基材及疊層結構中，且電子元件的底表面直接接觸散熱柱。因此，電子元件工作時所產生的熱量可透過其下方之散熱柱及圖案化金屬層而將熱量帶走，可使得封裝結構具有較佳的散熱效果。再者，由於電子元件是內埋於基材及疊層結構中，因此本發明之封裝結構可具有較小封裝體積與較薄之封裝厚 度。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1G為本發明之一實施例之一種封裝結構的製作方法的剖面示意圖。請先參考圖1A，依照本實施例的封裝結構的製作方法，首先，提供一基材110，其中基材110具有彼此相對之一上表面111與一下表面113。於此，基材110例如是由一絕緣層112與一銅薄層114所組成，其中絕緣層112的材質例如是聚亞醯胺(polyimide,PI)或環氧樹脂(epoxy)。但，於其他未繪示的實施例中，基材亦可為一由一絕緣層與二位於絕緣層相對兩側之銅箔層所構成之雙面板，或亦可例如是一玻纖基板(FR4)，於此並不加以限制。
接著，請參考圖1B，形成一連通基材110之上表面111與下表面113的開口116，其中開口116的形成方法例如是沖切或以開槽(routing)方式。
接著，請參考圖1C，配置一電子元件120於基材110的開口116中，其中基材110之開口116的孔徑大於電子元件120的直徑。電子元件120具有彼此相對的一頂表面122與一底表面124，且電子元件120可透過一配置於基材110之上表面111上的黏合膠(未繪示)而暫時固定於開口116中。於此，電子元件120例如是一射頻元件、一主 動元件、一被動元件、一記憶體或一電子連接器。
接著，請參考圖1D，壓合一黏著層130及一位於黏著層130上的金屬層140a於基材110的下表面113上，其中壓合黏著層130與金屬層140a於基材110的下表面113上的方法例如是熱壓合法。此時，黏著層130與金屬層140a共形地(conformally)設置。接著，透過機械鑽孔的方式，形成一貫穿黏著層130與金屬層140a的盲孔H，以使黏著層130與金屬層140a暴露出電子元件12的部分底表面124。之後，移除位於基材110之上表面111上的黏合膠(未繪示)，而暴露出銅薄層114a。
接著，請參考圖1E，圖案化基材110的銅薄層114a以及金屬層140a，以形成一圖案化銅薄層114及一圖案化金屬層140，其中圖案化銅薄層114暴露出絕緣層112的部分表面，而圖案化金屬層140暴露出部分黏著層130。
接著，請再參考圖1E，形成一散熱柱150於盲孔H中，意即散熱柱150是位於黏著層130與圖案化金屬層140所暴露出電子元件120的部分底表面124上，其中散熱柱150連接電子元件120的部分底表面124，且散熱柱150相對遠離電子元件120的一第一表面151與圖案化金屬層140相對遠離黏著層130的一第二表面141齊平。於此，形成散熱柱150的方法例如是電鍍法，而此方式可有效增加散熱柱150與圖案化金屬層140與電子元件120之間的結合度。
之後，請參考圖1F，分別壓合一第一疊層結構160 及一第二疊層結構170於基材110的上表面111上與圖案化金屬層140上，其中第一疊層結構160覆蓋基材110的上表面111與電子元件120的頂表面122，而第二疊層結構170覆蓋散熱柱150與圖案化金屬層140。此外，壓合第一疊層結構160及第二疊層結構170於基材110的上表面111上與圖案化金屬層140上的方法例如是熱壓合法。
詳細來說，於本實施例中，第一疊層結構160包括至少一第一介電層162(圖1F中僅示意地繪示一層第一介電層)、至少一第一金屬層164a(圖1F中僅示意地繪示一層第一金屬層)以及至少一貫穿第一介電層162的導電通孔結構166(圖1F中僅示意地繪示兩個導電通孔結構)。第一介電層162與第一金屬層164a依序疊置於基材110的上表面111上，其中第一介電層162因熱融而填滿開口116，而將電子元件120固定於開口116內。第一金屬層164a可透過導電通孔結構166與電子元件120位於頂表面122上的電極(未繪示)電性連接。
第二疊層結構170包括至少一第二介電層172(圖1F中僅示意地繪示一層第二介電層)、至少一第二金屬層174a(圖1F中僅示意地繪示一層第二金屬層)以及一已圖案化之第二圖案化金屬層176。第二介電層172、第二金屬層174a及第二圖案化金屬層176疊置於圖案化金屬層140與散熱柱150上，其中第二介電層172位於第二金屬層174a與第二圖案化金屬層176之間，且散熱柱150直接接觸第二圖案化金屬層176。
最後，請參考圖1G，圖案化第一疊層結構160的第一金屬層164a以及第二疊層結構170的第二金屬層174a，以形成一第一圖案化金屬層164以及一第二圖案化金屬層174。接著，形成一第一防銲層180於第一疊層結構160上，以及形成一第二防銲層190於第二疊層結構170上，其中第一防銲層180暴露出部分第一圖案化金屬層164，而第二防銲層190暴露出部分第二圖案化金屬層174。至此，已完成封裝結構100的製作。
在結構上，請再參考圖1G，封裝結構100包括基材110、電子元件120、黏著層130、圖案化金屬層140、散熱柱150、第一疊層結構160、第二疊層結構170、第一防銲層180以及第二防銲層190。基材110具有彼此相對的上表面111與下表面113以及連通上表面111與下表面113的開口116，其中基材110例如是由絕緣層112與圖案化銅薄層114所組成。電子元件120配置於基材110的開口116中，且具有彼此相對的頂表面122與底表面124，其中電子元件120包括一射頻元件、一主動元件、一被動元件、一記憶體或一電子連接器。黏著層130配置於基材110的下表面113上，且暴露出電子元件120的部分底表面124。圖案化金屬層140透過黏著層130而貼附於基材110的下表面113上，且暴露出電子元件120的部分底表面124。散熱柱150配置於黏著層130與圖案化金屬層140所暴露出電子元件120的底表面124上，意即配置於貫穿黏著層130與圖案化金屬層140的盲孔H中，其中散熱柱150連 接圖案化金屬層140與電子元件120的底表面124。
第一疊層結構160配置於基材110的上表面111上，且覆蓋基材110的上表面111與電子元件120的頂表面122，其中第一疊層結構160是由第一介電層162、第一圖案化金屬層164a以及貫穿第一介電層162的導電通孔結構166所組成。第一介電層162與第一圖案化金屬層164依序疊置於基材110的上表面111上，且第一介電層162填滿開口116，而第一圖案化金屬層164透過導電通孔結構166與電子元件120電性連接。第二疊層結構170配置於圖案化金屬層140上，且覆蓋散熱柱150與圖案化金屬層140，其中第二疊層結構170是由第二介電層172與這些第二圖案化金屬層174、176所組成。第二介電層172與第二圖案化金屬層174、176疊置於圖案化金屬層140與散熱柱150上，而散熱柱150直接接觸第二圖案化金屬層176。第一防銲層180配置於第一疊層結構160上，且暴露出部分第一圖案化金屬層164。第二防銲層190配置於第二疊層結構170上，且暴露出部分第二圖案化金屬層174。
由於本實施例之電子元件120是內埋於基材110、第一疊層結構160及第二疊層結構170中，且電子元件120的底表面124直接接觸散熱柱150。因此，電子元件120所產生的熱量可透過其下方之散熱柱150、第二圖案化金屬層176及第二圖案化金屬層174而將熱量帶走，可使得本實施例之封裝結構100具有較佳的散熱效果。再者，由於電子元件120是內埋於基材110、第一疊層結構160及第二疊層結構170中，因此本實施例之封裝結構100可具 有較小封裝體積與較薄之封裝厚度。此外，由於基材110之開口116的孔徑大於電子元件120的直徑，因此當電子元件120配置於基材110的開口116中，可具有較佳的製程裕度(process window)。
圖1H為圖1G之封裝結構承載一晶片的剖面示意圖。請參考圖1H，由於本實施例之封裝結構100的外表面具有第一圖案化金屬層164與第二圖案化金屬層174，因此封裝結構100可透過第一圖案化金屬層164與一晶片10電性連接，而第二圖案化金屬層174可與一外部電路(未繪示)電性連接，可增加封裝結構100的應用性。於此，晶片10例如是一半導體積體電路晶片或一發光二極體(LED)晶片，於此並不加以限制。
詳細來說，晶片10可透過覆晶接合的方式而電性連接至封裝結構100的第一圖案化金屬層164上，且亦可藉由一封裝膠體20來包覆晶片10以及部分封裝結構100，用以保護晶片10與封裝結構100之間的電性連接關係。值得一提的是，本發明並不限定晶片10與封裝結構100的接合形態以及晶片10的型態，雖然此處所提及的晶片10具體化是透過覆晶接合的方式而電性連接至封裝結構100的第一圖案化金屬層164。不過，於其他未繪示的實施例中，晶片亦可透過多條銲線以打線接合而電性連接至封裝結構的第一圖案化金屬層上。上述之晶片10與封裝結構100的接合形態以及晶片10的形態僅為舉例說明之用，並非用以限定本發明。
綜上所述，本發明之電子元件是內埋於基材及疊層結 構中，且電子元件的底表面直接接觸散熱柱。因此，電子元件工作時所產生的熱量可透過其下方之散熱柱及圖案化金屬層而將熱量帶走，可使得封裝結構具有較佳的散熱效果。再者，由於電子元件是內埋於基材及疊層結構中，因此本發明之封裝結構可具有較小封裝體積與較薄之封裝厚度。
此外，由於本發明之封裝結構的外表面具有圖案化金屬層，因此本發明之封裝結構可透過此圖案化金屬層於一電子元件或一外部電路電性連接，可增加封裝結構的應用性。另外，由於基材之開口的孔徑大於電子元件的直徑，因此當電子元件配置於基材的開口中，可具有較佳的製程裕度(process window)。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧晶片
20‧‧‧封裝膠體
100‧‧‧封裝結構
110‧‧‧基材
111‧‧‧上表面
112‧‧‧絕緣層
113‧‧‧下表面
114‧‧‧圖案化銅箔層
114a‧‧‧銅箔層
116‧‧‧開口
120‧‧‧電子元件
122‧‧‧頂表面
124‧‧‧底表面
130‧‧‧黏著層
140‧‧‧圖案化金屬層
140a‧‧‧金屬層
141‧‧‧第二表面
150‧‧‧散熱柱
151‧‧‧第一表面
160‧‧‧第一疊層結構
162‧‧‧第一介電層
164‧‧‧第一圖案化金屬層
164a‧‧‧第一金屬層
166‧‧‧導電通孔結構
170‧‧‧第二疊層結構
172‧‧‧第二介電層
174、176‧‧‧第二圖案化金屬層
174a‧‧‧第二金屬層
180‧‧‧第一防銲層
190‧‧‧第二防銲層
H‧‧‧盲孔
圖1A至圖1G為本發明之一實施例之一種封裝結構的製作方法的剖面示意圖。
圖1H為圖1G之封裝結構承載一晶片的剖面示意圖。
100‧‧‧封裝結構
110‧‧‧基材
111‧‧‧上表面
112‧‧‧絕緣層
113‧‧‧下表面
114‧‧‧銅箔層
116‧‧‧開口
120‧‧‧電子元件
122‧‧‧頂表面
124‧‧‧底表面
130‧‧‧黏著層
140‧‧‧圖案化金屬層
150‧‧‧散熱柱
160‧‧‧第一疊層結構
162‧‧‧第一介電層
164‧‧‧第一圖案化金屬層
166‧‧‧導電通孔結構
170‧‧‧第二疊層結構
172‧‧‧第二介電層
174、176‧‧‧第二圖案化金屬層
180‧‧‧第一防銲層
190‧‧‧第二防銲層
H‧‧‧盲孔

Claims (12)

  1. 一種封裝結構的製作方法，包括：提供一基材，該基材具有彼此相對的一上表面與一下表面以及一連通該上表面與該下表面的開口；配置一電子元件於該基材的於開口中；壓合一黏著層及一位於該黏著層上的圖案化金屬層於該基材的該下表面上，其中該黏著層與該圖案化金屬層暴露出該電子元件的一底表面；形成一散熱柱於該黏著層與該圖案化金屬層所暴露出該電子元件的該底表面上，其中該散熱柱連接該電子元件的該底表面，且該散熱柱相對遠離該電子元件的一第一表面與該圖案化金屬層相對遠離該黏著層的一第二表面齊平；以及分別壓合一第一疊層結構及一第二疊層結構於該基材的該上表面上與該圖案化金屬層上，其中該第一疊層結構覆蓋該基材的該上表面與該電子元件的一頂表面，而該第二疊層結構覆蓋該散熱柱與該圖案化金屬層。
  2. 如申請專利範圍第1項所述之封裝結構的製作方法，其中該電子元件包括一射頻元件、一主動元件或一被動元件。
  3. 如申請專利範圍第1項所述之封裝結構的製作方法，其中該第一疊層結構包括至少一第一介電層、至少一第一圖案化金屬層以及至少一貫穿該第一介電層的導電通孔結構，該第一介電層與該第一圖案化金屬層依序疊置於 該基材的該上表面上，且該第一介電層填滿該開口，而該第一圖案化金屬層透過該導電通孔結構與該電子元件電性連接。
  4. 如申請專利範圍第1項所述之封裝結構的製作方法，其中該第二疊層結構包括至少一第二介電層與至少一第二圖案化金屬層，該第二介電層與該第二圖案化金屬層疊置於該圖案化金屬層與該散熱柱上，該散熱柱直接接觸該第二圖案化金屬層。
  5. 如申請專利範圍第1項所述之封裝結構的製作方法，其中於壓合該第一疊層結構及該第二疊層結構於該基材的該上表面上與該圖案化金屬層上之後，更包括：形成一第一防銲層於該第一疊層結構上；以及形成一第二防銲層於該第二疊層結構上。
  6. 如申請專利範圍第1項所述之封裝結構的製作方法，其中壓合該第一疊層結構及該第二疊層結構於該基材的該上表面上與該圖案化金屬層上的方法包括熱壓合法。
  7. 如申請專利範圍第1項所述之封裝結構的製作方法，其中形成該散熱柱於該黏著層與該圖案化金屬層所暴露出該電子元件的該底表面上的方法包括電鍍法。
  8. 一種封裝結構，包括：一基材，具有彼此相對的一上表面與一下表面以及一連通該上表面與該下表面的開口；一電子元件，配置於該基材的該開口中，且具有彼此相對的一頂表面與一底表面； 一黏著層，配置於該基材的該下表面上，且暴露出該電子元件的該底表面；一圖案化金屬層，透過該黏著層而貼附於該基材的該下表面上，且暴露出該電子元件的該底表面；一散熱柱，配置於該黏著層與該圖案化金屬層所暴露出該電子元件的該底表面上，其中該散熱柱連接該電子元件的該底表面，且該散熱柱相對遠離該電子元件的一第一表面與該圖案化金屬層相對遠離該黏著層的一第二表面齊平；一第一疊層結構，配置於該基材的該上表面上，且覆蓋該基材的該上表面與該電子元件的該頂表面；以及一第二疊層結構，配置於該圖案化金屬層上，且覆蓋該散熱柱與該圖案化金屬層。
  9. 如申請專利範圍第8項所述之封裝結構，其中該電子元件包括一射頻元件、一主動元件或一被動元件。
  10. 如申請專利範圍第8項所述之封裝結構，其中該第一疊層結構包括至少一第一介電層、至少一第一圖案化金屬層以及至少一貫穿該第一介電層的導電通孔結構，該第一介電層與該第一圖案化金屬層依序疊置於該基材的該上表面上，且該第一介電層填滿該開口，而該第一圖案化金屬層透過該導電通孔結構與該電子元件電性連接。
  11. 如申請專利範圍第8項所述之封裝結構，其中該第二疊層結構包括至少一第二介電層與至少一第二圖案化金屬層，該第二介電層與該第二圖案化金屬層疊置於該圖案化金屬層與該散熱柱上，該散熱柱直接接觸該第二圖案 化金屬層。
  12. 如申請專利範圍第8項所述之封裝結構，更包括：一第一防銲層，配置於該第一疊層結構上；以及一第二防銲層，配置於該第二疊層結構上。
TW100117788A 2011-05-20 2011-05-20 封裝結構及其製作方法 TWI446464B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW100117788A TWI446464B (zh) 2011-05-20 2011-05-20 封裝結構及其製作方法
CN201110185302.7A CN102789991B (zh) 2011-05-20 2011-07-04 封装结构及其制作方法
US13/288,972 US20120293977A1 (en) 2011-05-20 2011-11-04 Package structure and manufacturing method thereof
JP2012103121A JP5436614B2 (ja) 2011-05-20 2012-04-27 パッケージ構造とその製造方法
US14/324,232 US9532494B2 (en) 2011-05-20 2014-07-06 Manufacturing method of package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100117788A TWI446464B (zh) 2011-05-20 2011-05-20 封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201248744A TW201248744A (en) 2012-12-01
TWI446464B true TWI446464B (zh) 2014-07-21

Family

ID=47155363

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100117788A TWI446464B (zh) 2011-05-20 2011-05-20 封裝結構及其製作方法

Country Status (4)

Country Link
US (2) US20120293977A1 (zh)
JP (1) JP5436614B2 (zh)
CN (1) CN102789991B (zh)
TW (1) TWI446464B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102107038B1 (ko) * 2012-12-11 2020-05-07 삼성전기주식회사 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
TWI473544B (zh) * 2012-12-17 2015-02-11 Unimicron Technology Corp 內置式晶片封裝結構
US9324664B2 (en) 2013-02-22 2016-04-26 Unimicron Technology Corp. Embedded chip package structure
US9161452B2 (en) * 2013-06-17 2015-10-13 Microcosm Technology Co., Ltd. Component-embedded printed circuit board and method of forming the same
TWI474450B (zh) * 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
CN104766844B (zh) * 2014-01-07 2017-12-19 日月光半导体制造股份有限公司 半导体结构及其制造方法
JP6457206B2 (ja) * 2014-06-19 2019-01-23 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
CN105304602A (zh) * 2014-07-18 2016-02-03 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构及其制造方法
CN104159400A (zh) * 2014-08-26 2014-11-19 安捷利电子科技（苏州）有限公司 新型埋入式元器件的封装结构及电路板
US10159152B2 (en) 2015-12-21 2018-12-18 Intel Corporation Development of the advanced component in cavity technology
JP6173611B1 (ja) * 2016-04-27 2017-08-02 三菱電機株式会社 高周波回路
US20180130761A1 (en) * 2016-11-09 2018-05-10 Samsung Electro-Mechanics Co., Ltd. Semiconductor package, manufacturing method thereof, and electronic element module using the same
TWI645519B (zh) * 2017-06-02 2018-12-21 旭德科技股份有限公司 元件內埋式封裝載板及其製作方法
TWI685991B (zh) * 2018-08-01 2020-02-21 宏齊科技股份有限公司 適用於雙面焊接的ｌｅｄ光源及其製造方法
CN112086547A (zh) * 2019-06-13 2020-12-15 光宝光电(常州)有限公司 发光二极管封装结构
EP4100791A4 (en) * 2020-02-07 2024-03-06 E Ink Corporation ELECTROPHORETIC DISPLAY LAYER WITH TOP THIN FILM ELECTRODE
TWI721813B (zh) * 2020-03-10 2021-03-11 欣興電子股份有限公司 線路載板結構及其製作方法
CN116158200A (zh) * 2021-06-17 2023-05-23 庆鼎精密电子（淮安）有限公司 电路板组件及电路板组件的制作方法
CN117241466B (zh) * 2023-11-13 2024-01-26 信丰迅捷兴电路科技有限公司 一种内埋器件的液冷电路板及其制备方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
JPH05211256A (ja) * 1991-08-28 1993-08-20 Sony Corp 半導体装置
US5900312A (en) * 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
US7153729B1 (en) * 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6628528B2 (en) * 2000-11-30 2003-09-30 Theodore Zale Schoenborn Current sharing in memory packages
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP2003060523A (ja) * 2001-08-09 2003-02-28 Tdk Corp 無線通信モジュール
US6625028B1 (en) * 2002-06-20 2003-09-23 Agilent Technologies, Inc. Heat sink apparatus that provides electrical isolation for integrally shielded circuit
NL1022794C2 (nl) * 2002-10-31 2004-09-06 Oxycell Holding Bv Werkwijze voor het vervaardigen van een warmtewisselaar, alsmede met de werkwijze verkregen warmtewisselaar.
CN100438127C (zh) * 2003-08-08 2008-11-26 日本电气株式会社 薄膜封装电池及其制造方法
US20050270748A1 (en) * 2003-12-16 2005-12-08 Phoenix Precision Technology Corporation Substrate structure integrated with passive components
US8058565B2 (en) * 2004-04-23 2011-11-15 Nec Corporation Wiring board, semiconductor device, and method for manufacturing wiring board
FI20040592A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
FI20041680A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
JP4538359B2 (ja) * 2005-03-31 2010-09-08 株式会社日立産機システム 電気回路モジュール
KR100592508B1 (ko) * 2005-07-15 2006-06-26 한국광기술원 비콘 모양의 기판을 구비한 고출력 발광 다이오드 패키지
JP2007095465A (ja) * 2005-09-28 2007-04-12 Sanyo Electric Co Ltd 封口電池及びその製造方法
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
US7472360B2 (en) * 2006-06-14 2008-12-30 International Business Machines Corporation Method for implementing enhanced wiring capability for electronic laminate packages
US20080006936A1 (en) * 2006-07-10 2008-01-10 Shih-Ping Hsu Superfine-circuit semiconductor package structure
JP5326269B2 (ja) * 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
JP5273333B2 (ja) * 2006-12-28 2013-08-28 株式会社ジャパンディスプレイ 表示装置
JP5062400B2 (ja) * 2007-03-20 2012-10-31 ブラザー工業株式会社 フレキシブル配線材を有する構造体
US7791096B2 (en) * 2007-06-08 2010-09-07 Koninklijke Philips Electronics N.V. Mount for a semiconductor light emitting device
TWI328423B (en) * 2007-09-14 2010-08-01 Unimicron Technology Corp Circuit board structure having heat-dissipating structure
NL1034420C2 (nl) * 2007-09-24 2009-03-26 Thales Nederland Bv Rechtstreeks geïnjecteerde gedwongen convectiekoeling voor elektronica.
DK176818B1 (da) * 2007-12-17 2009-10-26 Ledlumina Technology As Adapter med mindst en elektroniske komponent
US8592925B2 (en) * 2008-01-11 2013-11-26 Seiko Epson Corporation Functional device with functional structure of a microelectromechanical system disposed in a cavity of a substrate, and manufacturing method thereof
US20100181594A1 (en) * 2008-03-25 2010-07-22 Lin Charles W C Semiconductor chip assembly with post/base heat spreader and cavity over post
KR100965339B1 (ko) * 2008-06-04 2010-06-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5369501B2 (ja) * 2008-06-04 2013-12-18 セイコーエプソン株式会社 半導体装置の製造方法
JP2010073767A (ja) * 2008-09-17 2010-04-02 Jtekt Corp 多層回路基板
US7772081B2 (en) * 2008-09-17 2010-08-10 Stats Chippac, Ltd. Semiconductor device and method of forming high-frequency circuit structure and method thereof
JP2010157663A (ja) * 2009-01-05 2010-07-15 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
US8450838B2 (en) * 2009-08-11 2013-05-28 Seiko Epson Corporation Electro-optic apparatus, electronic device, and method for manufacturing electro-optic apparatus
JP4947169B2 (ja) * 2010-03-10 2012-06-06 オムロン株式会社 半導体装置及びマイクロフォン
TWI520386B (zh) * 2010-07-29 2016-02-01 神基科技股份有限公司 發光二極體總成的結構與其製造方法

Also Published As

Publication number Publication date
US20120293977A1 (en) 2012-11-22
JP2012244166A (ja) 2012-12-10
US20140317907A1 (en) 2014-10-30
US9532494B2 (en) 2016-12-27
TW201248744A (en) 2012-12-01
CN102789991B (zh) 2016-04-27
JP5436614B2 (ja) 2014-03-05
CN102789991A (zh) 2012-11-21

Similar Documents

Publication Publication Date Title
TWI446464B (zh) 封裝結構及其製作方法
TWI505755B (zh) 封裝載板及其製作方法
US9510453B2 (en) Package carrier
TWI390692B (zh) 封裝基板與其製法暨基材
TWI517321B (zh) 封裝結構及其製作方法
US7540969B2 (en) High thermal conducting circuit substrate and manufacturing process thereof
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
US10403567B2 (en) Fabrication method of electronic package
US9204546B2 (en) Circuit board and manufacturing method thereof
US9899235B2 (en) Fabrication method of packaging substrate
TWI584420B (zh) 封裝載板及其製作方法
US20160343645A1 (en) Package structure and method for manufacturing the same
US8120148B2 (en) Package structure with embedded die and method of fabricating the same
TW201410089A (zh) 層疊封裝結構及其製作方法
TWI523587B (zh) 封裝基板與電子組裝體
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
US10510638B2 (en) Electronic component-embedded board
TWI444123B (zh) 線路板製作方法及線路板
TWI381500B (zh) 嵌埋半導體晶片之封裝基板及其製法
TW201413842A (zh) 層疊封裝結構及其製作方法
TWI658557B (zh) 線路載板及其製造方法
US10079190B2 (en) Methods of fabricating an electronic package structure
KR20150092632A (ko) 반도체 다이 내장 3d 패키지 및 그 제조방법