TWI517321B - 封裝結構及其製作方法 - Google Patents

封裝結構及其製作方法 Download PDF

Info

Publication number
TWI517321B
TWI517321B TW103142586A TW103142586A TWI517321B TW I517321 B TWI517321 B TW I517321B TW 103142586 A TW103142586 A TW 103142586A TW 103142586 A TW103142586 A TW 103142586A TW I517321 B TWI517321 B TW I517321B
Authority
TW
Taiwan
Prior art keywords
layer
metal layer
substrate
patterned
patterned metal
Prior art date
Application number
TW103142586A
Other languages
English (en)
Other versions
TW201622086A (zh
Inventor
陳建銘
Original Assignee
旭德科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭德科技股份有限公司 filed Critical 旭德科技股份有限公司
Priority to TW103142586A priority Critical patent/TWI517321B/zh
Priority to CN201510092251.1A priority patent/CN105990157B/zh
Priority to US14/673,883 priority patent/US9589942B2/en
Priority to JP2015096722A priority patent/JP6019168B2/ja
Application granted granted Critical
Publication of TWI517321B publication Critical patent/TWI517321B/zh
Publication of TW201622086A publication Critical patent/TW201622086A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Description

封裝結構及其製作方法
本發明是有關於一種封裝結構及其製作方法，且特別是有關於一種整體厚度較薄的封裝結構及其製作方法。
在近年來，為了改進電子元件的電性特性，通常將電子元件安裝在一電路板內，例如系統級封裝(System-in-Package,SiP)。系統級封裝即為系統整合化封裝，也就是將電子元件整合於單一封裝體內，其內包含被動元件、記憶體及電子連接器等內埋式元件，也可包含不同的製程方式及材料。當電子元件被安裝在電路板內部之後，導電層藉由積層法(build-up method)在其上進行疊層，以完成一多層電路板的組裝。
然而，系統級封裝雖可有效縮減封裝面積與進行系統的初步整合，但其結構較為複雜，且散熱設計、電性可靠度的維持等皆較單一晶片封裝更具挑戰性。由於內埋式元件是內埋於多層的電路板中，使得內埋式元件所產生的熱量必須透過金屬的導電層與絕緣層才能散出電路板之外。因此，習知的內埋式元件的封 裝結構通常會於外層線路上設置導熱凸塊，然而，導熱凸塊的設置會增加封裝結構的整體厚度，而這將不利於晶片封裝體朝向小型化的方向發展。
本發明提供一種封裝結構，其整體的厚度較薄。
本發明提供一種封裝結構的製作方法，用以製作上述之封裝結構。
本發明的封裝結構的製作方法包括下列步驟。提供一第一基板。第一基板具有一第一表面、相對於第一表面的一第二表面、一第一金屬層以及一第二金屬層。第一金屬層以及第二金屬層分別設置於第一表面以及第二表面上。分別對第一金屬層以及第二金屬層進行圖案化製程，以分別形成一第一圖案化金屬層以及一第二圖案化金屬層。形成一圖案化防焊層於第一圖案化金屬層以及第二圖案化金屬層上。圖案化防焊層暴露至少部份第一圖案化金屬層以及第二圖案化金屬層。形成多個第一導熱凸塊於暴露的第一圖案化金屬層上，且各第一導熱凸塊熱耦接第一圖案化金屬層。設置一第一半導體元件於第一表面上，且第一半導體元件電性連接第一圖案化金屬層並與第一導熱凸塊熱耦接。透過第一導熱凸塊將一第二基板連接至第一基板上。各第一導熱凸塊的相對兩端分別連接第一基板以及第二基板，以使第一半導體元件位於第一基板及第二基板之間，且第一導熱凸塊與第二基板熱耦 接。
本發明的封裝結構包括一第一基板、一圖案化防焊層、多個第一導熱凸塊、一第一半導體元件以及一第二基板。第一基板包括一第一表面、相對於第一表面的一第二表面、一第一圖案化金屬層以及一第二圖案化金屬層。第一圖案化金屬層以及第二圖案化金屬層分別設置於第一表面以及第二表面上。圖案化防焊層設置於第一圖案化金屬層以及第二圖案化金屬層上，並暴露至少部份第一圖案化金屬層以及第二圖案化金屬層。第一導熱凸塊設置於暴露的第一圖案化金屬層上並熱耦接第一圖案化金屬層。第一半導體元件設置於第一表面上。第一半導體元件電性連接第一圖案化金屬層並與第一導熱凸塊熱耦接。各第一導熱凸塊的相對兩端分別連接第一基板以及第二基板，以使第一半導體元件位於第一基板及第二基板之間，且第一導熱凸塊與第二基板熱耦接。
在本發明的一實施例中，上述的封裝結構的製作方法更包括：形成多個第二導熱凸塊於暴露的第二圖案化金屬層上，且各第二導熱凸塊熱耦接第二圖案化金屬層。接著，設置一第二半導體元件於第二表面上，且第二半導體元件電性連接第二圖案化金屬層並與第二導熱凸塊熱耦接。之後，透過第二導熱凸塊將一第三基板連接至第一基板上。各第二導熱凸塊的相對兩端分別連接第一基板及第三基板且第二導熱凸塊與第三基板熱耦接。
在本發明的一實施例中，上述的提供第一基板的步驟包括：形成一核心層。核心層具有一第三金屬層以及一第四金屬層。 第三金屬層及第四金屬層分別覆蓋核心層的相對兩表面。接著，分別對第三金屬層以及第四金屬層進行圖案化製程，以分別形成一第三圖案化金屬層以及一第四圖案化金屬層。接著，形成貫穿核心層的一容置槽。接著，將核心層設置於一膠帶上，容置槽暴露部份膠帶。接著，設置至少一第三半導體元件於容置槽所暴露的部份膠帶上，以使第三半導體元件位於容置槽內。之後，往靠近第三圖案化金屬層的方向壓合一第一疊構層於核心層上。第一疊構層包括一第一介電層以及第一金屬層。第一介電層覆蓋至少部份第三半導體元件。接著，移除膠帶，再往靠近第四圖案化金屬層的方向壓合一第二疊構層於核心層上。第二疊構層包括一第二介電層以及第二金屬層。第二介電層與第一介電層共同包覆第三半導體元件。之後，形成多個第二導通孔。第二導通孔電性連接第三半導體元件至第一圖案化金屬層或第二圖案化金屬層。
在本發明的一實施例中，上述的提供第一基板的步驟更包括：形成貫穿核心層的一第一貫孔。接著，形成一第一導電層。第一導電層覆蓋第一貫孔的內壁並連接第三金屬層及第四金屬層。
在本發明的一實施例中，上述的第一介電層以及第二介電層填充於第一貫孔內。
在本發明的一實施例中，上述的封裝結構的製作方法更包括：形成多個第一導通孔，以分別電性連接第一導電層至第一圖案化金屬層及第二圖案化金屬層。
在本發明的一實施例中，上述的提供第一基板的步驟更包括：形成貫穿核心層的一第二貫孔。接著，形成一第二導電層。第二導電層完全填充第二貫孔並連接第三金屬層以及第四金屬層。
在本發明的一實施例中，上述的封裝結構的製作方法更包括：形成多個第二導通孔，以分別電性連接第二導電層至第一圖案化金屬層及第二圖案化金屬層。
在本發明的一實施例中，上述的提供第一基板的步驟更包括：形成貫穿核心層的一第三貫孔。接著，形成一第三導電層。第三導電層覆蓋第一貫孔的內壁並連接第三金屬層以及第四金屬層。填充一塞孔油墨於第三貫孔內。
在本發明的一實施例中，上述的封裝結構的製作方法更包括：形成多個第三導通孔，以分別電性連接第三導電層至第一圖案化金屬層及第二圖案化金屬層。
在本發明的一實施例中，上述的封裝結構的製作方法更包括：形成貫穿第一基板的一第四貫孔。形成一第四導電層。第四導電層覆蓋第四貫孔的內壁並連接第一金屬層以及第二金屬層。填充一塞孔油墨於第四貫孔內。
在本發明的一實施例中，上述的封裝結構的製作方法更包括：形成一表面處理層於第一圖案化金屬層以及第二圖案化金屬層上。表面處理層覆蓋圖案化防焊層所暴露的部份第一圖案化金屬層以及第二圖案化金屬層。
在本發明的一實施例中，上述的表面處理層包括有機保 焊劑(Organic Solderability Preservatives，OSP)層、化鎳浸金(Electroless Nickel and Immersion Gold，ENIG)層、浸鍍銀(Immersion Silver，I-Ag)層、浸鍍錫(Immersion Tin，I-Sn)層、浸鍍鉍(Immersion Bismuth，I-Bi)層、噴錫(Hot Air Solder Leveling，HASL)層、電鍍鎳與金(Nickel and Gold Electroplating)層、無電鈀鎳(Electroless Pd/Ni)層、無電鈀銅(Electroless Pd/Cu)層或電鍍錫鉍合金(SnBi)層。
基於上述，本發明利用多個導熱凸塊將第一基板連接至 第二基板，除了可幫助內埋於第一基板內的半導體元件進行散熱外，更可將原本會堆疊於第一基板上的另一半導體元件設置於導熱凸塊在第一基板以及第二基板之間所間隔出的空間內，因而可提升封裝結構的空間利用率，進而降低封裝結構的整體厚度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、10a‧‧‧封裝結構
100‧‧‧第一基板
110‧‧‧核心層
112‧‧‧第三金屬層
112a‧‧‧第三圖案化金屬層
114‧‧‧第四金屬層
114a‧‧‧第四圖案化金屬層
116‧‧‧容置槽
120‧‧‧第一疊構層
122‧‧‧第一介電層
124‧‧‧第一金屬層
124a‧‧‧第一圖案化金屬層
130‧‧‧第二疊構層
132‧‧‧第二介電層
134‧‧‧第二金屬層
134a‧‧‧第二圖案化金屬層
140‧‧‧第一貫孔
142‧‧‧第一導電層
144‧‧‧第一導通孔
150‧‧‧第二貫孔
152‧‧‧第二導電層
154‧‧‧第二導通孔
160‧‧‧第三貫孔
162‧‧‧第三導電層
164‧‧‧第三導通孔
170‧‧‧元件導通孔
180‧‧‧第四貫孔
182‧‧‧第四導電層
184、194‧‧‧塞孔油墨
200‧‧‧圖案化防焊層
250‧‧‧表面處理層
300‧‧‧第一導熱凸塊
400、700、900‧‧‧半導體元件
500‧‧‧第二基板
600‧‧‧第二導熱凸塊
750‧‧‧膠帶
800‧‧‧第三基板
S1‧‧‧第一表面
S2‧‧‧第一表面
圖1A至圖1P是依照本發明的一實施例的一種封裝結構的製作方法的流程剖面示意圖。
圖1A至圖1P是依照本發明的一實施例的一種封裝結構的製作方法的流程剖面示意圖。本實施例的封裝結構的製作方法可包括下列步驟。首先，形成如圖1A所示的核心層110，其中，核心層110包括一第三金屬層112以及一第四金屬層114分別覆蓋核心層110的相對兩表面。詳細而言，核心層110更可包括多個導通孔，用以導通第三金屬層112及第四金屬層114，而上述導通孔有各種形成方式。舉例而言，可先形成貫穿核心層110的一第一貫孔140，再透過例如電鍍等方法形成一第一導電層142，其中，第一導電層142覆蓋第一貫孔140的內壁並連接第三金屬層112及第四金屬層114。此外，亦可形成貫穿核心層110的一第二貫孔150，再形成一第二導電層152，使其完全填充第二貫孔150並連接第三金屬層112以及第四金屬層114。再者，更可形成貫穿核心層110的一第三貫孔160，再接著形成一第三導電層162，以覆蓋第三貫孔160的內壁並連接第三金屬層112以及第四金屬層114，之後再填充一塞孔油墨164於第三貫孔160內。當然，本實施例僅用以舉例說明，本發明並不侷限核心層110內導通孔的數量以及導通孔的製作方法。
接著，分別對圖1A所示的第三金屬層112以及第四金屬層114進行圖案化製程，以分別形成一第三圖案化金屬層112a以及一第四圖案化金屬層114a。之後，再形成如圖1C所示的貫穿核心層110的一容置槽116，並接著如圖1D所示將核心層110設置 於一膠帶750上，而容置槽116則暴露部份膠帶750。
接著，請參照圖1E，設置至少一半導體元件700(繪示為兩個)於容置槽116所暴露的部份膠帶750上，以使半導體元件700位於容置槽116內。在本實施例中，半導體元件700可為主動元件或是被動元件。或者，半導體元件700的數量可為多個，而其可包括主動元件及被動元件。本發明並不限制半導體元件700的數量以及種類。
請接續參照圖1F，往靠近第三圖案化金屬層112的方向壓合一第一疊構層120於核心層110上。第一疊構層120包括一第一介電層122以及第一金屬層124。具體來說，第一疊構層120是以第一介電層122壓合於核心層110上，以使第一介電層122覆蓋至少部份核心層110以及半導體元件700。並且，在本實施例中，第一介電層122更可如圖1F所示填充於至少部分的第一貫孔140內。
接著，移除如圖1F所示的膠帶750，以暴露出第四圖案化金屬層114a而形成如圖1G所示的結構，再接著往靠近第四圖案化金屬層114a的方向壓合一第二疊構層130於核心層110上，第二疊構層130包括一第二介電層132以及第二金屬層134，第二疊構層130即是以第二介電層132壓合於核心層110上，以使第二介電層132與第一介電層122如圖1G所示共同包覆半導體元件700。並且，在本實施例中，第二介電層132可填充於第一貫孔140內未被第一介電層122所填滿的部份，也就是說，第一介電層122 可與第二介電層132共同填充第一貫孔140。
之後，請參照圖1I，形成多個元件導通孔170。元件導通孔170電性連接半導體元件700至第一金屬層124或第二金屬層134。在本實施例中，元件導通孔170如圖1I所示電性連接半導體元件700至第二金屬層134。此外，在形成元件導通孔170的同時，亦可形成多個第一導通孔144、第二導通孔154以及第三導通孔164，其中，第一導通孔144分別電性連接第一導電層142至第一金屬層124及第二金屬層134，第二導通孔154分別電性連接第二導電層152至第一金屬層124及第二金屬層134，而第三導通孔164則分別電性連接第三導電層162至第一金屬層124及第二金屬層134。
此外，請同時參照圖1I以及圖1J，本實施例更可再形成貫穿第一疊構層120以及第二疊構層130的一第四貫孔180，並接著形成一第四導電層182。第四導電層182如圖1I所示覆蓋第四貫孔180的內壁並連接第一金屬層124以及第二金屬層134。接著再填充一塞孔油墨184於第四貫孔180內，其中，第四導電層182電性連接第一金屬層124及第二金屬層134，以形成第四導通孔。在此須說明的是，本實施例所述的第四導通孔的形成步驟可與前述形成第一導通孔144、第二導通孔154以及第三導通孔166的步驟同時進行，亦可分開進行。如此，即可初步完成第一基板100的製作。
依前述製程步驟所提供的第一基板100可如圖1J所示包 括一第一表面S1、相對於第一表面S1的一第二表面S2、前述的第一金屬層124以及第二金屬層134，且第一金屬層124以及第二金屬層134分別設置於第一表面S1以及第二表面S2上。
接著，分別對第一金屬層124以及第二金屬層134進行 圖案化製程，以分別形成如圖1K所示的一第一圖案化金屬層124a以及一第二圖案化金屬層134a，其中，第一圖案化金屬層124a以及一第二圖案化金屬層134a與元件導通孔170、第一導通孔144、第二導通孔154以及第三導通孔166電性連接。
接著，請參照圖1L，形成一圖案化防焊層200於第一圖 案化金屬層124a以及第二圖案化金屬層134a上，且圖案化防焊層200暴露至少部份的第一圖案化金屬層124a以及第二圖案化金屬層134a。
之後，再如圖1M所示，形成多個第一導熱凸塊300於圖 案化防焊層200所暴露的第一圖案化金屬層124a上，且各第一導熱凸塊300與第一圖案化金屬層124a熱耦接。在此需說明的是，本實施例中的第一導熱凸塊300的設置位置僅作舉例說明之用，而非用以限制本發明。之後，可例如形成一表面處理(surface finish)層250於第一圖案化金屬層124a以及第二圖案化金屬層134a上。表面處理層250覆蓋暴露的部份第一圖案化金屬層124a以及第二圖案化金屬層134a。在本實施例中，上述的表面處理層包括有機保焊劑(Organic Solderability Preservatives，OSP)層、化鎳浸金(Electroless Nickel and Immersion Gold，ENIG)層、浸 鍍銀(Immersion Silver，I-Ag)層、浸鍍錫(Immersion Tin，I-Sn)層、浸鍍鉍(Immersion Bismuth，I-Bi)層、噴錫(Hot Air Solder Leveling，HASL)層、電鍍鎳與金(Nickel and Gold Electroplating)層、無電鈀鎳(Electroless Pd/Ni)層、無電鈀銅(Electroless Pd/Cu)層或電鍍錫鉍合金(SnBi)層。當然，本發明並不以此為限。
接著，請參照圖1O，設置一半導體元件400於第一表面S1上，且半導體元件400電性連接第一圖案化金屬層124a並與第一導熱凸塊300熱耦接。接著，再透過第一導熱凸塊300將一第二基板500連接至第一基板100上，各第一導熱凸塊300的相對兩端分別連接第一基板100以及第二基板500，以使半導體元件400位於第一基板100以及第二基板500之間。並且，第一導熱凸塊300與第二基板500熱耦接。在本實施例中，半導體元件400可例如為一晶片。當然，本發明並不限制半導體元件400的數量及種類。如此，即可初步完成封裝結構的製作。
如此配置，本實施例將第一導熱凸塊300連接於第一基板100以及第二基板500之間，以幫助例如位在第一基板100內的半導體元件700進行散熱，並且，本實施例更將原本會堆疊於第一基板100上的半導體元件400設置於第一導熱凸塊300在第一基板100以及第二基板500之間所間隔出的空間內，因而提升封裝結構10的空間利用率，進而降低封裝結構10的整體厚度。
此外，本實施例更可再如圖1P所示，於第一基板100的另一側形成多個第二導熱凸塊600，其位於圖案化防焊層200所暴 露的第二圖案化金屬層134a上，且各第二導熱凸塊600與第二圖案化金屬層134a熱耦接。當然，本實施例中的第二導熱凸塊600的設置位置僅作舉例說明之用，而並非用以限制本發明。接著，再設置一半導體元件900於第二表面S2上，且半導體元件900電性連接第二圖案化金屬層134a並與第二導熱凸塊600熱耦接。接著，再透過第二導熱凸塊600將一第三基板800連接至第一基板100上，各第二導熱凸塊600的相對兩端分別連接第一基板100以及第三基板800，以使半導體元件900位於第一基板100以及第三基板800之間。並且，第二導熱凸塊600與第三基板800形成熱耦接。在本實施例中，半導體元件900可例如為一晶片。當然，本發明並不限制半導體元件900的數量及種類。如此，即可大致完成封裝結構10的製作。
在結構上，請再參照圖1O，封裝結構10包括第一基板 100、圖案化防焊層200、多個第一導熱凸塊300、第一半導體元件400以及第二基板500。第一基板100包括第一圖案化金屬層124a、第二圖案化金屬層134a、相對的第一表面S1以及第二表面S2。第一圖案化金屬層124a以及第二圖案化金屬層134a分別設置於第一表面S1以及第二表面S2上。圖案化防焊層200設置於第一圖案化金屬層124a以及第二圖案化金屬層134a上，並暴露至少部份第一圖案化金屬層124a以及第二圖案化金屬層134a。第一導熱凸塊300設置於暴露的第一圖案化金屬層124a上並熱耦接第一圖案化金屬層124a。第一半導體元件400設置於第一表面S1 上。第一半導體元件400電性連接第一圖案化金屬層124a並與第一導熱凸塊300熱耦接。各第一導熱凸塊300的相對兩端分別連接第一基板100以及第二基板500，以使第一半導體元件400位於第一基板100及第二基板500之間，且第一導熱凸塊300與第二基板500熱耦接。
此外，請再參照圖1P，本實施例的封裝結構更可包括多個第二導熱凸塊600、第二半導體元件900以及第三基板800，其中，第二導熱凸塊600設置於圖案化防焊層200所暴露的第二圖案化金屬層134a上並熱耦接第二圖案化金屬層134a。第二半導體元件900設置於第二表面S2上。第二半導體元件900電性連接第二圖案化金屬層134a並與第二導熱凸塊600熱耦接。各第二導熱凸塊600的相對兩端分別連接第一基板100以及第三基板800，以將第三基板800連接至第一基板100上。第二半導體元件900位於第一基板100以及第三基板800之間，且第二導熱凸塊600與第三基板800熱耦接。
更進一步而言，本實施例的第一基板100更可內埋至少 一半導體元件700。詳細來說，第一基板100可包括核心層110、半導體元件700、第一疊構層120、第二疊構層130以及多個元件導通孔170。核心層110包括貫穿核心層110的容置槽116、第三圖案化金屬層112a以及第四圖案化金屬層114a。第三及第四圖案化金屬層112a、114a分別覆蓋核心層110的相對兩表面。半導體元件700則設置於容置槽116內。第一及第二疊構層120、130分 別設置於核心層110的兩表面上。第一疊構層120包括第一介電層122以及第一圖案化金屬層124，第二疊構層130包括第二介電層132以及第二圖案化金屬層134。第二介電層132與第一介電層122共同包覆第三半導體元件700以及核心層110。元件導通孔170電性連接第三半導體元件700至第一圖案化金屬層124或第二圖案化金屬層134。
此外，本實施例的封裝結構更可包括多個第一導通孔 144、第二導通孔154以及第三導通孔164，其中，第一導通孔144分別電性連接第一導電層142至第一金屬層124及第二金屬層134，第二導通孔154分別電性連接第二導電層152至第一金屬層124及第二金屬層134，而第三導通孔164則分別電性連接第三導電層162至第一金屬層124及第二金屬層134。
綜上所述，本發明利用多個導熱凸塊將第一基板連接至 第二基板，除了可幫助內埋於第一基板內的半導體元件進行散熱外，更可將原本會堆疊於第一基板上的另一半導體元件設置於導熱凸塊在第一基板以及第二基板之間所間隔出的空間內，因而可提升封裝結構的空間利用率，進而降低封裝結構的整體厚度。並且，導熱凸塊亦可與設置於第一基板以及第二基板之間的半導體元件熱耦接，以對其進行散熱。
同樣地，本發明更可於第一基板的相對兩側皆形成多個 導熱凸塊，並利用第一基板的各側的導熱凸塊將第一基板分別與第二基板以及第三基板連接，再將多個半導體元件分別設置於第 一基板與第二基板之間以及第一基板與第三基板之間，以提高散熱效率及封裝結構的空間利用率，進而降低封裝結構的整體厚度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧封裝結構
100‧‧‧第一基板
124a‧‧‧第一圖案化金屬層
134a‧‧‧第二圖案化金屬層
300‧‧‧第一導熱凸塊
400、700‧‧‧半導體元件
500‧‧‧第二基板
S1‧‧‧第一表面
S2‧‧‧第一表面

Claims (25)

  1. 一種封裝結構的製作方法，包括：提供一第一基板，該第一基板具有一第一表面、相對於該第一表面的一第二表面、一第一金屬層以及一第二金屬層，其中該第一金屬層以及該第二金屬層分別設置於該第一表面以及該第二表面上；分別對該第一金屬層以及該第二金屬層進行圖案化製程，以分別形成一第一圖案化金屬層以及一第二圖案化金屬層；形成一圖案化防焊層於該第一圖案化金屬層以及該第二圖案化金屬層上，該圖案化防焊層暴露至少部份該第一圖案化金屬層以及該第二圖案化金屬層；形成多個第一導熱凸塊於暴露的該第一圖案化金屬層上，且各該第一導熱凸塊熱耦接該第一圖案化金屬層；設置一第一半導體元件於該第一表面上，且該第一半導體元件電性連接該第一圖案化金屬層並與該些第一導熱凸塊熱耦接；透過該些第一導熱凸塊將一第二基板連接至該第一基板上，其中，各該第一導熱凸塊的相對兩端分別連接該第一基板以及該第二基板，以使該第一半導體元件位於該第一基板及該第二基板之間，且該些第一導熱凸塊與該第二基板熱耦接；形成多個第二導熱凸塊於暴露的該第二圖案化金屬層上，且各該第二導熱凸塊熱耦接該第二圖案化金屬層；設置一第二半導體元件於該第二表面上，且該第二半導體元 件電性連接該第二圖案化金屬層並與該些第二導熱凸塊熱耦接；以及透過該些第二導熱凸塊將一第三基板連接至該第一基板上，其中，各該第二導熱凸塊的相對兩端分別連接該第一基板以及該第三基板且該些第二導熱凸塊與該第三基板熱耦接。
  2. 如申請專利範圍第1項所述的封裝結構的製作方法，其中提供該第一基板的步驟包括：形成一核心層，該核心層具有一第三金屬層以及一第四金屬層，該第三金屬層及該第四金屬層分別覆蓋該核心層的相對兩表面；分別對該第三金屬層以及該第四金屬層進行圖案化製程，以分別形成一第三圖案化金屬層以及一第四圖案化金屬層；形成貫穿該核心層的一容置槽；將該核心層設置於一膠帶上，該容置槽暴露部份該膠帶；設置至少一第三半導體元件於該容置槽所暴露的部份該膠帶上，以使該第三半導體元件位於該容置槽內；往靠近該第三圖案化金屬層的方向壓合一第一疊構層於該核心層上，該第一疊構層包括一第一介電層以及該第一金屬層，該第一介電層覆蓋至少部份該第三半導體元件；移除該膠帶；往靠近該第四圖案化金屬層的方向壓合一第二疊構層於該核心層上，該第二疊構層包括一第二介電層以及該第二金屬層，該 第二介電層與該第一介電層共同包覆該第三半導體元件；以及形成多個元件導通孔，該些元件導通孔電性連接該第三半導體元件至該第一金屬層或該第二金屬層。
  3. 如申請專利範圍第2項所述的封裝結構的製作方法，其中提供該第一基板的步驟更包括：形成貫穿該核心層的一第一貫孔；以及形成一第一導電層，該第一導電層覆蓋該第一貫孔的內壁並連接該第三金屬層以及該第四金屬層。
  4. 如申請專利範圍第3項所述的封裝結構的製作方法，其中該第一介電層以及該第二介電層填充於該第一貫孔內。
  5. 如申請專利範圍第3項所述的封裝結構的製作方法，其中提供該第一基板的步驟更包括：形成多個第一導通孔，以分別電性連接該第一導電層至該第一金屬層及該第二金屬層。
  6. 如申請專利範圍第2項所述的封裝結構的製作方法，其中提供該第一基板的步驟更包括：形成貫穿該核心層的一第二貫孔；以及形成一第二導電層，該第二導電層完全填充該第二貫孔並連接該第三金屬層以及該第四金屬層。
  7. 如申請專利範圍第6項所述的封裝結構的製作方法，其中提供該第一基板的步驟更包括：形成多個第二導通孔，以分別電性連接該第二導電層至該第 一金屬層及該第二金屬層。
  8. 如申請專利範圍第2項所述的封裝結構的製作方法，其中提供該第一基板的步驟更包括：形成貫穿該核心層的一第三貫孔；形成一第三導電層，該第三導電層覆蓋該第三貫孔的內壁並連接該第三金屬層以及該第四金屬層；以及填充一塞孔油墨(plugging ink)於該第三貫孔內。
  9. 如申請專利範圍第8項所述的封裝結構的製作方法，其中提供該第一基板的步驟更包括：形成多個第三導通孔，以分別電性連接該第三導電層至該第一金屬層及該第二金屬層。
  10. 如申請專利範圍第2項所述的封裝結構的製作方法，其中提供該第一基板的步驟更包括：形成貫穿該第一疊構層以及該第二疊構層的一第四貫孔；形成一第四導電層，該第四導電層覆蓋該第四貫孔的內壁並連接該第一金屬層以及該第二金屬層；以及填充一塞孔油墨於該第四貫孔內。
  11. 如申請專利範圍第1項所述的封裝結構的製作方法，更包括：形成一表面處理層於該第一圖案化金屬層以及該第二圖案化金屬層上，該表面處理層覆蓋該圖案化防焊層所暴露的部份該第一圖案化金屬層以及該第二圖案化金屬層。
  12. 如申請專利範圍第1項所述的封裝結構的製作方法，其中該表面處理層包括有機保焊劑(Organic Solderability Preservatives，OSP)層、化鎳浸金(Electroless Nickel and Immersion Gold，ENIG)層、浸鍍銀(Immersion Silver，I-Ag)層、浸鍍錫(Immersion Tin，I-Sn)層、浸鍍鉍(Immersion Bismuth，I-Bi)層、噴錫(Hot Air Solder Leveling，HASL)層、電鍍鎳與金(Nickel and Gold Electroplating)層、無電鈀鎳(Electroless Pd/Ni)層、無電鈀銅(Electroless Pd/Cu)層或電鍍錫鉍合金(SnBi)層。
  13. 一種封裝結構，包括：一第一基板，包括一第一表面、相對於該第一表面的一第二表面、一第一圖案化金屬層以及一第二圖案化金屬層，其中該第一圖案化金屬層以及該第二圖案化金屬層分別設置於該第一表面以及該第二表面上；一圖案化防焊層，設置於該第一圖案化金屬層以及該第二圖案化金屬層上，並暴露至少部份該第一圖案化金屬層以及該第二圖案化金屬層；多個第一導熱凸塊，設置於暴露的該第一圖案化金屬層上並熱耦接該第一圖案化金屬層；一第一半導體元件，設置於該第一表面上，該第一半導體元件電性連接該第一圖案化金屬層並與該些第一導熱凸塊熱耦接；一第二基板，各該第一導熱凸塊的相對兩端分別連接該第一基板以及該第二基板，以使該第一半導體元件位於該第一基板及 該第二基板之間，且該些第一導熱凸塊與該第二基板熱耦接；多個第二導熱凸塊，設置於暴露的該第二圖案化金屬層上並熱耦接該第二圖案化金屬層；一第二半導體元件，設置於該第二表面上，該第二半導體元件電性連接該第二圖案化金屬層並與該些第二導熱凸塊熱耦接；以及一第三基板，各該第二導熱凸塊的相對兩端分別連接該第一基板以及該第三基板，以將該第三基板連接至該第一基板上，該第二半導體元件位於該第一基板以及該第三基板之間，且該些第二導熱凸塊與該第三基板熱耦接。
  14. 如申請專利範圍第13項所述的封裝結構，其中該第一基板更包括：一核心層，包括一容置槽、一第三圖案化金屬層以及一第四圖案化金屬層，該第三圖案化金屬層及該第四圖案化金屬層分別覆蓋該核心層的相對兩表面，該容置槽貫穿該核心層；一第三半導體元件，設置於該容置槽內；一第一疊構層以及一第二疊構層，分別設置於該核心層的該兩表面上，該第一疊構層包括一第一介電層以及該第一圖案化金屬層，該第二疊構層包括一第二介電層以及該第二圖案化金屬層，該第二介電層與該第一介電層共同包覆該第三半導體元件以及該核心層；以及多個元件導通孔，電性連接該第三半導體元件至該第一圖案 化金屬層或該第二圖案化金屬層。
  15. 如申請專利範圍第14項所述的封裝結構，其中該第一基板更包括：一第一貫孔，貫穿該核心層；以及一第一導電層，覆蓋該第一貫孔的內壁並連接該第三金屬層以及該第四金屬層。
  16. 如申請專利範圍第15項所述的封裝結構，其中該第一介電層以及該第二介電層填充於該第一貫孔內。
  17. 如申請專利範圍第15項所述的封裝結構，其中該第一基板更包括：多個第一導通孔，分別電性連接該第一導電層至該第一金屬層及該第二金屬層。
  18. 如申請專利範圍第14項所述的封裝結構，其中該第一基板更包括：一第二貫孔，貫穿該核心層；以及一第二導電層，完全填充該第二貫孔並連接該第三金屬層以及該第四金屬層。
  19. 如申請專利範圍第18項所述的封裝結構，其中該第一基板更包括：多個第二導通孔，分別電性連接該第二導電層至該第一金屬層及該第二金屬層。
  20. 如申請專利範圍第14項所述的封裝結構，其中該第一基 板更包括：一第三貫孔，貫穿該核心層；一第三導電層，覆蓋該第一貫孔的內壁並連接該第三金屬層以及該第四金屬層；以及一塞孔油墨，填充於該第三貫孔內。
  21. 如申請專利範圍第20項所述的封裝結構，其中該第一基板更包括：多個第三導通孔，分別電性連接該第三導電層至該第一金屬層及該第二金屬層。
  22. 如申請專利範圍第13項所述的封裝結構，其中該第一基板更包括：一第四貫孔，貫穿該第一疊構層以及該第二疊構層；一第四導電層，覆蓋該第四貫孔的內壁並連接該第一金屬層以及該第二金屬層；以及一塞孔油墨，填充於該第四貫孔內。
  23. 如申請專利範圍第13項所述的封裝結構，更包括：一表面處理層，設置於該第一圖案化金屬層以及該第二圖案化金屬層上，該表面處理層覆蓋該圖案化防焊層所暴露的部份該第一圖案化金屬層以及該第二圖案化金屬層。
  24. 如申請專利範圍第23項所述的封裝結構，其中該表面處理層包括有機保焊劑層、鎳金層、銀層、錫層、鉍層、鎳金層、鈀鎳層、鈀銅層或錫鉍合金層。
  25. 如申請專利範圍第14項所述的封裝結構，其中該至少一第三半導體元件包括主動元件及/或被動元件。
TW103142586A 2014-12-08 2014-12-08 封裝結構及其製作方法 TWI517321B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW103142586A TWI517321B (zh) 2014-12-08 2014-12-08 封裝結構及其製作方法
CN201510092251.1A CN105990157B (zh) 2014-12-08 2015-03-02 封装结构及其制作方法
US14/673,883 US9589942B2 (en) 2014-12-08 2015-03-31 Package structure and manufacturing method thereof
JP2015096722A JP6019168B2 (ja) 2014-12-08 2015-05-11 パッケージ構造及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103142586A TWI517321B (zh) 2014-12-08 2014-12-08 封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TWI517321B true TWI517321B (zh) 2016-01-11
TW201622086A TW201622086A (zh) 2016-06-16

Family

ID=55640352

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103142586A TWI517321B (zh) 2014-12-08 2014-12-08 封裝結構及其製作方法

Country Status (4)

Country Link
US (1) US9589942B2 (zh)
JP (1) JP6019168B2 (zh)
CN (1) CN105990157B (zh)
TW (1) TWI517321B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI542271B (zh) * 2015-02-11 2016-07-11 旭德科技股份有限公司 封裝基板及其製作方法
TWI612635B (zh) * 2016-08-22 2018-01-21 內埋式線路封裝之方法
TWI611538B (zh) * 2016-10-25 2018-01-11 旭德科技股份有限公司 封裝載板及其製作方法
US20200075446A1 (en) * 2016-12-31 2020-03-05 Intel Corporation Electronic device package
CN108307591A (zh) * 2017-01-13 2018-07-20 奥特斯奥地利科技与系统技术有限公司 通过在安装于部件承载件材料之前用附着物覆盖部件制造的部件承载件
TWI645519B (zh) 2017-06-02 2018-12-21 旭德科技股份有限公司 元件內埋式封裝載板及其製作方法
CN112086547A (zh) * 2019-06-13 2020-12-15 光宝光电(常州)有限公司 发光二极管封装结构
US11721632B2 (en) * 2019-10-28 2023-08-08 Intel Corporation Hybrid core substrate architecture for high speed signaling and FLI/SLI reliability and its making
CN112864022B (zh) * 2019-11-26 2024-03-22 天芯互联科技有限公司 封装结构的制作方法及封装结构
US11270975B2 (en) * 2020-07-21 2022-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages including passive devices and methods of forming same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW424308B (en) 1999-07-05 2001-03-01 Subtron Technology Co Ltd Substrate structure for chip packaging and the processing method
US6506632B1 (en) * 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
US20050022930A1 (en) 2003-04-17 2005-02-03 Yoshihiro Moriguchi Substrate treatment apparatus, substrate treatment method and substrate manufacturing method
TWI282160B (en) 2004-07-09 2007-06-01 Phoenix Prec Technology Corp Circuit board structure integrated with chip and method for fabricating the same
TWI260079B (en) 2004-09-01 2006-08-11 Phoenix Prec Technology Corp Micro-electronic package structure and method for fabricating the same
TWI241007B (en) 2004-09-09 2005-10-01 Phoenix Prec Technology Corp Semiconductor device embedded structure and method for fabricating the same
TWI249231B (en) 2004-12-10 2006-02-11 Phoenix Prec Technology Corp Flip-chip package structure with embedded chip in substrate
TWI290812B (en) 2005-05-04 2007-12-01 Phoenix Prec Technology Corp Passive component module and structure of passive component module embedded in circuit board
TWI324029B (en) 2006-10-14 2010-04-21 Unimicron Technology Corp Circuit board structure having embedded semiconductor chip
JP5221887B2 (ja) * 2007-03-22 2013-06-26 京セラＳｌｃテクノロジー株式会社 配線基盤の製造方法
JP5074089B2 (ja) * 2007-04-27 2012-11-14 株式会社Ｊｖｃケンウッド 電子部品収容基板及びその製造方法
TWI413223B (zh) 2008-09-02 2013-10-21 Unimicron Technology Corp 嵌埋有半導體元件之封裝基板及其製法
US8237257B2 (en) 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
CN102034768B (zh) * 2008-09-25 2012-09-05 金龙国际公司 具有晶粒埋入式以及双面覆盖重增层的基板结构及其方法
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
JP2010245157A (ja) * 2009-04-02 2010-10-28 Kyushu Institute Of Technology 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
TWI411073B (zh) 2010-08-13 2013-10-01 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
TW201225761A (en) 2010-12-14 2012-06-16 Unimicron Technology Corp Package substrate having an opening and method of forming same
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWI446506B (zh) 2011-01-05 2014-07-21 Unimicron Technology Corp 具開口之封裝基板及其製法
TWI425886B (zh) 2011-06-07 2014-02-01 Unimicron Technology Corp 嵌埋有電子元件之封裝結構及其製法
TWI434382B (zh) 2011-07-06 2014-04-11 Unimicron Technology Corp 嵌埋有電子元件之封裝結構及其製法
TW201422083A (zh) 2012-11-16 2014-06-01 Samsung Electro Mech 焊球及使用其之印刷電路基板、以及半導體封裝件

Also Published As

Publication number Publication date
TW201622086A (zh) 2016-06-16
CN105990157B (zh) 2018-09-28
CN105990157A (zh) 2016-10-05
US9589942B2 (en) 2017-03-07
US20160163614A1 (en) 2016-06-09
JP6019168B2 (ja) 2016-11-02
JP2016111319A (ja) 2016-06-20

Similar Documents

Publication Publication Date Title
TWI517321B (zh) 封裝結構及其製作方法
US9806050B2 (en) Method of fabricating package structure
TWI446464B (zh) 封裝結構及其製作方法
TWI487450B (zh) 佈線基板及其製造方法
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
US20080122079A1 (en) Package substrate and manufacturing method thereof
TW201343013A (zh) 封裝載板及其製作方法
JP2011009686A5 (zh)
US9204546B2 (en) Circuit board and manufacturing method thereof
US8284561B2 (en) Embedded component package structure
US9559045B2 (en) Package structure and method for manufacturing the same
JP2004064043A (ja) 半導体パッケージング装置
TWI513379B (zh) 內埋元件的基板結構與其製造方法
US8120148B2 (en) Package structure with embedded die and method of fabricating the same
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US20130258623A1 (en) Package structure having embedded electronic element and fabrication method thereof
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
KR20150137829A (ko) 패키지 기판 및 패키지 기판 제조 방법
CN101364586A (zh) 封装基板结构及其制作方法
JP2015228480A (ja) パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
TWI444123B (zh) 線路板製作方法及線路板
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
KR20160008848A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
JP2006339293A (ja) 回路モジュール