JP2004064043A - 半導体パッケージング装置 - Google Patents

半導体パッケージング装置 Download PDF

Info

Publication number
JP2004064043A
JP2004064043A JP2003009854A JP2003009854A JP2004064043A JP 2004064043 A JP2004064043 A JP 2004064043A JP 2003009854 A JP2003009854 A JP 2003009854A JP 2003009854 A JP2003009854 A JP 2003009854A JP 2004064043 A JP2004064043 A JP 2004064043A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor module
semiconductor
module according
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003009854A
Other languages
English (en)
Inventor
Hidekazu Hosomi
細美　英一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2004064043A publication Critical patent/JP2004064043A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】従来と比較して改良された半導体パッケージング装置或いは半導体モジュールを提供する。
【解決手段】半導体パッケージング装置５８は、電子部品６４を結合するための第１基板６０と、第１基板６０に結合された電子部品６４を収容するための第２基板６２と、を含む。
【選択図】　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は半導体パッケージに関し、特に半導体ダイを収容可能な単一半導体パッケージに関する。
【０００２】
【従来の技術】
現在、半導体デバイスのパッケージングにおいて、マルチチップモジュール構成が使用されている。マルチチップモジュール構成は、共通パッケージ内の２つ以上の半導体ダイに対して機械的及び電気的な相互接続を提供する。パッケージは、一方、マザーボードとして言及される他のプリント回路ボード上に実装される。マザーボードは、マルチチップモジュール構成がインターフェイス接続する他の電子システムを含む。
【０００３】
ある場合において、複数の半導体ダイは互いに直接的に相互接続される。他の場合において、半導体ダイは基板の両面に実装されると共に、基板内の配線及びビアによってこれらの半導体ダイが互いに電気的に結合される。基板の配線及びビアの長さが短くなるにつれ、対応の抵抗値、インダクタンス値、及びキャパシタンス値は減少すると共に、半導体ダイ間の電気的な結合の効率が増加する。従って、マルチチップモジュール構成は、多くの場合、ノイズの減少、消費電力の減少、信号保全性及び配電の向上、及びバンド幅の増大、などのシステム性能の改善を提供する。
【０００４】
図１は、２つの半導体ダイ１２、１４が基板２０の両面１６、１８上に実装されたマルチチップモジュール構成１０の例を示す。この基板は頂面１６及び底面１８を含む。また、基板は、集積回路及びプリント回路ボードを製造するために使用される公知のプロセスにより形成される材料の多重層２２からなる。個々の層は、導電性または絶縁性材料層からなることができる。
【０００５】
多くの場合、導電性材料は金属、例えば、銅系材料からなり、これは、絶縁性材料層上にメッキされると共に、パッド及び配線を形成するようにフォトリソグラフィによってこの金属を除去することによりパターン化される。マザーボード（図示せず）に近い熱膨張特性を提供すると共に、ボード組み立ての信頼性を改善するため、有機材料が銅系材料と組み合わされる場合は、基板は有機基板として言及可能である。
【０００６】
図１図示の例において、基板２０の上側の２つの層２４、２６及び下側の２つの層２８、３０は、薄い樹脂材料からラミネーションプロセスにより形成される。２つの上側層２４、２６と下側層２８、３０と間に配設された中間層３２は、コア層と呼ばれ、従来のプリント回路ボード材料からなる。中間層３２は、２つの上側層２４、２６を２つの下側層２８、３０に電気的に結合するために使用される中間層貫通孔（図示せず）を含む。基板の作製中、２つの上側層２４、２６、２つの下側層２８、３０、及び中間層３２が互いにラミネートされる。
【０００７】
図１図示のように、中間層３２は、中間層を機械的に穿孔することにより形成され且つ金属メッキされた貫通孔３４を含む。パッド３６は各貫通孔の両端部に配設される。上側及び下側層２４、２６、２８、３０は、２つの上側層２４、２６及び２つの下側層２８、３０をレーザ穿孔することにより形成されたマイクロビア３８を含む。従って、基板の種々の層２２は、機械的穿孔及びレーザ穿孔の両者を行うための多重処理工程を必要とする。また、２つの上側層２４、２６及び２つの下側層２８、３０内の各マイクロビア３８は、別々のレーザ穿孔工程を必要とする。従って、機械的穿孔工程及びレーザ穿孔工程の総数の増加に伴って、貫通孔及びマイクロビアの両者を作製するための総コストが増加する。
【０００８】
基板の上側層及び下側層２４、２６、２８、３０内のマイクロビア３８に対して、マイクロビアインターフェイスパッド４０が結合される。各マイクロビアは、金属メッキされた貫通孔３４に対して、パッド３６によって電気的に結合される。パッド４２は、基板２０の底面１８上に形成されると共に、基板の２つの下側層２８、３０内のマイクロビアに機械的且つ電気的に結合される。基板の底面上のパッド４２に対して、ボールグリッドアレイ（ＢＧＡ）の半田ボール４４が結合される。典型的には、基板の底面上のパッドは、マザーボード（図示せず）上の対応のパッド（図示せず）に対して、ＢＧＡ半田ボールを介して結合される。
【０００９】
基板の底面及び頂面１８、１６の両者上にはまた、第１半導体ダイ１４及び第２半導体ダイ１２と夫々インターフェイス接続するため、ダイインターフェイスパッド４６が配設される。ダイインターフェイスパッドは、基板の上側及び下側層２４、２６、２８、３０内のマイクロビアに対して、機械的且つ電気的に結合される。基板の上側層２４内のマイクロビアの下、及び基板の下側層３０内のマイクロビアの上には、夫々マイクロビアインターフェイスパッドが配設される。
【００１０】
第１半導体ダイ１４は、基板２０の底面１８に対して機械的且つ電気的に結合される。また、第２半導体ダイ１２は、基板２０の頂面１６に対して機械的且つ電気的に接続される。第１及び第２半導体ダイ１４、１２の夫々の底面５０、５２上の金属性（ｍｅｔａｌｌｉｃ）バンプ４８は、基板２０の底面１８及び頂面１６の夫々に対応して配置されたダイインターフェイスパッド４６にオーバーラップする。典型的には、金属性バンプは半田によってダイインターフェイスパッドに接続され、第１及び第２半導体ダイの夫々と基板との間に直接的且つ電気的な結合を提供する。従って、基板は、第１及び第２半導体ダイの夫々の底面５０、５２上の、多くの場合は密集度の高い複数の金属性バンプとマザーボード（図示せず）上の密集度の低い複数のパッド（図示せず）との間の機械的及び電気的インターフェイスを提供する。
【００１１】
図１はまた、第１半導体ダイ１４と基板２０の底面１８との間及び第２半導体ダイ１２と基板２０の頂面１６との間に配設された充填（ｕｎｄｅｒｆｉｌｌ）樹脂５４を示す。充填樹脂は、伝熱性化合物と電気的絶縁性材料とを含む熱硬化性ポリマーである。硬化後、充填樹脂は第１及び第２半導体ダイの夫々と基板との間の機械的インターフェイスを強化する。これは、充填樹脂が、震動によるせん断応力などの第１及び第２半導体ダイに付加されるせん断応力と、第１及び第２半導体ダイと基板との間の熱膨張差による応力との多くを、第１及び第２半導体ダイを基板に相互接続する半田ジョイントから逸らすと共に、同応力をマルチチップモジュール構成１０の全体に亘って分配するからである。従って、充填樹脂は、機械的応力及び震動により第１及び第２半導体ダイと基板との間の電気的インターフェイスが損なわれる可能性を減らすことにより、機械的信頼性を向上させる。充填樹脂はまた、半導体ダイから基板へ熱を消散させるのを助ける。
【００１２】
マルチチップモジュール構成１０は、多くの場合、同時スイッチングノイズ（ＳＳＮ）を減少させるように使用されるデカップリングキャパシタ（図示せず）を含む。デカップリングキャパシタに対するループインダクタンスを低く維持する必要があるため、半導体ダイ１２、１４と各デカップリングキャパシタとの間の距離はできるだけ短くすべきである。従って、デカップリングキャパシタは、多くの場合、半導体ダイが結合される基板２０の表面とは反対側の基板２０の表面上に配置される。デカップリングキャパシタは、基板内に含まれるビア及び配線（図示せず）によって半導体ダイに電気的に結合される。
【００１３】
上述のように、図１図示のマルチチップモジュール構成１０は改善された電気的性能という利益を提供する。しかしながら、基板２０の底面１８に結合された第１半導体ダイ１４或いはデカップリングキャパシタ（図示せず）は、マルチチップモジュールがマザーボードに接続される際に、マザーボード（図示せず）の表面（図示せず）に接触する可能性が高い。第１半導体ダイ１４或いはデカップリングキャパシタがマザーボードに接触する可能性が高い理由は、ＢＧＡ半田ボール４４の高さが典型的にはたった０．４〜０．６ｍｍであるのに対して、第１半導体ダイ或いはデカップリングキャパシタは典型的には０．７ｍｍより大きい高さを有するからである。
【００１４】
この高さの差の問題を回避するため、典型的には１．５〜２．０ｍｍの高さのカラムグリッドアレイ（ＣＧＡ）（図示せず）を、ＢＧＡ半田ボール４４の代わりに、マルチチップモジュール１０をマザーボード（図示せず）に結合するために使用することができる。ＣＧＡが基板２０の底面１８に結合される場合、第１半導体ダイ１４或いはデカップリングキャパシタ（図示せず）は、マザーボードの表面（図示せず）に接触しない。しかしながら、ＣＧＡの設置は入手が容易でない特別な設置機器を必要とするために複雑である。
【００１５】
高さの差の問題に対する他の可能な解決策は、第１半導体ダイ１４を研磨し、従って、第１半導体ダイの厚さを減少させることである。しかしながら、第１半導体ダイを研磨するプロセスには費用が掛る。また、研磨は、各デカップリングキャパシタを形成するセラミック及び導電体の多重層の一部を除去してしまう可能性があるため、研磨プロセスはデカップリングキャパシタ（図示せず）に適用できない。
【００１６】
高さの差の問題に対する更に他の可能な解決策は、薄いデカップリングキャパシタを使用することである。しかしながら、典型的には、薄いデカップリングキャパシタは、正規のデカップリングキャパシタと比較して費用が掛る。
【００１７】
高さの差の問題に対する更に他の可能な解決策は、第１半導体ダイ１４或いはデカップリングキャパシタ（図示せず）を収容するように、マザーボード（図示せず）内に凹部（図示せず）若しくは穴（図示せず）を形成することである。しかしながら、マザーボード内に凹部若しくは穴を追加すると、配線（図示せず）を通すため、或いは第１半導体ダイ及び／またはデカップリングキャパシタの下にビアを構成するために使用可能な表面積がマザーボードから除去されるため、望ましくない。
【００１８】
図１図示のマルチチップモジュール構成１０に関連する別の問題は、充填樹脂５４が第１及び第２半導体ダイと基板２０との間に配設される際、充填樹脂５４が第１及び第２半導体ダイ１４、１２の下から広がり、第１及び第２半導体ダイから離れてしまうことである。充填樹脂の広がりは、第１及び第２半導体ダイから２〜３ｍｍ離れるまでに延びる可能性がある。充填樹脂の広がりにより、ＢＧＡ半田ボール４４にインターフェイス接続するためのパッド４２が、第１及び第２半導体ダイに最も近い基板の領域に配設することができなくなる。
【００１９】
このため、基板の寸法は、充填樹脂の広がりを見積もったマージンスペースを残すように増大させることが必要となり、これは基板の作製における材料コストの増大をもたらすため、望ましくない。また、第１及び第２半導体ダイとマザーボード（図示せず）にインターフェイス接続するＢＧＡ半田ボールとの間の間隔が増加すると、第１及び第２半導体ダイとマザーボードとの間の電気的な接続を短くした場合の利益に反するため、望ましくない。
【００２０】
【発明が解決しようとする課題】
従って、カラムグリッドアレイ（図示せず）の必要性、半導体ダイを研磨する必要性、或いはマザーボードの一部を除去する必要性がない状態で、基板２０の底面１８に結合された半導体ダイ１２、１４或いはデカップリングキャパシタ（図示せず）がマザーボード（図示せず）に接触するのを防止することができるマルチチップモジュール構成１０が求められている。また、作製に費用が掛るマイクロビア３８の数が少ないマルチチップモジュール構成が求められている。更に、充填樹脂５４の広がりを制限し、従ってパッド４２を配設するための基板上の表面積を大きくすると共に、半導体ダイのより近くにパッド４２を配設することができるマルチチップモジュール構成が求められている。
【００２１】
本発明は、かかる観点に基づいて、従来と比較して改良された半導体パッケージング装置或いは半導体モジュールを提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明のある視点において、半導体パッケージング装置が提供され、これは、電子部品が結合される第１基板と、前記第１基板に結合された前記電子部品を収容する第２基板と、を含む。
【００２３】
本発明の別の視点において、半導体モジュールが提供され、これは、両面を有する第１基板と、第１電子部品と、第２基板と、を含む。前記第１電子部品は前記第１基板の前記両面の一方に結合される。前記第２基板は前記第１電子部品を収容すると共に前記第１基板の前記両面の前記一方に結合される。
【００２４】
本発明の別の視点において、半導体モジュールが提供され、これは、両面を有する第１基板と、第１電子部品と、キャップ基板と、を含む。前記第１電子部品は前記第１基板の前記両面の一方に結合される。前記キャップ基板は前記第１電子部品を収容すると共に前記第１基板の前記両面の前記一方に結合される。
【００２５】
更に、本発明の実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【００２６】
【発明の実施の形態】
図２は例示の実施の形態に係るマルチチップモジュール構成５６を示す。このマルチチップモジュール構成は、第１基板６０及び第２基板６２、第１半導体ダイ６４、及び第２半導体ダイ６６からなる基板パッケージング装置５８を含む。第１基板は頂面６８及びこれと反対側の底面７０を有する。同様に、第２基板は頂面７２及びこれと反対側の底面７４を有する。第１基板の底面７０は、第２基板の頂面７２に対して、ラミネーション層７６を形成するラミネーションプロセスによって結合される。しかしながら、第１基板及び第２基板は、ラミネーション以外の機械的手段、例えば、接着若しくは取付けデバイスによって、互いに結合することができる。
【００２７】
第１基板６０及び第２基板６２は、集積回路及びプリント回路ボードを製造するために使用される材料の多重層７８を構成する。第１基板を構成する個々の層は、導電性または絶縁性材料層からなることができる。多くの場合、導電性材料は金属、例えば、銅系材料からなり、これは、絶縁性材料層上にメッキされると共に、パッド及び配線を形成するようにフォトリソグラフィによってこの金属を除去することによりパターン化される。第１基板において、マザーボード（図示せず）に近い熱膨張特性を提供すると共に、ボード組み立ての信頼性を改善するため、有機材料が銅系材料と組み合わされるため、第１基板は有機基板として言及される。
【００２８】
図２図示の実施の形態において、第１基板６０の２つの上側層８０、８２及び２つの下側層８４、８６は、有機材料に適用可能な微細グランドルールを使用して設計されている。第１基板の２つの上側層８０、８２及び２つの下側層８４、８６は、日本国、川崎市の味の素ファインテクノ株式会社によって製造されたＡＢＦ（Ａｊｉｎｏｍｏｔｏ　Ｂｕｉｌｄ−ｕｐ　Ｆｉｌｍ）と呼ばれる薄い樹脂材料から、ラミネーションプロセスによって形成される。第１基板の中間層８８は、２つの上側層８０、８２と２つの下側層８４、８６との間に配設され、コア層と呼ばれる。中間層８８は、２つの上側層８０、８２を２つの下側層８４、８６に電気的に結合するために使用される中間層貫通孔（図示せず）を含む。第１基板の作製中、２つの上側層８０、８２、２つの下側層８４、８６、及び中間層８８が互いにラミネートされる。
【００２９】
第１基板と異なり、第２基板６２は従来のプリント回路ボード材料からなり、ここで、プリント回路ボード材料の典型的な例は、日本国、東京都の三菱ガス化学株式会社により製造されたＢＴ樹脂である。第２基板の設計には、微細グランドルールよりも安価に行うことができるラフグランドルールが使用されている。
【００３０】
第１基板６０及び第２基板６２の両者は、第１及び第２基板の両者を貫通する貫通孔９０を含む。貫通孔は機械的な穿孔により形成され、金属９２、例えば、銅によってメッキされる。金属、例えば銅からなるパッド９４が、第１基板の頂面６８及び第２基板の底面７４上で、各貫通孔の両端部に配設される。貫通孔９０が穿孔されたパッド９４の側部分９６が、第１基板の上側層８０の頂面６８の下で、各貫通孔の側部に配置される。ＢＧＡ半田ボール９８が第２基板の底面７４上のパッド９４に結合される。典型的にはＢＧＡ半田ボールは錫／鉛半田から作製されるが、他のタイプの半田、例えば、無鉛半田、導電性ポリマーも使用可能である。ＢＧＡ半田ボールと組み合わせた第２基板の合計の高さｈ０は、第１半導体ダイ６４の高さｈ１よりも大きくなるように設計される。
【００３１】
金属、例えば、銅からなるダイインターフェイスパッド１００が、第１基板６０の頂面６８及び底面７０上に配設される。ダイインターフェイスパッドは、第１基板の上側層８０及び下側層８６内の、金属、例えば銅からなるマイクロビア１０２に機械的且つ電気的に結合される。金属、例えば銅からなるマイクロビアインターフェイスパッド１０４が、第１基板の上側層８０内のマイクロビアの下、及び第１基板の下側層８６内のマイクロビアの上に対応して配設される。
【００３２】
第２基板６２はリング状をなすと共に穴１０６を有し、穴１０６は、第１半導体ダイ６４及び／またはデカップリングキャパシタ（図示せず）などの電子部品を収容するような寸法を有する。第１半導体ダイを収容する場合、第２半導体基板内の穴の寸法は、第１半導体ダイが第１基板６０の底面７０に結合できると共に、第１基板ダイの高さｈ１が第２基板及びＢＧＡ半田ボール９８の高さｈ０よりも大きくないように設定される。図２以降の図はこの穴を有する第２基板の領域に沿った断面図を示す。第２基板の穴は内壁１０８により規定される。穴は如何なる形状でもよいが、以下の説明では、矩形の第１半導体ダイの寸法を密着収容できるように、穴が矩形であると仮定する。
【００３３】
更に、穴の深さｄ０は、第１基板ダイが第２基板及びＢＧＡ半田ボールの高さｈ０を越えて延びないようであれば、如何なる深さでもよい。穴の寸法は、第１半導体ダイ及び第２基板の内壁間の距離が１．５ｍｍ未満であるように設定される。他の実施の形態において、第２基板は、穴を有する代わりに、第１半導体ダイを収容するための凹部を含むことができる。他の実施の形態において、第２基板は、第１半導体ダイを収容できれば、リング状以外の形状、例えば、Ｕ字形、Ｌ字形、２重レール形を有することができる。
【００３４】
第１半導体ダイ６４は第１基板６０の底面７０に機械的且つ電気的に結合される。また、第２半導体ダイ６６は第１基板の頂面６８に機械的且つ電気的に結合される。第１半導体ダイ６４及び第２半導体ダイ６６の底面１１２、１１４上の金属性バンプ１１０は、夫々第１基板の底面７０及び頂面６８上に対応して配置されたダイインターフェイスパッドとオーバーラップする。第１基板の底面１１２及び第２基板の底面１１４上の金属性バンプは、半田によってダイインターフェイスパッドに接続され、従って、第１及び第２半導体ダイの夫々と第１基板との間の直接的且つ電気的な結合を提供する。更に、配線（図示せず）と組み合わされたマイクロビア１０２、メッキされた貫通孔９０、及びＢＧＡ半田ボール９８は、第１半導体ダイ、第２半導体ダイ、及びマザーボード（図示せず）間の電気的な結合を提供する。
【００３５】
充填樹脂１１６は、第１半導体ダイ６４と第１基板６０の底面７０との間、及び第２半導体ダイ６６と第１基板の頂面６８との間との間に配設される。図２図示のように、第２基板６２の内壁は、充填樹脂の広がりが第１半導体ダイ６４から離れるのを制限する。
【００３６】
図３乃至図１２は、図２図示のマルチチップモジュール構成５６を作製する工程を示す断面図である。図３図示のように、第１基板６０は、中間層８８の各側にラミネートされた２つの上側層８０、８２及び２つの下側層８４、８６をもたらす、上述のラミネーションプロセスを含む組み立て技術を使用して作製される。中間層８８は、２つの上側層８０、８２を２つの下側層８４、８６に電気的に結合するために使用される中間層貫通孔（図示せず）を含む。
【００３７】
図３はまた、第１基板の組み立てプロセスにおいて、ダイインターフェイスパッド１００が第１基板の頂面６８及び底面７０に形成されると共に、対応のマイクロビア１０２及びマイクロビアインターフェイスパッド１０４が第１基板の上側層８０及び下側層８６内に形成されることを示している。図３は更に、パッド９４が第１基板２つの上側層８０、８２の上に形成されていることを示している。
【００３８】
図４は第２基板６２及び穴１０６の断面図を示す。前述のように、第２基板は従来のプリント回路ボード技術に基づいて作製される。ＢＧＡ半田ボール９８とインターフェイス接続するためのパッド９４が第２基板の底面７４上に形成される。図３図示の第１基板６０及び図４図示の第２基板は、図５に示すように、基板パッケージング装置５８を形成するように互いにラミネートされる。
【００３９】
基板パッケージング装置５８を形成するように第１及び第２基板６０、６２を互いにラミネートした後、図６図示のように、貫通孔９０が機械的穿孔手段により第１及び第２基板に同時に形成される。次に、図７を参照して説明すると、貫通孔の内面が金属９２、例えば、銅によってメッキされ、第１基板６０及び第２基板６２間の電気的な結合が提供される。作製中、１つのパネル（図示せず）内に多数の基板パッケージング装置５８が並べて構成される場合がある。これらは、ダイサー若しくはルーターを使用して、基板パッケージング装置を互いに切り離す単一化プロセスによって、複数の個別のパッケージング装置に分割される。
【００４０】
次に、図８を参照して説明すると、第２半導体ダイの底面１１４上の金属性バンプ１１０を第１基板の頂面上のダイインターフェイスパッド１００に半田付けすることにより、第２半導体ダイ６６が第１基板６０の頂面６８に接合され、従って、第１基板と第２半導体ダイとの間の機械的及び電気的インターフェイスが提供される。第２半導体ダイが第１基板の頂面に接合された後、図９図示のように、第１半導体ダイと第１基板の頂面との間に充填樹脂１１６が配設される。
【００４１】
次に、図１０に示すように、第１半導体ダイ６４が第２基板６２の穴１０６内に挿入されると共に、第１半導体ダイの底面１１２上の金属性バンプ１１０が、第１基板６０の底面７０上に配設されたダイインターフェイスパッド１００に半田付けされる。次に、図１１に示すように、充填樹脂１１６が第１半導体ダイ６４と第１基板の底面７０との間に配設される。図１１に示すように、充填樹脂の広がりは第２基板の穴の内壁１０８によって制限される。最後に、図１２に示すように、ＢＧＡ半田ボール９８が第２基板の底面７４上のパッド９４に取付けられ、各ＢＧＡ半田ボールが対応のメッキされた貫通孔９０に結合される。
【００４２】
図８乃至図１１は、第２半導体ダイ６６を第１基板６０の頂面６８に結合し、次に、第１半導体ダイ６４を第１基板６０の底面７０に結合する態様を示す。しかし、第１及び第２半導体ダイ６４、６６の結合の順番は、第２半導体ダイ６６が第１基板６０の頂面６８に結合される前に、第１半導体ダイ６４が第１基板６０の底面７０に結合されるというように、逆にすることができる。
【００４３】
図１３図示の例示の実施の形態は、図２図示の実施の形態と比較すると、第２半導体ダイ６６の底面１１４上の金属性バンプ１１０を、第１基板６０の頂面６８上のダイインターフェイスパッド１００に直接的に半田付けするのではなく、第２半導体ダイが、第１基板に結合されたプリパッケージアッセンブリ１１８として構成される点で相違する。図１３図示のように、第２半導体ダイは、第２半導体ダイの底面上に配設された金属性バンプを含み、これらは、インターフェイス基板１２２の頂面１２０上のパッド（図示せず）に半田付けされる。インターフェイス基板の底面１２６上のパッド１２４は、半田接続手段により、対応のダイインターフェイスパッド１００に接続される。インターフェイス基板内の配線（図示せず）及びビア（図示せず）が、インターフェイス基板の頂面１２０上のパッド（図示せず）を、インターフェイス基板１２２の底面１２６上のパッド１２４に電気的に結合する。充填樹脂１１６が第２半導体ダイの底面１１４とインターフェイス基板の頂面１２０との間に配設される。
【００４４】
図１３はプリパッケージアセンブリとして構成された第２半導体ダイを示すのみであるが、本発明の他の実施の形態では、プリパッケージングアセンブリとして構成された第１半導体ダイ６４を含むこともできる。第１半導体ダイ及び／または第２半導体ダイをプリパッケージアッセンブリとして構成すると、第１基板に結合する前の第１若しくは第２半導体ダイの同等性の診断が容易となる点で有利である。
【００４５】
図１４図示の例示の実施の形態は、図２図示の実施の形態と比較すると、図１４図示の実施の形態が、ＢＧＡ半田ボール９８の代わりに、第２基板６２の底面７４上のパッド９４に結合された放熱用基板１２８を含む点で相違する。また、図１４では、第１半導体ダイの頂面が放熱用基板に機械的に結合される。前述のように、放熱用基板は従来のプリント回路ボード材料からなり、金属メッキ、典型的には銅メッキされた貫通孔１３２を含む。放熱用基板の頂面１３６及び底面１３８上にパッド１３４が配設される。第２基板の底面７４上のパッド９４は、半田接続手段１４０によって放熱用基板の頂面１３６上の対応のパッド１３４に結合される。
【００４６】
伝熱性材料１４１、例えば、日本国、東京都の信越化学株式会社によって製造されたＧ７５０が第１半導体ダイの頂面と放熱用基板との間に配設され、第１半導体ダイと放熱用基板との間の機械的且つ熱的接触が提供される。ＢＧＡ半田ボール９８が放熱用基板の底面１３８上のパッド１３４に接続される。放熱用基板の金属メッキされた貫通孔１３２及びパッド１３４は、第１及び第２半導体ダイ６４、６６及び第１及び第２基板６０、６２から、ＢＧＡ半田ボールを介して、マザーボード（図示せず）への伝熱を有利に提供する。
【００４７】
図１５図示の例示の実施の形態は、図２図示の実施の形態と比較すると、図２図示の実施の形態では第１基板の底面７０が第２基板の頂面７２にラミネートされるのに対して、図１５図示の例示の実施の形態では第１基板６０が半田接続手段１４０によって第２基板６２に結合される点で相違する。作製中、図１５図示の第１基板及び第２基板は、それらの貫通孔９０が別々に穿孔され且つメッキされる。第１基板の頂面６８上にパッド９４を有するのに加えて、第１基板の底面７０は銅メッキされた貫通孔に機械的且つ電気的に結合されたパッド９４を有する。更に、第２基板の底面７４上のパッド９４に加えて、第２基板の頂面７２は銅メッキされた貫通孔に機械的且つ電気的に結合されたパッド９４を含む。第１基板の底面７０上のパッド９４は、半田接続手段１４０によって第２基板の頂面上のパッド９４に結合される。
【００４８】
更に、図１４及び図１５図示の実施の形態は組み合わされることによって、ある例示の実施の形態をもたらすことができる。ここで、図１５図示のように、第１及び第２基板６０、６２が半田接続手段１４０によって互いに結合される一方、図１４図示の実施の形態に従って、放熱用基板１２８が半田接続手段１４０によって第２基板の底面７４に結合されると共に、充填樹脂手段１１６によって第１半導体ダイ６４の頂面１３０に結合される。
【００４９】
図１６は第２基板６の代わりにキャップ基板１４２を含む更に他の例示の実施の形態を示す。キャップ基板１４２は図１４図示の実施の形態の放熱用基板１２８及び図１５図示の実施の形態の第２基板の機能を達成する。上述の実施の形態とは異なり、図１６図示のキャップ基板は穴１０６の代わりに凹部１４４を含み、これは第１半導体ダイ６４及び／またはデカップリングキャパシタ（図示せず）などの電子部品を収容する。第１半導体ダイを収容する場合、凹部の寸法は、第１半導体ダイが直接的にキャップ基板に接触しない状態で、第１半導体ダイ及びキャップ基板が第１基板の底面に結合できるように設定される。
【００５０】
作製中、図１６図示の第１基板６０及びキャップ基板１４２は、それらの貫通孔９０が別々に穿孔され且つメッキされる。第１基板の頂面６８上にパッド９４を有するのに加えて、第１基板の底面７０は銅メッキされた貫通孔に機械的且つ電気的に結合されたパッド９４を有する。更に、キャップ基板の底面１４８上のパッド９４に加えて、キャップ基板の頂面１４６は銅メッキされた貫通孔に機械的且つ電気的に結合されたパッド９４を含む。
【００５１】
第１基板の底面７０上のパッド９４は、半田接続手段１４０によってキャップ基板の頂面１４６上のパッド９４に結合される。作製プロセス中、伝熱性材料１４１が凹部１４４内で第１半導体ダイ６４とキャップ基板との間に配設される。ＢＧＡ半田ボール９８がキャップ基板の底面１４８上のパッド９４に接続される。キャップ基板の金属メッキされた貫通孔及びパッド９４は、第１及び第２半導体ダイ６４、６６、第１基板、及びキャップ基板から、ＢＧＡ半田ボールを介して、マザーボード（図示せず）への伝熱を有利に提供する。
【００５２】
本発明の更に他の実施の形態は、第１基板６０の頂面６８に結合された第２基板６６若しくはキャップ基板１４２と類似若しくは同一の追加の基板（図示せず）を含むことができる。この追加の基板は、第２半導体ダイ６６を収容するための穴１０６若しくは凹部１４４を含むことができると共に、追加の基板及び第２半導体ダイの上に配置された他のプリント回路ボード（図示せず）と結合するための構造として機能することができる。追加の基板は、充填樹脂１１６の広がりが第２半導体ダイから離れるのを有利に制限する。
【００５３】
本発明の実施の形態はマルチチップモジュール構成５６を有利に提供し、ここで、基板６０、６２、１２８、１４２は、半導体ダイ６４、６６及び／またはデカップリングキャパシタ（図示せず）が直接的にマザーボードに接触しない状態で、マルチチップモジュール構成を下側のマザーボード（図示せず）に実装できるようにする。
【００５４】
また、本発明の実施の形態は、充填樹脂１１６の広がりを制限する内壁１０８を有する第２基板を含み、従って、第１半導体ダイ６４及び／またはデカップリングキャパシタ（図示せず）近傍において、貫通孔９０の形成及び貫通孔の配置のために使用される第１基板６０の表面積をより大きく確保することができる。第２基板及び第１半導体ダイ間の間隔が１．５ｍｍ未満となるように第２基板内の穴１０６の寸法が設定される場合、第２基板の内壁は、充填樹脂の流れを、第１半導体ダイから１．５ｍｍ以上は離れないように機械的に制限する。これは、２〜３ｍｍに達するであろう半導体ダイからの充填樹脂の典型的な広がり幅に比べて小さい。
【００５５】
本発明の実施の形態は、基板６０、６２、１４２内に、より作製に費用が掛るマイクロビア１０２の代わりに、貫通孔９０を有することから利益を得る。マイクロビアの数が増加するほど、マイクロビアをレーザ穿孔する総コストも増加する。また、基板に金属メッキされた貫通孔を使用することにより、第１及び第２半導体ダイ６４、６６及び基板からの伝熱、及びマルチチップモジュール構成１０が結合されるマザーボード（図示せず）への伝熱が有利に容易となる。
【００５６】
本発明の特定の実施の形態において、第１基板及び第２基板が互いにラミネートされた後にこれらに貫通孔が形成される。これらの実施の形態では、第１基板及び第２基板を順に処理して貫通孔を別々に形成する時に発生する貫通孔の位置合わせの必要性や、多重穿孔工程の必要性を排除できるために有利である。本発明の実施の形態はまた、微細グランドルールを使用して基板を設計する必要性が減少するため、コスト削減を図ることもできる。
【００５７】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００５８】
【発明の効果】
本発明によれば、従来と比較して改良された半導体パッケージング装置或いは半導体モジュールを提供することができる。
【図面の簡単な説明】
【図１】従来のマルチチップモジュール構成を示す断面図である。
【図２】本発明の例示の実施の形態に係るマルチチップモジュール構成を示す断面図である。
【図３】図２図示のマルチチップモジュール構成を作製する工程を示す断面図である。
【図４】図２図示のマルチチップモジュール構成を作製する工程を示す断面図である。
【図５】図２図示のマルチチップモジュール構成を作製する工程を示す断面図である。
【図６】図２図示のマルチチップモジュール構成を作製する工程を示す断面図である。
【図７】図２図示のマルチチップモジュール構成を作製する工程を示す断面図である。
【図８】図２図示のマルチチップモジュール構成を作製する工程を示す断面図である。
【図９】図２図示のマルチチップモジュール構成を作製する工程を示す断面図である。
【図１０】図２図示のマルチチップモジュール構成を作製する工程を示す断面図である。
【図１１】図２図示のマルチチップモジュール構成を作製する工程を示す断面図である。
【図１２】図２図示のマルチチップモジュール構成を作製する工程を示す断面図である。
【図１３】本発明の例示の実施の形態に係るマルチチップモジュール構成を示す断面図である。
【図１４】本発明の例示の実施の形態に係るマルチチップモジュール構成を示す断面図である。
【図１５】本発明の例示の実施の形態に係るマルチチップモジュール構成を示す断面図である。
【図１６】本発明の例示の実施の形態に係るマルチチップモジュール構成を示す断面図である。
【符号の説明】
５６…マルチチップモジュール構成、５８…パッケージング装置、６０…第１基板、６２…第２基板、６４…第１半導体ダイ、６６…第２半導体ダイ、７６…ラミネーション層、７８…多重層、８０、８２…上側層、８４、８６…下側層、８８…中間層、９０…貫通孔、９２…金属、９４…パッド、９８…ＢＧＡ半田ボール、１００…ダイインターフェイスパッド、１０２…マイクロビア、１０４…マイクロビアインターフェイスパッド、１０６…穴、１０８…内壁、１１０…金属性バンプ、１１６…充填樹脂、１１８…プリパッケージアッセンブリ、１２２…インターフェイス基板、１２４…パッド、１２８…放熱用基板、１３２…貫通孔、１３４…パッド、１４０…半田接続手段、１４１…伝熱性材料、１４２…キャップ基板、１４４…凹部。

Claims (49)

  1. 電子部品が結合される第１基板と、
    前記第１基板に結合された前記電子部品を収容する第２基板と、
    を具備することを特徴とする半導体パッケージング装置。
  2. 前記電子部品は半導体ダイからなることを特徴とする請求項１に記載の半導体パッケージング装置。
  3. 前記電子部品はキャパシタからなることを特徴とする請求項１に記載の半導体パッケージング装置。
  4. 前記第２基板に前記電子部品を収容する穴が形成されることを特徴とする請求項１に記載の半導体パッケージング装置。
  5. 前記第１基板及び前記第２基板は貫通孔を含むことを特徴とする請求項１に記載の半導体パッケージング装置。
  6. 前記第１基板及び前記第２基板内の前記貫通孔は同時に形成されることを特徴とする請求項５に記載の半導体パッケージング装置。
  7. 前記貫通孔は金属メッキされることを特徴とする請求項５に記載の半導体パッケージング装置。
  8. 前記第１基板は前記第２基板にラミネートされることを特徴とする請求項１に記載の半導体パッケージング装置。
  9. 前記第１基板は半田接続によって前記第２基板に結合されることを特徴とする請求項１に記載の半導体パッケージング装置。
  10. ＢＧＡを構成する複数の半田ボールを更に具備し、ここで、前記第２基板は両面を有し、前記第１基板は前記第２基板の前記両面の一方に結合され、前記半田ボールは前記第２基板の前記両面の他方に結合されることを特徴とする請求項１に記載の半導体パッケージング装置。
  11. 両面を有する第１基板と、
    前記第１基板の前記両面の一方に結合された第１電子部品と、
    前記第１基板の前記両面の前記一方に結合された前記第１電子部品を収容する第２基板と、
    を具備することを特徴とする半導体モジュール。
  12. 前記第１電子部品は半導体ダイからなることを特徴とする請求項１１に記載の半導体モジュール。
  13. 前記第１電子部品はキャパシタからなることを特徴とする請求項１１に記載の半導体モジュール。
  14. 前記第２基板に前記第１電子部品を収容する穴が形成されることを特徴とする請求項１１に記載の半導体モジュール。
  15. 前記第１基板及び前記第２基板は貫通孔を含むことを特徴とする請求項１１に記載の半導体モジュール。
  16. 前記第１基板及び前記第２基板内の前記貫通孔は同時に形成されることを特徴とする請求項１５に記載の半導体モジュール。
  17. 前記貫通孔は金属メッキされることを特徴とする請求項１５に記載の半導体モジュール。
  18. 前記第１基板は前記第２基板にラミネートされることを特徴とする請求項１１に記載の半導体モジュール。
  19. 前記第１基板は半田接続によって前記第２基板に結合されることを特徴とする請求項１１に記載の半導体モジュール。
  20. ＢＧＡを構成する複数の半田ボールを更に具備し、ここで、前記第２基板は両面を有し、前記第１基板は前記第２基板の前記両面の一方に結合され、前記半田ボールは前記第２基板の前記両面の他方に結合されることを特徴とする請求項１１に記載の半導体モジュール。
  21. 前記第１電子部品と前記第１基板の前記両面の前記一方との間に充填樹脂を更に具備することを特徴とする請求項１１に記載の半導体モジュール。
  22. 前記第２基板は、前記第１電子部品から離れる前記充填樹脂の流れを制限する壁を有することを特徴とする請求項２１に記載の半導体モジュール。
  23. 前記第１電子部品と前記第１基板の前記両面の前記一方との間に結合されたインターフェイス基板を更に具備することを特徴とする請求項１１に記載の半導体モジュール。
  24. 前記第１基板の前記両面の他方に結合された第２電子部品を更に具備することを特徴とする請求項１１に記載の半導体モジュール。
  25. 前記第２電子部品は半導体ダイからなることを特徴とする請求項２４に記載の半導体モジュール。
  26. 前記第２電子部品はキャパシタからなることを特徴とする請求項２４に記載の半導体モジュール。
  27. 前記第２電子部品と前記第１基板の前記両面の前記他方との間に結合されたインターフェイス基板を更に具備することを特徴とする請求項２４に記載の半導体モジュール。
  28. 放熱用基板を更に具備し、ここで、前記第２基板は両面を有し、前記第１基板は前記第２基板の前記両面の一方に結合され、前記放熱用基板は前記第２基板の前記両面の他方に結合されることを特徴とする請求項１１に記載の半導体モジュール。
  29. 前記第１電子部品と前記放熱用基板との間に伝熱性材料を更に具備することを特徴とする請求項２８に記載の半導体モジュール。
  30. 前記放熱用基板は半田接続によって前記第２基板に結合されることを特徴とする請求項２８に記載の半導体モジュール。
  31. 前記放熱用基板は貫通孔を含むことを特徴とする請求項２８に記載の半導体モジュール。
  32. ＢＧＡを構成する複数の半田ボールを更に具備し、ここで、前記放熱用基板は両面を有し、前記第２基板は前記放熱用基板の前記両面の一方に結合され、前記半田ボールは前記放熱用基板の前記両面の他方に結合されることを特徴とする請求項２８に記載の半導体モジュール。
  33. 放熱用基板を更に具備し、ここで、前記第２基板は両面を有し、前記第１基板は前記第２基板の前記両面の一方に結合され、前記放熱用基板は前記第２基板の前記両面の他方に結合されることを特徴とする請求項１９に記載の半導体モジュール。
  34. 前記放熱用基板は半田接続によって前記第２基板に結合されることを特徴とする請求項３３に記載の半導体モジュール。
  35. 両面を有する第１基板と、
    前記第１基板の前記両面の一方に結合された第１電子部品と、
    前記第１基板の前記両面の前記一方に結合された前記第１電子部品を収容するキャップ基板と、
    を具備することを特徴とする半導体モジュール。
  36. 前記第１電子部品は半導体ダイからなることを特徴とする請求項３５に記載の半導体モジュール。
  37. 前記第１電子部品はキャパシタからなることを特徴とする請求項３５に記載の半導体モジュール。
  38. 前記第１基板及び前記キャップ基板は貫通孔を含むことを特徴とする請求項３６に記載の半導体モジュール。
  39. 前記貫通孔は金属メッキされることを特徴とする請求項３８に記載の半導体モジュール。
  40. 前記第１基板は半田接続によって前記キャップ基板に結合されることを特徴とする請求項３５に記載の半導体モジュール。
  41. ＢＧＡを構成する複数の半田ボールを更に具備し、ここで、前記キャップ基板は両面を有し、前記第１基板は前記キャップ基板の前記両面の一方に結合され、前記半田ボールは前記キャップ基板の前記両面の他方に結合されることを特徴とする請求項３５に記載の半導体モジュール。
  42. 前記第１電子部品と前記第１基板の前記両面の前記一方との間に充填樹脂を更に具備することを特徴とする請求項３５に記載の半導体モジュール。
  43. 前記第１基板の前記両面の他方に結合された第２電子部品を更に具備することを特徴とする請求項３５に記載の半導体モジュール。
  44. 前記第２電子部品は半導体ダイからなることを特徴とする請求項４３に記載の半導体モジュール。
  45. 前記第２電子部品はキャパシタからなることを特徴とする請求項４３に記載の半導体モジュール。
  46. 前記第１電子部品と前記キャップ基板との間に伝熱性材料を更に具備することを特徴とする請求項３５に記載の半導体モジュール。
  47. 前記電子部品よりも前記第２基板のほうが厚いことを特徴とする請求項１に記載の半導体パッケージング装置。
  48. 前記第１電子部品よりも前記第２基板のほうが厚いことを特徴とする請求項１１に記載の半導体モジュール。
  49. 前記第１電子部品よりも前記キャップ基板のほうが厚いことを特徴とする請求項３５に記載の半導体モジュール。
JP2003009854A 2002-07-30 2003-01-17 半導体パッケージング装置 Pending JP2004064043A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/209,498 US7087988B2 (en) 2002-07-30 2002-07-30 Semiconductor packaging apparatus

Publications (1)

Publication Number Publication Date
JP2004064043A true JP2004064043A (ja) 2004-02-26

Family

ID=30115223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003009854A Pending JP2004064043A (ja) 2002-07-30 2003-01-17 半導体パッケージング装置

Country Status (3)

Country Link
US (1) US7087988B2 (ja)
EP (1) EP1387403A3 (ja)
JP (1) JP2004064043A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173637A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Works Ltd センサモジュール
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2008251608A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
JP3983711B2 (ja) * 2003-04-23 2007-09-26 シャープ株式会社 表面実装型高周波モジュール
US7208342B2 (en) * 2004-05-27 2007-04-24 Intel Corporation Package warpage control
JP4865197B2 (ja) 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20060267174A1 (en) * 2005-02-09 2006-11-30 William Macropoulos Apparatus and method using stackable substrates
DE102005014094A1 (de) * 2005-03-29 2006-10-05 Robert Bosch Gmbh Vorrichtung und Verfahren zur Integration von Halbleiterbauelementen
WO2006124597A2 (en) * 2005-05-12 2006-11-23 Foster Ron B Infinitely stackable interconnect device and method
US7602062B1 (en) 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
TWI272887B (en) * 2005-12-09 2007-02-01 High Tech Comp Corp Printed circuit board and manufacturing method thereof
JP2007158279A (ja) * 2005-12-09 2007-06-21 Hitachi Ltd 半導体装置及びそれを用いた電子制御装置
US7511359B2 (en) * 2005-12-29 2009-03-31 Intel Corporation Dual die package with high-speed interconnect
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
US7727887B2 (en) * 2007-10-30 2010-06-01 International Business Machines Corporation Method for improved power distribution in a three dimensional vertical integrated circuit
US7701064B2 (en) * 2007-10-31 2010-04-20 International Business Machines Corporation Apparatus for improved power distribution in a three dimensional vertical integrated circuit
US8228679B2 (en) * 2008-04-02 2012-07-24 Spansion Llc Connections for electronic devices on double-sided circuit board
TWI362732B (en) * 2008-04-07 2012-04-21 Nanya Technology Corp Multi-chip stack package
US8310061B2 (en) * 2008-12-17 2012-11-13 Qualcomm Incorporated Stacked die parallel plate capacitor
KR101204570B1 (ko) * 2010-12-01 2012-11-26 삼성전기주식회사 전자종이 표시장치 및 이의 제조방법
RU2460170C1 (ru) * 2011-05-06 2012-08-27 Сергей Фёдорович Соболев Способ изготовления электронного блока
JP2014165210A (ja) * 2013-02-21 2014-09-08 Fujitsu Component Ltd モジュール基板
DE102013226989A1 (de) * 2013-12-20 2015-07-09 Rohde & Schwarz Gmbh & Co. Kg Halbleiter-Bauteil mit Chip für den Hochfrequenzbereich
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US10121768B2 (en) 2015-05-27 2018-11-06 Bridge Semiconductor Corporation Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
US10354984B2 (en) 2015-05-27 2019-07-16 Bridge Semiconductor Corporation Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
JP6748501B2 (ja) * 2016-07-14 2020-09-02 ローム株式会社 電子部品およびその製造方法
CN108573877B (zh) * 2017-03-14 2021-08-27 兴讯科技股份有限公司 形成贴附式双面载放零件的电子芯片模块的方法
CN108573875A (zh) * 2017-03-14 2018-09-25 兴讯科技股份有限公司 双面载放零件的电子芯片模块
US10553563B2 (en) * 2018-05-30 2020-02-04 Epistar Corporation Electronic device

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
US5237204A (en) * 1984-05-25 1993-08-17 Compagnie D'informatique Militaire Spatiale Et Aeronautique Electric potential distribution device and an electronic component case incorporating such a device
JPH01217993A (ja) * 1988-02-26 1989-08-31 Hitachi Ltd 半導体装置
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
EP0658937A1 (en) * 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2914242B2 (ja) * 1995-09-18 1999-06-28 日本電気株式会社 マルチチップモジュール及びその製造方法
US5889326A (en) 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JPH1079405A (ja) 1996-09-04 1998-03-24 Hitachi Ltd 半導体装置およびそれが実装された電子部品
US5959348A (en) 1997-08-18 1999-09-28 International Business Machines Corporation Construction of PBGA substrate for flip chip packing
JPH11204944A (ja) 1998-01-12 1999-07-30 Hitachi Chem Co Ltd 多層印刷配線板の製造方法
US6100593A (en) 1998-02-27 2000-08-08 Advanced Micro Devices, Inc. Multiple chip hybrid package using bump technology
US6150724A (en) 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
US6137164A (en) 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
JP3109477B2 (ja) 1998-05-26 2000-11-13 日本電気株式会社 マルチチップモジュール
US5977640A (en) 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6229404B1 (en) * 1998-08-31 2001-05-08 Kyocera Corporation Crystal oscillator
US6160715A (en) 1998-09-08 2000-12-12 Lucent Technologies Inc. Translator for recessed flip-chip package
US6204562B1 (en) 1999-02-11 2001-03-20 United Microelectronics Corp. Wafer-level chip scale package
JP2000260819A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置の製造方法
TW417839U (en) * 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
US6163458A (en) 1999-12-03 2000-12-19 Caesar Technology, Inc. Heat spreader for ball grid array package
JP3681155B2 (ja) 1999-12-22 2005-08-10 新光電気工業株式会社 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法
US6678167B1 (en) 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
US6949822B2 (en) * 2000-03-17 2005-09-27 International Rectifier Corporation Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance
US6731009B1 (en) * 2000-03-20 2004-05-04 Cypress Semiconductor Corporation Multi-die assembly
EP1189282A4 (en) 2000-03-21 2006-02-15 Mitsubishi Electric Corp SEMICONDUCTOR ARRANGEMENT, METHOD FOR THE PRODUCTION OF ELECTRONIC SWITCHING, ELECTRONIC SWITCHING, AND PORTABLE INFORMATION TERMINAL
JP2001291820A (ja) 2000-04-05 2001-10-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2001319997A (ja) 2000-05-10 2001-11-16 Mitsubishi Electric Corp 半導体パッケージおよび半導体チップ
JP2002305284A (ja) * 2001-02-05 2002-10-18 Mitsubishi Electric Corp 半導体装置積層構造体
US6455924B1 (en) * 2001-03-22 2002-09-24 International Business Machines Corporation Stress-relieving heatsink structure and method of attachment to an electronic package

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173637A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Works Ltd センサモジュール
JP4715503B2 (ja) * 2005-12-22 2011-07-06 パナソニック電工株式会社 センサモジュールの製造方法
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
US8089777B2 (en) 2007-03-09 2012-01-03 Casio Computer Co., Ltd. Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
JP2008251608A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法
US7932517B2 (en) 2007-03-29 2011-04-26 Casio Computer Co., Ltd. Semiconductor device comprising circuit substrate with inspection connection pads and manufacturing method thereof

Also Published As

Publication number Publication date
US20040021210A1 (en) 2004-02-05
EP1387403A3 (en) 2006-05-24
EP1387403A2 (en) 2004-02-04
US7087988B2 (en) 2006-08-08

Similar Documents

Publication Publication Date Title
JP2004064043A (ja) 半導体パッケージング装置
JP6325605B2 (ja) 電子部品内蔵基板
JP5224845B2 (ja) 半導体装置の製造方法及び半導体装置
US6891732B2 (en) Multilayer circuit board and semiconductor device using the same
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
EP2894950B1 (en) Embedded heat slug to enhance substrate thermal conductivity
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
JP2001217337A (ja) 半導体装置及びその製造方法
JPH07169872A (ja) 半導体装置及びその製造方法
US7071569B2 (en) Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US20130215586A1 (en) Wiring substrate
JP2016201529A (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
KR100976201B1 (ko) 인쇄회로기판 및 그 제조 방법
US8058723B2 (en) Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof
JP4521251B2 (ja) 配線性が高いマイクロビア基板
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP3944898B2 (ja) 半導体装置
JP6587795B2 (ja) 回路モジュール
JP2006324646A (ja) モジュール基板
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
JP6633151B2 (ja) 回路モジュール
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
CN113964093A (zh) 封装结构及其制备方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061219