CN108573877B - 形成贴附式双面载放零件的电子芯片模块的方法 - Google Patents

形成贴附式双面载放零件的电子芯片模块的方法 Download PDF

Info

Publication number
CN108573877B
CN108573877B CN201710149015.8A CN201710149015A CN108573877B CN 108573877 B CN108573877 B CN 108573877B CN 201710149015 A CN201710149015 A CN 201710149015A CN 108573877 B CN108573877 B CN 108573877B
Authority
CN
China
Prior art keywords
carrier plate
component
attached
carrier
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710149015.8A
Other languages
English (en)
Other versions
CN108573877A (zh
Inventor
曾子章
谢秀明
朱官柏
谭瑞敏
唐伟森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xingxun Technology Co ltd
Original Assignee
Xingxun Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xingxun Technology Co ltd filed Critical Xingxun Technology Co ltd
Priority to CN201710149015.8A priority Critical patent/CN108573877B/zh
Publication of CN108573877A publication Critical patent/CN108573877A/zh
Application granted granted Critical
Publication of CN108573877B publication Critical patent/CN108573877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种形成贴附式双面载放零件的电子芯片模块的方法，包括下列步骤：步骤A：取一载板，该载板的上方用于安装至少一第一组件；步骤B：在该载板的下方黏贴至少一第二组件，该第二组件底部依附到该载板的下方表面；步骤C：贴附一贴附层在该载板的下方，并使得该贴附层贴附在该载板的下方时并不会遮蔽到该第二组件；其中，步骤B与步骤C可同时进行，或先进行步骤B再进行步骤C；步骤D：然后将上下方具有组件及该贴附层的该载板置入回焊炉经烘烤后予以固化，即形成贴附式双面载放零件的电子芯片模块。

Description

形成贴附式双面载放零件的电子芯片模块的方法
技术领域
本发明涉及电子芯片模块，尤其是一种形成贴附式双面载放零件的电子芯片模块的方法。
背景技术
现有技术中的芯片组封装结构，在基板上安装所需要的电子组件，然后在电子组件上拉出导线以作为导接外部组件之用。封装时，在电子组件的上方附加一层塑酯作为保护封装层，以保护电子组件、导线及相关的芯片组组件。
但上述现有技术中的芯片组封装结构，电子组件都是安装在基板上方，因此当所需安装的电子组件较多时，则需占用相当大的安装面积，因此也需要使用大面积的基板，而也增加了整体芯片组结构的面积，不利于空间上的利用，并且，也提高了整体的制造成本。现今电子零件的制作大多是要求体积越来越小，所以相对其电路板的整体体积也必须缩小，以达到轻薄短小的目的。但是传统的电路板往往将重多的电子零件散布在大面积的基板上，随着零件数的增加，整个基板的面积也随着增大。而上述现有技术中所使用的零件布局方式所能达到的体积缩小相当有限，所以发明人基于在电路领域上多年的经验，希望能想出一种有效的方式以使得电路板的面积大大的缩小，而达到电子组件积体化的目的。
发明内容
所以本发明的目的是为了解决上述现有技术上的问题，本发明中提出一种形成贴附式双面载放零件的电子芯片模块的方法，将一载板的上方安装至少一第一组件；再将至少一第二组件黏贴到该载板的下方，然后贴附一贴附层在该载板的下方，使得该贴附层贴附在该载板的下方时不会遮蔽到该第二组件；然后将上下方具有组件及贴附层的载板置入回焊炉经烘烤后予以固化，即形成本发明的贴附式双面载放零件的电子芯片模块。因此本发明可以使得同一片载板承载更多的电子组件，整体上减少了载板的面积，因为在上下表面均可承载电子组件，所以体积可以减少约一半，并且，整个导线的长度也可以缩短，导线可以通过载板及贴附层中间的通孔连接到另一侧的电子组件，而且导线的布线方式可以由原来的二维布线方式变成三维的布线方式，所以在零件的空间配置上增加了更大的弹性。并且，也节省制造成本。因为载板下表面的第二组件位于该贴附层的安装开槽内，所以第二组件植入载板下表面时，对整体厚度的增加相当有限。
为达到上述目的，本发明中提出一种形成贴附式双面载放零件的电子芯片模块的方法，包括下列步骤：步骤A：取一载板，在该载板的上方安装至少一第一组件；步骤B：在该载板的下方黏贴至少一第二组件，该第二组件底部依附到该载板的下方表面；步骤C：贴附一贴附层在该载板的下方，并使得该贴附层贴附在该载板的下方时并不会遮蔽到该第二组件；其中，步骤B与步骤C为同时进行，或先进行步骤B再进行步骤C；步骤D：然后将上下方具有组件及该贴附层的该载板置入回焊炉经烘烤后予以固化，即形成贴附式双面载放零件的电子芯片模块。
其中，该贴附层上形成安装开槽，该安装开槽的位置对应该载板下方的该第二组件，因此，在黏贴该贴附层后，该第二组件外露于该载板下方而不会受到遮蔽。
其中，该安装开槽是位于该载板边缘的开槽。
其中，该贴附层形成多个贴附片，各贴附片在贴附于该载板下方后，各贴附片之间形成安装开槽，该安装开槽的位置对应于该第二组件的位置。
其中，该贴附层下方配置连接件，该载板通过该连接件固定到一基板上。
其中，本发明的形成贴附式双面载放零件的电子芯片模块的方法还包括下列步骤：
步骤E：在上下方具有该第一组件及该第二组件及该贴附层的该载板中形成一封装结构，应用封装材料封装该载板及该第二组件及该第一组件；该连接件延伸出该封装结构之外，以使得该封装结构可以被安装到一基板上或连接其他的组件。
其中，该载板上形成多个通孔，以作为导线导接之用；其中，该贴附层上形成多个第二通孔，以作为导线导接之用。
其中，该连接件为铜柱、锡球或焊垫。
其中，该载板上形成多个通孔，其中，该贴附层上形成多个第二通孔；其中，该第一组件及该第二组件的接点连接导体组件而通过该通孔及该第二通孔延伸到该贴附层下方形成一导电路径，以作为信号或电的传输之用，然后连接到一基板上。
其中，在步骤A与步骤B之间或者在步骤D之后，在该载板的上方安装至少一第一组件；在贴附该第一组件后，将该载板以及所贴附的组件置于回焊炉，予以烘烤固化。
本发明的有益效果为：本发明可以使得同一片载板承载更多的电子组件，整体上减少了载板的面积，整个导线的长度也可以缩短，也节省制造成本。
附图说明
图1的剖面示意图显示本发明的第一实施例的载板；
图2的剖面示意图显示本发明的第一实施例的载板上方安装至少一第一组件；
图3的剖面示意图显示本发明的第一实施例的载板下方安装至少一第二组件；
图4的剖面示意图显示本发明的第一实施例的载板下方贴附一贴附层；
图5的示意图显示本发明的第一实施例的载板置入回焊炉烘烤；
图6的剖面示意图显示本发明的第一实施例的贴附层下方连接一基板；
图7显示本发明的步骤流程图；
图8显示图4中贴附层由底面观视的立体图；
图9显示图4中贴附层由底面观视的立体图的另一说明例；
图10显示本发明的第一实施例的封装结构的示意图；
图11显示本发明的第二实施例的剖面示意图；
图12显示本发明的第二实施例安装于基板的剖面示意图；
图13显示图11中贴附层由底面观视的立体图；
图14显示本发明的第二实施例的封装结构的示意图。
附图标记说明
1 载板
11 通孔
15 安装开槽
15’ 安装开槽
20 基板
30 连接件
60 贴附层
60’ 贴附层
61 第二通孔
61’ 第二通孔
65’ 贴附片
70 导电结构
100 第一组件
101 第一组件
102 第一组件
110 导体组件
200 第二组件
201 第二组件
202 第二组件
500 锡膏
510 锡球
600 封装结构
900 回焊炉。
具体实施方式
现谨就本发明的结构组成及所能产生的功效与优点，配合附图，根据本发明的一较佳实施例详细说明如下。
请参考图1至图10所示，显示本发明的形成贴附式双面载放零件的电子芯片模块的方法的第一实施例，包括下列步骤：
取一载板1，该载板1的上方用于安装各式电子组件(步骤800)。
如图1所示，其中，在该载板1上可以适当的形成多个通孔11，以作为导线导接之用。
较佳的，该载板1可以为一单层或多层载板。
其中，在该载板1的上方可如现有技术，安装各种不同形式的电子组件，图2中显示在该载板1的上方安装至少一第一组件100、101、102，在贴附该第一组件100、101、102后，可将该载板1以及所贴附的组件置于回焊炉后予以烘烤固化(步骤810)。其中，该第一组件100、101以锡膏500黏贴到该载板1的上方；而该第一组件102以锡球510黏贴到该载板1的上方。上述黏贴的方法并非用于限制本发明的范围。
然后，在该载板1的下方以锡膏500或其他的导电膏安装至少一第二组件200、201、202，该至少一第二组件200、201、202底部依附到该载板1的下方表面，如图3所示(步骤820)。
然后，将一贴附层60贴附在该载板1的下方，且该贴附层60上形成安装开槽15，该安装开槽15的位置对应该载板1下方的该第二组件200、201、202的位置，因此，当该贴附层60贴附在该载板1的下方并不会遮蔽到该第二组件200、201、202，如图4所示(步骤830)。
上述步骤820及步骤830可同时进行，或者先进行步骤820再进行步骤830。
然后，将上下方具有组件及该贴附层60的该载板1置入回焊炉900经烘烤后予以固化，即得到本发明的贴附式双面载放零件的电子芯片模块，如图5所示(步骤840)。
上述步骤810除了可以在步骤800与步骤820之间进行之外，也可以在步骤840之后再进行步骤810。
如图4所示，在该贴附层60上可以适当的形成多个第二通孔61，以作为导线导接之用。
图8显示图4的立体结构，其为该贴附层60由底面观视的立体图，其中，如需要可以在该贴附层60上形成多个安装开槽15。
图9显示图4的另一立体结构，其为该贴附层60由底面观视的立体图，其中，该安装开槽15可以是位于该载板1边缘的开槽，此一形式的安装开槽15仍在本发明的范围内。
图11至图14中显示本发明的第二实施例。在本实施例中，芯片模块的结构、载板及上方的第一组件及其形成方法与上一实施例相同，因此相同的组件以相同的符号表示，其功能也相同，所以其细微结构将不再加以说明。但本实施例中：
该贴附层60’形成多个贴附片65’。图11中以两个贴附片65’显示，实际上可视需要形成多个贴附片65’。其中，各贴附片65’在贴附于载板1下方后，各贴附片65’之间形成安装开槽15’，该安装开槽15’的位置对应于该第二组件200、201、202的位置。
如图11所示，其中，在该贴附层60’上可以适当的形成多个第二通孔61’，以作为导线导接之用。
图13显示图11的立体结构，其为该贴附层60’由底面观视的立体图。图13中显示至少一第二组件200、201、202位于该载板1的下方的安装开槽15’中。
如图6、图12所示，该贴附层60、60’下方可配置连接件30，该载板1通过该连接件30黏贴到一基板20上，如图所示。其中，该连接件30可以是铜柱、锡球或焊垫。其中，当该连接件30为铜柱时，其通过电镀方式配置于该贴附层60、60’下方；其中，当该连接件30为锡球时，其通过植入方式配置于该贴附层60、60’下方；其中，当该连接件30为焊垫时，其通过蚀刻方式配置于该贴附层60、60’下方。
所以应用本发明的结构，可以同时在该载板1的两端均安装各式不同的电子组件，增加整个载板1的利用度，而且也节省整体的制造成本及产品空间。
本发明也适合使用在需要封装的芯片模块结构。图10、图14显示本发明上述的第一实施例、第二实施例中的封装结构的一实施例。即在上述实施例的芯片模块结构中加入封装结构以形成一体化的结构。
本发明还包括步骤为：
在上下方具有该第一组件100、101、102及该第二组件200、201、202及该贴附层60的该载板1中形成一封装结构600，应用封装材料封装该载板1及该第一组件100、101、102及该第二组件200、201、202；该连接件30延伸出该封装结构600之外，以使得该封装结构600可以被安装到该基板20上或连接其他的组件，如图10所示(步骤850)。
其中，在封装时在该第一组件100、101、102及该第二组件200、201、202的周围涂布上所需要的封装结构600，而且将该连接件30延伸出该封装结构600之外，以使得该封装结构600可以被安装到该基板20上或连接其他的组件。本实施例适用于各种不同的封装结构，封装结构为现有技术中所熟知的，所以在此不再赘述。
如图14所示，上述第二实施例也可以应用上述相同的方式形成该封装结构600。
其中，该通孔11及该第二通孔61、61’中可以形成各种的导电结构70以作为导通之用。如图4、图11中所示，该导电结构70可以是镀满铜的通孔11及第二通孔61、61’或是填满油墨的通孔11及第二通孔61、61’。
如图10及图14所示，其中，该第一组件102及该第二组件202的接点可连接导体组件110而通过该通孔11及该第二通孔61、61’延伸到该贴附层60、60’下方形成一导电路径，以作为信号或电的传输之用，然后连接到该基板20上。
本发明的优点在于将一载板的上方安装至少一第一组件；再将至少一第二组件黏贴到该载板的下方，然后贴附一贴附层在该载板的下方，使得该贴附层贴附在该载板的下方时不会遮蔽到该第二组件；然后将上下方具有组件及贴附层的载板置入回焊炉经烘烤后予以固化，即形成本发明的贴附式双面载放零件的电子芯片模块。因此，本发明可以使得同一片载板承载更多的电子组件，整体上减少了载板的面积，因为在上下表面均可承载电子组件，所以体积可以减少约一半，并且，整个导线的长度也可以缩短，导线可以通过载板及贴附层中间的通孔连接到另一侧的电子组件，而且导线的布线方式可以由原来的二维布线方式变成三维的布线方式，所以在零件的空间配置上增加了更大的弹性。并且，也节省制造成本。因为载板下表面的第二组件位于该贴附层的安装开槽内，所以第二组件植入载板下表面时，对整体厚度的增加相当有限。
综上所述，本发明人性化的体贴设计，相当符合实际需求。其具体改进现有技术的缺点，相较于现有技术明显具有突破性的进步优点，确实具有功效的增进，且非易于达成。本发明未曾公开于国内与国外的文献与市场上，已符合专利法规定。
上述详细说明是针对本发明的一可行实施例的具体说明，但是，该实施例并非用以限制本发明的专利保护范围，凡未脱离本发明技艺精神所作的等效实施或变更，均应属于本发明的专利范围中。

Claims (6)

1.一种形成贴附式双面载放零件的电子芯片模块的方法，其特征在于，包括下列步骤：
步骤A：取一载板，该载板为多层载板；在该载板的上方安装至少一第一组件；该载板上形成多个通孔，以作为导线导接之用；
步骤B：在该载板的下方黏贴至少一第二组件，该第二组件底部依附到该载板的下方表面；
步骤C：贴附一贴附层在该载板的下方，并使得该贴附层贴附在该载板的下方时并不会遮蔽到该第二组件；该贴附层上形成多个第二通孔，以作为导线导接之用；该贴附层形成多个贴附片，各贴附片在贴附于该载板下方后，各贴附片之间形成安装开槽，该安装开槽的位置对应于该第二组件的位置；
其中，步骤B与步骤C为同时进行，或先进行步骤B再进行步骤C；
步骤D：然后将上下方具有组件及该贴附层的该载板置入回焊炉经烘烤后予以固化，即形成贴附式双面载放零件的电子芯片模块；
步骤E：在上下方具有该第一组件及该第二组件及该贴附层的该载板中形成一封装结构，应用封装材料封装该载板及该第二组件及该第一组件；该贴附层下方配置连接件，该连接件延伸出该封装结构之外，以使得该封装结构可以被安装到一基板上或连接其他的组件；
其中，该载板通过该连接件固定到该基板上。
2.如权利要求1所述的形成贴附式双面载放零件的电子芯片模块的方法，其特征在于，该贴附层上形成安装开槽，该安装开槽的位置对应该载板下方的该第二组件，因此，在黏贴该贴附层后，该第二组件外露于该载板下方而不会受到遮蔽。
3.如权利要求2所述的形成贴附式双面载放零件的电子芯片模块的方法，其特征在于，该安装开槽是位于该载板边缘的开槽。
4.如权利要求1或2所述的形成贴附式双面载放零件的电子芯片模块的方法，其特征在于，该连接件为铜柱、锡球或焊垫。
5.如权利要求1或2所述的形成贴附式双面载放零件的电子芯片模块的方法，其特征在于，该第一组件及该第二组件的接点连接导体组件而通过该通孔及该第二通孔延伸到该贴附层下方形成一导电路径，以作为信号或电的传输之用，然后连接到一基板上。
6.如权利要求1或2所述的形成贴附式双面载放零件的电子芯片模块的方法，其特征在于，在步骤A与步骤B之间或者在步骤D之后，在该载板的上方安装至少一第一组件；在贴附该第一组件后，将该载板以及所贴附的组件置于回焊炉，予以烘烤固化。
CN201710149015.8A 2017-03-14 2017-03-14 形成贴附式双面载放零件的电子芯片模块的方法 Active CN108573877B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710149015.8A CN108573877B (zh) 2017-03-14 2017-03-14 形成贴附式双面载放零件的电子芯片模块的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710149015.8A CN108573877B (zh) 2017-03-14 2017-03-14 形成贴附式双面载放零件的电子芯片模块的方法

Publications (2)

Publication Number Publication Date
CN108573877A CN108573877A (zh) 2018-09-25
CN108573877B true CN108573877B (zh) 2021-08-27

Family

ID=63578284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710149015.8A Active CN108573877B (zh) 2017-03-14 2017-03-14 形成贴附式双面载放零件的电子芯片模块的方法

Country Status (1)

Country Link
CN (1) CN108573877B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
US7087988B2 (en) * 2002-07-30 2006-08-08 Kabushiki Kaisha Toshiba Semiconductor packaging apparatus
KR100626330B1 (ko) * 2004-06-01 2006-09-20 정기석 양면 실장형 세라믹 패키지 및 그 제조 방법
JP2007123457A (ja) * 2005-10-27 2007-05-17 Nec Electronics Corp 半導体モジュール
JP2008251608A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法
CN102117782B (zh) * 2010-01-06 2012-12-26 南亚电路板股份有限公司 复合埋入式元件结构及其制造方法
CN105140255B (zh) * 2015-09-25 2017-11-17 江西芯创光电有限公司 一种覆晶摄像头封装片及其制作方法

Also Published As

Publication number Publication date
CN108573877A (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
EP1734800B1 (en) Technique for manufacturing an overmolded electronic assembly
US7180012B2 (en) Module part
CN106171049B (zh) 电子设备
JP6950757B2 (ja) 高周波モジュール
US8072769B2 (en) Component-embedded module and manufacturing method thereof
US7161252B2 (en) Module component
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
CN100527412C (zh) 电子电路模块及其制造方法
US20060214278A1 (en) Shield and semiconductor die assembly
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
CN109496063B (zh) 电磁屏蔽膜及其制造方法、柔性电路板及其制造方法
CN103037619A (zh) 印刷电路板组件
JP2010123839A (ja) 半導体モジュール
CN108573877B (zh) 形成贴附式双面载放零件的电子芯片模块的方法
CN112770495A (zh) 全向内埋模组及制作方法、封装结构及制作方法
KR20120071938A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
CN216146514U (zh) 电路板及电子装置
US9420709B2 (en) Coreless board for semiconductor package, method of manufacturing the same, and method of manufacturing semiconductor package using the same
CN112449477B (zh) 电路板的制造方法及电路板
TWI687140B (zh) 形成貼附式雙面載放零件之電子晶片模組的方法
CN114731763A (zh) 内埋电路板及其制造方法
CN110931449A (zh) 电源模块封装结构及电源模块的封装方法
CN105792511B (zh) 一种焊盘兼容结构以及pcb板
CN217444383U (zh) 单层基板的芯片封装结构及其电子电路
CN113784529B (zh) 电路板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant