JP4945682B2 - 半導体記憶装置およびその製造方法 - Google Patents

半導体記憶装置およびその製造方法 Download PDF

Info

Publication number
JP4945682B2
JP4945682B2 JP2010279877A JP2010279877A JP4945682B2 JP 4945682 B2 JP4945682 B2 JP 4945682B2 JP 2010279877 A JP2010279877 A JP 2010279877A JP 2010279877 A JP2010279877 A JP 2010279877A JP 4945682 B2 JP4945682 B2 JP 4945682B2
Authority
JP
Japan
Prior art keywords
semiconductor memory
organic substrate
memory device
memory chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010279877A
Other languages
English (en)
Other versions
JP2012094800A (ja
Inventor
良二 松嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010279877A priority Critical patent/JP4945682B2/ja
Priority to US13/027,668 priority patent/US8269325B2/en
Publication of JP2012094800A publication Critical patent/JP2012094800A/ja
Application granted granted Critical
Publication of JP4945682B2 publication Critical patent/JP4945682B2/ja
Priority to US13/599,575 priority patent/US8492885B2/en
Priority to US13/921,870 priority patent/US8603865B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

本実施の形態は、半導体記憶装置およびその製造方法に関する。
近年では、携帯電話やパーソナルコンピュータなどの電子機器の記憶装置としてＮＡＮＤ型フラッシュメモリなどの記憶素子を用いた半導体記憶装置が多く使用されている。電子機器で使用される半導体記憶装置として、メモリカード（半導体メモリカード）を例示することができる。
半導体記憶装置では、半導体メモリチップやコントローラチップなどの半導体チップは外部端子が形成された配線基板上に搭載される。半導体チップの電極はワイヤボンディングを適用して配線基板の接続パッドと電気的に接続され、さらに半導体チップ全体を覆うように樹脂封止される。
このような半導体記憶装置の使用が広まる中で、半導体記憶装置の製造コストの抑制が進められている。例えば、配線基板には比較的高価な材料で構成される有機基板が用いられており、この有機基板の形状を平面視においてＬ字状にすることで、有機基板の使用量を抑えて、半導体記憶装置の製造コストを抑制する技術が特許文献１に開示されている。
しかしながら、特許文献１に開示のものは、半導体記憶装置において、比較的大きな領域を占める半導体メモリチップの載置領域が有機基板で構成されている。そのため、製造コストの抑制効果が限定的になりやすい。
特開２００４−３４９３９６号公報
実施の形態は、有機基板の使用量を抑えて、製造コストの抑制を図ることのできる半導体記憶装置を提供することを目的とする。
実施の形態の半導体記憶装置は、一方の面に外部接続端子が設けられ、外部接続端子が設けられる領域と略同じ平面形状に個片化された有機基板と、有機基板に対して相対的に位置決めされた載置領域を有するリードフレームと、載置領域に接着された半導体メモリチップと、を備えることを特徴とする半導体記憶装置が提供される。
図１は、第１の実施の形態に係る半導体記憶装置の外観を示す平面図。 図２は、図１に示す半導体記憶装置の外観を示す底面図。 図３は、図１に示す半導体記憶装置の内部構成を模式的に示す図。 図４は、図１に示す半導体記憶装置のＡ−Ａ線に沿った断面構造を示す横断面図。 図５は、有機基板の底面図。 図６は、リードフレームの平面図。 図７は、半導体記憶装置の製造工程を説明するためのフローチャート。 図８は、半導体記憶装置の製造工程を説明するための図。 図９は、半導体記憶装置の製造工程を説明するための図。 図１０は、半導体記憶装置の製造工程を説明するための図。 図１１は、半導体記憶装置の製造工程を説明するための図。 図１２は、半導体記憶装置の製造工程を説明するための図。 図１３は、半導体記憶装置の製造工程を説明するための図。 図１４は、従来例としての半導体記憶装置の内部構成を模式的に示す図。 図１５は、図１４に示す半導体記憶装置の断面構造を示す横断面図。 図１６は、第２の実施の形態にかかる半導体記憶装置の内部構成を模式的に示す平面図。 図１７は、図１６に示す半導体記憶装置のＢ−Ｂ線に沿った断面構造を示す横断面図。 図１８は、半導体記憶装置の製造工程を説明するためのフローチャート。 図１９は、非導電性支持基板を第１面側から見た図。 図２０は、半導体記憶装置の製造工程を説明するための図。 図２１は、半導体記憶装置の製造工程を説明するための図であって、図２０に示すＣ−Ｃ線に沿った矢視断面図。 図２２は、半導体記憶装置の製造工程を説明するための図。 図２３は、半導体記憶装置の製造工程を説明するための図。 図２４は、半導体記憶装置の製造工程を説明するための図。 図２５は、第２の実施の形態の変形例１にかかる半導体記憶装置が備える非導電性支持基板を示す平面図。 図２６は、図２５に示す非導電性支持基板を備える半導体記憶装置の断面図である。 図２７は、第２の実施の形態の変形例２にかかる半導体記憶装置が備える非導電性支持基板を示す平面図。 図２８は、図２７に示す非導電性支持基板を備える半導体記憶装置の断面図。 図２９は、第２の実施の形態の変形例３にかかる半導体記憶装置が備える非導電性支持基板を示す平面図。 図３０は、図２９に示す非導電性支持基板を備える半導体記憶装置の断面図。 図３１は、第２の実施の形態の変形例４にかかる半導体記憶装置が備える非導電性支持基板を示す平面図。 図３２は、図３１に示す非導電性支持基板を備える半導体記憶装置の断面図。
以下に添付図面を参照して、実施の形態にかかる半導体記憶装置を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。また、説明にあるリードフレームは、４２アロイやＣｕ等の導電性材料である必要性は無く、非導電性の材料においても同様の目的を達成する事が出来る。
（第１の実施の形態）
図１は、第１の実施の形態にかかる半導体記憶装置の外観を示す平面図である。図２は、図１に示す半導体記憶装置の外観を示す底面図である。図３は、図１に示す半導体記憶装置の内部構成を模式的に示す図である。図４は、図１に示す半導体記憶装置のＡ−Ａ線に沿った断面構造を示す横断面図。半導体記憶装置１０は、例えば、マイクロＳＤカード（登録商標）である。
半導体記憶装置１０は、有機基板１１、リードフレーム１３、半導体メモリチップ１５、コントローラチップ１６、電子部品１７、樹脂モールド部１８を有して構成される。半導体記憶装置１０は、図１，２に示すように、底面側に外部接続端子１９を露出させた状態で、その外周を樹脂モールド部１８に覆われている。
有機基板１１は、たとえば絶縁性樹脂基板の内部や表面に配線網を設けたものであり、素子搭載基板と端子形成基板とを兼ねる。このような有機基板１１として、ガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）などを使用したプリント配線板が使用される。詳細な図示は省略するが、有機基板１１は、多層構造となっており、各層ごとで使用される材料が異なる場合がある。
図５は、有機基板１１の底面図である。有機基板１１の底面（一方の面）１１ａには、金属層からなる外部接続端子１９が設けられる。外部接続端子１９は、半導体記憶装置１０の入出力端子となる。有機基板１１は、外部接続端子１９が設けられる領域Ｓと略同じ平面形状で個片化されている。
有機基板１１の上面１１ｂ（他方の面）は、コントローラチップ１６や電子部品１７を搭載する搭載面となっている。そのため、有機基板１１の上面１１ｂの面積はコントローラチップ１６や電子部品１７の上面から見た面積よりも大きくなっている。有機基板１１は多層構造となっており、内部配線が形成された配線層を有する。有機基板１１の上面１１ｂには、複数の接続パッド（図示せず）が形成されている。接続パッドと外部接続端子１９との間や、接続パッド同士の間が、有機基板１１の配線層に形成された内部配線（スルーホールなども含む）を介して電気的に接続されている。半導体メモリチップ１５やコントローラチップ１６の電極パッド（図示せず）を接続パッドと電気的に接続することで、半導体メモリチップ１５、コントローラチップ１６、外部接続端子１９等の各要素が電気的に接続される。
ここで、複数の接続パッドのうち半導体メモリチップ１５に接続される接続パッドは、リードフレーム１３側に対向するように、外部接続端子１９が並ぶ方向に配置されている。また、複数の接続パッドのうちコントローラチップ１６に接続される接続パッドは、コントローラチップ１６の電極パッド付近に配置されている。その結果、半導体メモリチップ１５の電極パッドと有機基板１１の上面１１ｂに配置された接続パッドを直接金属ワイヤ２８で接続することができる。また、コントローラチップ１６の電極パッドと有機基板１１の上面１１ｂに配置された接続パッドを直接金属ワイヤ２７で接続することができる。また、半導体メモリチップ１５に接続される接続パッド及びコントローラチップ１６に接続される接続パッドを、半導体メモリチップ１５の電極パッドとコントローラチップ１６の電極パッドの間に配置することにより、半導体メモリチップ１５に接続される接続パッドとコントローラチップ１６の距離を短くすることができる。その結果、半導体メモリチップ１５とコントローラチップ１６を低抵抗で接続することができる。
また、複数の接続パッドのうち半導体メモリチップ１５に電気的に接続される接続パッドのピッチは、略８０〜１５０μｍ程度であり、コントローラチップ１６に電気的に接続される接続パッドのピッチは略５０〜１２０μｍ程度であり、すなわち、半導体メモリチップ１５に電気的に接続される接続パッドのピッチよりもコントローラチップ１６に電気的に接続される接続パッドのピッチの方が小さい。
図６は、リードフレーム１３の平面図である。リードフレーム１３は、有機基板１１に使用される材料よりも比較的安価となる汎用材料、例えば、４２Ａｌｌｏｙや銅を用いて構成される。リードフレーム１３は、メモリチップ載置部（載置部）２１、基板接着部２２、連結部２３を有している。
メモリチップ載置部２１は、半導体メモリチップ１５を載置するための領域である。このメモリチップ載置部２１の周囲には、メモリチップ載置部２１から延びるように、基板接着部２２や、連結部２３が形成されている。基板接着部２２は、有機基板１１の上面１１ｂに接着される領域である。ここで、基板接着部２２を有機基板１１の上面１１ｂに接着することにより、基板接着部２２と外部接続端子１９を干渉させることなく接着することができる。また、基板接着部２２の端部（メモリチップ載置部２１に接続されていない側の端部）を有機基板１１内に配置することにより、半導体記憶装置１０の最終形状において、外部接続端子１９が配置される側の側面から基板接着部２２（リードフレーム１３）が露出しない。その結果、半導体記憶装置１０をコネクタに差し込んだ時に、コネクタの端子とリードフレーム１３が誤接触する可能性を低減することができる。基板接着部２２を有機基板１１の上面１１ｂに接着することで、メモリチップ載置部２１は、平面視において有機基板１１から外れた位置に位置決めされる。また、有機基板１１の厚みが厚く、コネクタの端子とリードフレーム１３の誤接触のおそれが低い場合は、リードフレームの接着部２２と同連結部２３を兼用する事も出来る。
ただし、メモリチップ載置部２１が直接有機基板１１と接着する場合もある。その結果、半導体メモリチップ１５のチップ面積が大きくなった場合でも、半導体記憶装置１０の大きさを大きくする必要がない。特に、マイクロＳＤカード（登録商標）のように外形の大きさが仕様で決められている場合には有効である。また、メモリチップ載置部２１が直接有機基板１１と接着することにより有機基板１１とリードフレーム１３との接着面積が大きくなり、有機基板１１とリードフレーム１３との接着力を強化することができる。また、メモリチップ載置部２１が有機基板部２２と直接接着する場合、半導体メモリチップ１５と有機基板部２２が上方から見て重なる場合もある。
連結部２３は、メモリチップ載置部２１同士を連結させる。図示は省略しているが、リードフレーム１３は、複数のメモリチップ載置部２１が連結部２３によって連結されて構成される。このように、複数のメモリチップ載置部２１を連結させることで、一括して多数の半導体記憶装置１０を製造することができる。図６において、半導体記憶装置１０の外形を二点差線で示している。連結部２３のうち、半導体記憶装置１０の外形からはみ出した余り部１３ａは、最終的に切断されて除去される。
半導体メモリチップ１５は、ＮＡＮＤ型フラッシュメモリなどの記憶素子である。半導体メモリチップ１５はその１辺に電極パッドを複数個有している。半導体メモリチップ１５の電極パッドのピッチは、略８０μｍ程度以上であり、有機基板１１の複数の接続パッドのうち半導体メモリチップ１５に電気的に接続される接続パッドは、半導体メモリチップ１５に合わせて、略８０〜１５０μｍに形成される。メモリチップ載置部２１上には、複数の半導体メモリチップ１５が積層される。複数の半導体メモリチップ１５のうち、最下層の半導体メモリチップ１５は、メモリチップ載置部２１に対して接着材料２５によって接着される。接着材料２５としては、例えば、一般的なポリイミド樹脂、エポキシ樹脂、アクリル樹脂などを主成分とする熱硬化性または光硬化性のダイアタッチフィルム（接着剤フィルム）あるいは液状材料が用いられる。
メモリチップ載置部２１に接着された最下層の半導体メモリチップ１５の上に、別の半導体メモリチップ１５を階段状に接着することで、複数の半導体メモリチップ１５が積層される。半導体メモリチップ１５を階段状に積層することで、半導体メモリチップ１５の一辺側に設けられた電極パッドを露出させることができる。また、それぞれの半導体メモリチップ１５の電極パッドが配置された辺が有機基板１１と対向するように積層されている。この露出された電極パッドが、Ａｕワイヤなどの金属ワイヤ２７で有機基板１１の接続パッドと電気的に接続（ワイヤボンディング）される。
コントローラチップ１６は、有機基板１１の上面１１ｂに搭載される。コントローラチップ１６は、複数の半導体メモリチップ１５から、データの書き込みや読み出しを行う半導体メモリチップ１５を選択する。コントローラチップ１６は、選択した半導体メモリチップ１５へのデータの書き込みや、選択した半導体メモリチップ１５に記憶されたデータの読み出しなどを行う。コントローラチップ１６の上面には、電極パッド（図示せず）が形成されている。また、コントローラチップ１６の複数の電極パッドは、コントローラチップ１６の周辺に配置されている。コントローラチップ１６が有する電極パッドの数は、半導体メモリチップ１５の有する電極パッドの数よりも多い。また、コントローラチップ１６が有する電極パッドのピッチは、略３０〜１００μｍ程度であり、有機基板１１の複数の接続パッドのうちコントローラチップ１６に電気的に接続される接続パッドのピッチよりも狭い。ここで、コントローラチップ１６の電極パッドと有機基板１１の接続パッドとが金属ワイヤ２８でワイヤボンディングされる。
電子部品１７は、有機基板１１の上面１１ｂに搭載される。電子部品１７は、例えば、チップコンデンサーや抵抗やインダクタである。ここで、電子部品１７が有機基板１１上に配置されることにより、金属ワイヤで接続されることなく有機基板の内部配線を介して、半導体メモリチップ１５や、コントローラチップ１６と電気的に接続される。その結果、半導体記憶装置１０の寄生容量、寄生抵抗を低減することができる。
樹脂モールド部１８は、有機基板１１の上面１１ｂおよびリードフレーム１３の両面を樹脂系材料で封止することで形成される。有機基板１１の上面１１ｂのみを樹脂材料で封止することで、外部接続端子１９を外部に露出させている。樹脂モールド部１８は、半導体記憶装置１０の外殻を構成する。樹脂モールド部１８は、半導体メモリチップ１５やコントローラチップ１６を完全に覆う高さで形成されている。樹脂モールド部１８は、半導体メモリチップ１５などの実装部品が実装された有機基板１１およびリードフレーム１３を金型で覆い、軟化させた樹脂系材料をその金型内に注入することで形成される。
次に、半導体記憶装置１０の製造工程について説明する。図７は、半導体記憶装置１０の製造工程を説明するためのフローチャートである。図８〜図１３は、半導体記憶装置１０の製造工程を説明するための図である。
まず、有機基板１１を、領域Ｓと略同じ平面形状に個片化する（ステップＳ１）。有機基板１１の個片化は、ダイシングブレード（図示せず）を用いた一般的な工程により行われるため、詳細な説明を省略する。次に、リードフレーム１３の基板接着部２２に接着剤３０を塗布する（ステップＳ２，図８も参照）。接着剤３０としては、例えば、一般的なポリイミド樹脂、エポキシ樹脂、アクリル樹脂などを主成分とする熱硬化性または光硬化性のダイアタッチフィルム（接着剤フィルム）あるいは液状材料が用いられる。なお、メモリチップ載置部２１が有機基板１１と直接接着する場合には、メモリチップ載置部２１の有機基板１１と接触する部分に接着剤３０を塗布しても良い。
次に、接着剤３０が塗布された基板接着部２２に、有機基板１１の上面１１ｂを接着させる（ステップＳ３，図９も参照）。次に、有機基板１１の上面１１ｂにコントローラチップ１６と電子部品１７を実装する（ステップＳ４，図１０も参照）。次に、メモリチップ載置部２１に接着材料２５を介して半導体メモリチップ１５を接着させ、さらにその上に半導体メモリチップ１５を接着させて、半導体メモリチップ１５を積層させる（ステップＳ５，図１１も参照）。
次に、半導体メモリチップ１５の電極パッドと有機基板１１の接続パッド、およびコントローラチップ１６の電極パッドと有機基板１１の接続パッドとを、金属ワイヤ２７，２８でワイヤボンディングする（ステップＳ６，図１２も参照）。次に、有機基板１１の上面１１ｂおよびリードフレーム１３の両面を樹脂系材料で封止して、樹脂モールド部１８を形成し、余り部１３ａを切除する（ステップＳ７，図１３も参照）。なお、図１３では、樹脂モールド部１８に覆われて、実際は視認できない内部の構成（半導体メモリチップ１５など）も説明の便宜のために示している。上記、一連の工程によって、半導体記憶装置１０が製造される。
図１４は、従来例としての半導体記憶装置１００の内部構成を模式的に示す図である。図１５は、図１４に示す半導体記憶装置１００の断面構造を示す横断面図である。図１４、図１５に示すように、従来の半導体記憶装置１００では、半導体メモリチップ１１５を、有機基板１１１上に積層している。したがって、半導体メモリチップ１１５を載置するための領域を備える大きさで有機基板１１１が形成されている。一方、第１の実施の形態に係る半導体記憶装置１０では、平面視において外部接続端子１９が設けられる領域Ｓと略同じ平面形状に有機基板１１を個片化し、半導体メモリチップ１５はリードフレーム１３上に配置している。したがって、従来例に比べて、有機基板の使用量を大幅に抑えることができ、半導体記憶装置１０の製造コストの抑制を図ることができる。
また、リードフレーム１３を有機基板１１に接着させているので、有機基板１１とメモリチップ載置部２１との相対的な位置関係が決定される。これにより、半導体メモリチップ１５と有機基板１１との位置ずれによる、ワイヤボンディング工程での施工不良を生じる事無く歩留まりの低下を抑制することができる。また、有機基板１１とリードフレーム１３とは、最終的に樹脂モールド部１８によって封止されるので、有機基板１１とリードフレーム１３との接着には、高い信頼性が要求されず、樹脂モールド部１８の形成工程まで両者の接着が維持されていればよい。
コントローラチップ１６は、半導体メモリチップ１５に比べて、形成される電極パッドの数が多くなりやすい。また、コントローラチップ１６は、半導体メモリチップ１５に比べて、上面から見た平面形状が小さく形成されやすい。したがって、コントローラチップ１６をワイヤボンディングするための電極パッドや接続パッドは、半導体メモリチップ１５をワイヤボンディングするための電極パッドや接続パッドに比べて密集して形成される。第１の実施の形態では、コントローラチップ１６をリードフレーム１３上ではなく、有機基板１１上に実装しているので、電極パッドや接続パッドが密集して形成された条件でも、ワイヤボンディングを確実に行うことができる。一方、半導体メモリチップ１５のワイヤボンディングするための電極パッドや接続パッドはその間隔が比較的広い。そのため、半導体メモリチップ１５のワイヤボンディングは比較的容易であり、半導体メモリチップ１５をリードフレーム１３上に実装してもワイヤボンディングを行うことができる。
また、コントローラチップ１６や電子部品１７を、有機基板１１の上面１１ｂに実装するので、有機基板１１の底面１１ａ側、すなわち外部接続端子１９が形成された側を略平坦にすることができる。これにより、半導体記憶装置１０の小型化に寄与することができる。また、半導体記憶装置１０の外周面の凹凸を減らすことで、半導体記憶装置１０の電子機器への円滑な挿入、抜取りの実現に寄与することができる。
また、外部接続端子１９、半導体メモリチップ１５、コントローラチップ１６および電子部品１７は、有機基板１１の内部配線を介して接続されている。すなわち、半導体メモリチップ１５、コントローラチップ１６および電子部品１７は、リード部品を介さずに電気的に接続されている。これにより、余り部１３ａの切除部分は、樹脂モールド部１８の外側面に露出するが、この部分に絶縁処理を行うなどの手間を省くことができ、半導体記憶装置１０の製造コストをより一層抑制することができる。
また、有機基板１１の平面形状を小型化することで、電子部品１７の実装工程などで有機基板１１に加えられる熱による有機基板１１の変形を抑えることができる。上述したように、有機基板１１は多層構造となっており、各層ごとで使用される材料が異なる場合がある。各層ごとに材料が異なることで、各層ごとに線膨張係数も異なることとなるため、熱履歴による変形が生じやすくなる。ここで、有機基板１１の平面形状を小型化することで、半導体記憶装置１０全体に占める有機基板１１の割合が少なくなり、半導体記憶装置１０全体での変形を生じにくくすることができる。
なお、メモリチップ載置部２１と有機基板１１との相対的な位置関係の決定は、リードフレーム１３の接着によって行われる場合に限らない。例えば、有機基板１１とリードフレーム１３とを、樹脂モールド部１８を形成するための金型で別々に固定してもよい。有機基板１１とリードフレーム１３とが金型に固定されることで、お互いの相対的な位置関係が決定される。
なお、第１の実施の形態では、メモリチップ載置部２１上に複数の半導体メモリチップ１５を積層する例を挙げて説明したがこれに限られず、１枚の半導体メモリチップ１５のみをメモリチップ載置部２１上に接着させて半導体記憶装置１０を構成しても構わない。
また、第１の実施の形態では、リードフレーム１３のうち、連結部２３が樹脂モールド部１８よりも外側にはみ出す例を挙げて説明したが、これに限られず、基板接着部２２が、樹脂モールド部１８の外側にはみ出すように構成してもよい。例えば、基板接着部２２が、有機基板１１を挟んだメモリチップ載置部２１の反対側にはみ出して、隣接するメモリチップ載置部とつながるように構成してもよい。
また、非導電性の材料、（例えば、ポリエチレンナフタレートやポリエチレンテレフタレート）を用いたリードフレーム１３を使用した場合、リードフレーム１３の樹脂モールド部１８の外側にはみ出した部分と半導体記憶装置１０を挿入するソケットとが誤接触しても、半導体メモリチップ１５との短絡を確実に防止することができる。リードフレーム１３が非導電性であるため、基板接着部２２上に配置された半導体メモリチップ１５とソケットとが電気的に分離できるからである。
また、半導体記憶装置１０の製造工程は、図７のフローチャートで示す場合に限られない。例えば、有機基板１１をリードフレーム１３に接着する前に、コントローラチップ１６と電子部品を有機基板１１に実装させてもよい。また、有機基板１１を個片化する前にコントローラチップ１６と電子部品を有機基板１１に実装させてもよい。
また、第１の実施の形態では、半導体記憶装置１０としてマイクロＳＤカードを例に挙げて説明したが、これに限定されず、半導体メモリチップを備えて構成される種々の記憶装置に本実施の形態を適用することができる。
（第２の実施の形態）
図１６は、第２の実施の形態にかかる半導体記憶装置の内部構成を模式的に示す平面図である。図１７は、図１６に示す半導体記憶装置のＢ−Ｂ線に沿った断面構造を示す横断面図である。なお、上記実施の形態と同様の構成については同様の符号を付して詳細な説明を省略する。また、第２の実施の形態にかかる半導体記憶装置１５０の外観は、上記第１の実施の形態と略同様であるため、外観図も省略する。すなわち、図１６では、図３と同様に、樹脂モールド部１８を省略して図示している。
半導体記憶装置１５０は、有機基板１１、非導電性支持基板１５３、半導体メモリチップ１５、コントローラチップ１６、電子部品１７、樹脂モールド部１８を有して構成される。第２の実施の形態では、有機基板１１が非導電性支持基板１５３に接着される点、および半導体メモリチップ１５が非導電性支持基板１５３に接着される点が、第１の実施の形態との主な相違点となる。
非導電性支持基板１５３は、第１の実施の形態における半導体記憶装置１０の外形と略同型を有しているが、有機基板１１が配置される部分に開口１５５を有している。開口１５５は有機基板１１より一回り小さく、有機基板１１の周囲は非導電性支持基板１５３と接着剤１３１を介して接続されている。また、第２面１５３ｂにおいて、有機基板１１の上面１１ｂにコントローラチップ１６と電子部品１７は開口１５５から露出しており、導体メモリチップ１５の電極パッドと有機基板１１の接続パッド、およびコントローラチップ１６の電極パッドと有機基板１１の接続パッドとが、金属ワイヤ２７，２８で接続されている。また、第１面１５３ａにおいて、有機基板１１の外部接続端子１９は樹脂モールド部１８から露出している。
以下に、半導体記憶装置１５０の製造工程を説明しながら、上記相違点について説明する。図１８は、半導体記憶装置１５０の製造工程を説明するためのフローチャートである。図１９は、非導電性支持基板１５３を第１面１５３ａ側から見た図である。図２０〜図２４は、半導体記憶装置１５０の製造工程を説明するための図である。
非導電性支持基板１５３は、非導電性の材料、例えばポリエチレンナフタレートやポリエチレンテレフタレートなどの樹脂材料を用いた板部材である。図１９には、半導体記憶装置１５０の最終的な製品形状となる製品領域１５８が１つだけ形成された状態の非導電性支持基板１５３を示しているが、複数の製品領域１５８が形成された１枚の大きな非導電性支持基板１５３を用いてもよい。
非導電性支持基板１５３の第１面１５３ａ側には、有機基板１１が接着される接着領域１５４が設けられている。まず、この接着領域１５４の一部に開口１５５を形成する（ステップＳ１１）。
そして、開口１５５が形成された接着領域１５４に有機基板１１を接着する（ステップＳ１２）。図２０では、非導電性支持基板１５３を第２面１５３ｂから見た状態を示している。図２０や図２１に示すように、接着領域１５４に開口１５５が形成されているので、有機基板１１の上面１１ｂ側を接着領域１５４に接着した後も、開口１５５から有機基板１１の上面１１ｂの一部が露出する。
次に、開口１５５から露出した有機基板１１の上面１１ｂにコントローラチップ１６と電子部品１７を実装する（ステップＳ１３，図２２も参照）。非導電性支持基板１５３の第２面１５３ｂ側には、開口１５５と重ならない位置に半導体メモリチップ１５を積層するメモリチップ載置部１５６が設けられている。このメモリチップ載置部１５６に半導体メモリチップ１５を積層する（ステップＳ１４，図２３も参照）。
次に、半導体メモリチップ１５の電極パッドと有機基板１１の接続パッド、およびコントローラチップ１６の電極パッドと有機基板１１の接続パッドとを、金属ワイヤ２７，２８でワイヤボンディングする（ステップＳ１５，図２４も参照）。これにより、有機基板１１の配線層と半導体メモリチップ１５とが電気的に接続される。
次に、非導電性支持基板１５３の両面を樹脂系材料で封止して、樹脂モールド部１８を形成し、製品領域１５８からはみ出している部分を切除する（ステップＳ１６）。これにより、図１６や図１７に示す半導体記憶装置１５０が製造される。なお、有機基板１１を領域Ｓ（図５も参照）と略同じ形状に個片化する工程などは、第１の実施の形態と同様に行われる。
以上説明したように、第２の実施の形態では、領域Ｓと略同じ平面形状に有機基板１１を個片化するため、有機基板の使用量を大幅に抑えることができ、半導体記憶装置１５０の製造コストの抑制を図ることができる。
また、有機基板１１を非導電性支持基板１５３に接着剤１３１で接着させているので、有機基板１１とメモリチップ載置部１５６との相対的な位置関係が決定される。これにより、半導体メモリチップ１５と有機基板１１との位置ずれによる、ワイヤボンディング工程での施工不良を減らすことができる。その結果、歩留まりの低下を抑制することができる。なお、有機基板１１の全周囲が非導電性支持基板１５３と接着剤１３１を介して接着されているため、半導体メモリチップ１５と有機基板１１との位置ずれを効果的に防止することができる。また、有機基板１１と非導電性支持基板１５３とは、最終的に樹脂モールド部１８によって封止されるので、有機基板１１と非導電性支持基板１５３との接着には、高い信頼性が要求されない。少なくとも、有機基板１１と非導電性支持基板１５３との接着は樹脂モールド部１８の形成工程まで両者の接着が維持されていればよい。
また、コントローラチップ１６や電子部品１７を、有機基板１１の上面１１ｂに実装するので、有機基板１１の底面１１ａ側、すなわち外部接続端子１９が形成された側を略平坦にすることができる。これにより、半導体記憶装置１５０の小型化に寄与することができる。また、半導体記憶装置１５０の外周面の凹凸を減らすことで、半導体記憶装置１５０の電子機器への円滑な挿入、抜取りの実現に寄与することができる。また、上面１１ｂは第２面１５３ｂよりも第１面１５３ａ側に位置している。ゆえに、コンロローラチップ１６や電子部品１７の底面は、半導体メモリチップ１５の底面よりも低い位置（第１面１５３ａ側）にあるといえる。その結果、コントローラチップ１６や電子部品１７は、その高さが比較的高いものを用いることができる。
また、有機基板１１の平面形状を小型化することで、電子部品１７の実装工程などで有機基板１１に加えられる熱による有機基板１１の変形を抑えることができる。上述したように、有機基板１１は多層構造となっており、各層ごとで使用される材料が異なる場合がある。各層ごとに材料が異なることで、各層ごとに線膨張係数も異なることとなるため、熱履歴による変形が生じやすくなる。ここで、有機基板１１の平面形状を小型化することで、半導体記憶装置１５０全体に占める有機基板１１の割合が少なくなり、半導体記憶装置１５０全体での変形を生じにくくすることができる。
また、非導電性支持基板１５３が非導電性の材料で構成されている。そのため、半導体記憶装置１５０の外周面に露出した非導電性支持基板１５３と、半導体記憶装置１５０が挿入されるソケットとが誤接触しても、半導体メモリチップ１５との短絡を確実に防止することができる。非導電性支持基板１５３が非導電性であるため、メモリチップ載置部１５６に積層された半導体メモリチップ１５とソケットとを電気的に分離できるからである。
なお、第２の実施の形態では、メモリチップ載置部１５６上に複数の半導体メモリチップ１５を積層する例を挙げて説明したがこれに限られず、１枚の半導体メモリチップ１５のみをメモリチップ載置部１５６上に接着させて半導体記憶装置１５０を構成しても構わない。
また、半導体記憶装置１５０の製造工程は、図１８のフローチャートで示す場合に限られない。例えば、有機基板１１を非導電性支持基板１５３に接着する前に、コントローラチップ１６と電子部品１７を有機基板１１に実装させてもよい。また、有機基板１１を個片化する前にコントローラチップ１６と電子部品１７を有機基板１１に実装させてもよい。
図２５は、第２の実施の形態の変形例１にかかる半導体記憶装置１５０が備える非導電性支持基板１５３を示す平面図である。本変形例１では、接着領域１５４に加えて、メモリチップ載置部１５６にも開口１５９が形成されている。
図２６は、図２５に示す非導電性支持基板１５３を備える半導体記憶装置１５０の断面図であり、図１６のＢ−Ｂ線に沿った断面構造を示す横断面図に相当するものである。図２６に示すように、開口１５９は半導体メモリチップ１５より一回り小さく、半導体メモリチップ１５の周囲は非導電性支持基板１５３と接着材料２５を介して接続されている。その結果、半導体メモリチップ１５の裏面（非導電性支持基板１５３に対向する面）はその一部が開口１５９により露出されている。メモリチップ載置部１５６に開口１５９を形成することで、非導電性支持基板１５３の第１面１５３ａを覆う樹脂モールド部１８が、非導電性支持基板１５３だけでなく半導体メモリチップ１５の裏面にも接触する。
例えば、樹脂モールド部１８を構成する樹脂材料と半導体メモリチップ１５との密着力のほうが、樹脂モールド部１８を構成する樹脂材料と非導電性支持基板１５３との密着力よりも高い場合には、本変形例１のように構成して樹脂モールド部１８と半導体メモリチップ１５を接触させることで、樹脂モールド部１８の密着力を高めることができる。これにより、樹脂モールド部１８が非導電性支持基板１５３から浮いたり剥がれたりしにくくなる。
メモリチップ載置部１５６への開口１５９の形成は、例えばステップＳ１１に示す開口１５５の形成と同時に行ってもよい。その結果、工程を簡略化することができる。
図２７は、第２の実施の形態の変形例２にかかる半導体記憶装置１５０が備える非導電性支持基板１５３を示す平面図である。本変形例２では、接着領域１５４およびメモリチップ載置部１５６を除く領域に、製品領域１５８の外縁をまたぐように開口１６０が形成される。また、開口１６０は、製品領域１５８の外縁に沿って複数形成されている。また、本変形例２では、製品領域１５８とそれ以外の領域とが一部で連結されるようになっている。
図２８は、図２７に示す非導電性支持基板１５３を備える半導体記憶装置１５０の断面図であり、図１６のＢ−Ｂ線に沿った断面構造を示す横断面図に相当するものである。本変形例２では、図２８に示すように、開口１５５の一部（開口１５５と非導電性支持基板１５３境界の一部）と重ならないように有機基板１１を非導電性支持基板１５３に接着剤１３１で接着する。より具体的には、製品領域１５８の外縁部分（図２７の有機基板１１のメモリチップ載置部１５６と反対側の辺）において、開口１５５と非導電性支持基板１５３との境界と重ならないように有機基板１１を非導電性支持基板１５３に接着する。
このように構成することで、非導電性支持基板１５３の両面１５３ａ，１５３ｂを覆う樹脂モールド部１８同士が、開口１５５を通して一体になる。したがって、樹脂モールド部１８が非導電性支持基板１５３から浮いたり剥がれたりしにくくなる。
また、開口１６０部分を通して、両面１５３ａ，１５３ｂを覆う樹脂モールド部１８同士が一体となり、樹脂モールド部１８が非導電性支持基板１５３から浮いたり剥がれたりしにくくなる。なお、開口１５５、または、開口１６０のいずれか一方が形成されていれば、樹脂モールド部１８が非導電性支持基板１５３から浮いたり剥がれたりしにくくなる効果を有する。
図２９は、第２の実施の形態の変形例３にかかる半導体記憶装置１５０が備える非導電性支持基板１５３を示す平面図である。本変形例３では、接着領域１５４およびメモリチップ載置部１５６を除く領域に開口１６１が形成される。より具体的には、メモリチップ載置部１５６を囲むように開口１６１が複数個形成される。
図３０は、図２９に示す非導電性支持基板１５３を備える半導体記憶装置１５０の断面図であり、図１６のＢ−Ｂ線に沿った断面構造を示す横断面図に相当するものである。上記変形例２と同様に、非導電性支持基板１５３の両面１５３ａ，１５３ｂを覆う樹脂モールド部１８同士が、開口１６１を通して一体となるため、樹脂モールド部１８が非導電性支持基板１５３から浮いたり剥がれたりしにくくなる。なお、開口１６１はメモリチップ載置部１５６を囲む辺のいずれか一辺に形成されていれば、樹脂モールド部１８が非導電性支持基板１５３から浮いたり剥がれたりしにくくなる効果を有する。また、大きな開口１６１を１つ形成するのではなく、比較的小さい開口１６１を複数個形成することにより、非導電性支持基板１５３の強度を強くすることができ、ワイヤボンディング時において、金属ワイヤ２７の接続不良を低減することができる。
図３１は、第２の実施の形態の変形例４にかかる半導体記憶装置１５０が備える非導電性支持基板１５３を示す平面図である。本変形例４では、メモリチップ載置部１５６に開口１５９が形成され、メモリチップ載置部１５６の周囲を囲むように開口１６１が形成されている。
図３２は、図３１に示す非導電性支持基板１５３を備える半導体記憶装置１５０の断面図であり、図１６のＢ−Ｂ線に沿った断面構造を示す横断面図に相当するものである。図３２に示すように、開口１５９を通して樹脂モールド部１８は、半導体メモリチップ１５に接触し、開口１６１を通して非導電性支持基板１５３の両面１５３ａ，１５３ｂを覆う樹脂モールド部１８同士が一体となるので、樹脂モールド部１８が非導電性支持基板１５３から浮いたり剥がれたりしにくくなる。
本変形例４は変形例１と変形例３を組み合わせたものであり、両方の変形例の効果を有する。
なお、上記実施の形態は例示であり、発明の範囲はそれらに限定されない。
１０，１５０ 半導体記憶装置、１１ａ 底面（一方の面）、１１ｂ 上面（他方の面）、１１ 有機基板、１３ リードフレーム、１３ａ 余り部、１５ 半導体メモリチップ、１６ コントローラチップ、１７ 電子部品、１８ 樹脂モールド部、１９ 外部接続端子、２１ メモリチップ載置部、２２ 基板接着部、２３ 連結部、２５ 接着材料、２７，２８ 金属ワイヤ、３０ 接着剤、１００ 半導体記憶装置、１１１ 有機基板、１１５ 半導体メモリチップ、１３１ 接着剤、１５３ 非導電性支持基板、１５３ａ 第１面、１５３ｂ 第２面、１５４ 接着領域、１５５ 開口、１５６ メモリチップ載置部（載置領域）、１５８ 製品領域、１５９ 開口、１６０ 開口、１６１ 開口、Ｓ 領域。

Claims (8)

  1. 一方の面側に外部接続端子が設けられるとともに、内部配線が形成された有機基板と、
    前記有機基板の前記一方の面側の反対の面側である他方の面側に相対的に位置決めされたリードフレームまたは非導電性支持基板と、
    前記リードフレームまたは前記非導電性支持基板のうち前記有機基板に位置決めされた面とは反対の面側に接着材料を介して設けられた半導体メモリチップと、
    前記他方の面側に接着材料を介して設けられ、前記半導体メモリチップを制御するためのコントローラチップと、
    前記半導体メモリチップおよび前記コントローラチップと前記内部配線とを電気的に接続するための金属ワイヤと、
    前記半導体メモリチップ、前記コントローラチップ、前記金属ワイヤを覆う樹脂モールド部と、を有し、
    前記樹脂モールド部は、前記一方の面側が露出する様に、前記他方の面側を封止し、
    前記有機基板は、前記外部接続端子が設けられる領域と略同じ平面形状に個片化される半導体記憶装置。
  2. 前記リードフレームまたは前記非導電性支持基板と、前記有機基板とは、接着剤を用いて接着して位置決めされる請求項１に記載の半導体記憶装置。
  3. 前記リードフレームは、前記半導体記憶装置の外部へはみ出る部分が切断された連結部を有する請求項１または２に記載の半導体記憶装置。
  4. 前記連結部は、前記半導体記憶装置の側面であって、前記外部接続端子が設けられた側を除く側面のいずれかに、切断面を有する請求項３に記載の半導体記憶装置。
  5. 前記非導電性支持基板に、前記有機基板の前記コントローラチップを設ける部分と前記他方の面側の前記金属ワイヤを接続する部分とを露出する様に開口が設けられている請求項１または２に記載の半導体記憶装置。
  6. 前記非導電性支持基板に、前記半導体メモリチップの前記金属ワイヤを接続する面とは反対の面の一部を露出する様に開口が設けられている請求項１、２または５に記載の半導体記憶装置。
  7. 前記有機基板の前記他方の面側に設けられ、前記内部配線を介して前記半導体メモリチップと前記コントローラチップの少なくとも一方に電気的に接続された電子部品をさらに有し、
    前記樹脂モールド部は、前記電子部品を覆う請求項１〜６のいずれか１つに記載の半導体記憶装置。
  8. 一方の面側に外部接続端子が設けられるとともに、内部配線が形成された有機基板を前記外部接続端子が設けられる領域と略同じ平面形状に個片化し、
    前記有機基板の前記一方の面側の反対の面側である他方の面側にリードフレームまたは非導電性支持基板を接着し、
    前記リードフレームまたは前記非導電性支持基板のうち前記有機基板と接着された面とは反対の面側に接着材料を介して半導体メモリチップを設け、
    前記他方の面側に接着材料を介して前記半導体メモリチップを制御するためのコントローラチップを設け、
    前記半導体メモリチップおよび前記コントローラチップと前記内部配線とを、金属ワイヤを用いて電気的に接続し、
    前記半導体メモリチップ、前記コントローラチップ、前記金属ワイヤを覆うとともに、前記一方の面側が露出する様に、前記他方の面側を樹脂封止する半導体記憶装置の製造方法。
JP2010279877A 2010-02-15 2010-12-15 半導体記憶装置およびその製造方法 Expired - Fee Related JP4945682B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010279877A JP4945682B2 (ja) 2010-02-15 2010-12-15 半導体記憶装置およびその製造方法
US13/027,668 US8269325B2 (en) 2010-02-15 2011-02-15 Semiconductor storage device and manufacturing method thereof
US13/599,575 US8492885B2 (en) 2010-02-15 2012-08-30 Semiconductor storage device and manufacturing method thereof
US13/921,870 US8603865B2 (en) 2010-02-15 2013-06-19 Semiconductor storage device and manufacturing method thereof

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010030350 2010-02-15
JP2010030350 2010-02-15
JP2010222469 2010-09-30
JP2010222469 2010-09-30
JP2010279877A JP4945682B2 (ja) 2010-02-15 2010-12-15 半導体記憶装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012094800A JP2012094800A (ja) 2012-05-17
JP4945682B2 true JP4945682B2 (ja) 2012-06-06

Family

ID=44369070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010279877A Expired - Fee Related JP4945682B2 (ja) 2010-02-15 2010-12-15 半導体記憶装置およびその製造方法

Country Status (2)

Country Link
US (3) US8269325B2 (ja)
JP (1) JP4945682B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5032623B2 (ja) * 2010-03-26 2012-09-26 株式会社東芝 半導体記憶装置
JP2013025540A (ja) 2011-07-20 2013-02-04 Toshiba Corp 半導体記憶装置
JP2013062470A (ja) * 2011-09-15 2013-04-04 Powertech Technology Inc 半導体装置
JP2015005141A (ja) * 2013-06-20 2015-01-08 株式会社東芝 半導体記憶装置及び製造方法
US10121767B2 (en) * 2015-09-10 2018-11-06 Toshiba Memory Corporation Semiconductor storage device and manufacturing method thereof
KR20210146165A (ko) * 2020-05-26 2021-12-03 삼성전자주식회사 반도체 패키지

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0230597A (ja) 1988-07-20 1990-01-31 Mitsubishi Electric Corp 半導体カード用モジュール
JPH07282218A (ja) 1994-04-15 1995-10-27 Hitachi Ltd 半導体集積回路装置
JP4086534B2 (ja) * 2002-04-17 2008-05-14 松下電器産業株式会社 メモリーカードとその成形方法
JP2004349396A (ja) 2003-05-21 2004-12-09 Renesas Technology Corp 半導体装置およびその製造方法
US7193305B1 (en) * 2004-11-03 2007-03-20 Amkor Technology, Inc. Memory card ESC substrate insert
JP2006221501A (ja) * 2005-02-14 2006-08-24 Matsushita Electric Ind Co Ltd アンテナ内蔵半導体メモリモジュール
JP2007134486A (ja) * 2005-11-10 2007-05-31 Toshiba Corp 積層型半導体装置及びその製造方法
US7488620B2 (en) * 2005-12-29 2009-02-10 Sandisk Corporation Method of fabricating leadframe based flash memory cards including singulation by straight line cuts
WO2007088757A1 (ja) * 2006-02-02 2007-08-09 Matsushita Electric Industrial Co., Ltd. メモリカードおよびメモリカードの製造方法
JP5178213B2 (ja) * 2008-01-23 2013-04-10 株式会社東芝 積層型半導体装置と半導体記憶装置
US8004071B2 (en) * 2007-12-27 2011-08-23 Kabushiki Kaisha Toshiba Semiconductor memory device

Also Published As

Publication number Publication date
JP2012094800A (ja) 2012-05-17
US20110198740A1 (en) 2011-08-18
US8492885B2 (en) 2013-07-23
US20120319257A1 (en) 2012-12-20
US20130280862A1 (en) 2013-10-24
US8269325B2 (en) 2012-09-18
US8603865B2 (en) 2013-12-10

Similar Documents

Publication Publication Date Title
JP5032623B2 (ja) 半導体記憶装置
JP5337110B2 (ja) 半導体記憶装置
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
TWI481001B (zh) 晶片封裝結構及其製造方法
JP2009141169A (ja) 半導体装置
JP2009278064A (ja) 半導体装置とその製造方法
JP4942452B2 (ja) 回路装置
JP4435074B2 (ja) 半導体装置およびその製造方法
JP2008187076A (ja) 回路装置およびその製造方法
US9318354B2 (en) Semiconductor package and fabrication method thereof
CN202940236U (zh) 封装基板构造
TWI435419B (zh) 半導體記憶裝置及其製造方法
CN102751203A (zh) 半导体封装结构及其制作方法
KR100947146B1 (ko) 반도체 패키지
JP2016063002A (ja) 半導体装置およびその製造方法
JP2012227320A (ja) 半導体装置
JP2007234683A (ja) 半導体装置およびその製造方法
JP2008034762A (ja) 回路装置
JP4166097B2 (ja) 混成集積回路装置
US20090179326A1 (en) Semiconductor device package
TW202027574A (zh) 柔性印刷電路板與其製造方法及具備柔性電路板的封裝結構
KR100604327B1 (ko) 다층형 ｔｂｇａ 반도체 팩키지 및, 그 제조방법
JP2007158319A (ja) 半導体パッケージ
JP2006093465A (ja) 樹脂封止型電子装置およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

R151 Written notification of patent or utility model registration

Ref document number: 4945682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees