TWI435419B - 半導體記憶裝置及其製造方法 - Google Patents

半導體記憶裝置及其製造方法 Download PDF

Info

Publication number
TWI435419B
TWI435419B TW100104972A TW100104972A TWI435419B TW I435419 B TWI435419 B TW I435419B TW 100104972 A TW100104972 A TW 100104972A TW 100104972 A TW100104972 A TW 100104972A TW I435419 B TWI435419 B TW I435419B
Authority
TW
Taiwan
Prior art keywords
semiconductor memory
organic substrate
memory device
memory chip
substrate
Prior art date
Application number
TW100104972A
Other languages
English (en)
Other versions
TW201201327A (en
Inventor
Ryoji Matsushima
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201201327A publication Critical patent/TW201201327A/zh
Application granted granted Critical
Publication of TWI435419B publication Critical patent/TWI435419B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

半導體記憶裝置及其製造方法
本實施形態通常係關於一種半導體記憶裝置及其製造方法。
本申請案主張2010年2月15日申請之日本專利申請案2010-30350號及2010年9月30日申請之日本專利申請案2010-222469號之優先權，該等日本專利申請案之全文援用於本申請案中。
近年來，作為行動電話或個人電腦等電子機器之記憶裝置，多用使用有NAND(反及閘)型快閃記憶體等記憶元件之半導體記憶裝置。作為電子機器中使用之半導體記憶裝置，可例示記憶卡(半導體記憶卡)。
於半導體記憶裝置中，半導體記憶體晶片或控制器晶片等半導體晶片係搭載於形成有外部端子之配線基板上。半導體晶片之電極係應用線結合而與配線基板之連接墊電性連接，進而以覆蓋半導體晶片整體之方式予以樹脂密封。
於此種半導體記憶裝置之使用之普及中，半導體記憶裝置之製造成本之抑制亦隨之進展。例如，揭示有如下技術：對配線基板使用由相對高價之材料構成之有機基板，將該有機基板之形狀設為於俯視時為L字狀，藉此抑制有機基板之使用量，從而抑制半導體記憶裝置之製造成本。
然而，於半導體記憶裝置中，佔據相對較大之區域之半導體記憶體晶片之載置區域係由有機基板構成。因此，製造成本之抑制效果易於受到限定。
本發明提供一種可抑制有機基板之使用量而實現製造成本之抑制之半導體記憶裝置及其製造方法。
根據實施形態，可提供一種半導體記憶裝置，其包含：有機基板，其係於一面設置有外部連接端子，且單片化成與設置有外部連接端子之區域大致相同之平面形狀；導線架，其具有對有機基板相對地定位之載置區域；及半導體記憶體晶片，其係接著於載置區域。
根據另一實施態樣，可提供一種半導體記憶裝置之製造方法，其係將形成有外部連接端子之有機基板單片化成與形成有上述外部連接端子之區域大致相同之平面形狀，將具有載置區域之導線架之一部分對上述有機基板相對地定位，且於上述載置區域配置半導體記憶體晶片。
根據本發明，可抑制有機基板之使用量而實現製造成本之抑制。
以下，參照隨附圖式對實施形態之半導體記憶裝置及其製造方法進行詳細說明。再者，本發明並不藉由該等實施形態而受到限定。又，說明中之導線架無需為42合金或Cu等導電性材料，為非導電性之材料亦可達成相同之目的。
圖1係表示第1實施形態之半導體記憶裝置之外觀之平面圖。圖2係表示圖1所示之半導體記憶裝置之外觀之仰視圖。圖3係模式性地表示圖1所示之半導體記憶裝置之內部構成之圖。圖4係表示沿圖1所示之半導體記憶裝置之A-A線之剖面構造之橫剖面圖。半導體記憶裝置10例如為微SD(Secure Digital，安全數位)卡(註冊商標)。
半導體記憶裝置10包含有機基板11、導線架13、半導體記憶體晶片15、控制器晶片16、電子零件17、及樹脂模具部18而構成。如圖1、2所示，半導體記憶裝置10以使外部連接端子19露出於底面側之狀態，將其外周由樹脂模具部18所覆蓋。
有機基板11係於例如絕緣性樹脂基板之內部或表面設置有配線網者，且兼作元件搭載基板及端子形成基板。作為此種有機基板11，係使用印刷配線板，該印刷配線板使用有玻璃-環氧樹脂或BT樹脂(雙馬來醯亞胺-三嗪樹脂)等。雖省略詳細之圖示，但存在有機基板11為多層構造，且對應各層使用之材料不同之情形。
圖5係有機基板11之仰視圖。於有機基板11之底面(一面)11a設置有包含金屬層之外部連接端子19。外部連接端子19成為半導體記憶裝置10之輸入輸出端子。有機基板11單片化成與設置有外部連接端子19之區域S大致相同之平面形狀。
有機基板11之上表面11b(另一面)成為搭載控制器晶片16及電子零件17之搭載面。因此，有機基板11之上表面11b之面積較控制器晶片16及電子零件17之自上表面觀察之面積更大。有機基板11為多層構造，且具有形成有內部配線之配線層。於有機基板11之上表面11b形成有複數個連接墊(未圖示)。連接墊與外部連接端子19之間、或連接墊間之間，經由形成於有機基板11之配線層之內部配線(亦包含通孔等)而電性連接。藉由將半導體記憶體晶片15及控制器晶片16之電極墊(未圖示)與連接墊電性連接，而半導體記憶體晶片15、控制器晶片16、外部連接端子19等各要素電性連接。
此處，複數個連接墊中之連接於半導體記憶體晶片15之連接墊，以與導線架13側對向之方式，配置於外部連接端子19並排之方向上。又，複數個連接墊中之連接於控制器晶片16之連接墊，係配置於控制器晶片16之電極墊附近。其結果，可直接藉由金屬線28將半導體記憶體晶片15之電極墊與配置於有機基板11之上表面11b之連接墊加以連接。又，可直接藉由金屬線27將控制器晶片16之電極墊及配置於有機基板11之上表面11b之連接墊加以連接。
又，複數個連接墊中之電性連接於半導體記憶體晶片15之連接墊之間距大致為80~150 μm左右，電性連接於控制器晶片16之連接墊之間距大致為50~120 μm左右，即，較之電性連接於半導體記憶體晶片15之連接墊之間距，電性連接於控制器晶片16之連接墊之間距更小。
圖6係導線架13之平面圖。導線架13係使用較用於有機基板11之材料更相對低價之通用材料、例如42Alloy(合金)或銅而構成。導線架13具有記憶體晶片載置部(載置部)21、基板接著部22、及連結部23。
記憶體晶片載置部21係用以載置半導體記憶體晶片15之區域。於該記憶體晶片載置部21之周圍，以自記憶體晶片載置部21延伸之方式，形成有基板接著部22及連結部23。基板接著部22為接著於有機基板11之上表面11b之區域。此處，藉由將基板接著部22接著於有機基板11之上表面11b，可不使基板接著部22與外部連接端子19發生干涉而接著。又，藉由將基板接著部22之端部(未連接於記憶體晶片載置部21之側之端部)配置於有機基板11內，於半導體記憶裝置10之最終形狀中，基板接著部22(導線架13)不會自配置有外部連接端子19之側之側面露出。其結果，於將半導體記憶裝置10插入至連接器時，可降低連接器之端子與導線架13誤接觸之可能性。藉由將基板接著部22接著於有機基板11之上表面11b，記憶體晶片載置部21於俯視時定位於自有機基板11偏離之位置。又，於有機基板11之厚度較厚，且連接器之端子與導線架13之誤接觸之虞較低之情形時，記憶體晶片載置部21亦可兼用作為導線架之基板接著部22與連結部23。
然而，亦存在記憶體晶片載置部21直接與有機基板11接著之情形(圖3B)。其結果，即便於半導體記憶體晶片15之晶片面積變大之情形時，亦無需使半導體記憶裝置10之大小增大。特別於如微SD卡(註冊商標)般外形之大小由規格決定之情形時有效。又，藉由記憶體晶片載置部21直接與有機基板11接著，有機基板11與導線架13之接著面積變大，從而可強化有機基板11與導線架13之接著力。又，於記憶體晶片載置部21與有機基板部22直接接著之情形時，亦存在半導體記憶體晶片15與有機基板部22自上方觀察而重疊之情形。
連結部23將記憶體晶片載置部21間加以連結。雖省略圖示，但導線架13以複數個記憶體晶片載置部21藉由連結部23連結之方式構成。如上所述，藉由使複數個記憶體晶片載置部21連結，可一併製造多個半導體記憶裝置10。於圖6中，將半導體記憶裝置10之外形以二點鏈線表示。連結部23中之自半導體記憶裝置10之外形突出之剩餘部13a，最終被切斷並去除。
半導體記憶體晶片15為NAND型快閃記憶體等記憶元件。半導體記憶體晶片15於其1邊具有複數個電極墊。半導體記憶體晶片15之電極墊之間距大致為80 μm左右以上，有機基板11之複數個連接墊中之電性連接於半導體記憶體晶片15之連接墊，配合半導體記憶體晶片15而大致形成為80~150 μm。於記憶體晶片載置部21上，積層有複數個半導體記憶體晶片15。複數個半導體記憶體晶片15中之最下層之半導體記憶體晶片15相對於記憶體晶片載置部21而藉由接著材料25接著。作為接著材料25，例如使用將普通之聚醯亞胺樹脂、環氧樹脂、丙烯酸樹脂等作為主成分之熱固性或光固性之晶粒黏著膜(接著劑膜)或者液狀材料。
於接著於記憶體晶片載置部21之最下層之半導體記憶體晶片15上，將另一半導體記憶體晶片15接著成階梯狀，藉此積層複數個半導體記憶體晶片15。藉由將半導體記憶體晶片15積層成階梯狀，可使設置於半導體記憶體晶片15之一邊側之電極墊露出。又，各個半導體記憶體晶片15之配置有電極墊之邊以與有機基板11對向之方式積層。該所露出之電極墊藉由Au線等金屬線27而與有機基板11之連接墊電性連接(線結合)。
控制器晶片16係搭載於有機基板11之上表面11b。控制器晶片16自複數個半導體記憶體晶片15中選擇進行資料之寫入或讀取之半導體記憶體晶片15。控制器晶片16進行向所選擇之半導體記憶體晶片15寫入資料、或讀取記憶於所選擇之半導體記憶體晶片15中之資料等。於控制器晶片16之上表面，形成有電極墊(未圖示)。又，控制器晶片16之複數個電極墊係配置於控制器晶片16之周邊。控制器晶片16具有之電極墊之數量較半導體記憶體晶片15具有之電極墊之數量更多。又，控制器晶片16具有之電極墊之間距大致為30~100 μm左右，較有機基板11之複數個連接墊中之電性連接於控制器晶片16之連接墊之間距更窄。此處，控制器晶片16之電極墊與有機基板11之連接墊藉由金屬線28而線結合。
電子零件17係搭載於有機基板11之上表面11b。電子零件17為例如晶片電容、電阻、或電感。此處，藉由將電子零件17配置於有機基板11上，可不藉由金屬線加以連接，而是經由有機基板之內部配線而與半導體記憶體晶片15、及控制器晶片16電性連接。其結果，可降低半導體記憶裝置10之寄生電容、寄生電阻。
樹脂模具部18藉由將有機基板11之上表面11b及導線架13之兩面利用樹脂系材料密封而形成。利用樹脂材料僅將有機基板11之上表面11b密封，藉此使外部連接端子19露出於外部。樹脂模具部18構成半導體記憶裝置10之外殼。樹脂模具部18以完全地覆蓋半導體記憶體晶片15及控制器晶片16之高度形成。樹脂模具部18藉由如下而形成：利用模具將安裝有半導體記憶體晶片15等安裝零件之有機基板11及導線架13覆蓋，將經軟化之樹脂系材料注入至該模具內。
其次，對半導體記憶裝置10之製造步驟進行說明。圖7係用以說明半導體記憶裝置10之製造步驟之流程圖。圖8~圖13係用以說明半導體記憶裝置10之製造步驟之圖。
首先，將有機基板11單片化成與區域S大致相同之平面形狀(步驟S1)。有機基板11之單片化係藉由使用切割刀片(未圖示)之通常之步驟進行，故而省略詳細之說明。其次，於導線架13之基板接著部22塗佈接著劑30(步驟S2，亦參照圖8)。作為接著劑30，例如使用將普通之聚醯亞胺樹脂、環氧樹脂、丙烯酸樹脂等作為主成分之熱固性或光固性之晶粒黏著膜(接著劑膜)或者液狀材料。再者，於記憶體晶片載置部21與有機基板11直接接著之情形時，亦可於記憶體晶片載置部21之與有機基板11接觸之部分塗佈接著劑30(參照圖8B)。
其次，使有機基板11之上表面11b接著於塗佈有接著劑30之基板接著部22(步驟S3，亦參照圖9)。其次，於有機基板11之上表面11b安裝控制器晶片16及電子零件17(步驟S4，亦參照圖10)。其次，使半導體記憶體晶片15經由接著材料25接著於記憶體晶片載置部21，進而於其上方接著半導體記憶體晶片15，從而使半導體記憶體晶片15積層(步驟S5，亦參照圖11)。
其次，藉由金屬線27、28將半導體記憶體晶片15之電極墊與有機基板11之連接墊、及控制器晶片16之電極墊與有機基板11之連接墊進行線結合(步驟S6，亦參照圖12)。其次，藉由樹脂系材料將有機基板11之上表面11b及導線架13之兩面密封，從而形成樹脂模具部18，並切除剩餘部13a(步驟S7，亦參照圖13)。再者，於圖13中，為了便於說明，亦表示覆蓋於樹脂模具部18而實際上無法目視確認之內部之構成(半導體記憶體晶片15等)。藉由上述一連串之步驟，製造半導體記憶裝置10。
圖14係模式性地表示作為先前例之半導體記憶裝置100之內部構成之圖。圖15係表示圖14所示之半導體記憶裝置100之剖面構造之橫剖面圖。如圖14、圖15所示，於先前之半導體記憶裝置100中，將半導體記憶體晶片115積層於有機基板111上。因此，以包含用以載置半導體記憶體晶片115之區域之大小形成有機基板111。另一方面，於第1實施形態之半導體記憶裝置10中，將有機基板11單片化成於俯視時與設置有外部連接端子19之區域S大致相同之平面形狀，半導體記憶體晶片15配置於導線架13上。因此，與先前例相比，可大幅抑制有機基板之使用量，從而可實現半導體記憶裝置10之製造成本之抑制。
又，由於將導線架13接著於有機基板11，故而有機基板11與記憶體晶片載置部21之相對之位置關係得以決定。藉此，可不發生因半導體記憶體晶片15與有機基板11之位置偏移引起之、線結合步驟中之施工不良而抑制良率之降低。又，由於有機基板11與導線架13最終藉由樹脂模具部18所密封，故而對有機基板11與導線架13之接著不會要求較高之可靠性，只要兩者之接著維持至樹脂模具部18之形成步驟為止即可。
控制器晶片16與半導體記憶體晶片15相比，形成之電極墊之數量易於變多。又，控制器晶片16與半導體記憶體晶片15相比，自上表面觀察之平面形狀容易形成得較小。因此，用以將控制器晶片16進行線結合之電極墊及連接墊，與用以將半導體記憶體晶片15進行線結合之電極墊及連接墊相比，更密集地形成。於第1實施形態中，將控制器晶片16安裝於有機基板11上而並非導線架13上，故而即便於密集地形成有電極墊及連接墊之條件下，亦可確實地進行線結合。另一方面，用以半導體記憶體晶片15之線結合之電極墊及連接墊係其間隔相對較寬。因此，半導體記憶體晶片15之線結合相對容易，從而即便將半導體記憶體晶片15安裝於導線架13上亦可進行線結合。
又，由於將控制器晶片16及電子零件17安裝於有機基板11之上表面11b，故而可使有機基板11之底面11a側、即形成有外部連接端子19之側大致平坦。藉此，可有利於半導體記憶裝置10之小型化。又，藉由減少半導體記憶裝置10之外周面之凹凸，可有利於實現向半導體記憶裝置10之電子機器之順利之插入、抽出。
又，外部連接端子19、半導體記憶體晶片15、控制器晶片16及電子零件17係經由有機基板11之內部配線而連接。即，半導體記憶體晶片15、控制器晶片16及電子零件17不經由引線零件而電性連接。藉此，剩餘部13a之切除部分於樹脂模具部18之外側面露出，但可省略對該部分進行絕緣處理等之工時，從而可更進一步抑制半導體記憶裝置10之製造成本。
又，藉由將有機基板11之平面形狀小型化，可抑制因電子零件17之安裝步驟等中對有機基板11施加之熱引起之有機基板11之變形。如上所述，存在有機基板11為多層構造，且對應各層使用之材料不同之情形。因對應各層材料不同，故對應各層線膨脹係數亦不同，因此易於發生因熱歷程引起之變形。此處，藉由將有機基板11之平面形狀小型化，佔據於半導體記憶裝置10整體之有機基板11之比例變少，從而可使半導體記憶裝置10整體中之變形不易發生。
再者，記憶體晶片載置部21與有機基板11之相對之位置關係之決定並不限定於藉由接著導線架13進行之情形。例如，亦可將有機基板11與導線架13分別固定於用以形成樹脂模具部18之模具。藉由將有機基板11與導線架13固定於模具，而決定彼此之相對之位置關係。
再者，於第1實施形態中，列舉在記憶體晶片載置部21上積層複數個半導體記憶體晶片15之例進行了說明，但並不限定於此，亦可僅使1塊半導體記憶體晶片15接著於記憶體晶片載置部21上而構成半導體記憶裝置10。
又，於第1實施形態中，列舉導線架13中之連結部23向較樹脂模具部18更向外側突出之例進行了說明，但並不限定於此，亦能以基板接著部22向樹脂模具部18之外側突出之方式構成。例如，亦能以基板接著部22向夾持有機基板11之記憶體晶片載置部21之相反側突出而與鄰接之記憶體晶片載置部連接之方式構成。
又，於利用使用有非導電性之材料(例如，聚萘二甲酸二乙酯或聚對苯二甲酸乙二酯)之導線架13之情形時，即便向導線架13之樹脂模具部18之外側突出之部分與插入半導體記憶裝置10之插口誤接觸，亦可確實地防止與半導體記憶體晶片15之短路。其原因在於，由於導線架13為非導電性，故而配置於基板接著部22上之半導體記憶體晶片15與插口可電性分離。
又，半導體記憶裝置10之製造步驟並不限定於圖7之流程圖所示之情形。例如，亦可於將有機基板11接著於導線架13之前，將控制器晶片16及電子零件安裝於有機基板11。又，亦可於將有機基板11單片化之前，將控制器晶片16與電子零件安裝於有機基板11。
又，於第1實施形態中，以將微SD卡作為半導體記憶裝置10為例進行了說明，但並不限定於此，可於包含半導體記憶體晶片而構成之各種記憶裝置中應用本實施形態。
圖16係模式性地表示第2實施形態之半導體記憶裝置之內部構成之平面圖。圖17係表示沿圖16所示之半導體記憶裝置之B-B線之剖面構造的橫剖面圖。再者，對與上述實施形態相同之構成賦予相同之符號並省略詳細之說明。又，第2實施形態之半導體記憶裝置150之外觀與上述第1實施形態大致相同，故而亦省略外觀圖。即，圖16係與圖3相同地省略樹脂模具部18而進行圖示。
半導體記憶裝置150包含有機基板11、非導電性支持基板153、半導體記憶體晶片15、控制器晶片16、電子零件17、及樹脂模具部18而構成。
非導電性支持基板153具有與第1實施形態之半導體記憶裝置10之外形大致相同之形狀，但於配置有有機基板11之部分具有開口155。有機基板11於開口155之至少1邊之邊，經由接著劑131而與非導電性支持基板153連接。又，於第2面153b，於有機基板11之上表面11b，自開口155露出控制器晶片16與電子零件17，半導體記憶體晶片15之電極墊與有機基板11之連接墊、及控制器晶片16之電極墊與有機基板11之連接墊係藉由金屬線27、28而連接。又，於第1面153a中，有機基板11之外部連接端子19自樹脂模具部18露出。
以下，一面說明半導體記憶裝置150之製造步驟說明，一面對上述不同點進行說明。圖18係用以說明半導體記憶裝置150之製造步驟之流程圖。圖19係自第1面153a側觀察非導電性支持基板153之圖。圖20~圖24係用以說明半導體記憶裝置150之製造步驟之圖。
非導電性支持基板153係使用非導電性之材料、例如聚萘二甲酸二乙酯或聚對苯二甲酸乙二酯等樹脂材料之板構件。於圖19中，表示僅形成有1個成為半導體記憶裝置150之最終製品形狀之製品區域158的狀態之非導電性支持基板153，但亦可使用形成有複數個製品區域158之1塊較大之非導電性支持基板153。
於非導電性支持基板153之第1面153a側，設置有所要接著有機基板11之接著區域154。首先，於該接著區域154之一部分形成開口155(步驟S11)。
然後，於形成有開口155之接著區域154接著有機基板11(步驟S12)。於圖20中，表示自第2面153b觀察非導電性支持基板153之狀態。如圖20或圖21所示，由於於接著區域154形成有開口155，因此於將有機基板11之上表面11b側接著於接著區域154後，有機基板11之上表面11b之一部分亦自開口155露出。
其次，於自開口155所露出之有機基板11之上表面11b安裝控制器晶片16及電子零件17(步驟S13，亦參照圖22)。於非導電性支持基板153之第2面153b側，設置有在不與開口155重疊之位置積層半導體記憶體晶片15之記憶體晶片載置部156。於該記憶體晶片載置部156積層半導體記憶體晶片15(步驟S14，亦參照圖23)。
其次，藉由金屬線27、28將半導體記憶體晶片15之電極墊與有機基板11之連接墊、及控制器晶片16之電極墊與有機基板11之連接墊進行線結合(步驟S15，亦參照圖24)。藉此，有機基板11之配線層與半導體記憶體晶片15電性連接。
其次，藉由樹脂系材料將非導電性支持基板153之兩面密封，從而形成樹脂模具部18，並切除自製品區域158突出之部分(步驟S16)。藉此，製造圖16或圖17所示之半導體記憶裝置150。再者，將有機基板11單片化成與區域S(亦參照圖5)大致相同之形狀之步驟等係與第1實施形態相同地進行。
如以上說明，於第2實施形態中，由於將有機基板11單片化成與區域S大致相同之平面形狀，因而可大幅抑制有機基板之使用量，從而可實現半導體記憶裝置150之製造成本之抑制。
又，由於藉由接著劑131使有機基板11接著於非導電性支持基板153，故而決定有機基板11與記憶體晶片載置部156之相對之位置關係。藉此，可減少因半導體記憶體晶片15與有機基板11之位置偏移引起之線結合步驟中之施工不良。其結果，可抑制良率之降低。再者，由於有機基板11之整個周圍係經由接著劑131而與非導電性支持基板153接著，故而可有效地防止半導體記憶體晶片15與有機基板11之位置偏移。又，由於有機基板11與非導電性支持基板153最終藉由樹脂模具部18予以密封，故而對有機基板11與非導電性支持基板153之接著不會要求較高之可靠性。至少，有機基板11與非導電性支持基板153兩者之接著只要維持至樹脂模具部18之形成步驟為止即可。
又，由於將控制器晶片16及電子零件17安裝於有機基板11之上表面11b，故而可使有機基板11之底面11a側、即形成有外部連接端子19之側大致平坦。藉此，可有助於半導體記憶裝置150之小型化。又，藉由減少半導體記憶裝置150之外周面之凹凸，可有助於實現向半導體記憶裝置150之電子機器之順利之插入、抽出。又，上表面11b位於較第2面153b更靠第1面153a側。因此，可說控制器晶片16及電子零件17之底面位於較半導體記憶體晶片15之底面更低之位置(第1面153a側)。其結果，控制器晶片16及電子零件17可使用其高度相對較高者。
又，藉由將有機基板11之平面形狀小型化，可抑制因電子零件17之安裝步驟等中對有機基板11施加之熱引起之有機基板11之變形。如上所述，有機基板11為多層構造，會有各層所使用之材料不同之情形。因各層之材料不同，故各層之線膨脹係數亦不同，因此容易發生因熱歷程引起之變形。此處，藉由將有機基板11之平面形狀小型化，佔據半導體記憶裝置150整體之有機基板11之比例變少，從而可使半導體記憶裝置150整體之變形不易發生。
又，非導電性支持基板153由非導電性之材料構成。因此，即便於半導體記憶裝置150之外周面露出之非導電性支持基板153、與供半導體記憶裝置150插入之插口誤接觸，亦可確實地防止與半導體記憶體晶片15之短路。其原因在於，由於非導電性支持基板153為非導電性，故而可將積層於記憶體晶片載置部156之半導體記憶體晶片15與插口電性分離。
再者，於第2實施形態中，列舉在記憶體晶片載置部156上積層複數個半導體記憶體晶片15之例進行了說明，但並不限定於此，亦可僅使1塊半導體記憶體晶片15接著於記憶體晶片載置部156上而構成半導體記憶裝置150。
又，半導體記憶裝置150之製造步驟並不限定於圖18之流程圖所示之情形。例如，亦可於將有機基板11接著於非導電性支持基板153之前，將控制器晶片16及電子零件17安裝於有機基板11。又，亦可於將有機基板11單片化之前，將控制器晶片16及電子零件17安裝於有機基板11。
圖25係表示第2實施形態之變形例1之半導體記憶裝置150所具備之非導電性支持基板153。於本變形例1中，除接著區域154外，於記憶體晶片載置部156亦形成有開口159。
圖26係具備圖25所示之非導電性支持基板153之半導體記憶裝置150之剖面圖，且係相當於表示沿圖16之B-B線之剖面構造之橫剖面圖者。如圖26所示，開口159較半導體記憶體晶片15小一圈，半導體記憶體晶片15之周圍經由接著材料25而與非導電性支持基板153連接。其結果，半導體記憶體晶片15之背面(與非導電性支持基板153對向之面)中，其一部分藉由開口159露出。藉由於記憶體晶片載置部156形成開口159，覆蓋非導電性支持基板153之第1面153a之樹脂模具部18不僅與非導電性支持基板153接觸，亦與半導體記憶體晶片15之背面接觸。
例如，於構成樹脂模具部18之樹脂材料與半導體記憶體晶片15之密著力較構成樹脂模具部18之樹脂材料與非導電性支持基板153之密著力更高之情形時，如本變形例1般構成而使樹脂模具部18與半導體記憶體晶片15接觸，藉此可提高樹脂模具部18之密著力。藉此，樹脂模具部18難以自非導電性支持基板153浮起或剝落。
向記憶體晶片載置部156之開口159之形成亦可與例如步驟S11所示之開口155之形成同時進行。其結果，可將步驟簡化。
圖27係表示第2實施形態之變形例2之半導體記憶裝置150包含之非導電性支持基板153的平面圖。於本變形例2中，於除接著區域154及記憶體晶片載置部156外之區域，以跨越製品區域158之外緣之方式形成有開口160。又，開口160沿製品區域158之外緣形成有複數個。又，於本變形例2中，製品區域158與其以外之區域以一部分而連結。
圖28係包含圖27所示之非導電性支持基板153之半導體記憶裝置150之剖面圖，且係相當於表示沿圖16之B-B線之剖面構造之橫剖面圖。於本變形例2中，如圖28所示，以不與開口155之一部分(開口155與非導電性支持基板153邊界之一部分)重疊之方式，藉由接著劑131將有機基板11接著於非導電性支持基板153。更具體而言，於製品區域158之外緣部分(圖27之有機基板11之與記憶體晶片載置部156為相反側之邊)，以不與開口155與非導電性支持基板153之邊界重疊之方式，將有機基板11接著於非導電性支持基板153。
藉由如上所述般構成，覆蓋非導電性支持基板153之兩面153a、153b之樹脂模具部18間通過開口155而成為一體。因此，樹脂模具部18難以自非導電性支持基板153浮起或剝落。
又，通過開口160部分而覆蓋兩面153a、153b之樹脂模具部18間成為一體，從而樹脂模具部18難以自非導電性支持基板153浮起或剝落。再者，若形成有開口155或開口160中任一方，則具有樹脂模具部18難以自非導電性支持基板153浮起或剝落之效果。
圖29係第2實施形態之變形例3之半導體記憶裝置150包含之非導電性支持基板153的平面圖。於本變形例3中，於除接著區域154及記憶體晶片載置部156外之區域內形成有開口161。更具體而言，以包圍記憶體晶片載置部156之方式形成有複數個開口161。
圖30係包含圖29所示之非導電性支持基板153之半導體記憶裝置150之剖面圖，且係相當於表示沿圖16之B-B線之剖面構造之橫剖面圖者。與上述變形例2相同地，覆蓋非導電性支持基板153之兩面153a、153b之樹脂模具部18間通過開口161成為一體，故而樹脂模具部18難以自非導電性支持基板153浮起或剝落。再者，若開口161形成於包圍記憶體晶片載置部156之邊之任一邊，則具有樹脂模具部18難以自非導電性支持基板153浮起或剝落之效果。又，並非形成1個較大之開口161，而是形成複數個相對較小之開口161，藉此可增強非導電性支持基板153之強度，從而於進行線結合時，可減少金屬線27之連接不良。
圖31係表示第2實施形態之變形例4之半導體記憶裝置150包含之非導電性支持基板153的平面圖。於本變形例4中，於記憶體晶片載置部156形成有開口159，以包圍記憶體晶片載置部156之周圍之方式形成有開口161。
圖32係包含圖31所示之非導電性支持基板153之半導體記憶裝置150之剖面圖，且係相當於表示沿圖16之B-B線之剖面構造的橫剖面圖者。如圖32所示，通過開口159而樹脂模具部18與半導體記憶體晶片15接觸，通過開口161而覆蓋非導電性支持基板153之兩面153、153b之樹脂模具部18間成為一體，因而樹脂模具部18難以自非導電性支持基板153浮起或剝落。
本變形例4係組合變形例1與變形例3者，且具有兩方之變形例之效果。
再者，上述實施形態係例示，發明之範圍並不限定於此。
進一步之效果或變形例可由本領域技術人員容易地導出。藉此，本發明之更廣泛之態樣並不限定於如上所述般表示且記述之特定之詳細及代表性之實施形態。因此，可不脫離藉由隨附之申請專利範圍及其均等物定義之總括性之發明之概念性精神或範圍而進行各種變更。
10、100、150．．．半導體記憶裝置
11、111．．．有機基板
11a．．．有機基板11之底面
11b．．．有機基板11之上表面
13．．．導線架
13a．．．剩餘部
15、115．．．半導體記憶體晶片
16．．．控制器晶片
17．．．電子零件
18．．．樹脂模具部
19．．．外部連接端子
21、156．．．記憶體晶片載置部
22．．．基板接著部
23．．．連結部
25．．．接著材料
27、28．．．金屬線
30、131．．．接著劑
153．．．非導電性支持基板
153a．．．第1面
153b．．．第2面
154．．．接著區域
155、159、160、161．．．開口
158．．．製品區域
A-A、B-B、C-C．．．線
S．．．區域
S1、S2、S3、S4、S5、S6、S7、S11、S12、S13、S14、S15、S16．．．步驟
圖1係表示第1實施形態之半導體記憶裝置之外觀之平面圖；
圖2係表示圖1所示之半導體記憶裝置之外觀之仰視圖；
圖3(A)、(B)係模式性地表示圖1所示之半導體記憶裝置之內部構成之圖；
圖4係表示沿圖1所示之半導體記憶裝置之A-A線之剖面構造之橫剖面圖；
圖5係有機基板之仰視圖；
圖6係導線架之平面圖；
圖7係用以說明半導體記憶裝置之製造步驟之流程圖；
圖8(A)、(B)係用以說明半導體記憶裝置之製造步驟之圖；
圖9係用以說明半導體記憶裝置之製造步驟之圖；
圖10係用以說明半導體記憶裝置之製造步驟之圖；
圖11係用以說明半導體記憶裝置之製造步驟之圖；
圖12係用以說明半導體記憶裝置之製造步驟之圖；
圖13係用以說明半導體記憶裝置之製造步驟之圖；
圖14係模式性地表示作為先前例之半導體記憶裝置之內部構成的圖；
圖15係表示圖14所示之半導體記憶裝置之剖面構造之橫剖面圖；
圖16係模式性地表示第2實施形態之半導體記憶裝置之內部構成之平面圖；
圖17係表示沿圖16所示之半導體記憶裝置之B-B線之剖面構造的橫剖面圖；
圖18係用以說明半導體記憶裝置之製造步驟之流程圖；
圖19係自第1面側觀察非導電性支持基板之圖；
圖20係用以說明半導體記憶裝置之製造步驟之圖；
圖21係用以說明半導體記憶裝置之製造步驟之圖，且係沿圖20所示之C-C線之箭視剖面圖；
圖22係用以說明半導體記憶裝置之製造步驟之圖；
圖23係用以說明半導體記憶裝置之製造步驟之圖；
圖24係用以說明半導體記憶裝置之製造步驟之圖；
圖25係表示第2實施形態之變形例1之半導體記憶裝置包含之非導電性支持基板的平面圖；
圖26係包含圖25所示之非導電性支持基板之半導體記憶裝置之剖面圖；
圖27係表示第2實施形態之變形例2之半導體記憶裝置包含之非導電性支持基板的平面圖；
圖28係包含圖27所示之非導電性支持基板之半導體記憶裝置之剖面圖；
圖29係表示第2實施形態之變形例3之半導體記憶裝置包含之非導電性支持基板之平面圖；
圖30係包含圖29所示之非導電性支持基板之半導體記憶裝置之剖面圖；
圖31係表示第2實施形態之變形例4之半導體記憶裝置包含之非導電性支持基板的平面圖；及
圖32係包含圖31所示之非導電性支持基板之半導體記憶裝置之剖面圖。
10．．．半導體記憶裝置
11．．．有機基板
11b．．．有機基板11之上表面
13．．．導線架
15．．．半導體記憶體晶片
16．．．控制器晶片
17．．．電子零件
18．．．樹脂模具部
27、28．．．金屬線

Claims (12)

  1. 一種半導體記憶裝置，其包含：有機基板，其係於一面側設置有外部連接端子，且形成有內部配線；導線架或非導電性支持板，其係相對地定位於上述有機基板之另一面側，上述另一面側為上述一面側之相反面側；半導體記憶晶片，其係經由接著材料設置於上述導線架或上述非導電性支持基板之定位至上述有機基板之面的相反面側；控制器晶片，其係經由接著材料設置在上述另一面側，且經組態以控制上述半導體記憶晶片；金屬線，其係構成為將上述半導體記憶晶片及上述控制器晶片與上述內部配線加以電性連接；及樹脂模具部，其係覆蓋上述半導體記憶晶片、上述控制器晶片及上述金屬線；其中上述樹脂模具部以露出上述一面側之方式密封上述另一面側；且上述有機基板係單片化成與設置有上述外部連接端子之區域大致相同的平面形狀。
  2. 如請求項1之半導體記憶裝置，其中上述導線架或上述非導電性支持基板係使用接著劑與上述有機基板接著以定位至上述有機基板。
  3. 如請求項1之半導體記憶裝置，其中 上述導線架包含連結部，上述連結部突出於上述半導體記憶裝置之外部的部分係被切斷。
  4. 如請求項3之半導體記憶裝置，其中上述連結部於上述半導體記憶裝置之設置有上述外部連接端子之側以外的側面之任一者上包含有切斷面。
  5. 如請求項1之半導體記憶裝置，其中於上述非導電性支持基板設置有開口，以露出上述有機基板之設置有上述控制器晶片的部分、及上述另一面側之連接有上述金屬線的部分。
  6. 如請求項1之半導體記憶裝置，其中於上述非導電性支持基板設置有開口，以露出上述半導體記憶晶片之連接有上述金屬線之面的相反面的一部分。
  7. 如請求項1之半導體記憶裝置，更包含：電子零件，其係設置於上述有機基板之上述另一面側，且經由上述內部配線而電性連接於上述半導體記憶晶片與上述控制器晶片之至少一者；其中上述樹脂模具部覆蓋上述電子零件。
  8. 一種半導體記憶裝置之製造方法，其包含：將於一面側設置有外部連接端子並且形成有內部配線之有機基板單片化成與設置有上述外部連接端子之區域大致相同的平面形狀；將導線架或非導電性支持基板接著至上述有機基板之上述一面側之相反面側的另一面側； 經由接著材料將半導體記憶晶片設置於上述導線架或上述非導電性支持基板之與上述有機基板接著之面的相反面側；經由接著材料將用以控制上述半導體記憶晶片之控制器晶片設置在上述另一面側，；使用金屬線將上述半導體記憶晶片及上述控制器晶片與上述內部配線加以電性連接；使用樹脂密封上述半導體記憶晶片、上述控制器晶片及上述金屬線；及以露出上述一面側之方式，使用樹脂密封上述另一面側。
  9. 一種半導體記憶裝置，其包含：有機基板，其係於一面側設置有外部連接端子，且形成有內部配線；導線架，其係相對地定位於上述有機基板之另一面側，上述另一面側為上述一面側之相反面側；半導體記憶晶片，其係經由接著材料設置於上述導線架之定位至上述有機基板之面的相反面側；控制器晶片，其係經由接著材料設置在上述另一面側，且經組態以控制上述半導體記憶晶片；金屬線，其係構成為將上述半導體記憶晶片及上述控制器晶片與上述內部配線不經由上述導線架地加以電性連接；及樹脂模具部，其係覆蓋上述半導體記憶晶片、上述控 制器晶片及上述金屬線；其中上述樹脂模具部以露出上述一面側之方式密封上述另一面側；且上述導線架係由上述樹脂模具部之與上述一面側實質垂直的側面中，與相對於上述半導體記憶晶片設置上述有機基板之側不同的側面露出。
  10. 如請求項9之半導體記憶裝置，其中上述導線架係使用光固性或熱固性接著劑膜(film adhesive)與上述有機基板接著以定位至上述有機基板。
  11. 如請求項9之半導體記憶裝置，其中上述導線架包含連結部，上述連結部由上述樹脂模具部之上述側面突出的部分係被切斷，且自上述連結部切斷之部分係由上述樹脂模具部之上述側面露出。
  12. 如請求項9之半導體記憶裝置，其中上述有機基板係單片化成與設置有上述外部連接端子之區域大致相同的平面形狀。
TW100104972A 2010-02-15 2011-02-15 半導體記憶裝置及其製造方法 TWI435419B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010030350 2010-02-15
JP2010222469 2010-09-30

Publications (2)

Publication Number Publication Date
TW201201327A TW201201327A (en) 2012-01-01
TWI435419B true TWI435419B (zh) 2014-04-21

Family

ID=46755762

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100104972A TWI435419B (zh) 2010-02-15 2011-02-15 半導體記憶裝置及其製造方法

Country Status (1)

Country Link
TW (1) TWI435419B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6586036B2 (ja) * 2016-03-15 2019-10-02 東芝メモリ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TW201201327A (en) 2012-01-01

Similar Documents

Publication Publication Date Title
TWI421904B (zh) Semiconductor memory device and manufacturing method thereof
TWI442325B (zh) Semiconductor memory device and manufacturing method thereof
US8575738B2 (en) Semiconductor memory card
JP4768012B2 (ja) 集積回路の他の集積回路への積層構造
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
US20080197472A1 (en) Semiconductor device and semiconductor module using the same
US20120268899A1 (en) Reinforced fan-out wafer-level package
CN104241255B (zh) 电子组件模块及其制造方法
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
KR100744146B1 (ko) 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지
TWI435419B (zh) 半導體記憶裝置及其製造方法
JP2008187076A (ja) 回路装置およびその製造方法
US9318354B2 (en) Semiconductor package and fabrication method thereof
CN107611098A (zh) 电子封装件及其制法
CN112614830A (zh) 一种封装模组及电子设备
JP4489094B2 (ja) 半導体パッケージ
JP2016063002A (ja) 半導体装置およびその製造方法
KR20140027805A (ko) 적층 패키지 및 제조 방법
KR20090121011A (ko) 필름 기판을 이용한 적층 반도체 패키지 및 그 제조방법
CN111696945B (zh) 半导体装置
JP2007234683A (ja) 半導体装置およびその製造方法
JP4652428B2 (ja) 半導体装置およびその製造方法
KR20080016124A (ko) 반도체 패키지 및 그 제조방법
JPH0810746B2 (ja) メモリーモジュール
KR101384342B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees