JP4652428B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4652428B2
JP4652428B2 JP2008113107A JP2008113107A JP4652428B2 JP 4652428 B2 JP4652428 B2 JP 4652428B2 JP 2008113107 A JP2008113107 A JP 2008113107A JP 2008113107 A JP2008113107 A JP 2008113107A JP 4652428 B2 JP4652428 B2 JP 4652428B2
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor device
connection
semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008113107A
Other languages
English (en)
Other versions
JP2008182285A (ja
Inventor
朋代 丸山
祐司 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008113107A priority Critical patent/JP4652428B2/ja
Publication of JP2008182285A publication Critical patent/JP2008182285A/ja
Application granted granted Critical
Publication of JP4652428B2 publication Critical patent/JP4652428B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Description

本発明は、半導体素子を搭載した半導体装置、複数の半導体装置を積層してなる半導体装置の積層体、および、その製造方法に関するものである。
電子機器の小型化、軽量化かつ高機能化が進むに伴い、半導体装置の高密度実装化が要求されている。これらの要求に応えるため、１つの半導体装置に複数の半導体素子を搭載した半導体装置が発明されている。これにより、実装基板単位面積あたりの半導体素子実装密度が増加される。
しかしながら、１つの半導体装置に半導体素子を多数個搭載するには、製造技術上または製品信頼性上の限界がある。
多数個または多品種の半導体素子を１つの半導体装置に搭載するためには、回路基板における配線密度の増加といった問題がある。具体的には、回路基板の多層配線化や、ワイヤボンドやフリップチップボンドなどの半導体素子と回路基板との接続部の高密度化などを必要とし、電気的な接続が複雑になる。
また、１つの半導体装置に複数種類の半導体素子を搭載する場合には、該半導体装置が専用性の高いものとなり、半導体装置の汎用性が低くなるという問題もある。
これらの問題を解決するために、特許文献１には、必要な全ての半導体素子を１つの半導体装置に搭載するのではなく、いくつかの半導体素子を１つの半導体装置に搭載し、その上に、同じもしくは別の半導体装置を積層し、その積層体を１つの半導体装置とする技術が開示されている。これにより、要求される実装密度を保ったまま、製造上および信頼性上の問題を解決し、また半導体装置の汎用性を確保できるようになった。
図１０に、特許文献１による半導体装置の断面図を示す。特許文献１における従来技術では、半導体素子１０１を搭載している回路基板１０２にスルーホール１０３を設けることにより、回路基板１０２の表裏で導通をとれるようにしている。また、回路基板１０２の上面側（半導体素子１０１の搭載側）では、半導体素子１０１が回路基板１０２における接続用パッドの一部にワイヤボンディングによって接続され、半導体素子１０１およびボンディングワイヤが封止樹脂１０５にて封止されている。また、封止樹脂１０５は、回路基板１０２の上面全体を封止しておらず、外部端子接続部１０４を露出している。
図１１に、図１０に示す半導体装置を積層してなる積層体の断面図を示す。この積層体においては、図１０に示す半導体装置同士を積層し、回路基板１０２間を導電体１０６によって接続している。すなわち、導電体１０６は、下側の半導体装置において上面に露出された外部端子接続部１０４と、上側の半導体装置において下面で露出された裏面電極パッドとを接続することによって、積層した複数の半導体装置を電気的に接続している。上記裏面電極パッドは、外部端子接続部１０４とスルーホール１０３によって導通されている。
特許文献１における発明では、半導体素子１０１と外部接続端子１０４とをつなぐ配線以外に、上下に積層される半導体装置同士を電気的に接続するための配線も必要となる。このため、回路基板１０２における配線が複雑になり、回路基板１０２が大きくなり、半導体装置の平面的な寸法が半導体素子１０１よりもかなり大きくなってしまうという問題があった。
この問題を回避するものとして、特許文献２に示す従来技術が挙げられる。図１２に、特許文献２による半導体装置の断面図を示す。
特許文献２における従来技術では、回路基板１１２上に半導体素子１１１を搭載して、これらをワイヤ１１３にて接続し、さらに、半導体素子１１１上に接続用回路基板１１４を接着材１１５を介して設けている。この接続用回路基板１１４は、図１２に示す半導体装置の上段に他の半導体装置を積層する場合に、上段に積層される半導体装置との電気的接続に用いられるものであり、接続用回路基板１１４には外部端子接続部１１６が設けられている。接続用回路基板１１４は、ワイヤ１１７によって回路基板１１２と接続される。
また、ワイヤ１１３および１１７は、封止樹脂１１８によって封止されている。さらに、回路基板１１２の下面には外部接続端子１１９が設けられている。
図１２に示す半導体装置では、上段に積層される半導体装置を電気的に接続するための配線を、回路基板１１２ではなく接続用回路基板１１４に設けることができる。このため、回路基板１１２および接続用回路基板１１４の両方における配線が複雑化することを防止でき、これによって両基板の平面的な寸法の増加を抑制し、半導体装置を小型化できる、という利点がある。
特開平４−２８０６９５号公報（公開日平成４年１０月６日） 特開２００４−１７２１５７号公報（公開日平成１６年６月１７日）
しかしながら、特許文献２における従来技術では、接続用回路基板１１４と回路基板１１２との接続方法はワイヤ１１７によるワイヤボンディングとなっている。このため、接続用回路基板１１４上に、ワイヤ１１７のループ高さと、それを封止する封止樹脂１１８の高さとが必要になり、半導体装置の合計高さ、すなわち半導体装置の厚みが大きくなるといった問題がある。
また、図１２に示す半導体装置では、半導体素子１１１と回路基板１１２との接続がワイヤボンディングであるため、接続用回路基板１１４はその下に位置する半導体素子１１１よりも平面寸法が小さいものに限定される。
このことと、接続用回路基板１１４と回路基板１１２との接続方法はワイヤ１１７によるものであることとから、接続用回路基板１１４において外部端子接続部１１６を配置することができる平面的な領域が小さくなる。このため、接続用回路基板１１４上に配置できる外部端子接続部１１６の数や配置間隔に制限が生じ、実装密度を大きくできない、という問題がある。
また、特許文献２に示す半導体装置では、回路基板１１２上に複数の半導体素子を積層して搭載することも可能とされているが、その際、上段の半導体素子は下段の半導体素子よりもその平面寸法が小さいものに限定される。このため、回路基板１１２上に複数の半導体素子を積層する場合には、その積層数が増えるほど、接続用回路基板１１４の面積が小さくなり、上記実装密度の問題が大となる。
また、接続用回路基板１１４上に他の半導体装置を搭載して積層体とした場合、上段に配置される半導体装置の動作によって発生する熱は、主に、接続用回路基板１１４および接着材１１５を介して半導体素子１１１に伝わり、さらに半導体素子１１１から回路基板１１２および外部接続端子１１９を介して、実装基板へと伝わって放熱される。
接着材１１５はその厚さが薄いため、接続用回路基板１１４の熱を半導体素子１１１へと伝えやすく、半導体素子１１１と回路基板１１２との間も接着材等を介しているため、接続用回路基板１１４の熱は実装基板に比較的伝わりやすい。
しかしながら、半導体素子１１１の動作によっても発熱がある場合には、接続用回路基板１１４上に積層されている半導体装置の動作による熱は、接続用回路基板１１４に伝わりにくくなる。これは、熱の移動しやすさは、温度差の大きさに比例するという熱の性質による。
また、接続用回路基板１１４と回路基板１１２とを接続しているもう１つの経路である導電体はワイヤ１１７であるため、伝えることのできる熱量は少なく、放熱への寄与は少ない。
これらのことから、特許文献２における半導体装置上に他の半導体装置が積層されており、何れの半導体装置においても半導体素子の動作による発熱がある場合には、上段に積層されている半導体装置の放熱性が低下する、という問題がある。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、上段に積層する半導体装置や電子部品との接続に用いられる外部接続用端子の配置に制約が少なく、実装密度の向上が可能であり、かつ、放熱性に優れた、小型および薄型な半導体装置を実現することにある。
本発明に係る半導体装置は、上記課題を解決するために、回路基板上に少なくとも一つの半導体素子を搭載してなる半導体装置において、最上層にある半導体素子の上面に、外部端子接続部を備えた接続用回路基板が搭載され、上記接続用回路基板の下面と上記回路基板の上面とが導電体端子にて接続され、上記回路基板と上記接続用回路基板との間は、封止樹脂によって封止されていることを特徴としている。
上記の構成によれば、外部端子接続部を備えた接続用回路基板が、半導体素子上に搭載され、接続用回路基板の下面と回路基板の上面とは導電体端子によって接続される。これにより、上段に積層される半導体装置を電気的に接続するための配線を、回路基板ではなく接続用回路基板に設けることができる。このため、回路基板および接続用回路基板の両方における配線が複雑化することを防止でき、これによって両基板の平面的な寸法の増加を抑制できる。
また、接続用回路基板の下面と回路基板の上面とをワイヤボンドではなく、端子形状の導電体端子を用いて接続することにより、ワイヤボンドで接続した場合に必要な、接続用回路基板上のワイヤループ高さと、ワイヤボンドを封止する封止樹脂分の高さが必要なくなる。このため、上記半導体装置では、小型化および薄型化を実現することができる。
さらに、上記半導体装置では、接続用回路基板の下面と回路基板の上面とが導電体端子によって接続されるため、接続用回路基板はその下に位置する半導体素子よりも平面寸法が小さいものに限定されることはない。したがって、接続用回路基板は、回路基板とほぼ等しい面積を有する基板として具備することが可能となり、接続用回路基板において外部端子接続部を配置することができる平面的な領域を大きくすることができる。
また、上記半導体装置では、上記導電体端子は、核の外側に導電層を有する端子であることを特徴としている。
上記の構成によれば、導電体端子が核を持つことで、導電体端子の高さを一定に保ちやすく、接続用回路基板と回路基板との接続安定性を保つことができる。
また、上記半導体装置では、上記導電体端子は、半導体装置の厚さ方向に複数個の略球形形状の導電体端子を積層してなることを特徴としている。
上記の構成によれば、回路基板と接続用回路基板との間の距離が大きくなるような場合に、回路基板と接続用回路基板とを接続する導電体の高さを調整しやすくなる。
また、上記半導体装置は、上記回路基板上に複数の半導体素子を有することを特徴としている。
上記の構成によれば、一つの半導体装置内に、複数の半導体素子を積層して搭載することで、半導体装置の実装密度をより向上することができる。
また、本発明に係る半導体装置の積層体は、上記に記載の半導体装置上に、他の半導体装置もしくは他の電子部品が積層配置され、上記半導体装置の上記外部端子接続部と、その上段の他の半導体装置もしくは他の電子部品とが導電体によって接続されていることを特徴としている。
上記の構成によれば、半導体装置上に、他の半導体装置もしくは他の電子部品を積層配置することで、要求される実装密度を保ったまま、製造上および信頼性上の問題を解決し、また半導体装置の汎用性を確保できる。
また、上段に配置される半導体装置（または電子部品）の動作による熱は、下段の半導体装置における接続用回路基板、導電体端子、回路基板、外部接続用端子を介した経路によっても実装基板に伝達される。これにより、上段に積層された半導体装置や電子部品の放熱特性の向上が可能となる。
また、本発明に係る半導体装置の製造方法は、回路基板上に半導体素子を搭載し、該半導体素子と該回路基板とを電気的に接続する工程と、上記回路基板上に導電体端子を搭載する工程と、外部端子接続部を備えた接続用回路基板を、上記半導体素子上に搭載すると共に、上記接続用回路基板の下面と上記回路基板上に搭載された導電体端子とを接続する工程と、上記回路基板と上記接続用回路基板との間を樹脂封止する工程と、上記回路基板の下面に外部接続端子を搭載する工程を有することを特徴としている。
また、本発明に係る半導体装置の他の製造方法は、フレーム状の回路基板上に半導体素子を搭載し、該半導体素子と該回路基板とを電気的に接続する工程と、上記回路基板上に導電体端子を搭載する工程と、外部端子接続部を備えたフレーム状の接続用回路基板を、上記半導体素子上に搭載すると共に、上記接続用回路基板の下面と上記回路基板上に搭載された導電体端子とを接続する工程と、上記回路基板と上記接続用回路基板との間を樹脂封止する工程と、上記回路基板の下面に外部接続端子を搭載する工程と、フレームから個別の半導体装置を切り出す工程を有することを特徴としている。
上記の構成によれば、上述したような特徴を有する半導体装置を製造可能となる。
また、複数個分の半導体装置に対応したフレーム状の回路基板とフレーム状の接続用回路基板を用いて、複数個分の半導体装置を同時に形成し、最後に半導体装置各個片に切り出す工程によって半導体装置を製造する方法では、樹脂封止する際の金型が必要なく、任意のサイズの半導体装置の製造に対応でき、コスト低減を図ることができる。
本発明に係る半導体装置は、以上のように、最上層にある半導体素子の上面に、外部端子接続部を備えた接続用回路基板が接着材を介して搭載され、上記接続用回路基板の下面と上記回路基板の上面とが導電体端子にて接続され、上記回路基板と上記接続用回路基板との間は、封止樹脂によって封止されている構成である。
それゆえ、上段に積層される半導体装置を電気的に接続するための配線を、回路基板ではなく接続用回路基板に設けることができ、回路基板および接続用回路基板の両方における配線が複雑化することを防止できるため、両基板の平面的な寸法の増加を抑制できるといった効果を奏する。
また、接続用回路基板の下面と回路基板の上面とをワイヤボンドではなく、端子形状の導電体端子を用いて接続することにより、ワイヤボンドで接続した場合に必要な、接続用回路基板上のワイヤループ高さと、ワイヤボンドを封止する封止樹脂分の高さが必要なくなり、半導体装置における小型化および薄型化を実現することができるといった効果を奏する。
さらに、上記半導体装置では、接続用回路基板の下面と回路基板の上面とが導電体端子によって接続されるため、接続用回路基板は、回路基板とほぼ等しい面積を有する基板として具備することが可能となり、接続用回路基板において外部端子接続部を配置することができる平面的な領域を大きくすることができるといった効果を奏する。
本発明の一実施形態について図１ないし図９に基づいて説明すると以下の通りである。
尚、以下に示す各実施の形態は、本発明を具体化した例示であって、本発明の技術的範囲を限定するものではない。
〔実施の形態１〕
本発明の実施の形態１に係る半導体装置の構成を図１に示す。
上記半導体装置は、図１に示すように、回路基板１２に接着材１３を介して半導体素子１１が接続されており、半導体素子１１と回路基板１２とはワイヤ１４にて電気的に接続されている。
また、外部端子接続部１７を有する接続用回路基板１５が接着材１６を介して半導体素子１１上に接続されており、接続用回路基板１５下面と回路基板１２上面とは導電体端子１８で電気的に接続されている。導電体端子１８には、はんだ端子、金属バンプ、導電性ペースト、導電性樹脂などを用いることができる。導電性ペースト、導電性樹脂は、回路基板１２上にマスク印刷する方法や、ディスペンサーを用いてノズルから出して塗布する方法等により形成可能である。
導電体端子１８に、はんだ端子や金属バンプを用いた場合には、その高い弾性ゆえに、高さを一定に保ちやすいという性質かある。一方、導電体端子１８に、導電性ペーストや導電性樹脂を用いた場合には、これらの材料は硬化させる前は柔らかいので、回路基板１２に搭載もしくは塗布した後、接続用回路基板１５を半導体素子１１上に搭載する際の圧力によって、容易に潰しやすく、目標の高さ・形状を得やすいといった性質がある。
上記半導体装置では、回路基板１２と接続用回路基板１５との間が、すなわち回路基板１２と接続用回路基板１５との間に配置される半導体素子１１、ワイヤ１４および導電体端子１８が、封止樹脂１９によって封止されている。また、封止樹脂１９は外部端子接続部１７と接続用回路基板１５の一部とが露出するように該半導体装置を封止している。回路基板１２の下面には、導電体からなる外部接続端子２０が設けられている。外部接続端子２０は、上記半導体装置を実装基板に接続するために用いられる。
上記構成の半導体装置においては、外部端子接続部１７を備えた接続用回路基板１５が、半導体素子１１上に接着材１６を介して搭載され、接続用回路基板１５の下面と回路基板１２の上面とは導電体端子１８によって接続される。これにより、上段に積層される半導体装置を電気的に接続するための配線を、回路基板１２ではなく接続用回路基板１５に設けることができる。このため、回路基板１２および接続用回路基板１５の両方における配線が複雑化することを防止でき、これによって両基板の平面的な寸法の増加を抑制できる。
また、接続用回路基板１５の下面と回路基板１２の上面とをワイヤボンドではなく、端子形状の導電体端子１８を用いて接続することにより、ワイヤボンドで接続した場合に必要な、接続用回路基板１５上のワイヤループ高さと、ワイヤボンドを封止する封止樹脂分の高さが必要なくなる。このため、上記半導体装置では、小型化および薄型化を実現することができる。
さらに、上記半導体装置では、接続用回路基板１５の下面と回路基板１２の上面とが導電体端子１８によって接続されるため、接続用回路基板１５はその下に位置する半導体素子１１よりも平面寸法が小さいものに限定されることはない。したがって、接続用回路基板１５は、回路基板１２とほぼ等しい面積を有する基板として具備することが可能となり、接続用回路基板１５において外部端子接続部１７を配置することができる平面的な領域を大きくできる。
また、本実施の形態１に半導体装置の変形例を、図２ないし図４を用いて説明する。
図１に示す半導体装置では、封止樹脂１９は接続用回路基板１５の上面の一部を覆うように形成されていたが、本発明はこれに限らず、図２に示すように、封止樹脂１９は接続用回路基板１５の下面および側面のみを覆うようにし、接続用回路基板１５の上面はその全面が封止樹脂１９から露出する構成であってもよい。あるいは、図３に示すように、接続用回路基板１５の上面全面と側面の少なくとも一部が露出してもよい。接続用回路基板１５の上面を全面が露出するようにすることで、外部端子接続部１７を接続用回路基板１５上の全面に配置することが可能となる。
また、図１に示す半導体装置では、半導体素子１１と回路基板１２との接続はワイヤボンドであったが、本発明はこれに限らず、図２に示すようなフリップチップ接続や、導電性樹脂での接続であってもよい。半導体素子１１と回路基板１２との接続にフリップチップ接続を用いる場合、パッケージ高さを低くできるといったメリットがある。
また、図１に示す半導体装置では、接着材１６は半導体素子１１上だけに形成されていたが、本発明はこれに限らず、図３に示すように、接着材１６は接続用基板１５の下面全域に形成されていてもよい。この場合、ワイヤ１４は、接着材１６に一部を覆われていてもよい。
また、図４に示す半導体装置は、図１に示す半導体装置において、導電体端子１８に代えて導電体端子２１を用いた構成となっている。導電体端子２１は、中に核２１Ａを持っており、核２１Ａの外側に導電層２１Ｂを有する端子である。核２１Ａは、導電体であっても絶縁体であっても良く、金属や樹脂からなっている。
上記半導体装置では、導電体端子２１が核２１Ａを持つことで、導電体端子２１の高さを一定に保ちやすく、接続用回路基板１５と回路基板１２との接続安定性を保つことができる。特に、核２１Ａがその外側に存在する導電層２１Ｂよりも硬ければ、本半導体装置を製造する工程中で高温での処理が行われる時に、より導電体端子２１の高さを一定に保ちやすくなる効果が大きい。尚、ここでの硬さとは、硬度またはヤング率または弾性率などで表される。
〔実施の形態２〕
本発明の実施の形態２に係る半導体装置の構成を図５に示す。
本実施の形態２に係る半導体装置は、図５に示すように、回路基板１２上に複数の半導体素子２２および２３を有した構成となっている。接続用回路基板１５は、最上層にある半導体素子、すなわち回路基板１２から最も離れて搭載される上段の半導体素子２３のさらに上面に、接着材１６を介して搭載される。また、下段に配置される半導体素子２２と上段に配置される半導体素子２３とは、接着材２４によって接続される。このように、一つの半導体装置内に、複数の半導体素子を積層して搭載することで、半導体装置の実装密度をより向上することができる。もちろん、半導体装置内に搭載される半導体素子の数は３つ以上であっても良い。
尚、図１に示す半導体装置では、上段に配置される半導体素子２３よりも下段に配置される半導体素子２２をより寸法の大きな半導体素子としているが、本発明はこれに限定されるものではない。すなわち、上段の半導体素子と下段の半導体素子とを同じ寸法としても良く、あるいは上段よりも下段により寸法の大きな半導体素子を搭載したものであっても良い。全く同じ半導体素子を複数段積み重ねて搭載することも可能である。尚、半導体素子の組合せを制限するものには、半導体素子のサイズや、半導体素子のワイヤボンドパッド位置関係などがある。
図６は、下段に配置される半導体素子２２よりも上段に配置される半導体素子２３をより寸法の大きな半導体素子とした場合の構成例である。このとき、下段の半導体素子２２と回路基板１２とを接続しているワイヤ１４の一部は、接着材２４に覆われており、上段の半導体素子２３との絶縁が保たれるような構造をとってもよい。また、図６ではそのような構成とはなっていないが、他方の半導体素子２２においても、ワイヤ１４が接着材１６に一部覆われる構造をとることができる。
ワイヤ１４が接着材２４または１６に一部覆われる構造をとることにより、本半導体装置に搭載する半導体素子の組合せに制限がなくなり、種々の半導体素子をひとつの半導体装置に搭載することが可能となる。これにより、より高機能で、より薄型・小型な半導体装置を実現できる。
また、同一の半導体装置内に複数の半導体素子を積層して搭載する場合、一つの半導体素子を搭載する場合に比べて、回路基板１２と接続用回路基板１５との間の距離が大きくなる。このような場合、回路基板１２と接続用回路基板１５とを接続する導電体端子は、図６に示すように、複数個の略球形形状の導電体端子２５を積層した構造をとることもできる。このように、複数個の略球形形状の導電体端子２５を積層した構造では、回路基板１２と接続用回路基板１５とを接続する導電体の高さを調整しやすくなる。
すなわち、図５に示すように、半導体装置の厚さ方向（基板や素子の積層方向）に一つの導電体端子１８を配して回路基板１２と接続用回路基板１５との接続を図る方法では、導電体端子１８が楕円形状のような長手方向を有する形状となる。このため、該導電体端子１８の長手方向が基板法線に垂直となるように搭載しなければならず、導電体端子１８の高さ調整が困難となる。
尚、同一の半導体装置内に複数の半導体素子を積層する構成でなくても、複数個の略球形形状の導電体端子２５を積層した構造によって、回路基板１２と接続用回路基板１５とを接続する導電体の高さを調整しやすくなる効果は得られる。このような導電体端子２５には、はんだボールや核の周りに導電層を有する導電体端子が好適に使用できる。
〔実施の形態３〕
本発明の実施の形態３に係る半導体装置の構成を図７に示す。図７に示す半導体装置は、上記実施の形態１または２で説明したような半導体装置を複数個積層した積層体とし、この積層体自体を一つの半導体装置とした構成例である。
すなわち、図７に示す半導体装置は、半導体装置１および２を積層して、下段の半導体装置１における接続用回路基板１５の外部端子接続部１７と、その上段の半導体装置２の回路基板１２の外部接続部とが外部接続端子２０によって接続された構成である。これにより、下段半導体装置１と上段半導体装置２とが電気的に接続され、半導体装置の積層体を形成することができる。
尚、上述のように、複数の半導体装置を積層配置する構成においては、上段および下段の半導体装置が共に、本発明に係る半導体装置である必要はなく、少なくとも下段に配置される半導体装置が本発明に係るものであれば良い。また、上段に配置されるのは、半導体装置以外の電子部品であっても良い。
本実施の形態３に係る半導体装置では、上段に配置される半導体装置２（または電子部品）の動作による熱は、下段の半導体装置１における接続用回路基板１５、導電体端子１８、回路基板１２、外部接続用端子２０を介した経路によっても実装基板に伝達される。
すなわち、接続用回路基板１５と回路基板１２とが導電体端子１８で接続されることで、これらがワイヤボンドで接続されている場合と比較して、上段に積層された半導体装置や電子部品の放熱特性の向上が可能となる。これは、導電体端子１８は、ワイヤに比べて断面積が大きく、かつ、経路も短くなるためである。
〔実施の形態４〕
本発明に係る半導体装置の製造方法を、図８（ａ）〜（ｄ）を参照して以下に説明する。尚、図８（ａ）〜（ｄ）では、図３に示す構造の半導体装置を製造する場合を例示する。
先ず、図８（ａ）に示すように、回路基板１２に半導体素子１１を搭載し、半導体素子１１と回路基板１２とをワイヤ１４にて接続する。
次に、図８（ｂ）に示すように、導電体１８を回路基板１２に搭載する。その後、図８（ｃ）に示すように、接着材１６が予め接着された接続用回路基板１５を半導体素子１１上に接着する。接続用回路基板１５には、外部端子接続部１７が先に形成されている。このとき、接着材１６にて半導体素子１１と接続用回路基板１５とを接着する工程での熱により、導電体１８と接続用回路基板１５とを同時に接続してもよい。
上記接着時に熱を加えることで、導電体１８の材料が軟化または溶融、もしくはそれに近い状態になって硬度もしくは弾性が低下し、そこに上から接続用回路基板１５を圧力を加えて接続されることで、導電体１８の高さを制御しながら、接続用回路基板１５と接続することができる。
また、接続用回路基板１５と半導体素子１１とを接着した後に、接続用回路基板１５と導電体１８とを接続する工程を設けてもよい。
最後に、図８（ｄ）に示すように、封止樹脂１９を注入もしくは封止し、外部接続端子２０を搭載する。
尚、上記図８（ａ）〜（ｄ）では、一つの半導体装置を製造する方法として説明したが、この工程の全てを、図９（ａ）〜（ｅ）に示すように、複数個分の半導体装置に対応したフレーム状の回路基板１２’とフレーム状の接続用回路基板１５’とによって製造し、最後に半導体装置各個片にカットする工程によって製造してもよい。
この製造方法では、樹脂封止する際の金型が必要なく、任意のサイズの半導体装置の製造に対応でき、コスト低減を図ることができる。
高密度実装化された半導体装置を形成でき、小型化および薄型化が要求される半導体装置に適用できる。
本発明の実施形態を示すものであり、実施の形態１に係る半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の変形例を示す断面図である。 実施の形態１に係る半導体装置の変形例を示す断面図である。 実施の形態１に係る半導体装置の変形例を示す断面図である。 実施の形態２に係る半導体装置の構成を示す断面図である。 実施の形態２に係る半導体装置の変形例を示す断面図である。 実施の形態３に係る半導体装置の構成を示す断面図である。 図８（ａ）〜（ｄ）は、実施の形態４に係る半導体装置の製造工程を示す断面図である。 図９（ａ）〜（ｅ）は、実施の形態４に係る半導体装置の製造工程の変形例を示す断面図である。 従来の半導体装置の構成を示す断面図である。 図１０の半導体装置を複数個積層してなる積層体の構成を示す断面図である。 従来の半導体装置の構成を示す断面図である。
符号の説明
１，２ 半導体装置
１１ 半導体素子
１２ 回路基板
１４ ワイヤ
１５ 接続用回路基板
１７ 外部端子接続部
１８ 導電体端子
１９ 封止樹脂
２０ 外部接続端子
２１ 導電体端子（核を有する導電体端子）
２２，２３ 半導体素子
２５ 導電体端子

Claims (7)

  1. 回路基板上に少なくとも一つの半導体素子を載置してなる半導体装置において、
    最上層にある上記半導体素子の上面に、外部端子接続部を備えた接続用回路基板が接着剤を介して載置され、
    上記最上層にある半導体素子と上記回路基板とはワイヤを介して接続されており、
    上記ワイヤの一部は、上記接着剤に覆われており、
    上記接続用回路基板の下面と上記回路基板の上面とが導電体端子にて接続され、
    上記回路基板と上記接続用回路基板との間は、封止樹脂によって封止されていることを特徴とする半導体装置。
  2. 上記導電体端子は、核の外側に導電層を有する端子であることを特徴とする請求項１に記載の半導体装置。
  3. 上記導電体端子は、半導体装置の厚さ方向に複数個の略球形形状の導電体端子を積層してなることを特徴とする請求項１に記載の半導体装置。
  4. 上記回路基板上に複数の半導体素子を有し、
    下段にある半導体素子の上面に、上段にある半導体素子が接着剤を介して載置され、上記下段にある半導体素子と上記回路基板とはワイヤを介して接続されており、当該ワイヤの一部は当該接着剤に覆われていることを特徴とする請求項１に記載の半導体装置。
  5. 上記請求項１ないし４の何れかに記載の半導体装置上に、他の半導体装置もしくは他の電子部品が積層配置され、
    上記半導体装置の上記外部端子接続部と、その上段の他の半導体装置もしくは他の電子部品とが導電体によって接続されていることを特徴とする半導体装置の積層体。
  6. 回路基板上に半導体素子を載置し、該半導体素子と該回路基板とをワイヤを介して電気的に接続する工程と、
    上記回路基板上に導電体端子を載置する工程と、
    外部端子接続部を備えた接続用回路基板を、上記半導体素子上に接着剤を介して載置し、当該接着剤により上記ワイヤの一部を覆うと共に、上記接続用回路基板の下面と上記回路基板上に載置された導電体端子とを接続する工程と、
    上記回路基板と上記接続用回路基板との間を樹脂封止する工程と、
    上記回路基板の下面に外部接続端子を載置する工程を有することを特徴とする半導体装置の製造方法。
  7. 複数個分の半導体装置に対応する回路基板上に半導体素子を載置し、該半導体素子と該回路基板とをワイヤを介して電気的に接続する工程と、
    上記回路基板上に導電体端子を載置する工程と、
    外部端子接続部を備えた複数個分の半導体装置に対応する接続用回路基板を、上記半導体素子上に接着剤を介して載置し、当該接着剤により上記ワイヤの一部を覆うと共に、上記接続用回路基板の下面と上記回路基板上に載置された導電体端子とを接続する工程と、
    上記回路基板と上記接続用回路基板との間を樹脂封止する工程と、
    上記回路基板の下面に外部接続端子を載置する工程と、
    上記複数個分がつながった半導体装置から個別の半導体装置を切り出す工程を有することを特徴とする半導体装置の製造方法。
JP2008113107A 2008-04-23 2008-04-23 半導体装置およびその製造方法 Expired - Fee Related JP4652428B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008113107A JP4652428B2 (ja) 2008-04-23 2008-04-23 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008113107A JP4652428B2 (ja) 2008-04-23 2008-04-23 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005006862A Division JP2006196709A (ja) 2005-01-13 2005-01-13 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008182285A JP2008182285A (ja) 2008-08-07
JP4652428B2 true JP4652428B2 (ja) 2011-03-16

Family

ID=39725878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008113107A Expired - Fee Related JP4652428B2 (ja) 2008-04-23 2008-04-23 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4652428B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016529703A (ja) * 2013-07-15 2016-09-23 インヴェンサス・コーポレイション 封止を貫いて延在する接続子によって結合された積重端子を有する超小型電子組立体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294720A (ja) * 1999-04-07 2000-10-20 Sharp Corp 半導体集積回路パッケージ
JP2003218283A (ja) * 2002-01-22 2003-07-31 Sharp Corp 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294720A (ja) * 1999-04-07 2000-10-20 Sharp Corp 半導体集積回路パッケージ
JP2003218283A (ja) * 2002-01-22 2003-07-31 Sharp Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2008182285A (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
US8786102B2 (en) Semiconductor device and method of manufacturing the same
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
JP5543086B2 (ja) 半導体装置及びその製造方法
JP2009044110A (ja) 半導体装置及びその製造方法
US20120268899A1 (en) Reinforced fan-out wafer-level package
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
TW200816435A (en) Semiconductor device and method of manufacturing the same
JP2009295959A (ja) 半導体装置及びその製造方法
JP2009278064A (ja) 半導体装置とその製造方法
WO2007114106A1 (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
KR100744146B1 (ko) 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지
JP2005033201A (ja) 半導体パッケージ
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
JP2007294863A (ja) 回路装置
JP2007250916A (ja) 半導体装置およびその製造方法
JP4652428B2 (ja) 半導体装置およびその製造方法
JP2008187076A (ja) 回路装置およびその製造方法
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ
CN102751203A (zh) 半导体封装结构及其制作方法
JP2016063002A (ja) 半導体装置およびその製造方法
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
JP5171720B2 (ja) 半導体装置
JP2007234683A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees