JP2003218283A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 全高が低く、生産性と信頼性とを向上できる
突起電極を有する半導体装置およびその製造方法を提供
することにある。 【解決手段】 半導体チップ４を樹脂封止した突起形状
としての封止材６と同一面上の基板１０上には、接続用
パッド２が形成される。突起電極９の融点以下で溶ける
フィルム８ａ、８ｂが、基板１０上に積層され封止材６
を覆う。フィルム８ａ、８ｂに設けられた接続用パッド
２に対応する開口に、半田ペースト１１を充填する。加
熱により、半田ペースト１１が硬化して接続用パッド２
に接する突起電極９を形成し、フィルム８ａ、８ｂが溶
融し半導体装置２０の隙間を充填する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、実装基板に実装さ
れた半導体装置および半導体装置ならびにその製造方法
に係り、特に基板上に突起電極を有する半導体装置に関
するものである。

【０００２】

【従来の技術】ＩＣ、ＬＳＩ等の半導体装置は、実装基
板上に形成された回路パターンに、半田等の接合材を用
いて電気的に接続されている。近年、半導体素子の微細
化や半導体装置の小型化に対応して、突起電極を用い
て、実装基板上に半導体装置を接続する方法が提案され
ている。この方法によれば、実装基板上の回路パターン
に対して突起電極の位置決めを行い、加熱により突起電
極の表面を溶融し回路パターンに固着すれば、実装基板
と半導体装置との接続が容易に達成されることから、効
果的な実装方法として注目されている。

【０００３】このような突起電極を基板上に備えた半導
体装置の製造方法に対する従来技術として、特開平９−
５５４４８号公報および特開２０００−２６９３７８号
公報に示すように、半導体装置にスクリーンマスクを重
ねてスクリーン印刷を行い、突起電極を形成する方法が
知られている。

【０００４】特開平９−５５４４８号公報においては、
導電性粒子と接続性を有する樹脂の混合物である導電性
ペーストをインクとし、メタルマスクをスクリーンマス
クとしてスクリーン印刷する。そして、メタルマスクを
つけたまま加熱を行い、硬化させた後、メタルマスクを
取り外すことにより、突起電極を形成している。

【０００５】図５にこの半導体装置１００の構成を示
す。導電性パターン１０２が形成された絶縁性テープ１
０７を絶縁性接着剤（図示せず）を介して、金属基板１
０１に固着する。また、半導体チップ１０４を、導電性
接着剤１０８の層を介して金属基板１０１に固着する。
なお、半導体チップ１０４搭載領域の金属基板１０１に
は、段差を設けて凹部が形成されている。半導体チップ
１０４は、ワイヤ１０５を介して導電性パターン１０２
と電気的に接続されている。

【０００６】導電性パターン１０２および半導体チップ
１０４を完全に被覆するように、封止材１０６を、金属
基板１０１上に積層する。メタルマスク１０３を封止材
１０６上に載置する。導電性パターン１０２の形成位置
に対応しているメタルマスク１０３の開口に導電性ペー
ストを充填する。そして、加熱して、導電性ペーストを
硬化させ、導電性パターン１０２に対して形成される突
起電極１０９を形成する。その後、メタルマスク１０３
は取り外される。

【０００７】また、特開２０００−２６９３７８号公報
においては、開口された補助フィルム基板を銅箔付きフ
ィルム基板の銅箔の付いていない側に貼り、銅箔を加工
して接続用パッドを形成し、突起電極を形成する位置上
の補助フィルム基板とフィルム基板に開口を形成する。
補助フィルム基板をスクリーンマスクとしてスクリーン
印刷により半田ペーストを塗布し、半田ペースト内の有
機系材料を蒸発させるために加熱する。その後、補助フ
ィルム基板を引き剥がし、突起電極を形成している。こ
のとき、突起電極の反対側、すなわち、フィルム基板の
銅箔形成側には、半導体チップが搭載され、樹脂封止さ
れている。

【０００８】

【発明が解決しようとする課題】ところが、上記従来の
突起電極形成方法では、突起電極を形成することによ
っ、半導体装置の全高が高くなってしまっている。しか
し、近年の携帯電話やＰＤＡ等の情報端末の普及には、
内蔵半導体装置の小型化・軽量化が大きく寄与してお
り、今後もさらなる半導体装置の小型化・軽量化が望ま
れている。このような環境下においては、半導体装置の
全高が高くなることは課題となる。

【０００９】すなわち、特開平９−５５４４８号公報に
おいては、図５に示すように、メタルマスク１０３を封
止材１０６上に密着させて載置するので、封止材１０６
の上面を面一にする必要がある。そのため、半導体チッ
プ１０４搭載領域の金属基板１０１を、凹部に加工して
いる。このことによって、金属基板１０１に段差を設け
て凹部に加工した分だけ、半導体装置１００の全高は高
くなっている。

【００１０】さらに、凹部を設けるために、金属基板１
０１には段差間における折り曲げ領域が必要になってい
る。このことによって、半導体装置１００の小型化に対
する要請にも反している。

【００１１】また、特開２０００−２６９３７８号公報
においては、半導体チップが樹脂封止された面とは異な
るフィルム基板の面に突起電極を形成しているので、半
導体装置の全高は突起電極の高さの分だけ、突起電極を
形成する前の半導体装置の全高よりも高くなっている。

【００１２】そこで、突起電極を形成しても半導体装置
の全高が高くなることを抑えるために、図６に示すよう
に、基板１１１に段差を設けず平面状とし、かつ半導体
チップ１１２を樹脂封止して形成した突起形状１１３を
有する面と同一面上の基板１１１に突起電極を形成する
場合を考える。このようにして、突起形状１１３と同一
面の基板１１１上に、突起形状１１３とほぼ同じ高さを
有する突起電極を形成すれば、半導体装置の全高をほぼ
変えずに、突起電極を有する半導体装置が得られる。

【００１３】しかし、この時、突起電極を形成するため
のスクリーンマスクとしてのメタルマスク１１４には特
殊な加工が必要になる。すなわち、突起形状１１３に合
わせてメタルマスク１１４をへこませ、ざぐり形状１１
５を加工する必要がある。しかし、このような形状のメ
タルマスク１１４を作成することは、半導体装置がファ
インピッチ用であるときには、特に困難である。

【００１４】つまり、元々メタルマスク１１４の厚みが
薄いことに加えて、エッチングを用いて加工するため、
ざぐり部１１５の厚みの管理が難しいので、メタルマス
ク１１４の強度が不足しやすい。

【００１５】また、メタルマスク１１４の強度を保つた
めに、ざぐり後のメタルマスク厚を厚くすると、メタル
マスク１１４の総厚は厚くなってしまう。例えば、９０
μｍの深さのざぐり部を形成しようとすると、メタルマ
スク１１４の総厚は１８０μｍ必要となる。従来のファ
インピッチ用メタルマスクの総厚１５０μｍと比べる
と、３０μｍ厚くなり、導電性ペーストの抜け性が悪化
し、均一な形状の突起電極を形成することが難しくな
る。

【００１６】ここで、抜けとは、マスクから導電性ペー
ストが離れること、あるいは、導電性ペーストのマスク
からの転写を意味している。図７を用いて抜け性につい
て説明する。

【００１７】図７（ａ）において、基板１２１上の導電
性パターン１２２に対応して、導電性ペースト１２３
を、穴径Ｄ、高さＴ１を有するマスク１２４を用いてス
クリーン印刷する。次に、加熱して導電性ペースト１２
３を硬化した後、図７（ｂ）に示すようにマスク１２４
を引き剥がし、突起電極１２５を形成する。

【００１８】同様に、図７（ｃ）において、基板１２１
上の導電性パターン１２２に対応して、導電性ペースト
１３３を、穴径Ｄ、高さＴ２を有するマスク１３４を用
いてスクリーン印刷する。ただし、高さＴ２は高さＴ１
より高い。次に、図７（ｂ）と同様、加熱して導電性ペ
ースト１３３を硬化した後、図７（ｄ）に示すように、
マスク１３４を引き剥がし、突起電極１３５を形成す
る。

【００１９】この時、図７（ｂ）において、基板１２１
側に導電性ペースト１２３は上手く転写されて、均一な
形状の突起電極１２５を形成している。一方、マスク１
３４の高さＴ２が、マスク１２４の高さＴ１よりも高い
ことによって、導電性ペースト１３３のマスク１３４か
らの抜け性が悪化し、図７（ｄ）に示すように、基板１
２１側に導電性ペースト１３３が上手く転写されずに、
マスク１３４に残るようになる。この結果、一部が欠け
て不均一な形状の突起電極１２５が形成されやすくな
る。なお、同じ高さのマスクの場合、穴径Ｄが小さいほ
ど、抜け性は悪化する。

【００２０】また、図６に示すように、基板１１１上に
は突起形状１１３が段差として存在する。この場合に
は、段差付近でメタルマスク１１４の浮きが生じ、導電
性ペーストがマスク穴に十分に充填されないため、抜け
性（転写性）は悪化する。よって、この場合にも、不均
一な形状の突起電極が形成されやすい。

【００２１】本発明は、上記の課題を解決するためにな
されたもので、その目的は、突起電極を有し、全高が低
く、生産性と信頼性とを向上できる、半導体装置および
実装基板に実装された半導体装置、並びにその製造方法
を提供することにある。

【００２２】

【課題を解決するための手段】本発明に係る半導体装置
は、上記の課題を解決するために、略平板状の基板上に
半導体チップが搭載され、上記半導体チップおよび実装
基板とに電気的に接続されるとともに、上記基板から突
出する突起電極を有し、上記実装基板に実装された半導
体装置において、上記半導体チップを封止して形成され
た突起形状と上記突起電極とが、上記基板の同一面上に
位置し、上記半導体装置と上記実装基板との隙間を充填
している絶縁性の副基材を有していることを特徴として
いる。

【００２３】なお、略平板状の基板とは、少なくとも半
導体チップの搭載領域と突起電極の形成領域との間に、
段差が全くもしくはほぼ無い基板を意味している。

【００２４】また、半導体装置と実装基板との隙間と
は、突起形状と突起電極と実装基板との間、突起電極同
士および実装基板との間、突起電極と半導体装置側端面
との間、および突起形状と実装基板との間を意味してい
る。

【００２５】上記の構成により、突起形状と突起電極と
が略平板状の基板の同一面上に位置し、半導体装置と実
装基板との隙間を副基材が充填している。

【００２６】よって、突起電極と突起形状とが形成され
る基板の面が異なる特開２０００−２６９３７８号公報
と異なり、突起電極と突起形状とが基板の同一面上に形
成されるので、半導体装置の全高が高くなることを抑え
ることができる。

【００２７】また、基板が略平面状であり、特開平９−
５５４４８号公報に示すように、基板を折り曲げられて
はいないので、半導体装置の全高が高くなることを抑え
ることができる。また、折り曲げにより生じる折り曲げ
領域も必要としないので、半導体装置の小型化に対する
要請にも対応することができる。

【００２８】また、半導体装置と実装基板との隙間を充
填している副基材により、半導体装置内の各要素間およ
び半導体装置と実装基板との接続強度が向上し、信頼性
を向上できる。

【００２９】本発明に係る半導体装置は、上記の課題を
解決するために、基板上に半導体チップが搭載され、上
記半導体チップと電気的に接続されるとともに、上記基
板から突出する突起電極を有する半導体装置において、
上記半導体チップを封止して形成された突起形状と上記
突起電極とが、上記基板の同一面上に位置し、上記半導
体装置の隙間を充填している絶縁性の副基材を有してい
ることを特徴としている。

【００３０】なお、半導体装置の隙間とは、突起形状と
突起電極との間、突起電極同士間、突起電極と半導体装
置側端面との間、および突起形状最上部から突起電極の
頂部により形成される面までの高さを有する突起形状の
上部を意味している。

【００３１】上記の構成により、突起形状と突起電極と
が基板の同一面上に位置し、半導体装置の隙間を副基材
が充填している。

【００３２】よって、突起電極と突起形状が形成される
基板の面が異なる特開２０００−２６９３７８号公報と
異なり、突起電極と突起形状とが基板の同一面上に形成
されるので、半導体装置の全高が高くなることを抑える
ことができる。

【００３３】また、突起形状の周囲および突起電極の側
部を充填している副基材により、半導体装置内の各要素
間の接続強度が向上し、信頼性を向上できる。

【００３４】なお、基板は略平面状であることが望まし
い。

【００３５】これにより、特開平９−５５４４８号公報
に示すように、基板は折り曲げられてはいないので、半
導体装置の全高が高くなることを抑えることができる。
また、折り曲げにより生じる折り曲げ領域も必要としな
いので、半導体装置の小型化に対する要請にも対応する
ことができる。

【００３６】本発明に係る半導体装置は、上記の課題を
解決するために、上記の構成に加えて、上記基板上に、
上記半導体チップが、複数積層されることを特徴として
いる。

【００３７】上記の構成により、積層された複数の半導
体チップを封止して形成された突起形状と突起電極とが
基板の同一面側に位置し、半導体装置の隙間または半導
体装置と実装基板との隙間を副基材が充填している。

【００３８】よって、接続強度が向上し、信頼性を向上
できるので、一層高い集積化を確実な接続をもって実現
できる。

【００３９】本発明に係る半導体装置は、上記の課題を
解決するために、上記の構成に加えて、上記の半導体装
置が、複数積層されることを特徴としている。

【００４０】上記の構成により、本発明により信頼性を
向上させた半導体装置が、実装基板上に複数積層され、
さらに、半導体装置間にも副基材が充填している。

【００４１】よって、接続強度が向上し、信頼性を向上
できるので、一層高い集積化を確実な接続をもって実現
できる。

【００４２】本発明に係る半導体装置の製造方法は、上
記の課題を解決するために、基板上に半導体チップが搭
載され、上記半導体チップおよび実装基板とに電気的に
接続されるとともに、上記基板から突出する上記突起電
極を有し、実装基板に実装された半導体装置の製造方法
において、上記半導体チップを搭載した面と同一面上の
基板に、導電体を形成する工程と、上記導電体と電気的
に接続された上記半導体チップを封止し、突起形状を形
成する工程と、上記突起電極の融点以下で溶け、絶縁性
を有する副基材により、突起電極の形成領域を除いて上
記基板および突起形状を覆う工程と、上記突起電極の形
成領域に対して上記副基材に設けられた開口に導電性ペ
ーストを充填する工程と、上記半導体装置を上記実装基
板に搭載する工程と、加熱により、上記導電性ペースト
を硬化させて上記導電体に接する突起電極を形成する段
階と、上記副基材が溶融（溶解）し上記半導体装置と上
記実装基板との隙間を充填する段階と、上記突起電極を
介して上記半導体装置と上記実装基板とを電気的に接続
する段階とを有する工程とを含むことを特徴としてい
る。

【００４３】なお、導電体とは、接続用パッドや導電性
パタ−ンなどであり、基板上に設けられ、半導体チップ
および突起電極と電気的に接続されるものである。

【００４４】また、上記各段階は、完全に独立している
とは限らず、時間的にオーバーラップしていてもよい。

【００４５】上記の構成により、印刷マスクの役割を果
たす副基材に設けられた開口に導電性ペーストを充填し
た後、加熱し、導電体に接する突起電極を突起形状と同
一面上の基板に形成し、副基材が溶融し半導体装置と実
装基板との隙間を充填し、突起電極を介して半導体装置
と実装基板とが電気的に接続される。

【００４６】よって、突起電極と突起形状とが形成され
る基板の面が異なる特開２０００−２６９３７８号公報
とは異なり、突起電極と突起形状とが基板の同一面上に
形成されるので、半導体装置の全高が高くなることを抑
えることができる。

【００４７】また、印刷マスクとして用いる副基材は突
起形状を覆うので、特開平９−５５４４８号公報に示す
ように、印刷マスクを載置する面を面一にするために、
基板を折り曲げる必要がなくなり、半導体装置の全高が
高くなることを抑えることができる。また、折り曲げに
より生じる折り曲げ領域も必要としないので、半導体装
置の小型化に対する要請にも対応することができる。

【００４８】また、半導体装置と実装基板との隙間に、
副基材が充填し残存することにより、半導体装置と実装
基板との接続強度が向上し、信頼性を向上できる。これ
により、さらに、印刷マスクとしての役割を果たした副
基材を引き剥がす必要がないので、導電性ペーストの抜
けに関する問題は発生せず、均一な形状の突起電極を確
実に形成できる。

【００４９】また、導電性ペーストの硬化による突起電
極の形成と、副基材による半導体装置と実装基板との隙
間の充填と、半導体装置と実装基板との電気的な接続と
が、加熱により同じ工程で連続的に行うことができる。
よって、従来は別の工程にて行っていた突起電極の形成
と実装基板への実装とが、同じ工程で行うことができる
ので工程を簡素化できる。

【００５０】本発明に係る半導体装置の製造方法は、上
記の課題を解決するために、基板上に半導体チップが搭
載され、上記半導体チップと電気的に接続されるととも
に、上記基板から突出する突起電極を有する半導体装置
の製造方法において、上記半導体チップを搭載した面と
同一面上の基板に、導電体を形成する工程と、上記導電
体と電気的に接続された上記半導体チップを封止し、突
起形状を形成する工程と、上記突起電極の融点以下で溶
け、絶縁性を有する副基材により、突起電極の形成領域
を除いて上記基板および突起形状を覆う工程と、上記突
起電極の形成領域に対して上記副基材に設けられた開口
に導電性ペーストを充填する工程と、加熱により、上記
導電性ペーストを硬化させて上記導電体に接する突起電
極を形成する段階と、上記副基材が溶融し上記半導体装
置の隙間を充填する段階とを有する工程とを含むことを
特徴としている。

【００５１】なお、上記各段階は、完全に独立している
とは限らず、時間的にオーバーラップしていてもよい。

【００５２】上記の構成により、印刷マスクとしての役
割を果たす副基材に設けられた開口に導電性ペーストを
充填した後、加熱し、導電体に接する突起電極を突起形
状と同一面上の基板に形成し、副基材が溶融し半導体装
置の隙間を充填する。

【００５３】よって、突起電極と突起形状とが形成され
る基板の面が異なる特開２０００−２６９３７８号公報
とは異なり、突起電極と突起形状とが基板の同一面上に
形成されるので、半導体装置の全高が高くなることを抑
えることができる。

【００５４】また、印刷マスクとして用いる副基材は突
起形状を覆うので、特開平９−５５４４８号公報に示す
ように、印刷マスクを載置する面を面一にするために、
基板を折り曲げる必要がなくなり、半導体装置の全高が
高くなることを抑えることができる。また、折り曲げに
より生じる折り曲げ領域も必要としないので、半導体装
置の小型化に対する要請にも対応することができる。

【００５５】また、半導体装置の隙間に、副基材が充填
し残存することにより、半導体装置の要素間の接続強度
が向上し、信頼性を向上できる。これにより、さらに、
印刷マスクとしての役割を果たした副基材を引き剥がす
必要がないので、導電性ペーストの抜けに関する問題は
発生せず、均一な形状の突起電極を確実に形成できる。

【００５６】本発明に係る半導体装置の製造方法は、上
記の課題を解決するために、上記の構成に加えて、上記
副基材として、突起形状の形成領域に対応する開口と突
起電極の形成領域に対応する開口とを有する第１の副基
材と、突起電極の形成領域に対応する開口を有する第２
の副基材とを用いることを特徴としている。

【００５７】上記の構成により、さらに、突起電極の形
成領域を除いて基板および突起形状を覆う副基材とし
て、突起形状の形成領域に対応する開口と突起電極の形
成領域に対応する開口とを有する第１の副基材と、突起
電極の形成領域に対応する開口を有する第２の副基材と
を用いている。

【００５８】よって、突起形状の形成領域に対応する開
口を有する第１の副基材と、突起形状の形成領域に対応
する開口を有さない第２の副基材とを用いることによっ
て、突起形状を覆う副基材を容易に構成することができ
る。

【００５９】また、突起電極の形成領域に対応する開口
を有する第１および第２の副基材を用いることによっ
て、突起電極の形成領域に対応する開口を有するととも
に基板を覆う副基材を容易に構成することができる。ま
た、突起電極の形成領域に対応する開口に導電性ペース
トを充填することにより、突起電極の形成も容易に行う
ことができる。

【００６０】本発明に係る半導体装置の製造方法は、上
記の課題を解決するために、上記の方法に加えて、上記
副基材に設けられた開口に上記導電性ペーストを充填す
る上記工程が、スクリーン印刷によることを特徴として
いる。

【００６１】上記の方法により、さらに、副基材に設け
られた開口に、スクリーン印刷を用いて導電性ペースト
を充填する。このことにより、例えば、射出ノズルから
導電性ペーストを射出することにより充填する場合等に
比べて、広く用いられている方法であるので、副基材の
開口に導電性ペーストを容易に充填することができる。

【００６２】

【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態の半導体装置の製造方法を、図１に基づいて説明
すれば、以下のとおりである。なお、図１はプリント基
板１２（図１（ｄ）、（ｅ））に実装された半導体装置
２０の製造工程に沿った断面図である。

【００６３】図１（ａ）に示すように、半導体装置２０
の基板１０として、半導体装置２０を構成する各種回路
素子を平板状の基板１０の片面に配する片面配線基板が
用いられている。すなわち、ＩＣ、ＬＳＩ等から成る半
導体チップ４は、絶縁性接着剤７を用いて基板１０に搭
載され、モールド成型を用いて樹脂により成形された封
止材６で覆われている。

【００６４】ここで、基板１０は、例えばポリイミド等
からなる絶縁性の基材１、銅等の良導体金属からなる接
続用パッド（導電体）２、エポキシ系材料からなるソル
ダーレジスト３により構成されている。なお、ソルダー
レジスト３とは、基材１上の特定領域に施す耐熱性被覆
材料であり、後述する工程の際に基材１上の特定領域以
外に半田ペーストが付かないようにするレジストであ
る。このソルダーレジスト３は、封止材６および後述す
る突起電極９（図１（ｅ））の形成する領域以外の、基
材１あるいは接続用パッド２上に形成されている。ま
た、半導体チップ４は、ワイヤ５を介して接続用パッド
２に電気的に接続されている。

【００６５】次に、突起電極９となる半田ペースト１１
の融点以下で溶融し、半導体装置２０の隙間に充填する
特徴を有する絶縁性の副基材としてのフィルム８ａ（第
１の副基材）およびフィルム８ｂ（第２の副基材）を準
備する。

【００６６】フィルム８ａの総厚みは、突起形状である
封止材６の高さ、すなわち、ソルダーレジスト３の表面
上から封止材６の最上部までの高さ５５０μｍとほぼ同
じ（±１０μｍ程度）になるようにする。しかし、フィ
ルム８ａの総厚みが５５０μｍ程度になるのであれば、
フィルム８ａは１枚でも、複数枚を接着剤を介して重ね
合わせても構わない。

【００６７】後述するフィルム８ａの開口の加工精度や
フィルム８ａと封止材６との貼り合わせ精度の問題によ
り、フィルム８ａと封止材６との間の隙間を完全になく
すことは難しく、フィルム８ｂをフィルム８ａおよび封
止材６上に貼り付けることによって、前述の隙間に半田
ペースト１１が入り込むことを防ぐことができる。な
お、フィルム８ｂの厚みは３０μｍ程度である。この厚
みは、半導体装置の全高を抑えるためには薄い方がよい
が、封止材６で覆われた半導体チップ４を保護するため
に必要な厚みでもあり、フィルム８ｂの強度から決定さ
れる値である。

【００６８】なお、この状態での、つまり、突起電極９
が設けられていない状態での半導体装置２０の全高、す
なわち、基材１の厚みと封止材６の厚みとの総厚は、７
００μｍである。

【００６９】また、エッチングを用いて、接続用パッド
２上の突起電極９を形成する領域に対応する開口および
封止材６の外形に合わせた開口を、フィルム８ａに施し
ておく。ただし、位置合わせの精度を考慮して、封止材
６の外形に合わせた開口に対しては５０μｍ程度大きめ
に開口しておく。同様にして、フィルム８ｂには、上記
の突起電極９を形成する領域に対応する部分のみをエッ
チングにて開口しておく。なお、フィルム８ａ、８ｂへ
のエッチングは、薬液や酸素プラズマを用いて行えばよ
い。しかし、フィルム８ａ、８ｂの開口方法としては、
エッチングにこだわらず、ドリルやパンチングを用いて
もよい。

【００７０】なお、フィルム８ａ、８ｂは、絶縁性の有
機物であり、ＩＣとパッケージ基板を接着する機能を有
するシートであるダイボンドシートや、非導電性フィル
ム（ＮＣＦ：Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ ｆｉｌ
ｍ）が適用できる。なお、後述するリフロー炉による加
熱により、半導体装置２０の突起電極９との隙間を十分
に充填するくらいまで粘度が低下し、温度が降下すると
硬化する性質を持つフィルムであって、加熱時に低下し
た粘度は、上記性質を満たしかつゲル状の形状を保つ程
度であることを特徴とするフィルムであればよい。

【００７１】次に、図１（ｂ）に示すように、基板１０
の接続用パッド２と、フィルム８ａに設けられた突起電
極９を形成する領域に対応する開口との位置合わせを行
い、接着剤（図示せず）を介して、フィルム８ａをソル
ダーレジスト３上に貼り付ける。その後、基板１０の接
続用パッド２と、フィルム８ｂの突起電極９を形成する
領域に対応する開口との位置合わせを行い、接着剤（図
示せず）を介して、フィルム８ｂをフィルム８ａ上に貼
り付ける。

【００７２】次に、図１（ｃ）に示すように、貼り付け
たフィルム８ａ、８ｂをスクリーンマスクとして半田ペ
ースト１１をインクとしてスクリーン印刷し、接続用パ
ッド２上の突起電極９を形成する領域に対応する開口に
半田ペースト１１を充填する。その後、フィルム８ｂお
よび半田ペースト１１上に耐熱性のテープ（図示せず）
を貼り付ける。このテープによって、次のダイシング時
に切りくずによる半田ペースト１１の汚染防止が可能に
なる。

【００７３】次に、図１（ｄ）に示すように、ダイシン
グを行い、半導体装置２０を個片に切り分ける。その
後、半田ペースト１１を下向きにして、半導体装置２０
をプリント基板（実装基板）１２に搭載する。このと
き、半田ペースト１１がプリント基板１２上の対応する
接続端子１４の真上に搭載できるように、プリント基板
１２に設けられた位置決めマーク（図示せず）を用い
て、画像認識により位置決めを行う。

【００７４】なお、プリント基板１２の半導体装置２０
が搭載される面側は、半田ペースト１１に対応する領域
には接続端子１４が、それ以外の領域にはソルダーレジ
スト１３が形成されている。

【００７５】次に、半導体装置２０が搭載されたプリン
ト基板１２を、雰囲気を窒素とし、リフロー炉に投入す
る。リフロー炉は、予熱段階の約１３０℃からＭａｘ温
度２４０℃〜２６０℃まで、加熱されて除々に温度が上
昇する。この温度上昇に伴う、半導体装置２０内の変化
を以下に説明する。

【００７６】まず、約１５０℃にて、半田ペースト１１
が硬化して、突起電極９を形成する。なお、このとき、
半田ペースト１１内の溶剤等の有機系材料が蒸発し、図
示しない隙間から逃げ出る。しかし、プリント基板１２
に実装された半導体装置２０が完成した図１（ｅ）の状
態において、プリント基板１２上の接続端子１４と、基
板１０上の接続用パッド２との、突起電極９を介しての
電気的な接続は確実に達成されるので、溶剤等の有機系
材料の蒸発による突起電極９の容積減少は問題にはなら
ない。

【００７７】さらに、加熱を続け、約１６０℃〜１８０
℃にて、フィルム８ａ、８ｂは粘度が下がりゲル状にな
り、半導体装置２０とプリント基板１２との隙間を充填
する。ここで、半導体装置２０とプリント基板１２との
隙間とは、封止材６と突起電極９とプリント基板１２と
の間、突起電極９同士およびプリント基板１２との間、
突起電極９と半導体装置２０側端面との間、および封止
材６とプリント基板１２との間を意味している。

【００７８】さらに、加熱を続け、Ｍａｘ温度２４０℃
〜２６０℃まで加熱を続けると、半田が完全に溶解し、
プリント基板１２上の接続端子１４と半導体装置２０の
接続パッド２とが完全に濡れる。

【００７９】Ｍａｘ温度に達した後、温度が段々と下が
り約２００℃にて半田が凝固し始める。さらに温度が下
がり１６０℃〜１８０℃に達するとゲル状であったフィ
ルム８が再硬化する。

【００８０】よって、半導体装置２０とプリント基板１
２との隙間を充填していたフィルム８は、そのまま硬化
するので、半導体装置２０とプリント基板１２との接続
強度が向上し、信頼性向上に寄与する。また、半田ペー
スト１１が硬化して形成された突起電極９の表面が溶融
することによって、プリント基板１２上にある接続端子
１４と突起電極９との電気的な接続が達成される。

【００８１】このようにして、図１（ｅ）に示される、
半導体装置２０のプリント基板１２への実装が完了す
る。

【００８２】以上のように、スクリーンマスクとして用
いたフィルム８ａ、８ｂは、従来のメタルマスクのよう
に引き剥がす必要がないので、半田ペースト１１の抜け
性は問題にならず、均一な形状の突起電極９を確実に形
成することができる。

【００８３】本発明の実施の一形態であるプリント基板
１２に実装された半導体装置２０について図１（ｅ）に
基づいて説明すれば、以下のとおりである。

【００８４】半導体装置２０の基板１０には、絶縁性接
着剤７を用いて半導体チップ４が搭載され、樹脂からな
る封止材６で覆われている。

【００８５】封止材６で覆われた半導体チップ４が搭載
された側と同一面側の基板１０上に、突起電極９が設け
られている。すなわち、基材１上の接続用パッド２上に
均一な円柱形状の突起電極９が複数設けられている。

【００８６】半導体装置２０の突起電極９とプリント基
板１２上の接続端子１４とが、電気的に接続されている
ことにより、半導体装置２０のプリント基板１２への実
装が行われている。

【００８７】また、半導体装置２０とプリント基板１２
との隙間が、絶縁性の副基材としてのフィルム８により
充填されている。これにより、半導体装置２０とプリン
ト基板１２との接続強度が向上し、信頼性向上に寄与し
ている。

【００８８】ここで、半導体装置２０の全高について考
える。

【００８９】突起電極９が設けられていない状態での半
導体装置２０の全高、すなわち、基材１の厚みと封止材
６の厚みとの総厚は、７００μｍであった。フィルム８
ｂの厚み、すなわち、封止材６の最上部から突起電極９
の頂部までの高さは３０μｍである。よって、半導体装
置２０の全高は７３０μｍとなり、突起電極９が設けら
れていない状態での半導体装置２０の全高から３０μｍ
しか高くなっておらず、ほぼ半導体装置２０の全高を変
えることなく突起電極９が形成できている。

【００９０】なお、上記実施例では、樹脂封止法として
モールド成型を用いたが、この他に常温で液状の封止材
を用いて真空差圧印刷を行い、その後の加熱により封止
材を硬化させる方法を用いても良い。真空差圧印刷は、
減圧下で印刷を行うことにより、常圧より隙間に封止材
が入りやすいという利点を有している。

【００９１】また、半導体装置を個片に切り分けてから
実装、リフローという順番にこだわる事は無い。実装、
リフロー後に個片に切り分けても良い。

【００９２】〔実施の形態２〕本発明の他の実施の形態
の半導体装置の製造方法について図２に基づいて説明す
れば、以下のとおりである。なお、図２は、半導体チッ
プを複数積層した構成のチップレベル積層半導体装置４
０の製造工程に沿った断面図である。

【００９３】図２（ａ）に示す、チップレベル積層半導
体装置４０において、平板状の基板３０は、例えばポリ
イミド等からなる絶縁性の基材２１、銅等の良導体金属
からなる接続用パッド（導電体）２２、エポキシ系材料
からなるソルダーレジスト２３により構成されている。
基板３０の総厚、すなわち基材２１の厚みとソルダーレ
ジスト２３の厚みとの合計は２８０μｍである。

【００９４】１２５μｍの厚みまで研磨した半導体チッ
プ２４が、絶縁性接着剤２７を介して基材２１に搭載さ
れ、その後、この半導体チップ２４の上に絶縁性接着剤
２７を介して厚み１２５μｍの別の半導体チップ３４が
搭載される。また、接続用パッド２２と電気的に接続さ
れ、かつ同じ側の基材２１の面上に、導電性パターン
（導電体）３７が形成されている。ワイヤ２５により半
導体チップ２４、３４と導電性パターン３７とを電気的
に接続した後、液状の封止材２６を注入し、加熱（キュ
ア）して封止材２６を硬化させることによって封止され
る。

【００９５】次に、突起電極２９（図２（ｄ））となる
半田ペースト３１の融点以下で溶融し、半導体装置４０
の隙間に充填する特徴を有する絶縁性の副基材としての
厚さ５０μｍ程度のフィルム２８ａ（第１の副基材）、
および厚さ３０μｍ程度のフィルム２８ｂ（第２の副基
材）を準備する。

【００９６】フィルム２８ａの総厚みは、突起形状とし
ての液状の封止材２６の高さ、すなわち、ソルダーレジ
スト２３の表面上から封止材２６の最上部までの高さ、
例えば３００μｍとほぼ同じ（±１０μｍ程度）である
ことが好ましく、接着剤を介して、複数枚のフィルム２
８ａが重ね合わされて構成されている。

【００９７】前述した実施の形態１と同様にして、エッ
チングを用いて、接続用パッド２２上の突起電極２９を
形成する領域および封止材２６に対応する開口をフィル
ム２８ａに、突起電極２９を形成する領域に対応する開
口をフィルム２８ｂに形成する。

【００９８】次に、基板３０の接続用パッド２２と、フ
ィルム２８ａに設けられた突起電極２９を形成する領域
に対応する開口との位置合わせを行い、接着剤（図示せ
ず）を介して、フィルム２８ａをソルダーレジスト２３
上に貼り付ける。その後、基板３０の接続用パッド２２
と、フィルム２８ｂの突起電極２９を形成する領域に対
応する開口との位置合わせを行い、接着剤（図示せず）
を介して、フィルム２８ｂをフィルム２８ａ上に貼り付
ける。

【００９９】次に、貼り付けたフィルム２８ａ、２８ｂ
をスクリーンマスクとして半田ペースト３１をインクと
してスクリーン印刷し、接続用パッド２２上のフィルム
２８ａ、２８ｂの開口に半田ペースト３１を充填する。
その後、フィルム２８ｂおよび半田ペースト３１上に耐
熱性のテープ（図示せず）を貼り付ける。このテープに
よって、次のダイシング時に切りくずによる半田ペース
ト３１の汚染防止が可能になる。

【０１００】図２（ｂ）に示すように、その後、ダイシ
ングを行い、半導体装置４０を個片に切り分け、半田ペ
ースト３１が下向きになるように上下反転を行う。

【０１０１】図２（ｃ）に示すように、次に、回路を有
する実装用のプリント基板（実装基板）３２に半導体装
置４０を搭載する。この時、半田ペースト３１がプリン
ト基板３２にある接続端子３４の真上に搭載できるよう
に、位置決めマーク（図示せず）をプリント基板３２に
設けておき、画像認識により位置決めを行う。

【０１０２】なお、プリント基板３２の半導体装置４０
が搭載される面側は、半田ペースト３１に対応する領域
には接続端子３４が、それ以外の領域にはソルダーレジ
スト３３が形成されている。

【０１０３】次に、半導体装置４０が搭載されたプリン
ト基板３２を、雰囲気を窒素とし、リフロー炉に投入す
る。リフロー炉は、予熱段階の約１３０℃からＭａｘ温
度２４０℃〜２６０℃まで、加熱されて除々に温度が上
昇する。この温度上昇に伴う、半導体装置４０の変化
は、前述した実施の形態における半導体装置２０の変化
と同様であるので、詳細な説明は省略する。

【０１０４】これによって、半田ペースト３１が硬化し
て突起電極２９を形成した後、突起電極２９の表面が溶
融し、プリント基板３２上にある接続端子３４と突起電
極２９との電気的な接続が達成される。

【０１０５】このようにして、図２（ｄ）に示めすよう
に、半導体装置４０のプリント基板３２への実装が完了
する。

【０１０６】なお、加熱により溶融したフィルム２８
ａ、２８ｂは、半導体装置４０とプリント基板３２との
隙間に充填し、再硬化した状態で残る。これにより、半
導体装置４０とプリント基板３２との接続強度が向上
し、信頼性向上に寄与する。また、スクリーンマスクと
して用いたフィルム２８ａ、２８ｂは、従来のメタルマ
スクのように引き剥がす必要がないので、半田ペースト
３１の抜け性は問題にならず、均一な形状の突起電極２
９を確実に形成することができる。

【０１０７】また、半導体装置を個片に切り分けてから
実装、リフローという順番にこだわる事は無い。実装、
リフロー後に個片に切り分けても良い。

【０１０８】〔実施の形態３〕本発明のさらに他の実施
の形態の半導体装置の製造方法について図３に基づいて
説明すれば、以下のとおりである。

【０１０９】図３は、パッケージを複数積層した構成の
パッケージレベル積層半導体装置６０の製造工程に沿っ
た断面図である。

【０１１０】図３（ａ）に示すように、平板状の基板５
０は、例えばポリイミド等からなる絶縁性の基材４１、
銅等の良導体金属からなる導電性パターン（導電体）４
２、エポキシ系材料からなるソルダーレジスト４３によ
り構成されている。

【０１１１】基板５０の総厚み、すなわち、基材４１の
厚みとソルダーレジスト４３の厚みとの総厚みは１３０
μｍである。１００μｍまで研磨した半導体チップ４４
は、基材４１上に加熱（キュア）して液状の封止材４６
を硬化させることによって封止されている。

【０１１２】なお、基材４１の両面に導電性パターン４
２が形成され、貫通孔（ビア）５６を介して、両面の電
気的接触が取れており、さらにワイヤ４５により半導体
チップ４４と導電性パターン４２とが電気的に接続され
ている。ソルダーレジスト４３は、封止材４６および後
述する突起電極４９（図３（ｃ））の形成する領域以外
の、基材４１あるいは導電性パターン４２上の両面に形
成されている。

【０１１３】次に、突起電極４９となる半田ペースト５
１の融点以下で溶融し、半導体装置６０の隙間に充填す
る特徴を有する絶縁性の副基材としての厚さ５０μｍ程
度のフィルム４８ａ（第１の副基材）、および厚さ３０
μｍ程度のフィルム４８ｂ（第２の副基材）を準備す
る。

【０１１４】フィルム４８ａの厚みは、突起形状として
の封止材４６の高さ、すなわち、ソルダーレジスト４３
の表面上から封止材４６の最上部までの高さは５０μｍ
とほぼ同じ（±１０μｍ）であることが好ましい。

【０１１５】前述した実施の形態１と同様にして、エッ
チングを用いて、フィルム４８ａには導電性パターン４
２上の突起電極４９を形成する領域および封止材４６に
対応する開口を形成し、フィルム４８ｂには上記の突起
電極４９を形成する領域に対応する開口を形成する。

【０１１６】次に、図３（ｂ）に示すように、基板５０
の導電性パターン４２と、フィルム４８ａに設けられた
突起電極４９を形成する領域に対応する開口との位置合
わせを行い、接着剤（図示せず）を介して、フィルム４
８ａをソルダーレジスト４３上に貼り付ける。その後、
基板５０の導電性パターン４２と、フィルム４８ｂの突
起電極４９を形成する領域に対応する開口との位置合わ
せを行い、接着剤（図示せず）を介して、フィルム４８
ｂをフィルム４８ａ上に貼り付ける。

【０１１７】次に、スキージ印刷にて半田ペースト５１
を導電性パターン４２上のフィルム４８ａ、４８ｂの開
口に半田ペースト５１を充填する。その後、フィルム４
８ｂおよび半田ペースト５１上に耐熱性のテープ（図示
せず）を貼り付ける。このテープによって、次のダイシ
ング時に切りくずによる半田ペースト５１の汚染防止が
可能になる。

【０１１８】その後、ダイシングを行い、半導体装置６
０を個片に切り分け、図３（ｃ）に示すように、半田ペ
ースト５１が下向きになるように上下反転を行い、回路
を有する実装用のプリント基板（実装基板）５２に搭載
する。続いて、半導体装置６０と同様に製造した別の半
導体装置５５を、プリント基板５２に搭載済みの半導体
装置６０の上に搭載する。なお、図３（ｃ）では、２個
の半導体装置のみを搭載しているが、搭載する半導体装
置の個数はこれに限らず、必要な数だけ半導体装置を搭
載してもよい。これらの搭載は画像認識により位置決め
をして行う。

【０１１９】なお、プリント基板５２の半導体装置６０
が搭載される側は、半田ペースト５１に対応する領域に
は接続端子５４が、それ以外の領域にはソルダーレジス
ト５３が形成されている。

【０１２０】必要な数だけ半導体装置を搭載した後、半
導体装置５５、６０が搭載されたプリント基板５２を、
雰囲気を窒素とし、リフロー炉に投入する。リフロー炉
は、予熱段階の約１３０℃からＭａｘ温度２４０℃〜２
６０℃まで、除々に加熱されて温度が上昇する。この温
度上昇に伴う、半導体装置５５、６０の変化は、前述し
た実施の形態における半導体装置２０の変化と同様であ
るので、詳細な説明は省略する。

【０１２１】ただし、フィルム４８ａ、４８ｂが溶融し
た後、半導体装置５０とプリント基板５２との隙間だけ
ではなく、半導体装置５０と半導体装置５５との隙間に
もフィルム４８が充填し、そのまま再硬化する。

【０１２２】このようにして、図３（ｃ）に示されるよ
うに、半導体装置５５、６０のプリント基板５２への実
装が完了する。

【０１２３】なお、加熱により溶融したフィルム４８
ａ、４８ｂは、半導体装置５５、６０とプリント基板５
２との隙間に充填し、再硬化した状態で残る。これによ
り、半導体装置５５、６０とプリント基板５２との接続
強度が向上し、信頼性向上に寄与する。また、スクリー
ンマスクとして用いたフィルム４８ａ、４８ｂは、従来
のメタルマスクのように引き剥がす必要がないので、半
田ペースト５１の抜け性は問題にならず、均一な形状の
突起電極４９を確実に形成することができる。

【０１２４】また、半導体装置を個片に切り分けてから
実装、積層後リフローという順番にこだわる事は無い。
多数個の半導体装置が搭載されているフレーム状態で積
層し、リフロー後に個片に切り分けても良い。

【０１２５】〔実施の形態４〕本発明のさらに別の実施
の一形態の半導体装置の製造方法について図４に基づい
て説明すれば、以下のとおりである。なお、図４は、半
導体装置８０単体の製造工程に沿った断面図である。

【０１２６】図４（ａ）〜図４（ｃ）の半導体装置８０
の製造工程は、上述した半導体装置２０の製造工程であ
る図１（ａ）〜図１（ｃ）と同じであるので、説明を省
略する。

【０１２７】図４（ｃ）に示すように、フィルム８ａ、
８ｂの開口に半田ペースト１１を充填した後、雰囲気を
窒素とし、半導体装置８０を炉に投入する。

【０１２８】炉は、予熱段階の約１３０℃からフィルム
８ａ、８ｂが再硬化する温度まで、加熱されて除々に温
度が上昇する。この温度上昇に伴う、半導体装置８０の
変化を以下に説明する。

【０１２９】まず、約１５０℃にて、半田ペースト１１
が、硬化して突起電極９を形成する。なお、このとき、
半田ペースト１１内の溶剤等の有機系材料が蒸発し、逃
げ出る。しかし、半導体装置８０が完成した図４（ｄ）
の状態において、突起電極９の上端面はほぼ均一面を形
成している程度である。よって、溶剤等の有機系材料の
蒸発による突起電極９の容積減少は問題にはならない。

【０１３０】さらに、加熱を続け、約１６０℃〜１８０
℃にて、フィルム８ａ、８ｂは粘度が下がりゲル状にな
り、半導体装置８０の隙間を充填する。ここで、半導体
装置８０の隙間とは、封止材６と突起電極９との間、突
起電極９同士間、突起電極９と半導体装置２０側端面と
の間、および封止材６最上部から突起電極９の頂部によ
り形成される面までの高さを有する封止材６の上部を意
味している。

【０１３１】さらに、加熱を続け、Ｍａｘ温度２４０℃
〜２６０℃まで加熱を続けると、半田が完全に溶解し、
半導体装置８０の接続パッド２が完全に濡れる。

【０１３２】Ｍａｘ温度に達した後、温度が段々と下が
り約２００℃にて半田が凝固し始める。さらに温度が下
がり１６０℃〜１８０℃に達するとゲル状であったフィ
ルム８が再硬化する。

【０１３３】よって、半導体装置８０の隙間を充填して
いたフィルム８は、そのまま硬化するので、、基板１
０、半導体チップ４を覆う封止材６および突起電極９と
の接続強度が向上し、信頼性向上に寄与する。

【０１３４】最後に、ダイシングを行い、半導体装置８
０を個片に切り分け、図４（ｄ）に示されるように、単
体としての半導体装置８０が完成する。

【０１３５】以上のように、スクリーンマスクとして用
いたフィルム８ａ、８ｂは、従来のメタルマスクのよう
に引き剥がす必要がないので、半田ペースト１１の抜け
性は問題にならず、均一な形状の突起電極９を確実に形
成することができる。

【０１３６】また、半導体装置８０を加熱してから個片
に切り分けという順番にこだわる事は無い。切り分けた
後に加熱しても良い。

【０１３７】本発明の実施の一形態の半導体装置８０に
ついて図４（ｄ）に基づいて説明すれば、以下のとおり
である。

【０１３８】半導体装置８０の基板１０には、絶縁性接
着剤７を用いて半導体チップ４が搭載され、樹脂からな
る封止材６で覆われている。

【０１３９】封止材６で覆われた半導体チップ４が搭載
された側と同一面側の基板１０上に、突起電極９が設け
られている。すなわち、基材１上の接続用パッド２上に
均一な円柱形状の突起電極９が複数設けられている。

【０１４０】突起電極９の頂部とほぼ同じ高さまで、絶
縁性の副基材としてのフィルム８により、半導体装置２
０の隙間は充填されている。

【０１４１】従来技術では、充填されていなかった半導
体装置８０の隙間を、フィルム８により充填されること
によって、基板１０、半導体チップ４を覆う封止材６お
よび突起電極９との接続強度が向上し、信頼性向上に寄
与している。

【０１４２】ここで、半導体装置８０の全高について考
える。

【０１４３】突起電極９が設けられていない状態での半
導体装置８０の全高、すなわち、基材１の厚みと封止材
６の厚みとの総厚は、７００μｍである。封止材６の最
上部から突起電極９の頂部までの高さは３０μｍであ
る。なお、この高さは、封止材６で覆われた半導体チッ
プ４を保護するために必要なフィルム８の厚みである。
よって、半導体装置２０の全高は７３０μｍとなり、突
起電極９が設けられていない状態での半導体装置８０の
全高から３０μｍしか高くなっておらず、ほぼ半導体装
置８０の全高を変えることなく突起電極９を形成できて
いる。

【０１４４】なお、以上上記実施の形態では、導電体と
しての接続用パッド２、２２または導電性パターン４２
上の突起電極９、２９、４９を形成する領域に対応した
開口が個々に形成されたフィルム８ａとフィルム８ｂ、
フィルム２８ａとフィルム２８ｂ、フィルム４８ａとフ
ィルム４８ｂとを貼り合わせていた。しかし、突起形状
である封止材６、２６、４６に対応して開口されている
フィルムと未開口のフィルムを貼り付け、その後、突起
電極９、２９、４９を形成する領域に対応した開口を、
エッチレート制御が可能であるエキシマレーザーやＹＡ
Ｇレーザー等のレーザー照射により、フィルムを一度に
形成しても良い。

【０１４５】また、以上上記実施の形態では、フィルム
８ａ、８ｂ、２８ａ、２８ｂ、４８ａ、４８ｂの開口部
に半田ペースト１１、３１、５１を充填する場合につい
て説明した。しかし、これに限らず、Ｓｎ／Ｃｕ、Ｓｎ
／Ｓｂ、Ｓｎ／Ｚｎ／Ｃｕ、Ｓｎ／Ａｇ／Ｃｕ、Ｓｎ／
Ａｇ／Ｃｕ／Ｂｉ等の鉛を含まない鉛フリー半田ペース
トを充填してもよい。この場合、人体に有害な鉛を含ま
ない利点を有している。

【０１４６】また、以上上記実施の形態では、フィルム
を副基材として貼り付けたが、代わりに副基材のフィル
ムと同等の溶融・硬化の性質を有するレジスト材を塗布
してもよい。

【０１４７】また、以上上記実施の形態では、リフロー
炉の雰囲気は、窒素であったが、空気でもよい。

【０１４８】また、以上上記実施の形態では、ワイヤボ
ンディングを用いた例について述べたが、突起状の接続
電極を用いたバンプボンディングを用いてもよい。

【０１４９】また、以上上記実施の形態では、フィルム
の突起電極の形成領域に対応する開口に対して、スクリ
ーン印刷を用いて半田ペーストを充填していたが、例え
ば、射出ノズルから半田ペーストを射出することにより
充填してもよい。これにより、圧力をかけて半田ペース
トを射出することになるので、フィルムの開口に半田ペ
ーストを高密度に充填することができる。

【０１５０】以上のように、半導体チップを樹脂封止し
た突起形状を有する基板面側に、外部接続端子である突
起電極を容易に形成するには、突起電極の外形寸法に合
わせてくり貫かれ、かつ接続用パッド部が開口された副
基材を、突起形状を有する面に貼り付け、基板面上の段
差をなくすことが重要である。引き剥がす必要のない副
基材をマスクとして用いれば、半田ペーストの抜け性が
問題にならないので、開口部に半田ペーストを充填後、
リフローに投入することにより突起形状を有する面に突
起電極９を容易に形成できる。突起形状を有する面側に
突起電極を形成したことにより、半導体装置の全高を低
く抑えることができる。

【０１５１】また、半導体装置を実装基板に実装する際
に、半田ペーストの融点以下で溶け、半導体装置と実装
基板との隙間或いは突起電極周囲の隙間に充填される特
徴を持つ副基材を用いることにより、副基材の引き剥が
し工程を省略でき、生産性の向上が図れ、半導体装置の
信頼性も向上する。

【０１５２】本発明により、突起形状を有する基板にお
いて突起形状と同一面側に半田等からなる均一な形状を
有する突起電極を形成し半導体装置の全高を抑えること
ができ、且つ半導体実装時に半田ペーストの融点以下で
溶け、半導体装置と実装基板の隙間或いは突起電極の周
囲の隙間に充填される副基材を用いることで引き剥がし
工程の省略が図れ、半導体装置の信頼性も向上する。

【０１５３】なお、本発明の半導体装置は、半導体チッ
プが基板上に搭載され、該半導体チップが樹脂封止され
た突起形状を有し、該突起形状と突起電極（外部接続端
子）を基板の同一面側に持つ半導体装置において、突起
電極の側部と前記突起形状の側部と上面とに突起電極の
融点より低い、絶縁性の有機物が配され、該有機物の上
面と突起電極の上面の高さが同じであるとしてもよい。

【０１５４】さらに、本発明の半導体装置において、突
起電極が導電性ペーストからなっているとしてもよい。

【０１５５】さらに、本発明の半導体装置において、導
電性ペーストが半田ペーストまたは無鉛半田ペーストか
らなっているとしてもよい。

【０１５６】また、本発明の突起電極形成方法は、基板
の一面に半導体チップが搭載され、樹脂封止された突起
形状を有し、前記突起形状と同一面に外部接続用パッド
を持つ基板に外部接続端子の融点以下で溶け、前記外部
接続用パッドが開口した副基材で前記突起形状を覆い、
副基材の開口内に導電性ペーストを充填して、外部接続
用パッド上に突起電極が形成されるとしてもよい。

【０１５７】さらに、本発明の突起電極形成方法におい
て、開口部を充填する前記導電性ペーストは半田ペース
トであるとしてもよい。

【０１５８】

【発明の効果】本発明の半導体装置は、以上のように、
略平板状の基板上に半導体チップが搭載され、上記半導
体チップおよび実装基板とに電気的に接続されるととも
に、上記基板から突出する突起電極を有し、上記実装基
板に実装された半導体装置において、上記半導体チップ
を封止して形成された突起形状と上記突起電極とが、上
記基板の同一面上に位置し、上記半導体装置と上記実装
基板との隙間を充填している絶縁性の副基材を有してい
る構成である。

【０１５９】このように、突起形状と突起電極とが略平
面状の基板の同一面上に位置し、半導体装置と実装基板
との隙間を副基材が充填している。

【０１６０】よって、突起電極と突起形状とが形成され
る基板の面が異なる特開２０００−２６９３７８号公報
と異なり、突起電極と突起形状とが基板の同一面上に形
成されるので、半導体装置の全高が高くなることを抑え
ることができる。

【０１６１】また、基板が略平面状であり、特開平９−
５５４４８号公報に示すように、基板を折り曲げられて
はいないので、半導体装置の全高が高くなることを抑え
ることができる。また、折り曲げにより生じる折り曲げ
領域も必要としないので、半導体装置の小型化に対する
要請にも対応することができる。

【０１６２】また、半導体装置と実装基板との隙間を充
填している副基材により、半導体装置内の各要素間およ
び半導体装置と実装基板との接続強度が向上し、信頼性
を向上できる。

【０１６３】本発明の半導体装置は、以上のように、基
板上に半導体チップが搭載され、上記半導体チップと電
気的に接続されるとともに、上記基板から突出する突起
電極を有する半導体装置において、上記半導体チップを
封止して形成された突起形状と上記突起電極とが、上記
基板の同一面上に位置し、上記半導体装置の隙間を充填
している絶縁性の副基材を有している構成である。

【０１６４】このように、突起形状と突起電極とが基板
の同一面上に位置し、半導体装置の隙間を副基材が充填
している。

【０１６５】よって、突起電極と突起形状とが形成され
る基板の面が異なる特開２０００−２６９３７８号公報
と異なり、突起電極と突起形状とが基板の同一面上に形
成されるので、半導体装置の全高が高くなることを抑え
ることができる。

【０１６６】また、突起形状の周囲および突起電極の側
部を充填している副基材により、半導体装置内の各要素
間の接続強度が向上し、信頼性を向上できる。

【０１６７】なお、基板は略平面状であることが望まし
い。

【０１６８】これにより、特開平９−５５４４８号公報
に示すように、基板を折り曲げられてはいないので、半
導体装置の全高が高くなることを抑えることができる。
また、折り曲げにより生じる折り曲げ領域も必要としな
いので、半導体装置の小型化に対する要請にも対応する
ことができる。

【０１６９】本発明の半導体装置は、以上のように、上
記の構成に加えて、上記基板上に、上記半導体チップ
が、複数積層される構成である。

【０１７０】このように、積層された複数の半導体チッ
プを封止して形成された突起形状と突起電極とが基板の
同一面側に位置し、半導体装置の隙間または半導体装置
と実装基板との隙間を副基材が充填している。

【０１７１】よって、接続強度が向上し、信頼性を向上
できるので、一層高い集積化を確実な接続をもって実現
できる。

【０１７２】本発明の半導体装置は、以上のように、上
記の構成に加えて、上記の半導体装置が、複数積層され
る構成である。

【０１７３】このように、上記の構成により、本発明に
より信頼性を向上させた半導体装置が、実装基板上に複
数積層され、さらに、半導体装置間にも副基材が充填し
ている。

【０１７４】よって、接続強度が向上し、信頼性を向上
できるので、一層高い集積化を確実な接続をもって実現
できる。

【０１７５】本発明の半導体装置の製造方法は、以上の
ように、基板上に半導体チップが搭載され、上記半導体
チップおよび実装基板とに電気的に接続されるととも
に、上記基板から突出する上記突起電極を有し、実装基
板に実装された半導体装置の製造方法において、上記半
導体チップを搭載した面と同一面上の基板に、導電体を
形成する工程と、上記導電体と電気的に接続された上記
半導体チップを封止し、突起形状を形成する工程と、上
記突起電極の融点以下で溶け、絶縁性を有する副基材に
より、突起電極の形成領域を除いて上記基板および突起
形状を覆う工程と、上記突起電極の形成領域に対して上
記副基材に設けられた開口に導電性ペーストを充填する
工程と、上記半導体装置を上記実装基板に搭載する工程
と、加熱により、上記導電性ペーストを硬化させて上記
導電体に接する突起電極を形成する段階と、上記副基材
が溶融（溶解）し上記半導体装置と上記実装基板との隙
間を充填する段階と、上記突起電極を介して上記半導体
装置と上記実装基板とを電気的に接続する段階とを有す
る工程とを含む方法である。

【０１７６】このように、印刷マスクの役割を果たす副
基材に設けられた開口に導電性ペーストを充填した後、
加熱し、導電体に接する突起電極を突起形状と同一面上
の基板に形成し、副基材が溶融し半導体装置と実装基板
との隙間を充填し、突起電極を介して半導体装置と実装
基板とが電気的に接続される。

【０１７７】よって、突起電極と突起形状とが形成され
る基板の面が異なる特開２０００−２６９３７８号公報
とは異なり、突起電極と突起形状とが基板の同一面上に
形成されるので、半導体装置の全高が高くなることを抑
えることができる。

【０１７８】また、印刷マスクとして用いる副基材は突
起形状を覆うので、特開平９−５５４４８号公報に示す
ように、印刷マスクを載置する面を面一にするために、
基板を折り曲げる必要がなくなり、半導体装置の全高が
高くなることを抑えることができる。また、折り曲げに
より生じる折り曲げ領域も必要としないので、半導体装
置の小型化に対する要請にも対応することができる。

【０１７９】また、半導体装置と実装基板との隙間に、
副基材が充填し残存することにより、半導体装置と実装
基板との接続強度が向上し、信頼性を向上できる。これ
により、さらに、印刷マスクとしての役割を果たした副
基材を引き剥がす必要がないので、導電性ペーストの抜
けに関する問題は発生せず、均一な形状の突起電極を確
実に形成できる。

【０１８０】また、導電性ペーストの硬化による突起電
極の形成と、副基材による半導体装置と実装基板との隙
間の充填と、半導体装置と実装基板との電気的な接続と
が、加熱により同じ工程で連続的に行うことができる。
よって、従来は別の工程にて行っていた突起電極の形成
と実装基板への実装とが、同じ工程で行うことができる
ので工程が簡素化できる。

【０１８１】本発明の半導体装置の製造方法は、以上の
ように、基板上に半導体チップが搭載され、上記半導体
チップと電気的に接続されるとともに、上記基板から突
出する突起電極を有する半導体装置の製造方法におい
て、上記半導体チップを搭載した面と同一面上の基板
に、導電体を形成する工程と、上記導電体と電気的に接
続された上記半導体チップを封止し、突起形状を形成す
る工程と、上記突起電極の融点以下で溶け、絶縁性を有
する副基材により、突起電極の形成領域を除いて上記基
板および突起形状を覆う工程と、上記突起電極の形成領
域に対して上記副基材に設けられた開口に導電性ペース
トを充填する工程と、加熱により、上記導電性ペースト
を硬化させて上記導電体に接する突起電極を形成する段
階と、上記副基材が溶融し上記半導体装置の隙間を充填
する段階とを有する工程とを含む方法である。

【０１８２】このように、印刷マスクとしての役割を果
たす副基材に設けられた開口に導電性ペーストを充填し
た後、加熱し、導電体に接する突起電極を突起形状と同
一面上の基板に形成し、副基材が溶融し半導体装置の隙
間を充填する。

【０１８３】よって、突起電極と突起形状とが形成され
る基板の面が異なる特開２０００−２６９３７８号公報
とは異なり、突起電極と突起形状とが基板の同一面上に
形成されるので、半導体装置の全高が高くなることを抑
えることができる。

【０１８４】また、印刷マスクとして用いる副基材は突
起形状を覆うので、特開平９−５５４４８号公報に示す
ように、印刷マスクを載置する面を面一にするために、
基板を折り曲げる必要がなくなり、半導体装置の全高が
高くなることを抑えることができる。また、折り曲げに
より生じる折り曲げ領域も必要としないので、半導体装
置の小型化に対する要請にも対応することができる。

【０１８５】また、半導体装置の隙間に、副基材が充填
し残存することにより、半導体装置の要素間の接続強度
が向上し、信頼性を向上できる。これにより、さらに、
印刷マスクとしての役割を果たした副基材を引き剥がす
必要がないので、導電性ペーストの抜けに関する問題は
発生せず、均一な形状の突起電極を確実に形成できる。

【０１８６】本発明の半導体装置の製造方法は、以上の
ように、上記の方法に加えて、上記副基材としては、突
起形状の形成領域に対応する開口と突起電極の形成領域
に対応する開口とを有する第１の副基材と、突起電極の
形成領域に対応する開口を有する第２の副基材とを用い
る方法である。

【０１８７】このように、さらに、突起電極の形成領域
を除いて基板および突起形状を覆う副基材として、突起
形状の形成領域に対応する開口と突起電極の形成領域に
対応する開口とを有する第１の副基材と、突起電極の形
成領域に対応する開口を有する第２の副基材とを用いて
いる。

【０１８８】よって、突起形状の形成領域に対応する開
口を有する第１の副基材と、突起形状の形成領域に対応
する開口を有さない第２の副基材とを用いることによっ
て、突起形状を覆う副基材を容易に構成することができ
る。

【０１８９】また、突起電極の形成領域に対応する開口
を有する第１および第２の副基材を用いることによっ
て、突起電極の形成領域に対応する開口を有するととも
に基板を覆う副基材を容易に構成することができる。ま
た、突起電極の形成領域に対応する開口に導電性ペース
トを充填することにより、突起電極の形成も容易に行う
ことができる。

【０１９０】本発明の半導体装置の製造方法は、以上の
ように、上記の方法に加えて、上記副基材に設けられた
開口に上記導電性ペーストを充填する上記工程が、スク
リーン印刷による方法である。

【０１９１】このように、さらに、副基材に設けられた
開口に、スクリーン印刷を用いて導電性ペーストを充填
する。このことにより、例えば、射出ノズルから導電性
ペーストを射出することにより充填する場合等に比べ
て、広く用いられている方法であるので、副基材の開口
に導電性ペーストを容易に充填することができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｅ）は、本発明の半導体装置作製工
程に従って示した、本実施の形態の半導体装置の断面図
である。

【図２】（ａ）〜（ｄ）は、半導体装置作製工程に従っ
て示した、本実施の別の形態の半導体装置の断面図であ
る。

【図３】（ａ）〜（ｃ）は、半導体装置作製工程に従っ
て示した、本実施のさらに別の形態の半導体装置の断面
図である。

【図４】（ａ）〜（ｄ）は、半導体装置作製工程に従っ
て示した、本実施のさらに別の形態の半導体装置の断面
図である。

【図５】従来の半導体装置の断面図である。

【図６】従来の方法により突起形状を有する面に突起電
極を形成する場合の、半導体装置の断面図である。

【図７】導電性ペーストの抜け性を説明するための図で
あり、（ａ）、（ｃ）は導電性ペースト充填後の、
（ｂ）、（ｄ）はスクリーンマスクを引き剥がし後の、
半導体装置の断面図である。

【符号の説明】

２ 接続用パッド（導電体） ４ 半導体チップ ６ 封止材（突起形状） ８ａ フィルム（第１の副基板） ８ｂ フィルム（第２の副基板） ９ 突起電極 １０ 基板 １１ 半田ペースト（導電性ペースト） １２ プリント基板（実装基板） ２０ 半導体装置 ２２ 接続用パッド（導電体） ２４ 半導体チップ ２６ 封止材（突起形状） ２８ａ フィルム（第１の副基板） ２８ｂ フィルム（第２の副基板） ２９ 突起電極 ３０ 基板 ３１ 半田ペースト（導電性ペースト） ３２ プリント基板（実装基板） ３４ 半導体チップ ４０ 半導体装置 ４２ 導電性パターン（導電体） ４４ 半導体チップ ４６ 封止材（突起形状） ４８ａ フィルム（第１の副基板） ４８ｂ フィルム（第２の副基板） ４９ 突起電極 ５０ 基板 ５１ 半田ペースト（導電性ペースト） ５２ プリント基板（実装基板） ５５ 半導体装置 ６０ 半導体装置

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18

Claims (8)

【特許請求の範囲】
1. 【請求項１】略平板状の基板上に半導体チップが搭載さ
   れ、上記半導体チップおよび実装基板とに電気的に接続
   されるとともに、上記基板から突出する突起電極を有
   し、上記実装基板に実装された半導体装置において、 上記半導体チップを封止して形成された突起形状と上記
   突起電極とが、上記基板の同一面上に位置し、 上記半導体装置と上記実装基板との隙間を充填している
   絶縁性の副基材を有していることを特徴とする半導体装
   置。
2. 【請求項２】基板上に半導体チップが搭載され、上記半
   導体チップと電気的に接続されるとともに、上記基板か
   ら突出する突起電極を有する半導体装置において、 上記半導体チップを封止して形成された突起形状と上記
   突起電極とが、上記基板の同一面上に位置し、 上記半導体装置の隙間を充填している絶縁性の副基材を
   有していることを特徴とする半導体装置。
3. 【請求項３】上記基板上に、上記半導体チップが、複数
   積層されることを特徴とする請求項１または２に記載の
   半導体装置。
4. 【請求項４】上記半導体装置が、複数積層されることを
   特徴とする請求項１から３の何れか１項に記載の半導体
   装置。
5. 【請求項５】基板上に半導体チップが搭載され、上記半
   導体チップおよび実装基板とに電気的に接続されるとと
   もに、上記基板から突出する突起電極を有し、上記実装
   基板に実装された半導体装置の製造方法において、 上記半導体チップを搭載した面と同一面上の基板に、導
   電体を形成する工程と、上記導電体と電気的に接続され
   た上記半導体チップを封止し、突起形状を形成する工程
   と、上記突起電極の融点以下で溶け、絶縁性を有する副
   基材により、突起電極の形成領域を除いて上記基板およ
   び突起形状を覆う工程と、上記突起電極の形成領域に対
   して上記副基材に設けられた開口に導電性ペーストを充
   填する工程と、上記半導体装置を上記実装基板に搭載す
   る工程と、加熱により、上記導電性ペーストを硬化させ
   て上記導電体に接する突起電極を形成する段階と、上記
   副基材が溶融し上記半導体装置と上記実装基板との隙間
   を充填する段階と、上記突起電極を介して上記半導体装
   置と上記実装基板とを電気的に接続する段階とを有する
   工程とを含むことを特徴とする半導体装置の製造方法。
6. 【請求項６】基板上に半導体チップが搭載され、上記半
   導体チップと電気的に接続されるとともに、上記基板か
   ら突出する突起電極を有する半導体装置の製造方法にお
   いて、上記半導体チップを搭載した面と同一面上の基板
   に、導電体を形成する工程と、上記導電体と電気的に接
   続された上記半導体チップを封止し、突起形状を形成す
   る工程と、上記突起電極の融点以下で溶け、絶縁性を有
   する副基材により、突起電極の形成領域を除いて上記基
   板および突起形状を覆う工程と、上記突起電極の形成領
   域に対して上記副基材に設けられた開口に導電性ペース
   トを充填する工程と、加熱により、上記導電性ペースト
   を硬化させて上記導電体に接する突起電極を形成する段
   階と、上記副基材が溶融し上記半導体装置の隙間を充填
   する段階とを有する工程とを含むことを特徴とする半導
   体装置の製造方法。
7. 【請求項７】上記副基材として、突起形状の形成領域に
   対応する開口と突起電極の形成領域に対応する開口とを
   有する第１の副基材と、突起電極の形成領域に対応する
   開口を有する第２の副基材とを用いることを特徴とする
   請求項５または６に記載の半導体装置の製造方法。
8. 【請求項８】上記副基材に設けられた開口に上記導電性
   ペーストを充填する上記工程が、スクリーン印刷による
   ことを特徴とする請求項５から７の何れか１項に記載の
   半導体装置の製造方法。