JPH07321244A - 電子部品および電子部品の製造方法 - Google Patents
電子部品および電子部品の製造方法Info
- Publication number
- JPH07321244A JPH07321244A JP11541494A JP11541494A JPH07321244A JP H07321244 A JPH07321244 A JP H07321244A JP 11541494 A JP11541494 A JP 11541494A JP 11541494 A JP11541494 A JP 11541494A JP H07321244 A JPH07321244 A JP H07321244A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- pad
- electronic component
- film carrier
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 チップサイズの電子部品および電子部品の製
造方法を提供することを目的とする。 【構成】 チップ２２の表面にフィルムキャリヤ２３を
貼着する。フィルムキャリヤ２３にはチップ２２の表面
のパッド２７を露呈させる開口部４１が形成されてい
る。この開口部４１の周囲に枠体２５を形成し、この枠
体２５の内部に合成樹脂２６を塗布してパッド５１やワ
イヤ６４などを封止する。またフィルムキャリヤ２３の
回路パターン５０のパッド５２上に半田ボールを搭載
し、この半田ボールを加熱して溶融固化させることによ
りバンプ２４を形成する。
造方法を提供することを目的とする。 【構成】 チップ２２の表面にフィルムキャリヤ２３を
貼着する。フィルムキャリヤ２３にはチップ２２の表面
のパッド２７を露呈させる開口部４１が形成されてい
る。この開口部４１の周囲に枠体２５を形成し、この枠
体２５の内部に合成樹脂２６を塗布してパッド５１やワ
イヤ６４などを封止する。またフィルムキャリヤ２３の
回路パターン５０のパッド５２上に半田ボールを搭載
し、この半田ボールを加熱して溶融固化させることによ
りバンプ２４を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、回路パターンのパッド
上にバンプを備えた電子部品および電子部品の製造方法
に関するものである。
上にバンプを備えた電子部品および電子部品の製造方法
に関するものである。
【０００２】
【従来の技術】図９（ａ）は従来の電子部品の断面図で
ある。この電子部品１は、リードフレームのアイランド
２上にウエハから切り出されたチップ３を搭載し、チッ
プ３の上面のパッド（電極）とリードフレームのインナ
ーリード４をワイヤ５で接続した後、チップ３やワイヤ
５を封止するための合成樹脂モールド体６を形成し、次
にリードフレームのアウターリード７を切断装置で打抜
いてフォーミングすることにより製造される。
ある。この電子部品１は、リードフレームのアイランド
２上にウエハから切り出されたチップ３を搭載し、チッ
プ３の上面のパッド（電極）とリードフレームのインナ
ーリード４をワイヤ５で接続した後、チップ３やワイヤ
５を封止するための合成樹脂モールド体６を形成し、次
にリードフレームのアウターリード７を切断装置で打抜
いてフォーミングすることにより製造される。
【０００３】しかしながらこのような電子部品１は、合
成樹脂モールド体６を形成せねばならず、また合成樹脂
モールド体６からアウターリード７が外方へ延出してい
るため、全体形状が大型化する。このように大型化した
電子部品１は、殊にコンピュータなどの電子機器に多数
個組み込まれるメモリ素子などの電子部品としてきわめ
て不利である。
成樹脂モールド体６を形成せねばならず、また合成樹脂
モールド体６からアウターリード７が外方へ延出してい
るため、全体形状が大型化する。このように大型化した
電子部品１は、殊にコンピュータなどの電子機器に多数
個組み込まれるメモリ素子などの電子部品としてきわめ
て不利である。
【０００４】そこで近年、小型化を実現する電子部品と
して、図９（ｂ）に示す電子部品が提案されている。こ
の電子部品１１は、チップ１２と基板１３及び合成樹脂
モールド体１６から成っている。このチップ１２は、上
記チップ３と同寸である。チップ１２と基板１３は、ワ
イヤ１４で電気的に接続されている。基板１３の上面に
接続されたワイヤ１４と基板１３の下面のバンプ１５
は、基板１３の内部に設けられた導電部（図示せず）に
より電気的に接続されている。
して、図９（ｂ）に示す電子部品が提案されている。こ
の電子部品１１は、チップ１２と基板１３及び合成樹脂
モールド体１６から成っている。このチップ１２は、上
記チップ３と同寸である。チップ１２と基板１３は、ワ
イヤ１４で電気的に接続されている。基板１３の上面に
接続されたワイヤ１４と基板１３の下面のバンプ１５
は、基板１３の内部に設けられた導電部（図示せず）に
より電気的に接続されている。
【０００５】この電子部品１１は、上述したリードフレ
ームを用いた電子部品１よりもかなり小型である。それ
でもこの電子部品１１は、チップ１２よりも大形の基板
１３を用いるため、かなり大型である。
ームを用いた電子部品１よりもかなり小型である。それ
でもこの電子部品１１は、チップ１２よりも大形の基板
１３を用いるため、かなり大型である。
【０００６】
【発明が解決しようとする課題】以上のように、従来の
電子部品１，１１はいずれも大形であり、殊にコンピュ
ータなどの電子機器に多数個組み込まれるメモリ素子な
どの電子部品としてきわめて不利であるという問題点が
あった。
電子部品１，１１はいずれも大形であり、殊にコンピュ
ータなどの電子機器に多数個組み込まれるメモリ素子な
どの電子部品としてきわめて不利であるという問題点が
あった。
【０００７】そこで本発明は、より一層小型化できる電
子部品および電子部品の製造方法を提供することを目的
とする。
子部品および電子部品の製造方法を提供することを目的
とする。
【０００８】
【課題を解決するための手段】このために本発明は、表
面に複数個のパッドが形成されたチップと、これらのパ
ッドを露呈させる開口部が形成されて、前記表面に貼着
された絶縁性の基板と、この基板の表面に形成された回
路パターンの外端部に形成されたパッドと、このパッド
上に形成されたバンプと、回路パターンの内端部とチッ
プのパッドを接続する接続部と、この接続部を封止する
ために開口部に塗布された封止体とから電子部品を構成
したものである。
面に複数個のパッドが形成されたチップと、これらのパ
ッドを露呈させる開口部が形成されて、前記表面に貼着
された絶縁性の基板と、この基板の表面に形成された回
路パターンの外端部に形成されたパッドと、このパッド
上に形成されたバンプと、回路パターンの内端部とチッ
プのパッドを接続する接続部と、この接続部を封止する
ために開口部に塗布された封止体とから電子部品を構成
したものである。
【０００９】
【作用】上記構成によれば、タテ寸法とヨコ寸法がチッ
プと等しいチップサイズの小型電子部品を得ることがで
きる。
プと等しいチップサイズの小型電子部品を得ることがで
きる。
【００１０】
【実施例】次に、本発明の実施例を図面を参照しながら
説明する。図１は本発明の第一実施例の電子部品の斜視
図である。この電子部品２１は、チップ２２と、このチ
ップ２２の上面に貼着され、絶縁性の合成樹脂よりつく
られた基板としてのフィルムキャリヤ２３が主体となっ
て構成されている。フィルムキャリヤ２３の上面両側部
にはバンプ２４が、左右に８個づつ、計１６個形成され
ている。またフィルムキャリヤ２３の上面中央部には四
角形の枠体２５が形成されており、枠体２５の内部には
合成樹脂２６が塗布されている。この合成樹脂２６は、
チップ２２の上面のパッドおよびワイヤ（何れも後述）
を封止して保護している。
説明する。図１は本発明の第一実施例の電子部品の斜視
図である。この電子部品２１は、チップ２２と、このチ
ップ２２の上面に貼着され、絶縁性の合成樹脂よりつく
られた基板としてのフィルムキャリヤ２３が主体となっ
て構成されている。フィルムキャリヤ２３の上面両側部
にはバンプ２４が、左右に８個づつ、計１６個形成され
ている。またフィルムキャリヤ２３の上面中央部には四
角形の枠体２５が形成されており、枠体２５の内部には
合成樹脂２６が塗布されている。この合成樹脂２６は、
チップ２２の上面のパッドおよびワイヤ（何れも後述）
を封止して保護している。
【００１１】従来の電子部品１，１１と大きさを比較す
るために、図９（ｃ）にこの電子部品２１を記載してい
る。このチップ２２は、図９（ａ）（ｂ）に示すチップ
３，１２と同寸である。この電子部品２１のタテ寸法と
ヨコ寸法は、チップ２２と等しい。すなわちこの電子部
品２１はチップサイズであって、図から明らかなよう
に、従来の電子部品１，１１よりもかなり小さい。この
ように小型化された電子部品２１は、殊にコンピュータ
などの電子機器に多数個組み込まれるメモリ素子などの
電子部品としてきわめて有利である。
るために、図９（ｃ）にこの電子部品２１を記載してい
る。このチップ２２は、図９（ａ）（ｂ）に示すチップ
３，１２と同寸である。この電子部品２１のタテ寸法と
ヨコ寸法は、チップ２２と等しい。すなわちこの電子部
品２１はチップサイズであって、図から明らかなよう
に、従来の電子部品１，１１よりもかなり小さい。この
ように小型化された電子部品２１は、殊にコンピュータ
などの電子機器に多数個組み込まれるメモリ素子などの
電子部品としてきわめて有利である。
【００１２】次にこの電子部品２１の製造方法を説明す
る。図２は本発明の第一実施例の電子部品の製造工程の
説明図である。また図３および図４は同電子部品を製造
中のチップとフィルムキャリヤの斜視図である。また図
５（ａ）（ｂ）および図６（ａ）（ｂ）（ｃ）は同電子
部品を製造中の要部断面図であって、製造工程を工程順
に示している。以下、図２〜図６を参照しながら、電子
部品２１の製造方法を説明する。
る。図２は本発明の第一実施例の電子部品の製造工程の
説明図である。また図３および図４は同電子部品を製造
中のチップとフィルムキャリヤの斜視図である。また図
５（ａ）（ｂ）および図６（ａ）（ｂ）（ｃ）は同電子
部品を製造中の要部断面図であって、製造工程を工程順
に示している。以下、図２〜図６を参照しながら、電子
部品２１の製造方法を説明する。
【００１３】図２において、フィルムキャリヤ２３は繰
出しリール３１に巻回されており、スプロケット３０に
沿って走行しながら、巻取りリール３２に巻取られる。
繰出しリール３１と巻取りリール３２の間には、ボンド
塗布ステージＡ、チップボンディングステージＢ、ボン
ド硬化ステージＣ、電気的接続ステージＤ、ペーストデ
ィスペンディングステージＥ、半田ボール搭載ステージ
Ｆ、リフローステージＧ、切断ステージＨが順に設けら
れている。
出しリール３１に巻回されており、スプロケット３０に
沿って走行しながら、巻取りリール３２に巻取られる。
繰出しリール３１と巻取りリール３２の間には、ボンド
塗布ステージＡ、チップボンディングステージＢ、ボン
ド硬化ステージＣ、電気的接続ステージＤ、ペーストデ
ィスペンディングステージＥ、半田ボール搭載ステージ
Ｆ、リフローステージＧ、切断ステージＨが順に設けら
れている。
【００１４】繰出しリール３１から繰出されたフィルム
キャリヤ２３は、左方へ搬送され、ボンド塗布ステージ
Ａに到達する。ボンド塗布ステージＡにはボンド塗布器
３３が設けられている。ボンド塗布器３３はＸＹテーブ
ル装置３４に保持されており、ＸＹテーブル装置３４が
駆動することによりＸ方向、Ｙ方向に水平移動し、フィ
ルムキャリヤ２３の所定の位置にボンド３５を塗布す
る。このボンド３５は、エポキシ樹脂である。なおフィ
ルムキャリヤ２３の走行方向をＸ方向、これに直交する
方向をＹ方向とする。
キャリヤ２３は、左方へ搬送され、ボンド塗布ステージ
Ａに到達する。ボンド塗布ステージＡにはボンド塗布器
３３が設けられている。ボンド塗布器３３はＸＹテーブ
ル装置３４に保持されており、ＸＹテーブル装置３４が
駆動することによりＸ方向、Ｙ方向に水平移動し、フィ
ルムキャリヤ２３の所定の位置にボンド３５を塗布す
る。このボンド３５は、エポキシ樹脂である。なおフィ
ルムキャリヤ２３の走行方向をＸ方向、これに直交する
方向をＹ方向とする。
【００１５】次にフィルムキャリヤ２３はチップボンデ
ィングステージＢへ送られる。チップボンディングステ
ージＢにはボンディングヘッド３６が設けられている。
ボンディングヘッド３６は、移動テーブル装置３７に保
持されており、移動テーブル装置３７が駆動することに
より、水平方向に移動して、チップ供給部（図示せず）
に備えられたチップ２２をノズル３８に真空吸着してピ
ックアップし、フィルムキャリヤ２３上にボンディング
する。
ィングステージＢへ送られる。チップボンディングステ
ージＢにはボンディングヘッド３６が設けられている。
ボンディングヘッド３６は、移動テーブル装置３７に保
持されており、移動テーブル装置３７が駆動することに
より、水平方向に移動して、チップ供給部（図示せず）
に備えられたチップ２２をノズル３８に真空吸着してピ
ックアップし、フィルムキャリヤ２３上にボンディング
する。
【００１６】図３は、チップボンディングステージＢに
おいて、チップ２２をフィルムキャリア２３にボンディ
ングする方法を示している。なお図３では、説明の都合
上、チップ２２は表裏反転させている。チップ２２の表
面の中央部には、パッド２７が形成されている。パッド
２７は８個づつ、２列で計１６個形成されている。フィ
ルムキャリヤ２３の中央部にはアイランド４０が形成さ
れている。このアイランド４０のタテ寸法Ｗとヨコ寸法
Ｌは、チップ２２のタテ寸法Ｗとヨコ寸法Ｌに等しい。
このアイランド４０の四隅には、ボンド３５が塗布され
ている。このボンド３５は、上述したボンド塗布器３３
で塗布されたものである。
おいて、チップ２２をフィルムキャリア２３にボンディ
ングする方法を示している。なお図３では、説明の都合
上、チップ２２は表裏反転させている。チップ２２の表
面の中央部には、パッド２７が形成されている。パッド
２７は８個づつ、２列で計１６個形成されている。フィ
ルムキャリヤ２３の中央部にはアイランド４０が形成さ
れている。このアイランド４０のタテ寸法Ｗとヨコ寸法
Ｌは、チップ２２のタテ寸法Ｗとヨコ寸法Ｌに等しい。
このアイランド４０の四隅には、ボンド３５が塗布され
ている。このボンド３５は、上述したボンド塗布器３３
で塗布されたものである。
【００１７】アイランド４０の中央部には、横長状の開
口部４１が形成されている。アイランド４０の周囲には
スリット孔４２，４３，４４，４５が形成されており、
アイランド４０の四隅は支持部４６によりフィルムキャ
リヤ２３の両側部４７ａ，４７ｂに支持されている。ま
た両側部４７ａ，４７ｂには、スプロケット３０の周面
に突設されたピンが嵌入するピン孔４８がピッチをおい
て形成されている。両側部４７ａ，４７ｂ同士はバー４
９で結合されている。
口部４１が形成されている。アイランド４０の周囲には
スリット孔４２，４３，４４，４５が形成されており、
アイランド４０の四隅は支持部４６によりフィルムキャ
リヤ２３の両側部４７ａ，４７ｂに支持されている。ま
た両側部４７ａ，４７ｂには、スプロケット３０の周面
に突設されたピンが嵌入するピン孔４８がピッチをおい
て形成されている。両側部４７ａ，４７ｂ同士はバー４
９で結合されている。
【００１８】図２において、ボンディングヘッド３６の
ノズル３８が上下動作を行うことにより、チップ２２は
フィルムキャリヤ２３の上面にボンド３５にてボンディ
ングされる。３９はチップボンディング時にフィルムキ
ャリヤ２３を下受けする台部である。図４は、チップ２
２がボンディングされたフィルムキャリア２３を表裏反
転させて示している。また図５（ａ）は、チップボンデ
ィングステージＢにおいて、チップ２２がボンディング
されたフィルムキャリア２３の断面を示している。図示
するように、チップ２２はボンド３５によりアイランド
４０上にボンディングされる。アイランド４０にボンデ
ィングされたチップ２２のパッド２７は、開口部４１か
ら露呈している。
ノズル３８が上下動作を行うことにより、チップ２２は
フィルムキャリヤ２３の上面にボンド３５にてボンディ
ングされる。３９はチップボンディング時にフィルムキ
ャリヤ２３を下受けする台部である。図４は、チップ２
２がボンディングされたフィルムキャリア２３を表裏反
転させて示している。また図５（ａ）は、チップボンデ
ィングステージＢにおいて、チップ２２がボンディング
されたフィルムキャリア２３の断面を示している。図示
するように、チップ２２はボンド３５によりアイランド
４０上にボンディングされる。アイランド４０にボンデ
ィングされたチップ２２のパッド２７は、開口部４１か
ら露呈している。
【００１９】図４において、フィルムキャリヤ２３の裏
面には、回路パターン５０が形成されている。回路パタ
ーン５０の内端部にはパッド５１が形成されている。こ
のパッド５１は開口部４１の縁部に位置している。また
回路パターン５０の外端部にもパッド５２が形成されて
いる。パッド５２はアイランド４０の外縁部に位置して
いる。図１を参照しながら説明した枠体２５は、開口部
４１を取り囲むように形成されている。この枠体２５
は、合成樹脂から成っている。この枠体２５は、フィル
ムキャリヤ２３を繰出しリール３１（図１）に巻回する
のに先立って、スクリーン印刷手段などにより予めフィ
ルムキャリヤ２３の表面に形成されたものである。図５
（ａ）において、フィルムキャリヤ２３の表面には半田
レジスト膜５３が予め形成されている。この半田レジス
ト膜５３はパッド５１，５２以外の部分に形成されてい
る。なお図４では、図面が繁雑になるので半田レジスト
膜５３は省略している。
面には、回路パターン５０が形成されている。回路パタ
ーン５０の内端部にはパッド５１が形成されている。こ
のパッド５１は開口部４１の縁部に位置している。また
回路パターン５０の外端部にもパッド５２が形成されて
いる。パッド５２はアイランド４０の外縁部に位置して
いる。図１を参照しながら説明した枠体２５は、開口部
４１を取り囲むように形成されている。この枠体２５
は、合成樹脂から成っている。この枠体２５は、フィル
ムキャリヤ２３を繰出しリール３１（図１）に巻回する
のに先立って、スクリーン印刷手段などにより予めフィ
ルムキャリヤ２３の表面に形成されたものである。図５
（ａ）において、フィルムキャリヤ２３の表面には半田
レジスト膜５３が予め形成されている。この半田レジス
ト膜５３はパッド５１，５２以外の部分に形成されてい
る。なお図４では、図面が繁雑になるので半田レジスト
膜５３は省略している。
【００２０】さて、図２において、チップボンディング
ステージＢにおいて、チップ２２がボンディングされた
フィルムキャリヤ２３は、ボンド硬化ステージＣへ搬送
される。ボンド硬化ステージＣでは硬化装置９０内のヒ
ータ９１によってボンドが加熱されて硬化する。
ステージＢにおいて、チップ２２がボンディングされた
フィルムキャリヤ２３は、ボンド硬化ステージＣへ搬送
される。ボンド硬化ステージＣでは硬化装置９０内のヒ
ータ９１によってボンドが加熱されて硬化する。
【００２１】次にフィルムキャリヤ２３は、電気的接続
ステージＤへ搬送される。図５（ｂ）に示すように、電
気的接続ステージＤにはワイヤボンディング装置６０が
設けられている。ワイヤボンディング装置６０の本体部
６１から延出するホーン６２にはキャピラリツール６３
が保持されている。キャピラリツール６３にはワイヤ６
４が挿通されており、キャピラリツール６３はＸ方向や
Ｙ方向に水平移動し、またホーン６２は上下方向に揺動
し、チップ２２のパッド２７とフィルムキャリヤ２３の
パッド５１はワイヤ６４で接続される。５９は基台であ
る。ここで、本実施例のように、パッド２７をチップ２
２の上面中央部に複数列（２列）形成し、またこれに対
応して、フィルムキャリヤ２３側のパッド５１を開口部
４１の両側縁部に並設することにより、パッド２７とパ
ッド５１を高密度で配置でき、しかもワイヤ６４により
作業性よく接続できる。
ステージＤへ搬送される。図５（ｂ）に示すように、電
気的接続ステージＤにはワイヤボンディング装置６０が
設けられている。ワイヤボンディング装置６０の本体部
６１から延出するホーン６２にはキャピラリツール６３
が保持されている。キャピラリツール６３にはワイヤ６
４が挿通されており、キャピラリツール６３はＸ方向や
Ｙ方向に水平移動し、またホーン６２は上下方向に揺動
し、チップ２２のパッド２７とフィルムキャリヤ２３の
パッド５１はワイヤ６４で接続される。５９は基台であ
る。ここで、本実施例のように、パッド２７をチップ２
２の上面中央部に複数列（２列）形成し、またこれに対
応して、フィルムキャリヤ２３側のパッド５１を開口部
４１の両側縁部に並設することにより、パッド２７とパ
ッド５１を高密度で配置でき、しかもワイヤ６４により
作業性よく接続できる。
【００２２】次に、図２において、次にフィルムキャリ
ヤ２３はペーストディスペンディングステージＥへ送ら
れる。ペーストディスペンディングステージＥにはディ
スペンサ６５が設けられている。図６（ａ）に示すよう
に、ディスペンサ６５のノズル６６から合成樹脂ペース
ト２６’がアイランド４０の開口部４１へ吐出される。
図１に示す合成樹脂２６は、この合成樹脂ペースト２
６’が硬化したものであり、この合成樹脂２６はワイヤ
６４やパッド２７を封止して保護する。すなわち、枠体
２５は合成樹脂ペースト２６’を貯溜する堰体となるも
のである。
ヤ２３はペーストディスペンディングステージＥへ送ら
れる。ペーストディスペンディングステージＥにはディ
スペンサ６５が設けられている。図６（ａ）に示すよう
に、ディスペンサ６５のノズル６６から合成樹脂ペース
ト２６’がアイランド４０の開口部４１へ吐出される。
図１に示す合成樹脂２６は、この合成樹脂ペースト２
６’が硬化したものであり、この合成樹脂２６はワイヤ
６４やパッド２７を封止して保護する。すなわち、枠体
２５は合成樹脂ペースト２６’を貯溜する堰体となるも
のである。
【００２３】次に、図２において、フィルムキャリヤ２
３は半田ボール搭載ステージＦへ送られる。半田ボール
搭載ステージＦには半田ボール２４’を真空吸着する吸
着ヘッド７０が設けられている。この吸着ヘッド７０は
テーブル装置７１に保持されている。テーブル装置７１
が駆動することにより、吸着ヘッド７０はＹ方向に移動
し、半田ボール供給部（図示せず）に備えられた半田ボ
ール２４’を吸着ヘッド７０の下面に真空吸着してピッ
クアップし、フィルムキャリヤ２３の上面に搭載する。
図６（ｂ）に示すように、半田ボール２４’はパッド５
２上に搭載される。なお半田ボール２４’を搭載するの
に先立って、パッド５２上にはフラックスを塗布してお
くことが望ましい。
３は半田ボール搭載ステージＦへ送られる。半田ボール
搭載ステージＦには半田ボール２４’を真空吸着する吸
着ヘッド７０が設けられている。この吸着ヘッド７０は
テーブル装置７１に保持されている。テーブル装置７１
が駆動することにより、吸着ヘッド７０はＹ方向に移動
し、半田ボール供給部（図示せず）に備えられた半田ボ
ール２４’を吸着ヘッド７０の下面に真空吸着してピッ
クアップし、フィルムキャリヤ２３の上面に搭載する。
図６（ｂ）に示すように、半田ボール２４’はパッド５
２上に搭載される。なお半田ボール２４’を搭載するの
に先立って、パッド５２上にはフラックスを塗布してお
くことが望ましい。
【００２４】次に、図２において、フィルムキャリヤ２
３は次にリフローステージＧへ送られる。リフローステ
ージＧにはリフロー装置７２が設けられている。このリ
フロー装置７２の本体ボックス７３の内部には、ヒータ
７４およびファン７５が収納されている。７６はファン
７５を回転させるモータである。フィルムキャリヤ２３
は、本体ボックス７３の内部を右方へ搬送されながら、
２００℃以上まで加熱される。すると半田ボール２４’
は溶融し、続いて本体ボックス７３から搬出されて冷却
され、固化する。このように半田ボール２４’が溶融固
化することにより、図１に示すバンプ２４となる。また
合成樹脂ペースト２６’は、リフロー装置７２で加熱さ
れることにより硬化する。
３は次にリフローステージＧへ送られる。リフローステ
ージＧにはリフロー装置７２が設けられている。このリ
フロー装置７２の本体ボックス７３の内部には、ヒータ
７４およびファン７５が収納されている。７６はファン
７５を回転させるモータである。フィルムキャリヤ２３
は、本体ボックス７３の内部を右方へ搬送されながら、
２００℃以上まで加熱される。すると半田ボール２４’
は溶融し、続いて本体ボックス７３から搬出されて冷却
され、固化する。このように半田ボール２４’が溶融固
化することにより、図１に示すバンプ２４となる。また
合成樹脂ペースト２６’は、リフロー装置７２で加熱さ
れることにより硬化する。
【００２５】次に、図２において、フィルムキャリヤ２
３は切断ステージＨへ送られる。切断ステージＨには切
断装置７７が設けられている。この切断装置７７は、下
型７８および上型７９を備えている。上型７９はシリン
ダ８０のロッド８１の下端部に保持されており、シリン
ダ８０のロッド８１が下方へ突出すると、上型７９は下
降し、下型７８と上型７９によりフィルムキャリヤ２３
の支持部４６は切断され、続いて上型７９は上昇する。
図４において、破線ａは、下型７８と上型７９による切
断線を示している。この切断線ａは、チップ２２の角部
に沿っている。次に、下型７８と上型７９で打抜かれて
下型７８上に位置する電子部品２１は、ピックアップヘ
ッド８２によりピックアップされ、回収ステージ（図示
せず）に回収される。
３は切断ステージＨへ送られる。切断ステージＨには切
断装置７７が設けられている。この切断装置７７は、下
型７８および上型７９を備えている。上型７９はシリン
ダ８０のロッド８１の下端部に保持されており、シリン
ダ８０のロッド８１が下方へ突出すると、上型７９は下
降し、下型７８と上型７９によりフィルムキャリヤ２３
の支持部４６は切断され、続いて上型７９は上昇する。
図４において、破線ａは、下型７８と上型７９による切
断線を示している。この切断線ａは、チップ２２の角部
に沿っている。次に、下型７８と上型７９で打抜かれて
下型７８上に位置する電子部品２１は、ピックアップヘ
ッド８２によりピックアップされ、回収ステージ（図示
せず）に回収される。
【００２６】図１に示す電子部品２１は、以上のような
工程により製造される。図９（ａ）（ｂ）（ｃ）を参照
しながら説明したように、この電子部品２１は従来の電
子部品１，１１よりも小さく、そのタテ寸法Ｗとヨコ寸
法Ｌはチップ２２のタテ寸法Ｗとヨコ寸法Ｌと同じであ
る。
工程により製造される。図９（ａ）（ｂ）（ｃ）を参照
しながら説明したように、この電子部品２１は従来の電
子部品１，１１よりも小さく、そのタテ寸法Ｗとヨコ寸
法Ｌはチップ２２のタテ寸法Ｗとヨコ寸法Ｌと同じであ
る。
【００２７】次に本発明の第二実施例を説明する。図７
は本発明の第二実施例の電気的接続ステージの断面図、
図８は同電気的接続ステージにおける電子部品の要部拡
大断面図である。この電気的接続ステージＤ’は図２の
電気的接続ステージＤの他の実施例である。この第二実
施例では、フィルムキャリヤ２３の上面の回路パターン
５０の内端部のインナーリード５１’は開口部４１へ延
出し、パッド２７の直上に位置している。この電気的接
続ステージＤ’にはピン状の押圧ツール８４が設けられ
ている。押圧ツール８４はアーム８５の先端部に保持さ
れている。押圧ツール８４が上下動作を行うことによ
り、インナーリード５１’をパッド２７に圧接してボン
ディングする。図８はボンディング後の拡大断面図であ
る。このような押圧ツール８４を備えたインナリードボ
ンディング装置は、例えば特開平４−１９９７２５号公
報に記載されている。
は本発明の第二実施例の電気的接続ステージの断面図、
図８は同電気的接続ステージにおける電子部品の要部拡
大断面図である。この電気的接続ステージＤ’は図２の
電気的接続ステージＤの他の実施例である。この第二実
施例では、フィルムキャリヤ２３の上面の回路パターン
５０の内端部のインナーリード５１’は開口部４１へ延
出し、パッド２７の直上に位置している。この電気的接
続ステージＤ’にはピン状の押圧ツール８４が設けられ
ている。押圧ツール８４はアーム８５の先端部に保持さ
れている。押圧ツール８４が上下動作を行うことによ
り、インナーリード５１’をパッド２７に圧接してボン
ディングする。図８はボンディング後の拡大断面図であ
る。このような押圧ツール８４を備えたインナリードボ
ンディング装置は、例えば特開平４−１９９７２５号公
報に記載されている。
【００２８】このように、フィルムキャリヤ２３の回路
パターン５０とチップ２２のパッド２７を接続する手段
として、第一実施例のワイヤボンディング手段に替え
て、インナーリードボンディング手段を用いることもで
きる。本発明は、更に様々な設計変更が考えられるので
あって、例えば上記実施例では、パッド５２に半田ボー
ル２４’を搭載してバンプ２４を形成しているが、半田
ボール２４’に替えて、パッド５２上にクリーム半田を
塗布し、このクリーム半田をリフロー装置７２により加
熱溶融させてバンプ２４を形成してもよい。またワイヤ
６４やインナーリード５１’を十分に封止できるよう
に、合成樹脂ペースト２６’を注意深く塗布するなら
ば、枠体２５はなくてもよい。このように本発明は様々
な設計変更が可能である。さらに基板としては、フィル
ムキャリヤに限らず、セラミックやガラスエポキシでつ
くられたものでもよい。またボンドではなく、シート状
の接着剤を使用してチップを基板に貼着してもよい。
パターン５０とチップ２２のパッド２７を接続する手段
として、第一実施例のワイヤボンディング手段に替え
て、インナーリードボンディング手段を用いることもで
きる。本発明は、更に様々な設計変更が考えられるので
あって、例えば上記実施例では、パッド５２に半田ボー
ル２４’を搭載してバンプ２４を形成しているが、半田
ボール２４’に替えて、パッド５２上にクリーム半田を
塗布し、このクリーム半田をリフロー装置７２により加
熱溶融させてバンプ２４を形成してもよい。またワイヤ
６４やインナーリード５１’を十分に封止できるよう
に、合成樹脂ペースト２６’を注意深く塗布するなら
ば、枠体２５はなくてもよい。このように本発明は様々
な設計変更が可能である。さらに基板としては、フィル
ムキャリヤに限らず、セラミックやガラスエポキシでつ
くられたものでもよい。またボンドではなく、シート状
の接着剤を使用してチップを基板に貼着してもよい。
【００２９】
【発明の効果】以上説明したように本発明によれば、チ
ップサイズと同寸の小型の電子部品を得ることができ
る。また図２や図５、図６に示す各工程の各装置は、既
存の装置を改造して使用することが可能であり、設備費
をあまり要しないので、低コストで電子部品を製造でき
る。
ップサイズと同寸の小型の電子部品を得ることができ
る。また図２や図５、図６に示す各工程の各装置は、既
存の装置を改造して使用することが可能であり、設備費
をあまり要しないので、低コストで電子部品を製造でき
る。
【図１】本発明の第一実施例の電子部品の斜視図
【図２】本発明の第一実施例の電子部品の製造工程の説
明図
明図
【図３】本発明の第一実施例の電子部品を製造中のチッ
プとフィルムキャリヤの斜視図
プとフィルムキャリヤの斜視図
【図４】本発明の第一実施例の電子部品を製造中のチッ
プとフィルムキャリヤの斜視図
プとフィルムキャリヤの斜視図
【図５】（ａ）本発明の第一実施例の電子部品を製造中
の要部断面図 （ｂ）本発明の第一実施例の電子部品を製造中の要部断
面図
の要部断面図 （ｂ）本発明の第一実施例の電子部品を製造中の要部断
面図
【図６】（ａ）本発明の第一実施例の電子部品を製造中
の要部断面図 （ｂ）本発明の第一実施例の電子部品を製造中の要部断
面図 （ｃ）本発明の第一実施例の電子部品を製造中の要部断
面図
の要部断面図 （ｂ）本発明の第一実施例の電子部品を製造中の要部断
面図 （ｃ）本発明の第一実施例の電子部品を製造中の要部断
面図
【図７】本発明の第二実施例の電気的接続ステージの断
面図
面図
【図８】本発明の第二実施例の電気的接続ステージにお
ける電子部品の要部拡大断面図
ける電子部品の要部拡大断面図
【図９】（ａ）従来の電子部品の断面図 （ｂ）従来の電子部品の側面図 （ｃ）本発明の第一実施例の電子部品の側面図
２１ 電子部品 ２２ チップ ２３ フィルムキャリヤ ２４ バンプ ２６ 合成樹脂（封止体） ２６’ 合成樹脂ペースト ２７，５１，５２ パッド ４１ 開口部 ５０ 回路パターン ５１’ インナーリード ６４ ワイヤ
Claims (9)
- 【請求項１】表面の中央部に複数個のパッドが形成され
たチップと、中央部にこれらのパッドを露呈させる開口
部が形成されて、前記チップの表面に貼着された絶縁性
の基板と、この基板の表面に形成された回路パターンの
外端部に形成されたパッドと、このパッド上に形成され
たバンプと、前記回路パターンの内端部と前記チップの
パッドを接続する接続部と、この接続部を封止するため
に前記開口部に塗布された封止体とから成ることを特徴
とする電子部品。 - 【請求項２】前記複数個のパッドが前記チップの表面の
中央部に複数列形成され、かつ前記開口部がこれらのパ
ッドを露呈させるように横長状に形成されていることを
特徴とする請求項１記載の電子部品。 - 【請求項３】前記接続部がワイヤであって、このワイヤ
により前記チップのパッドと前記回路パターンの内端部
に形成されたパッドを接続することを特徴とする請求項
１記載の電子部品。 - 【請求項４】前記接続部が、前記開口部へ延出する前記
回路パターンのインナーリードであって、このインナー
リードを前記チップのパッドにボンディングしたことを
特徴とする請求項１記載の電子部品。 - 【請求項５】前記基板が絶縁性のフィルムキャリヤであ
ることを特徴とする請求項１記載の電子部品。 - 【請求項６】複数個のパッドが形成されたチップの表面
に、これらのパッドを露呈させる開口部が形成された絶
縁性の基板を貼着する工程と、 前記フィルムキャリヤの表面に形成された回路パターン
と前記チップのパッドを電気的に接続する工程と、 前記開口部に合成樹脂ペーストを塗布することにより前
記電気的に接続された部分を封止する工程と、 前記基板の回路パターンの外端部に形成されたパッド上
にバンプを形成する工程と、 前記基板を前記チップの外形に沿って切断する工程と、 を含むことを特徴とする電子部品の製造方法。 - 【請求項７】前記電気的に接続する工程が、前記チップ
のパッドと前記回路パターンの内端部に形成されたパッ
ドをワイヤで接続するワイヤボンディング工程であるこ
とを特徴とする請求項６記載の電子部品の製造方法。 - 【請求項８】前記電気的に接続する工程が、前記開口部
へ延出する前記回路パターンのインナーリードを前記チ
ップのパッドにボンディングするインナーリードボンデ
ィング工程であることを特徴とする請求項６記載の電子
部品の製造方法。 - 【請求項９】前記基板が絶縁性のフィルムキャリヤであ
ることを特徴とする請求項６記載の電子部品の製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11541494A JP3146849B2 (ja) | 1994-05-27 | 1994-05-27 | 電子部品および電子部品の製造方法 |
| JP2000212360A JP3367513B2 (ja) | 1994-05-27 | 2000-07-13 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11541494A JP3146849B2 (ja) | 1994-05-27 | 1994-05-27 | 電子部品および電子部品の製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000212359A Division JP3367512B2 (ja) | 2000-07-13 | 2000-07-13 | メモリ素子 |
| JP2000212360A Division JP3367513B2 (ja) | 1994-05-27 | 2000-07-13 | 電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321244A true JPH07321244A (ja) | 1995-12-08 |
| JP3146849B2 JP3146849B2 (ja) | 2001-03-19 |
Family
ID=14661988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11541494A Expired - Fee Related JP3146849B2 (ja) | 1994-05-27 | 1994-05-27 | 電子部品および電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146849B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0807973A2 (en) * | 1996-05-16 | 1997-11-19 | Oki Electric Industry Co., Ltd. | Plastic molded type semiconductor device and method of manufacturing the same |
| EP0854511A2 (en) | 1997-01-20 | 1998-07-22 | Oki Electric Industry Co., Ltd. | Resin sealing type semiconductor device |
| EP0810655A3 (en) * | 1996-05-29 | 1999-10-06 | Texas Instruments Incorporated | A package for a semiconductor device |
| US6001673A (en) * | 1999-02-11 | 1999-12-14 | Ericsson Inc. | Methods for packaging integrated circuit devices including cavities adjacent active regions |
| US6013946A (en) * | 1996-09-11 | 2000-01-11 | Samsung Electronics Co., Ltd. | Wire bond packages for semiconductor chips and related methods and assemblies |
| KR100237328B1 (ko) * | 1997-02-26 | 2000-01-15 | 김규현 | 반도체 패키지의 구조 및 제조방법 |
| US6049121A (en) * | 1996-04-24 | 2000-04-11 | Sharp Kabushiki Kaisha | Tape carrier package and liquid crystal display device including such tape carrier package |
| US6265768B1 (en) * | 2000-01-31 | 2001-07-24 | Advanced Semiconductor Engineering, Inc. | Chip scale package |
| US6342726B2 (en) | 1996-03-22 | 2002-01-29 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| WO2001088979A3 (de) * | 2000-05-17 | 2002-06-20 | Infineon Technologies Ag | Halbleiterbauelement und verfahren zu dessen herstellung |
| WO2000048444A3 (de) * | 1999-02-16 | 2003-05-22 | Wichmann Workx Ag Information | Häusung für ein halbleiterchip |
| KR100520443B1 (ko) * | 1997-09-13 | 2006-03-14 | 삼성전자주식회사 | 칩스케일패키지및그제조방법 |
| US7091620B2 (en) | 1996-03-22 | 2006-08-15 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
| US7335970B2 (en) | 1996-12-03 | 2008-02-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a chip-size package |
| JP2009218621A (ja) * | 2009-06-29 | 2009-09-24 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
-
1994
- 1994-05-27 JP JP11541494A patent/JP3146849B2/ja not_active Expired - Fee Related
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6365439B2 (en) | 1996-03-22 | 2002-04-02 | Hitachi, Ltd. | Method of manufacturing a ball grid array type semiconductor package |
| US6642083B2 (en) | 1996-03-22 | 2003-11-04 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US6342728B2 (en) | 1996-03-22 | 2002-01-29 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US6342726B2 (en) | 1996-03-22 | 2002-01-29 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US7420284B2 (en) | 1996-03-22 | 2008-09-02 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
| SG94756A1 (en) * | 1996-03-22 | 2003-03-18 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| US6521981B2 (en) | 1996-03-22 | 2003-02-18 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US6355975B2 (en) | 1996-03-22 | 2002-03-12 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US6353255B2 (en) | 1996-03-22 | 2002-03-05 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US7091620B2 (en) | 1996-03-22 | 2006-08-15 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
| US6664135B2 (en) | 1996-03-22 | 2003-12-16 | Renesas Technology Corporation | Method of manufacturing a ball grid array type semiconductor package |
| US6472727B2 (en) | 1996-03-22 | 2002-10-29 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| US6670215B2 (en) | 1996-03-22 | 2003-12-30 | Renesas Technology Corporation | Semiconductor device and manufacturing method thereof |
| US6355500B2 (en) | 1996-03-22 | 2002-03-12 | Hitachi. Ltd. | Semiconductor device and manufacturing method thereof |
| US6049121A (en) * | 1996-04-24 | 2000-04-11 | Sharp Kabushiki Kaisha | Tape carrier package and liquid crystal display device including such tape carrier package |
| EP0807973A3 (en) * | 1996-05-16 | 1999-08-04 | Oki Electric Industry Co., Ltd. | Plastic molded type semiconductor device and method of manufacturing the same |
| EP0807973A2 (en) * | 1996-05-16 | 1997-11-19 | Oki Electric Industry Co., Ltd. | Plastic molded type semiconductor device and method of manufacturing the same |
| US6667560B2 (en) | 1996-05-29 | 2003-12-23 | Texas Instruments Incorporated | Board on chip ball grid array |
| EP0810655A3 (en) * | 1996-05-29 | 1999-10-06 | Texas Instruments Incorporated | A package for a semiconductor device |
| US6013946A (en) * | 1996-09-11 | 2000-01-11 | Samsung Electronics Co., Ltd. | Wire bond packages for semiconductor chips and related methods and assemblies |
| US8154124B2 (en) | 1996-12-03 | 2012-04-10 | Oki Electric Industry Co., Ltd. | Semiconductor device having a chip-size package |
| US7335970B2 (en) | 1996-12-03 | 2008-02-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a chip-size package |
| EP0854511A3 (en) * | 1997-01-20 | 2000-04-26 | Oki Electric Industry Co., Ltd. | Resin sealing type semiconductor device |
| KR100480543B1 (ko) * | 1997-01-20 | 2005-06-16 | 오끼 덴끼 고오교 가부시끼가이샤 | 반도체 장치의 수지밀봉방법 |
| EP0854511A2 (en) | 1997-01-20 | 1998-07-22 | Oki Electric Industry Co., Ltd. | Resin sealing type semiconductor device |
| KR100237328B1 (ko) * | 1997-02-26 | 2000-01-15 | 김규현 | 반도체 패키지의 구조 및 제조방법 |
| KR100520443B1 (ko) * | 1997-09-13 | 2006-03-14 | 삼성전자주식회사 | 칩스케일패키지및그제조방법 |
| US6001673A (en) * | 1999-02-11 | 1999-12-14 | Ericsson Inc. | Methods for packaging integrated circuit devices including cavities adjacent active regions |
| WO2000048444A3 (de) * | 1999-02-16 | 2003-05-22 | Wichmann Workx Ag Information | Häusung für ein halbleiterchip |
| US6265768B1 (en) * | 2000-01-31 | 2001-07-24 | Advanced Semiconductor Engineering, Inc. | Chip scale package |
| WO2001088979A3 (de) * | 2000-05-17 | 2002-06-20 | Infineon Technologies Ag | Halbleiterbauelement und verfahren zu dessen herstellung |
| JP2009218621A (ja) * | 2009-06-29 | 2009-09-24 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3146849B2 (ja) | 2001-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| KR100551641B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6441478B2 (en) | Semiconductor package having metal-pattern bonding and method of fabricating the same | |
| JP3155741B2 (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
| JP3146849B2 (ja) | 電子部品および電子部品の製造方法 | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| US20140312513A1 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| JPH0714974A (ja) | プラスチックモールドした集積回路パッケージ | |
| JP3612155B2 (ja) | 半導体装置および半導体装置用のリードフレーム | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP2003068935A (ja) | 半導体装置、そのためのリードフレームおよびその半導体装置の製造方法 | |
| JP4497304B2 (ja) | 半導体装置及びその製造方法 | |
| JP3522403B2 (ja) | 半導体装置 | |
| JP3367512B2 (ja) | メモリ素子 | |
| JP3367513B2 (ja) | 電子部品 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JPH10150069A (ja) | 半導体パッケージ及びその製造方法 | |
| US6645794B2 (en) | Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding | |
| JPH10189861A (ja) | 半導体装置及びその製造方法 | |
| JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
| JP3560869B2 (ja) | 半導体装置の製造方法 | |
| KR100475338B1 (ko) | 와이어본더를이용한칩스케일패키지및제조방법 | |
| JP4473668B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08181168A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090112 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090112 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100112 |
|
| LAPS | Cancellation because of no payment of annual fees |