JP3522403B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3522403B2
JP3522403B2 JP21612795A JP21612795A JP3522403B2 JP 3522403 B2 JP3522403 B2 JP 3522403B2 JP 21612795 A JP21612795 A JP 21612795A JP 21612795 A JP21612795 A JP 21612795A JP 3522403 B2 JP3522403 B2 JP 3522403B2
Authority
JP
Japan
Prior art keywords
terminal
semiconductor chip
semiconductor device
frame
terminal portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21612795A
Other languages
English (en)
Other versions
JPH08115991A (ja
Inventor
和人 辻
義之 米田
英治 迫田
隆司 埜本
英二 渡辺
政一 織茂
正徳 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21612795A priority Critical patent/JP3522403B2/ja
Priority to US08/611,007 priority patent/US5656550A/en
Publication of JPH08115991A publication Critical patent/JPH08115991A/ja
Priority to US08/847,222 priority patent/US6255740B1/en
Application granted granted Critical
Publication of JP3522403B2 publication Critical patent/JP3522403B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、外部端子を平面上
で格子状に配列させた半導体装置に関する。近年、電子
機器の小型、薄型化及び高速、高機能化へのニーズが高
まる中で、構成する主要品の一つである半導体装置にお
いても小型化、高密度、高機能化が要求されている。そ
のため、半導体装置はその外形をＱＦＰ(Quad Flat Pac
kage)，ＱＴＰ(Quad Tape-carrier Package)等からＢＧ
Ａ(Ball Grid Array)，ＴＡＢ(Tape Automated Bondin
g)接続技術を用いたミニ又はマイクロ（μ）ＢＧＡに移
行してきている。
【０００２】そこで、半導体装置の小型形状に伴う信頼
性や電気的特性の向上が望まれている。
【０００３】
【従来の技術】図３３に、従来のμＢＧＡパッケージの
半導体装置の構成図を示す。図３３（Ａ）は断面図、図
３３（Ｂ）は平面図である。図３３（Ａ），（Ｂ）に示
す半導体装置１１は、半導体チップ１２上にはパッド１
３が所定数形成されており、半導体チップ１２のパッド
１３以外の部分に弾力性のある接着剤１４が形成されて
いる。また、半導体チップ１２の周囲側面には接着剤１
５ａにより保護又は放熱のための金属等の枠部１６が取
り付けられ、枠部１６上にも接着剤１５ｂが形成されて
いる。
【０００４】一方、ポリイミド（ＰＩ）等の樹脂フィル
ム１７上には銅箔のパターン１８が取着されており、パ
ターン１８は外部パッド１８ａとそれより延出されるリ
ード１８ｂにより構成されて、ＴＣ（Ｔａｐｅ Ｃａｒ
ｒｉｅｒ）が構成される。また、樹脂フィルム１７には
外部パッド１８に対応する部分に孔１９が形成されてお
り、孔１９内に外部パッド１８ａと接触する金又ははん
だのボール電極２０が格子配列で形成される。例えば、
ボール電極２０のピッチは0.5 mmに配列される。このボ
ール電極２０が外部端子となる。
【０００５】この樹脂フィルム１７が上述の接着剤１
４，１５ｂ上に取着される。そして、パターン１８から
延出されるリード１８ｂと半導体チップ１２のパッド１
３とが融着等により接続され、この部分がエポキシ等の
樹脂１５ｃにより封止される。このように、半導体装置
１１は、チップサイズに近い大きさでボール電極２０を
備えるμＢＧＡパッケージ構造で形成される。
【０００６】ところで、上記半導体装置１１は、その平
面サイズが半導体チップ１２のサイズ又は端子数及び端
子ピッチより決定される。すなわち、端子数と端子ピッ
チから決定される面積が半導体チップ１２の面積を超え
ない場合には、半導体チップ１２上に形成されるパッド
１３が格子配列された外部端子の外側に配設されること
から半導体装置１１の平面サイズが決定される。
【０００７】また、端子数及び端子ピッチから決定され
る面積が半導体チップ１２の面積を超える場合には、パ
ッド１３は必ずしも外部端子の外側にならず、格子配列
される外部端の面積により半導体装置１１の平面サイズ
が決定される。
【０００８】
【発明が解決しようとする課題】しかし、上述のような
半導体装置１１は、半導体チップ１２と外部端子との接
続がＴＡＢ技術であることから一品一様となって汎用性
がないという問題がある。
【０００９】また、半導体チップ１２上に総ての外部端
子を集中させることは、例えば、３２４ピン以上の端子
数でパッド１３のピッチが８０μm 以下の場合に外部端
子のピッチを0.4 mm以下にする必要があり実装が困難と
なる。一方、外部端子ピッチを0.5 mm以上にすることは
半導体チップ１２のサイズを大きくする必要がありトー
タルコストの高騰を招くという問題がある。
【００１０】さらに、外部端子（バンプ電極２０）の形
成においてめっき処理が施されることから、コスト高を
招くという問題がある。また、半導体チップ１２の一部
分が露出した状態となって、信頼性を低下させるという
問題がある。
【００１１】そこで、本発明は、上記課題に鑑みなされ
たもので、低コスト化を図ると共に、信頼性及び電気特
性の向上を図る半導体装置を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に本発明では、下記の手段を講じたことを特徴とするも
のである。所定数のパッドが形成された半導体チップ
と、該半導体チップを覆う樹脂領域と、前記半導体チッ
プのパッドと電気的に接続された所定数の柱状端子部を
具備する端子領域と、前記柱状端子が部分的に突出する
よう設けられた絶縁層と、前記柱状端子の前記絶縁層か
ら突出した部分を覆うよう、前記各柱状端子に設けられ
た外装膜とを有し、かつ、平面上外側に形成された金属
導体からなる枠状端子部と、該枠状端子部の内領域に樹
脂でそれぞれ絶縁されて形成され該枠状端子部と同じ金
属導体からなる前記所定数の柱状端子部とからなる外部
端子部を有することを特徴とするものである。
【００１３】また、請求項２記載の発明では、前記請求
項１記載の端子領域は、前記柱状端子部が格子状に配列
され、少なくとも前記枠状端子部が前記柱状端子部の周
囲に配置されることを特徴とするものである。
【００１４】また、請求項３記載の発明では、前記請求
項１又は２記載の端子領域は、前記枠状端子部及び前記
柱状端子部で構成される外部端子部と、前記外部端子部
に接続されるもので、前記半導体チップが搭載されて前
記パッドと電気的接続が行われる接続部、及び前記枠状
端子部及び前記柱状端子部と接続される端子接続部が少
なくとも形成されたパターン部とを有して構成されるこ
とを特徴とするものである。
【００１５】また、請求項４記載の発明では、前記請求
項３記載のパターン部は、前記半導体チップを搭載する
ベース層に、前記接続部及び端子接続部が形成されたパ
ターン層が形成されてなることを特徴とするものであ
る。
【００１６】また、請求項５記載の発明では、前記請求
項４記載のベース層が、絶縁性のフィルム又は板状の金
属部材で形成されてなることを特徴とするものである。
また、請求項６記載の発明では、前記請求項５記載のベ
ース層は、前記パターン層の前記接続部に対応する部分
に開口部が形成され、前記半導体チップの前記パッドと
前記接続部とをワイヤにより電気的接続が行われてなる
ことを特徴とするものである。
【００１７】また、請求項７記載の発明では、前記請求
項４又は６記載のパターン層の前記接続部は、前記外部
端子部の外周の前記枠状端子部の上方に配置されてなる
ことを特徴とするものである。また、請求項８記載の発
明では、請求項３，６及び７のいずれか１項に記載の半
導体チップのパッドは、前記半導体チップの縁部に沿っ
て二列に配置されると共に、前記パターン層の接続部が
前記パッドに対して千鳥状に配置されることを特徴とす
るものである。
【００１８】また、請求項９記載の発明では、前記請求
項２記載の枠状端子部が、前記柱状端子部の配列内及び
外周に所定数形成され、電源系及び接地系の少なくとも
何れかの役割を有してなることを特徴とするものであ
る。
【００１９】また、請求項１０記載の発明では、前記請
求項２又は９記載の枠状端子部が、分割して形成されて
電源系及び接地系の少なくとも何れかの役割を有してな
ることを特徴とするものである。
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【００３７】
【００３８】
【００３９】
【００４０】
【００４１】
【００４２】
【００４３】
【００４４】上記の各手段は下記のように作用する。請
求項１記載の発明では、半導体チップの大きさに制約さ
れずに端子領域を設定することが可能となって汎用性が
向上して低コスト化を図ることが可能になると共に、枠
状端子部を電源系等の端子とすることで信頼性及び電気
的特性の向上を図ることが可能となる。
【００４５】請求項２及び３記載の発明では、端子領域
を、柱状端子部及び少なくともその周囲に配置された枠
状端子部で構成する外部端子部に、半導体チップを搭載
して電気的接続が行われたパターン部を接続して形成す
る。これにより、半導体チップのレイアウトやチップサ
イズの違いが許容可能となってパッケージの汎用化より
低コスト化が図られ、枠状端子部を電源系等の端子とす
ることで信頼性及び電気的特性の向上を図ることが可能
となる。
【００４６】請求項４乃至７記載の発明では、パターン
部を、ベース層上に接続部を表出させる開口部を形成し
てパターン層をし、枠状端子部上方で半導体チップとの
ワイヤボンディングにより電気的接続を行わせる配置と
する。これにより、半導体チップとの接続が容易かつ確
実に行うことが可能となる。
【００４７】請求項８記載の発明では、半導体チップの
パッドを二列配置とし、接続部を千鳥状に配置して対向
距離で遠隔同士及び近接同士でループ高さを異ならせて
ワイヤボンディングする。これにより、ワイヤの接触を
防止してパッド及び接続部の配置密度を向上させること
が可能となる。
【００４８】請求項９及び１０記載の発明では、枠状端
子部を柱状端子部の配列内及び外周に適宜分割させ、電
源系及び接地系の役割を持たせる。これにより、耐ノイ
ズ性を向上させて電気的特性の向上を図ることが可能と
なる。
【００４９】
【００５０】
【００５１】
【００５２】
【００５３】
【００５４】
【００５５】
【００５６】
【００５７】
【００５８】
【００５９】
【００６０】
【００６１】
【００６２】
【００６３】
【００６４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。 図１に、本発明の第１実施例
の構成図を示す。図１（Ａ）は離面からの全体斜視図、
図１（Ｂ）はその断面図である。
【００６５】図１（Ａ），（Ｂ）に示す半導体装置２１
は、図１（Ａ）において、パッケージ２２がモールド樹
脂で形成された樹脂領域２３と端子領域２４とで構成さ
れる。端子領域２４はフレキシブルのＰＷＢ（プリント
ワイヤリングボード）で形成されたパターン部２５と外
部端子部２６とで構成される。
【００６６】外部端子部２６は、銅等の金属導体で形成
されるもので、平面上外側に枠状端子部２７が形成さ
れ、枠状端子部２７の内領域に樹脂２３ａでそれぞれ絶
縁された所定数（例えば３２４本）の柱状端子部２８が
格子状に配列される。この枠状端子部２７は、後述する
ワイヤボンディングを行う場合のベースになると共に、
電源パターン又は接地パターンとしての機能を持たせる
ことにより、耐ノイズ性を向上させることができる。
【００６７】図１（Ｂ）において、パターン部２５は、
絶縁フィルム又は金属フレームのベース層３１と銅箔等
で形成されたパターン層３２とが例えばエポキシ系の絶
縁層３３を介在させて構成され、ベース層３１の中央部
分に半導体チップ４１が銀ペースト等の接着剤４２によ
り搭載される。パターン層３２は、柱状端子部２８に対
応する端子接続部３２ａとワイヤ接続部３２ｂがそれぞ
れ形成される。
【００６８】ベース層３１には半導体チップ４１の外側
周辺の位置に開口部３４が形成されてパターン層３２の
ワイヤ接続部がそれぞれ表われ、半導体チップ４１の外
周側に形成されたパッドとワイヤ４３によりそれぞれ電
気的に接続されている（図２において説明する）。
【００６９】そして、パターン部２５のパターン層３２
と端子領域２４の外部端子部２６（枠状端子部２７）と
が例えばエポキシ系の接着剤又は絶縁フィルムの絶縁層
３５を介在させて固着されている。このとき、パターン
層３２の端子接続部３２ａと外部端子部２６の柱状端子
部２８とが当接状態でめっき３６により電気的に接続さ
れた状態になっている。尚、露出している外部端子部２
６の枠状端子部２７と柱状端子部２８との表面には所定
のめっき処理が施されている（後述する）。ここで、図
２に、図１の一部切截の説明図を示す。図２（Ａ）は一
部切截の斜視図、図２（Ａ）はワイヤボンディング部分
の拡大図である。
【００７０】図２（Ａ）において、図１において説明し
たように、ベース層３１の中央部分に半導体チップ４１
が搭載され、その周辺に開口部３４より表われるパター
ン層３２のワイヤ接続部３２ｂとワイヤ４３により電気
的に接続されている。図２（Ｂ）に示すように、半導体
チップ４１上にはパッド４１ａが、ベース層３１の開口
部３４に対して同位置で前後２列に形成されている。ま
た、開口部３４より表われるパターン層３２のワイヤ接
続部３２ｂの端部はワイヤボンディング用の大きさで千
鳥状に配列されて形成される。
【００７１】そして、開口部３４に近いパッド４１ａ
と、半導体チップ４１に近いワイヤ接続部３２ｂとがワ
イヤ４３ａで電気的接続が行われる。また開口部３４よ
り遠いパッド４１ａと、半導体チップ４１より遠いワイ
ヤ接続部３２ｂとがワイヤ４３ｂにより、ワイヤ４３ａ
のループより高さの高い形状ループで電気的接続が行わ
れる。これにより、ワイヤ４３ａ，４３ｂ間の接触が防
止されて配線密度を向上させることができる。
【００７２】次に、図３に、図１のパターン部形成の製
造工程図を示す。図３（Ａ）はパターン部２５のベース
が絶縁フィルム（ＰＩ）の場合、図３（Ｂ）は金属フレ
ーム（銅系又はスズ・ニッケル系）の場合を示したもの
である。図３（Ａ）において、まずベース層３１となる
ポリイミド（ＰＩ）フィルムが用意され（ステップ
（Ｓ）１）、ワイヤ接続部３２ｂを表わすための開口部
３４がプレスによる打ち抜きにより形成される（Ｓ
２）。
【００７３】続いて、ＰＩフィルム上に例えばエポキシ
系の絶縁性の接着剤（絶縁層３３となる）が塗布され
（Ｓ３）、パターン層３２となる銅箔が貼着される（Ｓ
４）。その後、銅箔貼着面に所定のレジスト塗布を行い
（Ｓ５）、所定パターン形成の露光を行う（Ｓ６）、露
光後、露光を行った面（片面）の化学研磨であるエッチ
ングを行い（Ｓ７）、その後レジスト剥離を行う（Ｓ
８）。
【００７４】これにより、ベース層３１の開口部３４よ
りパターン層３２のワイヤ接続部３２ｂが表われるもの
で、ここにワイヤボンディングのためのめっき処理
（金、銀またはパラジウム）が行われるものである（Ｓ
９）。一方、図３（Ｂ）において、ベース層３１を金属
フレームで構成する場合には、まず、銅系又は鉄・ニッ
ケル系の金属フレームが用意され（Ｓ１１）、ワイヤ接
続部３２ｂを表わすための開口部３４がプレス又はエッ
チングにより形成される（Ｓ１２）。
【００７５】ここで、ベースが銅系の場合には、ベース
上にＳｎＮｉのめっき処理が行われる（Ｓ１３ａ）。開
口部３４の形成後、又は銅系ベース上へのめっき処理
後、絶縁層３３となるエポキシ系の絶縁性の接着剤が塗
布され（Ｓ１３）、パターン層３２となる銅箔が貼着さ
れる（Ｓ１４）。その後、銅箔貼着面に所定パターンに
応じたレジストが塗布され（Ｓ１５）、パターン形成の
露光を行う（Ｓ１６）。
【００７６】露光後、露光を行った面（片面）のエッチ
ングを行い（Ｓ１７）、エッチングされなかった部分の
レジスト剥離を行う（Ｓ１８）。そして、ベース層３１
の開口部３４より表われたパターン層３２のワイヤ接続
部３２ｂにワイヤボンディングのためのめっき処理
（金、銀又はパラジウム）が行われるものである（Ｓ１
９）。
【００７７】次に、図４に、図１の外部端子部の製造工
程図を示す。図４はエッチングにより外部端子部を形成
する場合を示している。図４において、まず例えば銅板
が用意され（Ｓ２１）、パターン部２５との接続面に上
記枠状端子部２７及び柱状端子部２８を形成するパター
ンでレジストが塗布されると共に（Ｓ２２）、パターン
部接続面の裏面全面にレジストが塗布される（Ｓ２
３）。
【００７８】そして、両面エッチングを行い（Ｓ２
４）、エッチング後に両面のレジスト剥離を行う（Ｓ２
５）。この場合、パターン部接続面のエッチングはいわ
ゆるハーフエッチング状態で枠状端子部２７と柱状端子
部２８とは肉薄で連結された状態となる。
【００７９】ここで、図５に、図４の外部端子部の後加
工の製造説明図を示す。又、図６に、図４の外部端子部
の他の形状の製造説明図を示す。図５（Ａ）において、
図４により形成した外部端子部２６は、パターン部接続
面に柱状端子部２８となる突起２８ａが形成されてお
り、その反対面はエッチング処理されない状態の平面形
状である。
【００８０】この外部端子部２６を、ポンチ５１ａ及び
ダイス５１ｂで構成されるプレス５１の、そのパターン
部接続面を平坦なポンチ５１ａとし、反対面を突起２８
間の谷部分に対応する突部５１ｂ1 が形成されたダイス
５１ｂ側とするように位置させる。
【００８１】そして、プレス５１のスタンピングによ
り、図５（Ｂ）に示すように柱状端子部２８を、その反
対面でも突出させた形状とするものである。また隣接す
る各柱状端子部２８の間には肉薄部２９が介在してお
り、この肉薄部２９により各柱状端子部２８は連接され
た構成となっている。
【００８２】また、図６（Ａ）は、図５（Ａ）のような
突起２８ａが形成された外部端子部２６ではなく、銅板
２６ａが用意され、これと共に突部５１ａ1 及び５１ｂ
2 が対向して形成されたポンチ５１ａ及びダイス５１ｂ
間に位置させる。そして、プレス５１のスタンピングに
より、図６（Ｂ）に示すように外部端子部２６の両面で
柱状端子部２８を突出させて形成されるものである。こ
の場合、どちらの面をパターン部接続面としてもよい。
また、このプレス５１のスタンピングにより、肉薄部２
９も一括的に形成される。
【００８３】また、図７〜図９に、図４の外部端子部の
他の形状の製造説明図を示す。図７（Ａ）において、２
枚の金属導体板（例えば銅合金）が用いられて、共にハ
ーフエッチングにより所定数の凹部２６ｂ3 を形成した
金属導体板２６ｂ1 ，２６ｂ2 が形成される。
【００８４】これらを、図７（Ｂ）に示すように、金属
導体板２６ｂ1 の凹部２６ｂ3 が形成されていない面
に、金属導体板２６ｂ2 の凹部２６ｂ3 の形成されてい
る面を重ね合わせ、超音波等によって接合して外部端子
部２６を形成したものである。この外部端子部２６は、
凹部２６ｂ3 が形成されていない面を露出させて樹脂封
止した後にエッチングすることにより、後述する図１１
（Ｂ）に示すような枠状端子部２７及び柱状端子部２８
が肉薄の連結状態で形成されるものである。
【００８５】また、図８（Ａ）に示す上述の図７（Ａ）
で形成された２枚の金属導体板２６ｂ1 ，２６ｂ2 を、
８（Ｂ）に示すように凹部２６ｂ3 が形成されていない
面同士を超音波等により接合して、外部端子部２６の両
面で枠状端子部２７内で柱状端子部２８を肉薄部２９を
介して連結した状態で突出させたものである。この場合
においても、図６と同様に何れの面をパターン部接続面
としてもよい。
【００８６】続いて、図９（Ａ）は、後に枠状端子部２
７となるはんだ、すず等の材料で環状の金属線枠（厚さ
が柱状端子部２７の厚さと同等）２７ａと、柱状端子部
２８となるはんだ、すずなどの金属球（径が柱状端子部
２８の厚さと同等）２８ａが用意されると共に、例えば
銅合金の金属導体板にハーフエッチングにより溝（金属
線枠２７ａに対応）２６ｃ1 と溝２６ｃ1 の内側に凹部
（金属球２８ａに対応）２６ｃ2 が形成された金属板２
６ｃが用意される。
【００８７】これを、図９（Ｂ）に示すように、溝２６
ｃ1 に金属線枠２７ａを嵌合させ、凹部２６ｃ2 に金属
球２８ａを嵌合させて加熱することで融着接合させたも
のである。すなわち、金属線枠２７ａの枠状端子部２７
と金属球２８ａの柱状端子部２８が肉薄の連結状態で形
成されるものである。
【００８８】この外部端子部２６は、金属線枠２７ａと
金属球２８ａが取り付けられていない面を露出させて樹
脂封止した後にエッチングして金属導体板２６ｃを完全
に除去することにより、後述する図１１（Ｂ）に示すよ
うな枠状端子部２７及び柱状端子部２８が形成されるも
のである。
【００８９】続いて、図１０に、第１実施例のチップボ
ンディングの製造工程図を示す。図１０において、上述
のように形成されたパターン部２５と外部端子部２６と
を、端子接続部３２ａと対応する柱状端子部２８とを突
き合わせて絶縁層３５となる接着剤（例えばエポキシ系
の熱硬化性樹脂）又は絶縁性フィルムにより貼着する
（Ｓ３１）。
【００９０】続いて、外部端子部２６側より銅でめっき
処理を行うことによりめっき３６を形成して当該端子接
続部３２ａと柱状端子部２８との電気的接続を行う（Ｓ
３２）。その後、パターン部２５に接着剤４２を介して
半導体チップ４１を搭載し（Ｓ３３）、半導体チップ４
１のパッド４１ａと開口部３４より表われるワイヤ接続
部３２ｂとをワイヤ４３ａ，４３ｂによりボンディング
する（Ｓ３４，図２（Ｂ）参照）。
【００９１】そして、外部端子部２６の枠状端子部２７
と柱状端子部２８を露出させて半導体チップ４１側を樹
脂モールド又は樹脂ポッティングを行い、樹脂２３ａに
より樹脂領域２４が形成される（Ｓ３５）。この状態が
図１１（Ａ）に示される。そこで、図１１に、第１実施
例の最終工程の製造説明図を示す。図１１（Ａ）が図７
に示す工程で形成されたもので、この状態では外部端子
部２６における枠状端子部２７と柱状端子部２８とが導
通状態となっている。
【００９２】そこで、図１１（Ｂ）に示すように、露出
した外部端子部２６の面のエッチングを樹脂２３ａの面
まで行い、肉薄部２９を除去することにより枠状端子部
２７と柱状端子部２８とを分離する。そして、分離した
枠状端子部２７と柱状端子部２８とにはんだ、金、銀、
錫、パラジウム等の基板実装可能なめっき処理を施すも
のである。
【００９３】尚、パターン部２５及び外部端子部２６が
連設状態で形成される場合に、連設状態でパッケージン
グやエッチング、めっき等の種々の工程の最後に個々の
半導体装置２１A に切り離されるものである。このよう
に、端子領域２４を半導体チップ４１の底面側に配置し
てその底部を外部端子部を配設し、また端子領域２４と
半導体チップ４１の電気的接続をＴＡＢ技術ではなくワ
イヤ接続していることから、半導体チップ４１のサイズ
やパッド４１ａのレイアウトの制約を受けず、パッケー
ジの汎用化を図ることができる。
【００９４】また、格子配列の外部端子（柱状端子部２
８）の形成を、外部端子部２６で未完成状態の全端子導
通で樹脂領域２３の形成後に追加工により端子形成する
ことから、安価かつ確実に行うことができると共に、半
導体チップ４１の保護に樹脂を適用することができる。
【００９５】さらに、外部端子部２６に枠状端子部２７
が設けられており、ワイヤボンディング時のベースにさ
せると共に、電源又はグランドとしての端子役割をさせ
て電源又はグランドをまとめて見掛上の端子数が減少さ
せることができ、耐ノイズ性を向上させることができ
る。
【００９６】次に、図１２に第１実施例の他のパッケー
ジ形状の外観図を示す。図１２（Ａ）に示す半導体装置
２１B は、外部端子部２６の外周で例えば４つに分割し
た枠状端子部２７ａ1 〜２７ａ4 を形成したもので、他
の構成は図１と同様である。このように、枠状端子部２
７ａ1 〜２７ａ4 を複数（役割に応じて適宜数を設定）
に分割させることで電源やグランドのそれぞれの役割を
もたせることができ、また適宜必要な信号系の役割を持
たせることができるものである。
【００９７】また、図１２（Ｂ）に示す半導体装置２１
C は、図１の枠状端子部２７を、外周に形成した第１の
枠状端子部２７ａと、柱状端子部２８内で環状に形成し
た第２の枠状端子部２７ｂとで構成したもので、他の構
成は図１と同様である。これによっても、電源、グラン
ド等の役割をもたせることができ、耐ノイズ性を向上さ
せることができる。
【００９８】さらに、図１２（Ｃ）に示す半導体装置２
１D は、図１２（Ｂ）の第２の枠状端子部２７ｂをさら
に４つに分割させた第２の枠状端子部２７ａ1 〜２７ａ
4 を形成したもので、同様に耐ノイズ性を向上させるこ
とができると共に、電源、グランド等の分担のレイアウ
トの自由性を向上させることができるものである。尚、
図１２（Ａ）と図１２（Ｃ）を組み合わせた形状として
もよい。
【００９９】次に、図１３に、本発明の第２実施例の構
成図を示す。図１３（Ａ）は外観図、図１３（Ｂ）は断
面図である。図１３（Ａ），（Ｂ）に示す半導体装置２
１Eは、図１に示す半導体装置２１A のパターン部２５
の構成を異ならせ、外部端子部２６との接続を蒸着によ
り行ったものである。尚、第１実施例と同一の構成部分
には同一符号を付して説明を省略する。
【０１００】図１３（Ａ），（Ｂ）において、半導体装
置２１E は、パッケージ２２が樹脂領域２３と端子領域
２４とで構成されることは、図１と同様である。樹脂領
域２３は、同様に半導体チップ４１を保護する樹脂２３
ａで形成される。端子領域２４は、パターン部２５A と
外部端子部２６で構成されて、外部端子部２６は外周の
枠状端子部２７とその内側に格子状に配列された柱状端
子部２８とで構成される。枠状端子部２７と柱状端子部
２８とは第１の絶縁層５１ａで絶縁されると共に、第２
の絶縁層５１ｂが枠状端子部２７上及び柱状端子部２８
を表出させて第１の絶縁層５１ａ上に形成されている。
【０１０１】また、枠状端子部２７上方の第２の絶縁層
５１ｂ上と、表出された柱状端子部２８の面上とにパタ
ーニングされたパターン層５２がアルミニウム等の蒸着
により形成される。このとき、枠状端子部２７上方のパ
ターン層５２には図２（Ｂ）に示すようなワイヤ接続部
５２ａが形成される。このパターン層５２の柱状端子部
２８面との接続部分が第１実施例における端子接続部と
なる。
【０１０２】このパターン層５２上には上部絶縁層であ
る第３の絶縁層５３が形成され、上記ワイヤ接続部５２
ａ部分に開口部５３ａが形成される。第３の絶縁層５３
上には接着剤４２により半導体チップ４１が搭載され
る。半導体チップ４１上には、図２（Ｂ）に示すように
前後２列のパッド４１ａが形成されており、ワイヤ４３
（４３ａ，４３ｂ）により異なる高さで接触を回避させ
てパターン層５２のワイヤ接続部５２ａと電気的接続さ
れている。また、パッド４１ａのうち、電源用又はグラ
ンド用のパッド４１ａと枠状端子部２７とワイヤ４３に
より電気的に接続される。
【０１０３】この半導体チップ４１を保護するように、
第３の絶縁層５３上で樹脂２３ａで封止されて樹脂領域
２３を形成している。このような半導体装置２１E にお
ける外部端子部２６の製造は図４〜図６と同様である。
そこで、図１４に、第２実施例のパターン層の形成の製
造説明図を示す。上記図４〜図６により形成された外部
端子部２６は、図１４（Ａ）に示すように枠状端子部２
７と柱状端子部２８とは導通状態のもので、その一方面
における枠状端子部２７と柱状端子部２８間の凹部分に
第１の絶縁層５１ａとして粉末ガラス若しくはガラスペ
ースト、又はエポキシ系の樹脂を充填する。
【０１０４】そして、図１４（Ｂ）に示すように、柱状
端子部２８を露出させて第１の絶縁層５１ａと同一のガ
ラス又は樹脂を形成して第２の絶縁層５１ｂとする。こ
こで、図１４（Ａ），（Ｂ）は第１及び第２の絶縁層５
１ａ，５１ｂを順次堆積させた場合を示しているが、全
面にガラスを溶融させて柱状端子部２８の表面を露出さ
せて第１の絶縁層５１ａとし、ＣＶＤ（化学気相成長）
法により柱状端子部２８の表面を露出させた状態でＳｉ
Ｏｎ（酸化シリコン）を被覆して第２の絶縁層５１ｂと
してもよい。また、同様に、全面に樹脂を充填して第１
の絶縁層５１ａとし、柱状端子部２８の表面を露出させ
た後、プリント印刷等により露出面以外の部分に樹脂で
被覆して第２の絶縁層５１ｂとしてもよい。
【０１０５】続いて、図１４（Ｃ）に示すように、第２
の絶縁層５１ｂ及び柱状端子部２８に露出面上に所定パ
ターンのマスクを用いて、例えばアルミニウムを蒸着
し、その後金やパラジウム等のワイヤ接続可能な金属で
めっき処理を行ってパターン層５２を形成する。この場
合、全面にアルミニウムの蒸着した後フォトエッチング
によりパターンを形成し、上述のようなめっき処理を行
ってもよい。
【０１０６】そして、図１４（Ｄ）に示すように、枠状
端子部２７の内側範囲で開口部５３ａが形成された第３
の絶縁層５３として絶縁性フィルムを形成し、又はＣＶ
ＤによりＳｉＯｎ層を形成し、又はプリント印刷により
樹脂ペーストを塗布することにより形成する。
【０１０７】続いて、図１５に、第２実施例の最終工程
の断面図を示す。図１５（Ａ）は、図１４（Ａ）〜
（Ｄ）において形成されたパターン部２５上に半導体チ
ップ４１が接着剤（例えば銀ペースト）４２により搭載
され、図２（Ａ），（Ｂ）に示すようにワイヤ４３（４
３ａ，４３ｂ）によりパッド４１ａとワイヤ接続部５２
ａとが電気的接続が行われる。その後、端子領域２４の
上方で半導体チップ４１を樹脂２３ａにより封止して樹
脂領域２３を形成したものである。
【０１０８】そして、図１５（Ｂ）に示すように、外部
端子部２６の底面のエッチングを行い、肉薄部２９を除
去することにより枠状端子部２７と柱状端子部２８とを
分離する。そして、その表面を基板実装可能にするため
に、はんだ、金、銀、錫、パラジウム等でめっき処理を
施すものである。
【０１０９】尚、パターン部２５A 及び外部端子部２６
が連設状態で形成される場合に、連設状態でパッケージ
ングやエッチング、めっき等の種々の工程の最後に個々
の半導体装置２１E に切り離されるものである。また、
外部端子部２６は、図１２（Ａ）〜（Ｃ）に示すよう
に、外周で分割し、又は外周と共に柱状端子部２８内に
環状若しくは適宜分割して形成することで、電源やグラ
ンド等の役割を持たせて耐ノイズ性を向上させることも
できるものである。
【０１１０】更に、肉薄部２９をエッチングにより除去
するに際し、図１６（Ａ）に示すように予め柱状端子部
２８の形状を肉薄部２９より上部における断面積が肉薄
部２９より下部における断面積より小さくなるよう形成
しておくことにより、肉薄部２９をエッチングにより除
去した状態において、図１６（Ｂ）に示すように柱状端
子部２８の上部部分と下部部分の断面積を略等しくする
ことができ、柱状端子部２８の形状を良好なものとする
ことができる。
【０１１１】続いて、本発明の第３実施例である半導体
装置６０について説明する。図１７は、本発明の第３実
施例である半導体装置６０の断面図である。半導体装置
６０は、大略すると半導体チップ６１，リード体６２，
封止樹脂（パッケージ）６３，及びソルダーレジスト
（絶縁部材）６４等により構成されている。
【０１１２】半導体チップ６１は、本実施例ではワイヤ
６５によりリード体６２に電気的に接続されている。リ
ード体６２は、半導体チップ６１の外側方向に延出する
リード部６６と、このリード部６６に対して略直角下方
向に延出する外部接続端子部６７とにより構成されてお
り、リード部６６と外部接続端子部６７とは一体的な構
成となっている。
【０１１３】また、リード部６６は、ニッケル（Ｎ
ｉ），アルミニウム（Ａｌ），或いはチタン（Ｔｉ）等
よりなる内層６６ａの上部に金（Ａｕ），銀（Ａｇ），
或いはパラジウム（Ｐｄ）等よりなる外層６６ｂが形成
された構成とされている。また、外部接続端子部６７
は、柱状形状を有する柱状端子部６８と、この柱状端子
部６８の下方端部に形成された端子端部６９とにより構
成されている。柱状端子部６８は銅（Ｃｕ）により形成
されており、また端子端部６９はニッケル（Ｎｉ），ア
ルミニウム（Ａｌ），或いはチタン（Ｔｉ）等よりなる
内層６９ａの下部に金（Ａｕ），銀（Ａｇ），或いはパ
ラジウム（Ｐｄ）等よりなる外層６９ｂが形成された構
成とされている。
【０１１４】後述するように、柱状端子部６８はアルカ
リ系エッチャント（エッチング液）により所定の形状に
成形されるが、柱状端子部６８を挟んで配設されるリー
ド部６６及び端子端部６９はアルカリ系エッチャントに
対して溶解しない材料が選定されている。従って、エッ
チング処理により柱状端子部６８を形成する際、リード
部６６及び端子端部６９をレジストとして用いることが
可能となる。
【０１１５】封止樹脂６３は例えばエポキシ系の樹脂で
あり、半導体チップ６１の下面及びリード部６６の下面
を露出した状態で、半導体チップ６１，リード部６６，
及びワイヤ６５を封止した構成とされている。この封止
樹脂６３は、例えばモールド金型を用いて樹脂モールド
することにより形成される。
【０１１６】また、ソルダーレジスト６４は電気的絶縁
材（例えば、絶縁性樹脂等）よりなり、少なくとも半導
体チップ６１の下面及びリード部６６の下面を被覆する
よう配設されている。また、前記したように外部接続端
子部６７は下方に延出した構成とされているため、外部
接続端子部６７はソルダーレジスト６４を貫通して下方
に延出する。
【０１１７】更に、外部接続端子部６７のソルダーレジ
スト６４を貫通して下方に延出した部分には、例えば無
電解めっきによりＡｕ膜或いは半田膜（以下、外装膜７
０という）が形成されている。前記したように、半導体
チップ６１の下面及びリード部６６の下面は電気的絶縁
材よりなるソルダーレジスト６４が配設されているた
め、外装膜７０を無電解めっきにより外部接続端子部６
７に形成しても、外装膜７０が半導体チップ６１及びリ
ード部６６に付着するようなことはない。
【０１１８】上記構成とされた半導体装置６０は、前記
したようにリード体６２が半導体チップ６１の外側方向
に延出するリード部６６と、このリード部６６に対して
略直角下方向に延出する外部接続端子部６７とにより構
成されている。このため、外部接続端子部６７の配設位
置はリード部６６の延出長により決定されることになる
が、リード部６６の延出長は自由度を持って設定するこ
とができる。よって、半導体チップ６１の大きさに規制
されずに外部接続端子部６７の配設位置を設定すること
が可能となり汎用性を向上させることができる。
【０１１９】また、リード部６６と外部接続端子部６７
とが一体的に形成されているため、リード部６６と外部
接続端子部６７とを電気的に接続するためにビアホール
の形成或いは配線の引き回しを行うことは不要となり、
よって半導体装置６０のコスト低減を図ることができ
る。
【０１２０】続いて、上記構成とされた半導体装置６０
の製造方法について、図１８乃至図２０を用いて説明す
る。尚、図１７で示した半導体装置６０の構成と対応す
る部分については同一符号を附して説明する。半導体装
置６０は、リードフレーム形成工程，半導体チップ搭載
工程，封止樹脂配設工程，基板除去工程，絶縁部材配設
工程，及び外装工程の各工程を実施することにより製造
される。以下、各工程について詳述する。
【０１２１】リードフレーム形成工程は、柱状端子部６
８となる基板７１にリード部６６及び端子端部６９を形
成してリードフレーム７２を形成する固定であり、図１
８（Ａ）〜（Ｆ）に示す処理がこれにが該当する。リー
ドフレーム７２を形成するには、先ず図１８（Ａ）に示
すように基板７１を用意する。この基板７１は、例えば
厚さが１００μｍである銅板である。この基板７１の上
面及び下面には、図１８（Ｂ）に示すようにフォトレジ
スト材７３，７４が所定の膜厚で塗布される。
【０１２２】続いて、このフォトレジスト材７３，７４
に対して両面露光及び現像等を行うことにより、図１８
（Ｃ）に示すようにリード部６６の形成位置及び端子端
部６９の形成位置に対応する部位のフォトレジスト材７
３，７４を除去して開口７５，７６を形成する。次に、
この開口部７５，７６内にめっき法を用いてリード部６
６及び端子端部６９を形成する。
【０１２３】具体的には、先ず厚さ約５μｍとなるまで
Ｎｉめっき（Ａｌ，Ｔｉでもよい）を行い内層６６ａ，
６９ａを形成し、続いてこの内層６６ａ，６９ａの上部
に厚さ約０．１μｍとなるまでＡｕめっき（Ａｇ，Ｐｄ
でもよい）を行う。図１８（Ｄ）は、各開口７５，７６
内にリード部６６及び端子端部６９が形成された状態を
示している。
【０１２４】上記のように基板７１の両面所定位置にリ
ード部６６及び端子端部６９が形成されると、図１８
（Ｅ）に示されるようにフォトレジスト材７３，７４は
除去され、リード部６６及び端子端部６９のみが基板７
１に配設された状態となる。また、この状態の基板７１
は、図２９に示されるように、１枚の基板７１に複数個
分（図２９には２個分を示している）の半導体装置６０
に対応するリード部６６及び端子端部６９を形成してい
る。
【０１２５】続いて、上記のように複数個分の半導体装
置６０に対応するリード部６６及び端子端部６９が形成
された基板７１を１個分の半導体装置６０の領域毎に分
割する。図２９に示す例では、図中一点鎖線で示す位置
で基板７１を分割する。これにより、１個分の半導体装
置６０に対応した基板７１（この１個分の半導体装置６
０に対応した基板７１をリードフレーム７２という）が
形成される。
【０１２６】このように、リードフレーム形成工程にお
いて１枚の基板７１に複数個の半導体装置に対応するリ
ード部６６及び端子端部６９を形成し、その後に１個分
の半導体装置６０の領域毎に基板７１を分割しリードフ
レーム７２を形成することにより、１枚の基板７１から
リードフレーム７２を多数個取りすることが可能とな
り、効率良くかつ精度良くリードフレーム７２を形成す
ることができる。
【０１２７】また、上記のように１枚の基板７１を複数
個のリードフレーム７２に分割する処理はプレス加工を
用いて行うが、この際に位置決め用ガイドホール７７及
び素子間スロットル（図示せず）も一括的に形成する。
これにより、位置決め用ガイドホール７７及び素子間ス
ロットルを別個に形成する（例えば、エッチング等によ
り形成す）構成に比べて、リードフレーム形成工程を簡
単化することができる。以上のようにして形成されたリ
ードフレーム７２を図１８（Ｆ）に示す。
【０１２８】上記したリードフレーム形成工程を実施す
ることによりリードフレーム７２が形成されると、続い
て半導体チップ搭載工程が実施される。この半導体チッ
プ搭載工程は、リードフレーム７２の基板上面の所定位
置に半導体チップ６１を搭載すると共に、この半導体チ
ップ６１と前記リード部６６とを電気的に接続する処理
を行う工程であり、図１８（Ｇ）に示される。
【０１２９】半導体チップ搭載工程では、先ずリードフ
レーム７２の半導体チップ６１が搭載される所定位置
に、後述するアルカリ系エッチャントに溶解する材料
（例えば、ポリビニールアルコール等）よりなる可溶性
絶縁材７８を塗布し、この可溶性絶縁材７８を接着剤と
して半導体チップ６１をリードフレーム７２の上面に固
定する。続いて、半導体チップ６１とリード部６６との
間にワイヤボンディング法を用いて金線等のワイヤ６５
を配設する。この際、リード部６６はＮｉ等よりなる内
層６６ａの上部にＡｕ等よりなる外層６６ｂが形成され
ており、かつワイヤ６５はワイヤと同一材料により形成
された外層６６ｂに接続されるため、ワイヤ６５とリー
ド部６６との接続を良好に行うことができる。
【０１３０】上記のように半導体チップ搭載工程を実施
し、リードフレーム７２に半導体チップ６１を搭載する
と共にワイヤ６５を配設すると、続いて封止樹脂配設工
程が実施される。封止樹脂配設工程は、半導体チップ６
１及びリード部６６を封止樹脂６３により封止する工程
であり、図１９（Ｈ）に示される。本実施例において
は、モールド金型を用いて封止樹脂６３をモールド形成
する方法を用いている。これにより、半導体チップ６１
及びリード部６６の底面を除く部分及びワイヤ６５は封
止樹脂６３内に封止され保護された状態となる。尚、封
止樹脂６３の材料としては、例えばエポキシ樹脂が選定
されている。
【０１３１】上記のように封止樹脂配設工程が実施され
封止樹脂６３が配設されると、続いて基板除去工程が実
施される。基板除去工程は、端子端部６９の配設位置を
残し基板７１及び可溶性絶縁材７８を除去する工程であ
る。この基板除去工程では、図１９（Ｈ）に示される半
導体装置組立体８０をアルカリ系エッチャント（エッチ
ング液）が充填されたエッチング槽に浸漬し、Ｃｕによ
り形成された基板７１をエッチングにより除去する。こ
のエッチング処理の際、前記したようにリード部６６及
び端子端部６９はアルカリ系エッチャントに対して溶解
しない材料（具体的材料は前述した通り）が選定されて
いる。このため、エッチング処理により柱状端子部６８
を形成する際、リード部６６及び端子端部６９をレジス
トとして用いることが可能となる。
【０１３２】従って、上記のエッチング処理により、リ
ード部６６と端子端部６９とに挟まれた部分を除き基板
７１はアルカリ系エッチャントにより溶解され除去され
る。基板除去工程が終了した状態を図１９（Ｉ）に示
す。同図に示されるように、エッチング処理を実施して
も基板７１のリード部６６と端子端部６９とに挟まれた
部分は残存し、よってリード部６６と端子端部６９との
間に柱状端子部６８が形成される。
【０１３３】これにより、外側方向に延出するリード部
６６と、柱状端子部６８及び端子端部６９とにより構成
されリード部６６に対し直角下方に延出する外部接続端
子部６７とにより構成されるリード体６２が形成され
る。また、前記したように可溶性絶縁材７８もエッチン
グ処理により除去されるため、基板除去工程が終了した
状態において、半導体チップ６１及びリード部６６（外
部接続端子部６７の形成位置を除く）の底面は封止樹脂
６３から露出した状態となっている。
【０１３４】上記のように基板除去工程が実施され所定
部分以外の基板７１が除去されると、続いて絶縁部材配
設工程が実施される。この絶縁部材配設工程は、前記し
た基板除去工程を行うことにより露出された半導体チッ
プ６１の下面及びリード部６６の下面を外部接続端子部
を除きソルダーレジスト６４（絶縁部材）で被覆する工
程であり、図１９（Ｊ）に示される。
【０１３５】この絶縁部材配設工程では、ソルダーレジ
スト６４として粘性の低い液状絶縁部材８１を用い、こ
の液状絶縁部材８１を図１９（Ｊ）に示されるようにポ
ッティングノズル８２を用いてポッティングした後スピ
ナー等を用いて所定の膜厚にコートするか、或いは塗布
することによりソルダーレジスト６４を形成する構成と
している。
【０１３６】上記のように、絶縁部材配設工程において
ソルダーレジスト６４の基材として粘性の低い液状絶縁
部材８１を用い、この液状絶縁部材８１をポッティング
或いは塗布する方法を用いることにより、絶縁部材配設
工程の簡単化を図ることができる。これは、外部接続端
子部６７がリード部６６より直角下方に延出した（即
ち、突出した）構成となっていることに起因する。
【０１３７】仮に、外部接続端子部６７がＬＧＡ (Lan
d Grid Array) 構造の半導体装置のように平坦な（突出
量の小さい）構成であるとすると、液状絶縁部材を単に
ポッティング或いは塗布する方法では、外部接続端子部
は液状絶縁部材に覆われてしまい、ソルダーレジスト内
に埋設され接続端子として機能しなくなってしまう。よ
って、このＬＧＡ構造において液状絶縁部材を用いよう
とした場合、外部接続端子部には絶縁部材が付着しない
ようマスキング等の処理が必要となる。
【０１３８】これに対し、本実施例の如く外部接続端子
部６７がリード部６６より直角下方に延出した構成で
は、液状絶縁部材８１をポッティング或いは塗布しても
外部接続端子部６７は液状絶縁部材８１（ソルダーレジ
スト６４）を貫通して突出するため、上記したようなマ
スキング等の処理は不要となる。よって、絶縁部材配設
工程の簡単化を図ることができる。図２０（Ｋ）は、ソ
ルダーレジスト６４が形成された状態を示している。
【０１３９】上記のように絶縁部材配設工程が実施され
ソルダーレジスト６４が形成されると、続いて外装工程
が実施される。この外装工程は、ソルダーレジスト６４
から突出した外部接続端子部６７の表面に外装膜７０を
形成する工程である。具体的には、外部接続端子部６７
のソルダーレジスト６４を貫通して下方に延出した部分
には、例えば無電解めっきによりＡｕ或いは半田をめっ
きすることにより外装膜７０を形成する。この際、前記
したように半導体チップ６１の下面及びリード部６６の
下面は電気的絶縁材よりなるソルダーレジスト６４が配
設されているため、外装膜７０を無電解めっきにより外
部接続端子部６７に形成しても、外装膜７０が半導体チ
ップ６１及びリード部６６に付着するようなことはな
い。
【０１４０】以上説明してきた各工程を実施することに
より、図１７に示される半導体装置６０が製造される。
上記した製造方法では、予めリードフレーム形成工程に
おいてリードフレーム７２を形成し、このリードフレー
ム７２を基材として半導体装置６０の製造を行うため、
効率良くかつ高精度に半導体装置６０を製造することが
できる。
【０１４１】また、半導体チップ搭載工程において半導
体チップ６１はリードフレーム７２の所定位置に可溶性
絶縁材７８を用いて搭載され、かつ基板除去工程におい
て可溶性絶縁材７８は除去されるため、半導体チップ６
１の下面は露出された構成となる。従って、半導体チッ
プ６１の下面はソルダーレジスト６４と接触する構成と
なり、放熱特性を向上させることができる。
【０１４２】更に、絶縁部材配設工程を実施した後に外
部接続端子部６７の表面に外装膜７０を形成する外装工
程を実施するため、リード部６６及び半導体チップ６１
に外装膜７０が付着して隣接するリード部間及び半導体
チップ６１とリード部６６との間が外装膜７０により短
絡することを確実に防止することができる。
【０１４３】続いて、本発明の第４実施例である半導体
装置９０について説明する。図２１は、本発明の第４実
施例である半導体装置９０の断面図である。尚、図２１
において、図１７に示した第３実施例に係る半導体装置
６０と同一構成については、同一符号を附してその説明
を省略する。
【０１４４】本実施例に係る半導体装置９０は、第３実
施例に係る半導体装置６０が半導体チップ６１をリード
フレーム７２に搭載するのに可溶性絶縁部材７８を用い
たのに対し、不可溶性絶縁材９１を用いて半導体チップ
６１をリードフレーム７２に搭載したことを第１の特徴
とする。従って、基板７１をアルカリ系エッチャントに
よりエッチング処理しても不可溶性絶縁材９１は溶解す
ることはなく、図示されるように半導体チップ６１の下
部には不可溶性絶縁材９１が残存した構成とされてい
る。
【０１４５】また、本実施例に係る半導体装置９０は、
上記の如く半導体チップ６１の下部に配設された不可溶
性絶縁材９１の下部にも外部接続端子部９２（以下、こ
の外部接続端子部９２を内周端子部９２という）を形成
したことを第２の特徴とするものである。従って、本実
施例に係る半導体装置９０では、半導体チップ６１の外
周部に外部接続端子部６７が配設されると共に、半導体
チップ６１の内周部には内周端子部９２が配設された構
成となる。即ち、半導体チップ６１の内周部及び外周部
の双方に上記端子部６７，９２が配設された構成とな
る。
【０１４６】上記のように、半導体チップ６１の下部に
不可溶性絶縁材９１が残存する構成とすることにより、
この不可溶性絶縁材９１の下部（即ち、半導体チップ６
１の下部）に内周端子部９２を配設することが可能とな
る。図２１に示す実施例の半導体装置９０では、内周端
子部９２を半導体チップ６１で発生する熱を放熱する放
熱部材として用いている。
【０１４７】この構成とすることにより、半導体チップ
６１で発生した熱は内周端子部９２を介して放熱され
る。特に、内周端子部９２は外部接続端子部６７と同一
の構成とされており、放熱性の良好なＣｕより形成され
る柱状端子部６８の下部にＮｉ膜及びＡｕ膜等よりなる
端子端部６９が配設された構成であるため、半導体チッ
プ６１で発生した熱を効率よく放熱することができる。
また、内周端子部９２にリード部を接続させた構成とす
ることにより、内周端子部９２を信号端子或いは電源端
子として用いることも可能であり、この構成とした場合
には多ピン化を実現でき、半導体装置９０の高密度化を
図ることができる。
【０１４８】続いて、上記構成とされた半導体装置９０
の製造方法について、図２２及び図２３を用いて説明す
る。尚、図２１で示した半導体装置９０の構成と対応す
る部分については同一符号を附して説明する。また、図
１８乃至図２０を用いて説明した半導体装置６０の製造
方法と異なる点を重点的に説明し、同一処理については
その説明を省略する。
【０１４９】半導体装置９０も、リードフレーム形成工
程，半導体チップ搭載工程，封止樹脂配設工程，基板除
去工程，絶縁部材配設工程，及び外装工程の各工程を実
施することにより製造される。図２２（Ａ）〜（Ｆ）は
リードフレーム形成工程を示している。本実施例に係る
リードフレーム形成工程において前記した製造方法と異
なる点は、図２２（Ｃ）において、フォトレジスト材７
３，７４に対して両面露光及び現像等を行うことにより
開口を形成する際、リード部６６の形成位置及び端子端
部６９の形成位置に開口７５，７６を形成するのに加
え、内周端子部９２の形成位置にも開口９３を形成する
点である。
【０１５０】この内周端子部９２の形成位置に形成され
た開口９３には、端子端部６９の形成位置に形成された
開口７６と同様にＮｉめっき（Ａｌ，Ｔｉでもよい）を
行い内層６９ａを形成し、続いてこの内層６９ａの上部
にＡｕめっき（Ａｇ，Ｐｄでもよい）を行い内周端子部
９２を形成する。即ち、内周端子部９２用の端子端部６
９の形成は、外部接続端子６７用の端子端部６９の形成
と同時に行われる。図２２（Ｄ）は、リード部６６及び
端子端部６９が形成された状態を示している。
【０１５１】上記のように基板７１の両面所定位置にリ
ード部６６及び端子端部６９が形成されると、図２２
（Ｅ）に示されるようにフォトレジスト材７３，７４は
除去され、続いて基板７１を１個分の半導体装置９０の
領域毎に分割することにより、図２２（Ｆ）に示される
リードフレーム９４が形成される。
【０１５２】このように、リードフレーム形成工程にお
いて、内周端子部９２用の端子端部６９の形成と、外部
接続端子６７用の端子端部６９の形成とは同時に行われ
るため、内周端子部９２を設ける構成としてもリードフ
レーム形成工程が複雑になるようなことはない。
【０１５３】上記したリードフレーム形成工程を実施す
ることによりリードフレーム９４が形成されると、続い
て半導体チップ搭載工程が実施される。この半導体チッ
プ搭載工程では、リードフレーム９４の半導体チップ６
１が搭載される所定位置に、基板７１の材料であるＣｕ
を溶解するアルカリ系エッチャントでは溶解しない材料
（例えば、エポキシ樹脂等）よりなる不可溶性絶縁材９
１を塗布し、このふ可溶性絶縁材９１を接着剤として半
導体チップ６１をリードフレーム７２の上面に固定する
ことを特徴とする。図２２（Ｇ）は、半導体チップ搭載
工程が終了した状態を示している。
【０１５４】上記のように半導体チップ搭載工程が実施
されると封止樹脂配設工程が実施され、図２３（Ｈ）に
示されるように封止樹脂６３が配設される。この封止樹
脂配設工程が終了すると、続いて基板除去工程が実施さ
れる。この基板除去工程では、図２３（Ｈ）に示される
半導体装置組立体９５をアルカリ系エッチャント（エッ
チング液）が充填されたエッチング槽に浸漬し、Ｃｕに
より形成された基板７１をエッチングにより除去する。
このエッチング処理の際、前記したようにリード部６６
及び端子端部６９はアルカリ系エッチャントに対して溶
解しない材料が選定されている。このため、エッチング
処理により柱状端子部６８を形成する際、リード部６６
及び端子端部６９をレジストとして用いることが可能と
なる。
【０１５５】従って、上記のエッチング処理により、リ
ード部６６と端子端部６９とに挟まれた部分を除き基板
７１はアルカリ系エッチャントにより溶解され除去され
る。基板除去工程が終了した状態を図２３（Ｉ）に示
す。同図に示されるように、エッチング処理を実施して
も基板７１のリード部６６と端子端部６９とに挟まれた
部分は残存し、よってリード部６６と端子端部６９との
間に柱状端子部６８が形成される。
【０１５６】また、前記したように不可溶性絶縁材９１
は基板７１を溶解するアルカリ系エッチャントでは溶解
されない材料により形成されているため、上記のエッチ
ング処理を実施しても除去されず半導体チップ６１の下
部に残存する。これにより、外側方向に延出するリード
部６６と、柱状端子部６８及び端子端部６９とにより構
成されリード部６６に対し直角下方に延出する外部接続
端子部６７とにより構成されるリード体６２が形成され
ると共に、不可溶性絶縁材９１の下部（即ち、半導体チ
ップ６１の内周部）には内周端子部９２が形成される。
この内周端子部９２と半導体チップ６１とは不可溶性絶
縁材９１により電気的に絶縁されているため、内周端子
部９２が半導体チップ６１と短絡してしまうことはな
い。
【０１５７】尚、本実施例においても基板除去工程が終
了した状態において、半導体チップ６１及びリード部６
６（外部接続端子部６７の形成位置を除く）の底面は封
止樹脂６３から露出した状態となっている。上記のよう
に基板除去工程が実施され所定部分以外の基板７１が除
去されると絶縁部材配設工程が実施され、図２３（Ｊ）
に示されるように半導体チップ６１の下面及びリード部
６６の下面にソルダーレジスト６４が配設される。ソル
ダーレジスト６４が配設されると、続いて外装工程が実
施されソルダーレジスト６４から突出した外部接続端子
部６７の表面に外装膜７０を形成し、図２１に示される
半導体装置９０が製造される。
【０１５８】以上説明してきた各工程を実施することに
より、図２１に示される半導体装置９０が製造される。
上記した製造方法によれば、図１８乃至図２０を用いて
説明した製造方法と同様に、予めリードフレーム形成工
程においてリードフレーム９４を形成し、このリードフ
レーム９４を基材として半導体装置６０の製造を行うた
め、効率良くかつ高精度に半導体装置６０を製造するこ
とができる。
【０１５９】また、絶縁部材配設工程を実施した後に外
部接続端子部６７の表面に外装膜７０を形成する外装工
程を実施するため、リード部６６及び半導体チップ６１
に外装膜７０が付着して隣接するリード部間及び半導体
チップ６１とリード部６６との間が外装膜７０により短
絡することを確実に防止することができる。
【０１６０】これに加えて、本実施例に係る製造方法で
は、半導体チップ搭載工程において半導体チップ６１は
リードフレーム９４の所定位置に不可溶性絶縁材９１を
用いて搭載され、かつ基板除去工程において不可溶性絶
縁材９１はエッチングにより除去されず残存するため、
この不可溶性絶縁材９１の下部（即ち、半導体チップ６
１の下部）に半導体チップで発生する熱を放熱する内周
端子部９２（放熱部材）、或いは外部接続端子部を配設
することが可能となる。
【０１６１】続いて、本発明の第５実施例である半導体
装置１００について説明する。図２４は、本発明の第５
実施例である半導体装置９０の断面図である。尚、図２
４において、図１７に示した第３実施例に係る半導体装
置６０と同一構成については、同一符号を附してその説
明を省略する。
【０１６２】本実施例に係る半導体装置９０は、第３実
施例に係る半導体装置６０が半導体チップ６１とリード
部６６を接続するのにワイヤ６５を用いていたのに対
し、半導体チップ６１とリード部６６を接続するのにバ
ンプ１０１を用いフリップチップボンディングを行う構
成としたことを特徴とする。
【０１６３】このように、フリップチップボンディング
法を用いて半導体チップ６１とリード部６６とをバンプ
１０１により直接接続する構成とすることにより、接続
部における電気的特性（例えば、インピーダンス特性）
を向上することができ、またワイヤボンディング法に比
べて高密度化を図れるため、多ピン化に対応することが
できる。
【０１６４】続いて、上記構成とされた半導体装置１０
０の製造方法について、図２５及び図２６を用いて説明
する。尚、図２４で示した半導体装置１００の構成と対
応する部分については同一符号を附して説明する。ま
た、図１８乃至図２０を用いて説明した半導体装置６０
の製造方法と異なる点を重点的に説明し、同一処理につ
いてはその説明を省略する。
【０１６５】本実施例に係る半導体装置１００も、リー
ドフレーム形成工程，半導体チップ搭載工程，封止樹脂
配設工程，基板除去工程，絶縁部材配設工程，及び外装
工程の各工程を実施することにより製造される。図２５
（Ａ）〜（Ｆ）はリードフレーム形成工程を示してい
る。本実施例に係るリードフレーム形成工程において前
記した製造方法と異なる点は、図２５（Ｃ）において、
フォトレジスト材７３，７４に対して両面露光及び現像
等を行うことにより開口を形成する際、リード部６６の
形成位置に対応する開口１０２を半導体チップ６１の下
部にまで延出するよう長く形成した点である。
【０１６６】この開口１０２には、端子端部６９の形成
位置に形成された開口７６と同様にＮｉめっき（Ａｌ，
Ｔｉでもよい）を行い内層６９ａを形成し、続いてこの
内層６９ａの上部にＡｕめっき（Ａｇ，Ｐｄでもよい）
を行い内周端子部９２を形成する。
【０１６７】上記のように基板７１の両面所定位置にリ
ード部６６及び端子端部６９が形成されると、図２５
（Ｅ）に示されるようにフォトレジスト材７３，７４は
除去され、続いて基板７１を１個分の半導体装置９０の
領域毎に分割することにより、図２５（Ｆ）に示される
リードフレーム７２が形成される。
【０１６８】このように、リードフレーム形成工程にお
いて、リード部６６の長さ及び形状は任意に設定するこ
とが可能であり、よってフリップチップボンディング法
にも容易に対応することができる。上記したリードフレ
ーム形成工程を実施することによりリードフレーム７２
が形成されると、続いて半導体チップ搭載工程が実施さ
れる。この半導体チップ搭載工程では、予め半導体チッ
プ６１の電極パッド或いはリード部６６の所定位置にバ
ンプ１０１（半田バンプ或いは金バンプ等）を形成して
おき、半導体チップ６１をリード部６６にフェイスダウ
ンした上で加熱処理することにより半導体チップ６１を
リード部６６に接合する。このフリップチップボンディ
ング法を用いることにより、前述したように電気的特性
及び高密度化を図ることができる。図２５（Ｇ）は半導
体チップ搭載工程が終了した状態を示している。
【０１６９】尚、図２５及び図２６に示す実施例では図
示されていないが、前記した各実施例に係る製造方法の
ように、半導体チップ６１の下部に可溶性絶縁材或いは
不可溶性絶縁材を塗布する構成としてもよい。この可溶
性絶縁材或いは不可溶性絶縁材を塗布した構成における
効果は、前述した通りである。
【０１７０】上記のように半導体チップ搭載工程が実施
されると封止樹脂配設工程が実施され、図２６（Ｈ）に
示されるように封止樹脂６３が配設される。この封止樹
脂配設工程が終了すると、続いて基板除去工程が実施さ
れる。この基板除去工程では、図２６（Ｈ）に示される
半導体装置組立体１０３をアルカリ系エッチャント（エ
ッチング液）が充填されたエッチング槽に浸漬し、Ｃｕ
により形成された基板７１をエッチングにより除去す
る。このエッチング処理により、リード部６６と端子端
部６９とに挟まれた部分を除き基板７１はアルカリ系エ
ッチャントにより溶解され除去される。図２６（Ｉ）
は、基板除去工程が終了した状態を示している。
【０１７１】上記のように基板除去工程が実施され所定
部分以外の基板７１が除去されると絶縁部材配設工程が
実施され、図２６（Ｊ）に示されるように半導体チップ
６１の下面及びリード部６６の下面にソルダーレジスト
６４が配設される。ソルダーレジスト６４が配設される
と、続いて外装工程が実施されソルダーレジスト６４か
ら突出した外部接続端子部６７の表面に外装膜７０を形
成し、図２４に示される半導体装置９０が製造される。
【０１７２】続いて、上記した半導体装置の製造工程の
内、リードフレーム形成工程の変形例について図２７及
び図２８を用いて説明する。図２７は、リードフレーム
形成工程の第１の変形例を示している。前記したリード
フレーム形成工程では、リード部６６及び端子端部６９
を形成するのにフォトレジスト材７３，７４を配設し、
これに所定の開口７５，７６を形成することによりリー
ド部６６及び端子端部６９を所定位置に所定形状で形成
する方法が行われていた。
【０１７３】これに対し本変形例では、フォトレジスト
材７３，７４に代えてメタルマスクを用いたことを特徴
とするものである。具体的には、図２７（Ａ）に示され
るように、予めリード部６６の形成位置に開口１０７が
形成された上面用メタルマスク１０５と、端子端部６９
の形成位置に開口１０８が形成された下面用メタルマス
ク１０６を用意する。
【０１７４】続いて、図２７（Ｂ）に示されるように、
上面用メタルマスク１０５と下面用メタルマスク１０６
を基板７１に装着する。この際、上面用メタルマスク１
０５と下面用メタルマスク１０６は高精度に位置決めさ
れた上で基板７１に装着される。
【０１７５】上記のように各メタルマスク１０５，１０
６が基板７１に装着されると、基板７１は蒸着装置（或
いはスパッタ装置）にセットされ、上記各開口１０７，
１０８内にＮｉ，Ａｌ，或いはＴｉが先ず蒸着法により
膜形成されて内層６６ａ，６９ａが形成され、続いてこ
の内層６６ａ，６９ａの上部にＡｕ、Ａｇ，或いはＰｄ
が蒸着法により膜形成されて外層６６ｂ，６９ｂが形成
される。
【０１７６】これにより、図２７（Ｃ）に示されるよう
に、各メタルマスク１０５，１０６の各開口１０７，１
０８内にリード部６６及び端子端部６９が形成される。
また、その後に各メタルマスク１０５，１０６を基板７
１から取り外すことにより、図２７（Ｄ）に示されるよ
うに、基板７１の所定位置にリード部６６及び端子端部
６９が形成される。
【０１７７】上記した第１変形例によれば、蒸着法（或
いはスパッタリング法）を用いてリード部６６及び端子
端部６９を形成することが可能となる。また、各メタル
マスク１０５，１０６は予め開口１０７，１０８が形成
されてるいため、フォトレジスト材７３，７４を用いる
場合に実施する露光，現像等の処理が不要となり、リー
ドフレーム形成工程の簡単化を図ることができる。
【０１７８】図２８は、リードフレーム形成工程の第２
の変形例を示している。前記した各リードフレーム形成
工程では、リード部６６及び端子端部６９を形成するの
に、先ず基板７１にフォトレジスト材７３，７４を配設
し、これに所定の開口７５，７６を形成した後にリード
部６６及び端子端部６９となる内層６６ａ，６９ａ及び
外層６６ｂ，６９ｂを形成する方法が行われていた。
【０１７９】これに対し本変形例では、先ず基板７１に
リード部６６及び端子端部６９となる内層膜１１０及び
外層膜１１１を基板全面に形成し、その後にフォトレジ
スト材１１２，１１３を配設する構成としたことを特徴
とするものである。具体的には図２８（Ａ）に示される
基板７１に、先ず図２８（Ｂ）に示されるように、基板
７１の上面及び下面の全面にわたり内層膜１１０及び外
層膜１１１を形成する。この内層膜１１０及び外層膜１
１１の形成は、めっき法を用いても、また蒸着法（スパ
ッタリング法）を用いてもよい。
【０１８０】続いて、内層膜１１０及び外層膜１１１が
形成された基板７１にフォトレジスト材１１２，１１３
を配設し、このフォトレジスト材１１２，１１３に露
光，現像処理等を実施することによりリード部６６の形
成位置及び端子端部６９の形成位置のみにフォトレジス
ト材１１２，１１３を残存させる。図２８（Ｃ）は、以
上の処理が終了した状態を示している。
【０１８１】続いて、内層膜１１０及び外層膜１１１を
共に溶解するエチャント（エッチング液）を用いて内層
膜１１０及び外層膜１１１をエッチング処理する。この
際、フォトレジスト材１１２，１１３に被覆された部分
における内層膜１１０及び外層膜１１１はエッチングさ
れないため、図２８（Ｄ）に示されるように基板７１の
所定位置にリード部６６及び端子端部６９が形成され
る。
【０１８２】そして、その後にリード部６６及び端子端
部６９の上部に残存しているフォトレジスト材１１２，
１１３を除去することにより、図２８（Ｅ）に示される
ように、基板７１の所定位置にリード部６６及び端子端
部６９のみが形成された状態となる。
【０１８３】上記した第２変形例によっても蒸着法（或
いはスパッタリング法）を用いてリード部６６及び端子
端部６９を形成することが可能となる。また、フォトレ
ジスト材１１２，１１３に関する工程は、前記した各製
造方法に係る工程と同一であるため、第２変形例を採用
しても徒に製造工程が複雑になるようなことはない。
【０１８４】続いて、上記した半導体装置の製造工程の
内、封止樹脂配設工程の変形例について説明する。図３
０は、封止樹脂配設工程の変形例を示している。前記し
た封止樹脂配設工程では、封止樹脂６３を形成するのに
モールド金型を用いるモールド法が用いられていた。し
かるに、このモールド法ではモールド金型を製造するの
に金型コストが高く、延いては半導体装置の製品コスト
が上昇してしまう。そこで、本変形例ではモールド金型
を用いないポッティング法により封止樹脂１１６を形成
することを特徴とするものである。
【０１８５】本変形例においては、先ずリードフレーム
形成工程において、基板７１上で封止樹脂１１６が配設
される所定領域の境界部に樹脂止め部１１５を一体的に
形成する。この樹脂止め部１１５は、基板７１の上部に
突出した突起であり、例えばプレス加工或いは切削加工
等により形成される。
【０１８６】続いて、前記したと同様なリードフレーム
形成工程及び半導体チップ搭載工程を実施することによ
り、図３０（Ｂ）に示すように、基板７１に半導体チッ
プ６１，ワイヤ６５，リード部６６，端子端部６９等を
配設する。尚、図３０に示す例では、半導体チップ６１
の下部に可溶性絶縁部材７８が配設されている。
【０１８７】続いて実施される封止樹脂配設工程では、
図３０（Ｃ）に示されるように、ポッティングにより封
止樹脂１１６を形成する。この際、上記のようにリード
フレーム形成工程において基板７１には樹脂止め部１１
５が形成されているため、封止樹脂配設工程において封
止樹脂１１６をポッティングしても樹脂止め部１１５よ
りも外部に樹脂が漏出するとを防止できる。
【０１８８】これにより、ポッティング法を用いて封止
樹脂１１６を形成することが可能となる。また、ポッテ
ィング法による封止樹脂１１６の形成は、モールド処理
と異なり金型を必要としないため封止樹脂配設工程の簡
単化及び製品コストの低減を図ることができる。
【０１８９】上記のようにポッティング法により封止樹
脂１１６が形成されると、続いて基板除去工程が実施さ
れる。基板除去工程では、基板７１に対してエッチング
処理が実施され、リード部６６と端子端部６９に挟まれ
た部分を除き基板７１が除去され、図３０（Ｄ）に示さ
れるように外部接続端子部６７が形成される。この際、
上記のように樹脂止め部１１５は基板７１と一体的な構
成とされているため、基板除去工程において樹脂止め部
１１５はエッチング処理により除去される。
【０１９０】続いて、絶縁部材配設工程が実施されるこ
とによりソルターレジスト６４が形成され、更に外装工
程を実施することにより外部接続端子部６７の表面に外
装膜７０が形成され、図３０（Ｅ）に示される半導体装
置１２０が形成される。この半導体装置１２０は、基板
除去工程において樹脂止め部１１５がエッチング処理に
より除去されているため、完成した状態において樹脂止
め部１１５は残存しない。よって、樹脂止め部１１５が
邪魔になったり、また樹脂止め部１１５により半導体装
置１２０が大型化してしまうことを防止することができ
る。
【０１９１】続いて、上記した半導体装置の製造工程の
内、基板除去工程の変形例について説明する。図３１
は、基板除去工程の変形例を示している。前記した基板
除去工程では、基板７１をエッチングして柱状端子部６
８を形成するのに、切欠等が形成されない板状の端子端
部６９をレジストとして用いていた。このため、エッチ
ング処理において基板７１をオーバーエッチングした場
合には、図３１（Ｃ）に示されるように、端子端部６９
が柱状端子部６８より側方に延出し鍔状に残存しリード
形状が不良となってしまう。
【０１９２】そこで、本実施例ではエッチング処理後に
端子端部６９が鍔状に残ることを防止するために、エッ
チング液を用いて基板７１を溶解する前に端子端部６９
に外部接続端子部６７（柱状端子部６８）の断面形状に
対応した切欠部１２５を形成しておくことを特徴とする
ものである。
【０１９３】図３１（Ａ）は、この切欠部１２５が形成
された端子端部６９を拡大して示している。同図に示さ
れるように、切欠部１２５は端子端部６９を貫通して形
成されており、その形成位置はエッチングにより形成し
ようとする柱状端子部６８の形状（図中、破線で示す）
に対応するよう選定されている。
【０１９４】この切欠部１２５の形成は、前記したリー
ドフレーム形成工程において、図１８（Ｃ）で示す工程
において、切欠部１２５の形成位置にフォトレジスト７
４を残すことにより容易に形成することができる。ま
た、図１８（Ａ）〜（Ｆ）に示すリードフレーム形成工
程を実施した後に、レーザ加工装置等を用いて端子端部
６９に切欠部１２５を形成する方法を用いてもよい。
【０１９５】切欠部１２５が形成された端子端部６９を
具備する基板７１に対しエッチング処理を行うと、基板
７１に対するエッチングが端子端部６９に形成された切
欠部１２５まで進まない状態においては、端子端部６９
の切欠部１２５より外周部分（以下、外周部６９-1とい
う）は基板７１に固定された状態を維持する。
【０１９６】しかるに、基板７１に対するエッチングが
端子端部６９に形成された切欠部１２５まで進むと、図
３１（Ｂ）に示されるように端子端部６９の切欠部１２
５より外周に位置する外周部６９-1は基板７１及び端子
端部６９から脱落する。よって本変形例によれば、エッ
チング処理後に端子端部６９が柱状端子部６８から鍔状
に延出することを防止することができ、良好なリード形
状を実現することができる。
【０１９７】続いて、上記した半導体装置の製造工程の
内、外装工程の変形例について説明する。図３２は、外
装工程の変形例を示している。前記した外装工程では、
外装膜７０を外部接続端子部６７の表面に配設するのに
電界めっきを用いていた。これに対し、本変形例ではデ
ィンプルプレート１３０を用いて外装膜７０を形成する
ことを特徴とするものである。以下、本変形例に係る外
装工程の具体的処理について説明する。
【０１９８】外装膜７０を形成するには、先ず外部接続
端子部６７に対応した位置にディンプル部１３１が形成
されたディンプルプレート１３０を用意する。このディ
ンプルプレート１３０は、例えばセラミック或いは金属
等により形成されており、またディンプル部１３１は半
球状の凹部とされている。
【０１９９】続いて、上記構成とされたディンプルプレ
ート１３０に形成さたれディンプル部１３１に半田ペー
スト１３２を充填する。この半田ペースト１３２のディ
ンプル部１３１への充填は、厚膜印刷技術を利用してス
キージ等を用いて行う。また、各ディンプル部１３１の
形状は等しく形成されているため、各ディンプル部１３
１に充填される半田ペースト１３２の量も等しくなる。
図３２（Ａ）は、ディンプル部１３１に半田ペースト１
３２を充填した状態を示している。
【０２００】続いて、半田ペースト１３２が充填された
ディンプル部１３１内に、図３２（Ｂ）に示されるよう
に、外部接続端子部６７を挿入する。そして、外部接続
端子部６７をディンプル部１３１内に挿入した状態を維
持しつつ、半導体装置組立体１３３をディンプルプレー
ト１３０と共にリフロー炉に入れ加熱処理を行う。これ
により、図３２（Ｃ）に示されるように、外部接続端子
部６７の表面に外装膜７０となる半田を形成することが
できる。
【０２０１】上記のように、外装工程においてディンプ
ルプレート１３０のディンプル部１３１に半田ペースト
１３２を充填た上で外部接続端子部６７を挿入し、この
外部接続端子部６７をディンプル部１３１内に挿入した
状態で加熱処理を行い、外装膜７０となる半田を外部接
続端子部６７の表面に形成することにより、外装工程の
簡単化を図ることができる。
【０２０２】即ち、従来のディンプルプレートを用いた
外装工程は、ディンプルプレートのディンプル部に半田
ペーストを充填した後に１回目の加熱処理を行いディン
プル部内に半田ボールを形成し、続いて２回目の加熱処
理を行い形成された半田ボールを外部接続端子部に配設
することが行われていた。
【０２０３】これに対し本変形例に係る外装工程では、
外部接続端子部６７を半田ペースト１３２が充填された
ディンプル部１３１内に挿入した状態のままで加熱処理
を行い半田を外部接続端子部６７に配設するため加熱処
理を実施する回数を少なくすることができ、よって外装
工程の簡単化を図ることができる。
【０２０４】
【発明の効果】上述したように本発明によれば、下記の
種々の効果を実現することができる。請求項１記載の発
明によれば、半導体チップの大きさに制約されずに端子
領域を設定することが可能となって汎用性が向上して低
コスト化を図ることが可能になると共に、枠状端子部を
電源系等の端子とすることで信頼性及び電気的特性の向
上を図ることができる。
【０２０５】請求項２及び３記載の発明によれば、端子
領域を、柱状端子部及び少なくともその周囲に配置され
た枠状端子部で構成する外部端子部に、半導体チップを
搭載して電気的接続が行われたパターン部を接続して形
成することにより、半導体チップのレイアウトやチップ
サイズの違いが許容可能となってパッケージの汎用化よ
り低コスト化が図られ、枠状端子部を電源系等の端子と
することで信頼性及び電気的特性の向上を図ることがで
きる。
【０２０６】請求項４乃至７記載の発明によれば、パタ
ーン部を、ベース層上に接続部を表出させる開口部を形
成してパターン層をし、枠状端子部上方で半導体チップ
とのワイヤボンディングにより電気的接続を行わせる配
置とすることにより、半導体チップとの接続が容易かつ
確実に行うことができる。
【０２０７】請求項８記載の発明によれば、半導体チッ
プのパッドを二列配置とし、接続部を千鳥状に配置して
対向距離で遠隔同士及び近接同士でループ高さを異なら
せてワイヤボンディングすることにより、ワイヤの接触
を防止してパッド及び接続部の配置密度を向上させるこ
とができる。
【０２０８】請求項９及び１０記載の発明によれば、枠
状端子部を柱状端子部の配列内及び外周に適宜分割さ
せ、電源系及び接地系の役割を持たせることにより、耐
ノイズ性を向上させて電気的特性の向上を図ることがで
きる。
【０２０９】
【０２１０】
【０２１１】
【０２１２】
【０２１３】
【０２１４】
【０２１５】
【０２１６】
【０２１７】
【０２１８】
【０２１９】
【０２２０】
【０２２１】
【図面の簡単な説明】
【図１】本発明の第１実施例の構成図である。
【図２】図１の一部切截の説明図である。
【図３】図１のパターン部形成の製造工程図である。
【図４】図１の外部端子部の製造工程図である。
【図５】図４の外部端子部の後加工製造説明図である。
【図６】図４の外部端子部の他の形状の製造説明図
（１）である。
【図７】図４の外部端子部の他の形状の製造説明図
（２）である。
【図８】図４の外部端子部の他の形状の製造説明図
（３）である。
【図９】図４の外部端子部の他の形状の製造説明図
（４）である。
【図１０】第１実施例のチップボンディングの製造説明
図である。
【図１１】第１実施例の最終工程の製造説明図である。
【図１２】第１実施例の他のパッケージ形状の外観図で
ある。
【図１３】本発明の第２実施例の構成図である。
【図１４】第２実施例のパターン部の形成の製造説明図
である。
【図１５】第２実施例の最終工程の断面図である。
【図１６】柱状端子部の他の形成方法を説明するための
図である。
【図１７】本発明の第３実施例の構成図である。
【図１８】本発明の第３実施例に係る半導体装置の製造
方法を説明するための図である（その１）。
【図１９】本発明の第３実施例に係る半導体装置の製造
方法を説明するための図である）その２）。
【図２０】本発明の第３実施例に係る半導体装置の製造
方法を説明するための図である（その３）。
【図２１】本発明の第４実施例の構成図である。
【図２２】本発明の第４実施例に係る半導体装置の製造
方法を説明するための図である（その１）。
【図２３】本発明の第４実施例に係る半導体装置の製造
方法を説明するための図である（その２）。
【図２４】本発明の第５実施例の構成図である。
【図２５】本発明の第５実施例に係る半導体装置の製造
方法を説明するための図である（その１）。
【図２６】本発明の第５実施例に係る半導体装置の製造
方法を説明するための図である（その２）。
【図２７】リードフレーム形成工程の第１の変形例を説
明するための図である。
【図２８】リードフレーム形成工程の第２の変形例を説
明するための図である。
【図２９】１枚の基板からリードフレームを多数個取り
する構成を説明するための図である。
【図３０】封止樹脂配設工程の変形例を説明するための
図である。
【図３１】基板除去工程の変形例を説明するための図で
ある。
【図３２】外装工程の変形例を説明するための図であ
る。
【図３３】従来のμＢＧＡパッケージの半導体装置の構
成図である。
【符号の説明】
２１A 〜２１E ，６０，９０，１００，１２０ 半導体
装置 ２２ パッケージ ２３ 樹脂領域 ２４ 端子領域 ２５ パターン部 ２６ 外部端子部 ２７ 枠状端子部 ２８，６８ 柱状端子部 ３１ ベース層 ３２ パターン層 ３２ａ 端子接続部 ３２ｂ ワイヤ接続部 ３３，３５ 絶縁層 ３４ 開口部 ３６ めっき ４１，６１ 半導体チップ ４２ 接着剤 ４３，６５ ワイヤ ５１ａ 第１の絶縁層 ５１ｂ 第２の絶縁層 ５２ パターン層 ５２ａ ワイヤ接続部 ５３ 第３の絶縁層 ５３ａ 開口部 ６２ リード体 ６３，１１６ 封止樹脂 ６４ ソルダーレジスト ６６ リード部 ６７ 外部接続端子部 ６９ 端子端部 ７０ 外装膜 ７１ 基板 ７２，９４ リードフレーム ７３，７４，１１２，１１３ フォトレジスト材 ７５，７６，９３，１０２，１０７，１０８ 開口 ７８ 可溶性絶縁材 ８１ 液状絶縁部材 ９１ 不可溶性絶縁材 ９２ 内周端子部 １０１ バンプ １０５ 上面用メタルマスク １０６ 下面用メタルマスク １１０ 内層膜 １１１ 外層膜 １１５ 樹脂止め部 １２５ 切欠部 １３０ ディンプルプレート １３１ ディンプル部 １３２ 半田ペースト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 埜本 隆司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 渡辺 英二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 織茂 政一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小野寺 正徳 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平５−109922（ＪＰ，Ａ) 実開 平２−137248（ＪＰ，Ｕ) 実開 平４−2027（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/02 H01L 23/12

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 所定数のパッドが形成された半導体チッ
    プと、 該半導体チップを覆う樹脂領域と、 前記半導体チップのパッドと電気的に接続された所定数
    の柱状端子部を具備する端子領域と、 前記柱状端子が部分的に突出するよう設けられた絶縁層
    と、 前記柱状端子の前記絶縁層から突出した部分を覆うよ
    う、前記各柱状端子に設けられた外装膜とを有し、 かつ、平面上外側に形成された金属導体からなる枠状端
    子部と、該枠状端子部の内領域に樹脂でそれぞれ絶縁さ
    れて形成され該枠状端子部と同じ金属導体からなる前記
    所定数の柱状端子部とからなる外部端子部を有すること
    を特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の端子領域は、前記柱状端
    子部が格子状に配列され、少なくとも枠状端子部が前記
    柱状端子部の周囲に配置されることを特徴とする半導体
    装置。
  3. 【請求項３】 請求項１又は２記載の端子領域は、 前記枠状端子部及び前記柱状端子部で構成される外部端
    子部と、 前記外部端子部に接続されるもので、前記半導体チップ
    が搭載されて前記パッドと電気的接続が行われる接続
    部、及び前記枠状端子部及び前記柱状端子部と接続され
    る端子接続部が少なくとも形成されたパターン部と、 を有することを特徴とする半導体装置。
  4. 【請求項４】 請求項３記載のパターン部は、前記半導
    体チップを搭載するベース層に、前記接続部及び端子接
    続部が形成されたパターン層が形成されてなることを特
    徴とする半導体装置。
  5. 【請求項５】 請求項４記載のベース層が、絶縁性のフ
    ィルム又は板状の金属部材で形成されてなることを特徴
    とする半導体装置。
  6. 【請求項６】 請求項５記載のベース層は、前記パター
    ン層の前記接続部に対応する部分に開口部が形成され、
    前記半導体チップの前記パッドと前記接続部とをワイヤ
    により電気的接続が行われることを特徴とする半導体装
    置。
  7. 【請求項７】 請求項４又は６記載のパターン層の前記
    接続部は、前記外部端子部の外周の前記枠状端子部の上
    方に配置されてなることを特徴とする半導体装置。
  8. 【請求項８】 請求項３，６及び７のいずれか１項に記
    載の半導体チップのパッドは、前記半導体チップの縁部
    に沿って二列に配置されると共に、前記パターン層の接
    続部が前記パッドに対して千鳥状に配置されることを特
    徴とする半導体装置。
  9. 【請求項９】 請求項２記載の枠状端子部が、前記柱状
    端子部の配列内及び外周に所定数形成され、電源系及び
    接地系の少なくとも何れかの役割を有してなることを特
    徴とする半導体装置。
  10. 【請求項１０】 請求項２又は９記載の枠状端子部が、
    分割して形成されて電源系及び接地系の少なくとも何れ
    かの役割を有してなることを特徴とする半導体装置。
JP21612795A 1994-08-24 1995-08-24 半導体装置 Expired - Lifetime JP3522403B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21612795A JP3522403B2 (ja) 1994-08-24 1995-08-24 半導体装置
US08/611,007 US5656550A (en) 1994-08-24 1996-03-05 Method of producing a semicondutor device having a lead portion with outer connecting terminal
US08/847,222 US6255740B1 (en) 1994-08-24 1997-05-01 Semiconductor device having a lead portion with outer connecting terminals

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP19984594 1994-08-24
JP6-199845 1994-08-24
JP21612795A JP3522403B2 (ja) 1994-08-24 1995-08-24 半導体装置

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2003166754A Division JP2003332495A (ja) 1994-08-24 2003-06-11 半導体装置の製造方法
JP2003166753A Division JP2003332491A (ja) 1994-08-24 2003-06-11 半導体装置
JP2003166752A Division JP3798765B2 (ja) 1994-08-24 2003-06-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08115991A JPH08115991A (ja) 1996-05-07
JP3522403B2 true JP3522403B2 (ja) 2004-04-26

Family

ID=26511786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21612795A Expired - Lifetime JP3522403B2 (ja) 1994-08-24 1995-08-24 半導体装置

Country Status (1)

Country Link
JP (1) JP3522403B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022044A (ja) 1998-07-02 2000-01-21 Mitsubishi Electric Corp 半導体装置とその製造方法
JP3420153B2 (ja) 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
CN102376672B (zh) * 2011-11-30 2014-10-29 江苏长电科技股份有限公司 无基岛球栅阵列封装结构及其制造方法
CN102683315B (zh) * 2011-11-30 2015-04-29 江苏长电科技股份有限公司 滚镀四面无引脚封装结构及其制造方法
JP6489615B2 (ja) * 2015-07-31 2019-03-27 大口マテリアル株式会社 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP7024349B2 (ja) 2017-11-24 2022-02-24 セイコーエプソン株式会社 センサーユニット、センサーユニットの製造方法、慣性計測装置、電子機器、および移動体

Also Published As

Publication number Publication date
JPH08115991A (ja) 1996-05-07

Similar Documents

Publication Publication Date Title
US6255740B1 (en) Semiconductor device having a lead portion with outer connecting terminals
JP4862848B2 (ja) 半導体パッケージの製造方法
US6025650A (en) Semiconductor device including a frame terminal
US6515361B2 (en) Cavity down ball grid array (CD BGA) package
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
US7939383B2 (en) Method for fabricating semiconductor package free of substrate
JP2009094434A (ja) 半導体装置およびその製造方法
JP3618212B2 (ja) 半導体装置及びその製造方法
JP3522403B2 (ja) 半導体装置
JP3520764B2 (ja) 半導体装置およびその製造方法
JP3513983B2 (ja) チップキャリアの製造方法
JP3029736B2 (ja) 混成集積回路装置の製造方法
JPH07283336A (ja) チップキャリア
JPH0864635A (ja) 半導体装置
JP3421478B2 (ja) 半導体装置及びその製造方法
JP4626063B2 (ja) 半導体装置の製造方法
JP3280243B2 (ja) Ｂｇａ型半導体装置の製造方法
JP2003332495A (ja) 半導体装置の製造方法
JP2003332491A (ja) 半導体装置
JP3798765B2 (ja) 半導体装置の製造方法
JP3472601B2 (ja) 半導体装置
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JP3359824B2 (ja) Ｂｇａ型半導体装置の製造方法
JP4140555B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 10

EXPY Cancellation because of completion of term