JP2003332495A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】本発明は外部端子部を平面上で格子状に配列さ
せた半導体装置の製造方法に関し、低コスト化を図ると
共に、信頼性及び電気的特性の向上を図ることを課題と
する。 【解決手段】柱状端子部68となる基板71の上面にリード
部66を形成すると共に基板71の下面に端子端部69を形成
してリードフレーム72を形成する工程と、リードフレー
ム72の基板上面の所定位置に可溶性絶縁材78を用いて半
導体チップ61を搭載すると共にこの半導体チップ61とリ
ード部66とを電気的に接続する工程と、半導体チップ61
及びリード部66を封止樹脂63により封止する工程と、端
子端部69の配設位置を残し基板71及び可溶性絶縁材78を
除去する工程と、露出された半導体チップ61の下面及び
リード部66の下面を外部接続端子部67を除き絶縁部材81
で被覆する工程と、絶縁部材81より突出した柱状端子部
68及び端子端部69よりなる外部接続端子部67の表面に外
装膜70を形成する外装工程とを具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、外部端子を平面上
で格子状に配列させた半導体装置の製造方法に関する。

【０００２】近年、電子機器の小型、薄型化及び高速、
高機能化へのニーズが高まる中で、構成する主要品の一
つである半導体装置においても小型化、高密度、高機能
化が要求されている。そのため、半導体装置はその外形
をＱＦＰ(Quad Flat Package)，ＱＴＰ(Quad Tape-carr
ier Package)等からＢＧＡ(Ball Grid Array)，ＴＡＢ
(Tape Automated Bonding)接続技術を用いたミニ又はマ
イクロ（μ）ＢＧＡに移行してきている。

【０００３】そこで、半導体装置の小型形状に伴う信頼
性や電気的特性の向上が望まれている。

【０００４】

【従来の技術】図３３に、従来のμＢＧＡパッケージの
半導体装置の構成図を示す。図３３（Ａ）は断面図、図
３３（Ｂ）は平面図である。

【０００５】図３３（Ａ），（Ｂ）に示す半導体装置１
１は、半導体チップ１２上にはパッド１３が所定数形成
されており、半導体チップ１２のパッド１３以外の部分
に弾力性のある接着剤１４が形成されている。また、半
導体チップ１２の周囲側面には接着剤１５ａにより保護
又は放熱のための金属等の枠部１６が取り付けられ、枠
部１６上にも接着剤１５ｂが形成されている。

【０００６】一方、ポリイミド（ＰＩ）等の樹脂フィル
ム１７上には銅箔のパターン１８が取着されており、パ
ターン１８は外部パッド１８ａとそれより延出されるリ
ード１８ｂにより構成されて、ＴＣ（Ｔａｐｅ Ｃａｒ
ｒｉｅｒ）が構成される。また、樹脂フィルム１７には
外部パッド１８に対応する部分に孔１９が形成されてお
り、孔１９内に外部パッド１８ａと接触する金又ははん
だのボール電極２０が格子配列で形成される。例えば、
ボール電極２０のピッチは0.5 mmに配列される。このボ
ール電極２０が外部端子となる。

【０００７】この樹脂フィルム１７が上述の接着剤１
４，１５ｂ上に取着される。そして、パターン１８から
延出されるリード１８ｂと半導体チップ１２のパッド１
３とが融着等により接続され、この部分がエポキシ等の
樹脂１５ｃにより封止される。

【０００８】このように、半導体装置１１は、チップサ
イズに近い大きさでボール電極２０を備えるμＢＧＡパ
ッケージ構造で形成される。

【０００９】ところで、上記半導体装置１１は、その平
面サイズが半導体チップ１２のサイズ又は端子数及び端
子ピッチより決定される。

【００１０】すなわち、端子数と端子ピッチから決定さ
れる面積が半導体チップ１２の面積を超えない場合に
は、半導体チップ１２上に形成されるパッド１３が格子
配列された外部端子の外側に配設されることから半導体
装置１１の平面サイズが決定される。

【００１１】また、端子数及び端子ピッチから決定され
る面積が半導体チップ１２の面積を超える場合には、パ
ッド１３は必ずしも外部端子の外側にならず、格子配列
される外部端の面積により半導体装置１１の平面サイズ
が決定される。

【００１２】

【発明が解決しようとする課題】しかし、上述のような
半導体装置１１は、半導体チップ１２と外部端子との接
続がＴＡＢ技術であることから一品一様となって汎用性
がないという問題がある。

【００１３】また、半導体チップ１２上に総ての外部端
子を集中させることは、例えば、３２４ピン以上の端子
数でパッド１３のピッチが８０μm 以下の場合に外部端
子のピッチを0.4 mm以下にする必要があり実装が困難と
なる。一方、外部端子ピッチを0.5 mm以上にすることは
半導体チップ１２のサイズを大きくする必要がありトー
タルコストの高騰を招くという問題がある。

【００１４】更に、外部端子（バンプ電極２０）の形成
においてめっき処理が施されることから、コスト高を招
くという問題がある。また、半導体チップ１２の一部分
が露出した状態となって、信頼性を低下させるという問
題がある。

【００１５】そこで、本発明は、上記課題に鑑みなされ
たもので、低コスト化を図ると共に、信頼性及び電気特
性の向上を図る半導体装置の製造方法を提供することを
目的とする。

【００１６】

【課題を解決するための手段】上記課題を解決するため
に本発明では、下記の手段を講じたことを特徴とするも
のである。

【００１７】請求項１記載の発明では、柱状端子部とな
る基板の上面にリード部を形成すると共に、前記基板の
下面に端子端部を形成してリードフレームを形成するリ
ードフレーム形成工程と、前記リードフレーム形成工程
において形成されたリードフレームの基板上面の所定位
置に、可溶性絶縁材を用いて半導体チップを搭載すると
共に、前記半導体チップと前記リード部とを電気的に接
続する半導体チップ搭載工程と、前記半導体チップ及び
前記リード部を封止樹脂により封止する封止樹脂配設工
程と、前記端子端部の配設位置を残し前記基板及び前記
可溶性絶縁材を除去する基板除去工程と、前記基板除去
工程を行うことにより露出された前記半導体チップの下
面及び前記リード部の下面を前記外部接続端子部を除き
絶縁部材で被覆する絶縁部材配設工程と、前記絶縁部材
より突出した前記柱状端子部及び前記端子端部よりなる
外部接続端子部の表面に外装膜を形成する外装工程とを
具備することを特徴とするものである。

【００１８】また、請求項２記載の発明では、柱状端子
部となる基板の上面にリード部を形成すると共に、前記
基板の下面に端子端部を形成してリードフレームを形成
するリードフレーム形成工程と、前記リードフレーム形
成工程において形成されたリードフレームの基板上面の
所定位置に、不可溶性絶縁材を用いて半導体チップを搭
載すると共に、該半導体チップと前記リード部とを電気
的に接続する半導体チップ搭載工程と、前記半導体チッ
プ及び前記リード部を封止樹脂により封止する封止樹脂
配設工程と、前記端子端部の配設位置を残し前記基板を
除去する基板除去工程と、前記基板除去工程を行うこと
により露出された前記半導体チップの下面に位置する不
可溶性絶縁材及び前記リード部の下面を前記外部接続端
子部を除き絶縁部材で被覆する絶縁部材配設工程と、前
記絶縁部材より突出した前記柱状端子部及び前記端子端
部よりなる外部接続端子部の表面に外装膜を形成する外
装工程とを具備することを特徴とするものである。

【００１９】また、請求項３記載の発明では、前記請求
項１又は２記載の半導体装置の製造方法であって、前記
リード部及び前記端子端部の材質を前記基板の材質に対
しレジスト作用を有する材料により形成し、前記基板除
去工程において、前記端子端部をレジスト材として機能
させ、前記基板を溶解するエッチング液を用いて前記基
板を溶解することにより前記柱状端子部を形成すること
を特徴とするものである。

【００２０】また、請求項４記載の発明では、前記請求
項３記載の半導体装置の製造方法であって、前記エッチ
ング液を用いて前記基板を溶解する前に、前記端子端部
に所定の外部接続端子部形状に対応した切欠部を形成し
ておくことを特徴とするものである。

【００２１】また、請求項５記載の発明では、前記請求
項１乃至４のいずれかに記載の半導体装置の製造方法で
あって、前記外装工程において、前記外部接続端子部に
対応した位置にディンプル部を形成したディンプルプレ
ートを用意し、先ず、前記ディンプルプレートのディン
プル部に半田ペーストを充填し、次に前記半田ペースト
が充填されたディンプル部内に前記外部接続端子部を挿
入し、前記外部接続端子部を前記ディンプル部内に挿入
した状態で加熱処理を行うことにより、前記外部接続端
子部の表面に外装膜となる半田を形成することを特徴と
するものである。

【００２２】また、請求項６記載の発明では、前記請求
項１乃至５のいずれかに記載の半導体装置の製造方法で
あって、前記リードフレーム形成工程において、前記基
板上で封止樹脂が配設される領域の境界部に樹脂止め部
を一体的に形成し、かつ、前記封止樹脂配設工程におい
て前記封止樹脂をポッティングにより配設し、かつ、前
記基板除去工程において前記樹脂止め部を前記基板と共
に除去することを特徴とするものである。

【００２３】また、請求項７記載の発明では、前記請求
項１乃至６のいずれかに記載の半導体装置の製造方法で
あって、前記リードフレーム形成工程において、先ず前
記基板に前記リード部形成位置及び前記端子端部形成位
置に対応する部位に開口を有するレジストを形成し、続
いて、前記開口部にめっき法を用いて前記リード部及び
前記端子端部を形成し、その後に前記レジストを除去す
ることにより前記基板の所定位置に前記リード部及び前
記端子端部を形成することを特徴とするものである。

【００２４】また、請求項８記載の発明では、前記請求
項１乃至６のいずれかに記載の半導体装置の製造方法で
あって、前記リードフレーム形成工程において、先ず前
記基板に前記リード部形成位置及び前記端子端部形成位
置に対応する部位に開口が形成されたメタルマスクを配
設し、続いて、前記開口部に蒸着法を用いて前記リード
部及び前記端子端部を形成し、その後に前記メタルマス
クを取り外すことにより前記基板の所定位置に前記リー
ド部及び前記端子端部を形成することを特徴とするもの
である。

【００２５】また、請求項１９記載の発明では、前記請
求項１乃至６のいずれかに記載の半導体装置の製造方法
であって、前記リードフレーム形成工程において、先ず
前記基板の上面及び下面の全面にめっき法を用いて前記
リード部及び前記端子端部となる導電材料を形成し、続
いて、前記基板の両面に形成された各導電材料に、前記
リード部形成位置及び前記端子端部形成位置に対応する
部位のみを被覆するレジストを形成し、その後に前記レ
ジストに被覆されていない導電材料をエッチングにより
除去することにより、前記基板の所定位置に前記リード
部及び前記端子端部を形成することを特徴とするもので
ある。

【００２６】更に、請求項２０記載の発明では、前記請
求項１乃至９のいずれかに記載の半導体装置の製造方法
であって、前記リードフレーム形成工程において、１枚
の基板に複数個の半導体装置に対応する前記リード部及
び前記端子端部を形成し、その後、１個分の半導体装置
の領域毎に前記基板を分割することにより前記リードフ
レームを形成することを特徴とするものである。

【００２７】上記の各手段は下記のように作用する。

【００２８】請求項１記載の発明では、予めリードフレ
ーム形成工程において柱状端子部となる基板にリード部
及び端子端部を形成したリードフレームを形成し、この
リードフレームを基材として半導体装置の製造を行うた
め、効率良く、かつ高精度に半導体装置を製造すること
ができる。また、半導体チップ搭載工程において半導体
チップはリードフレームの所定位置に可溶性絶縁材を用
いて搭載され、かつ基板除去工程において可溶性絶縁材
は除去されるため、半導体チップの下面は露出された構
成となる。従って、半導体チップの下面は直接絶縁部材
と接触する構成となり、放熱特性を向上させることがで
きる。また、絶縁部材配設工程を実施した後に外部接続
端子部の表面に外装膜を形成する外装工程を実施するた
め、リード部及び半導体チップに外装膜が付着し、隣接
するリード部間及び半導体チップとリード部との間が外
装膜により短絡することを確実に防止することができ
る。

【００２９】また、請求項２記載の発明では、予めリー
ドフレーム形成工程において柱状端子部となる基板にリ
ード部及び端子端部を形成したリードフレームを形成
し、このリードフレームを基材として半導体装置の製造
を行うため、効率良く、かつ高精度に半導体装置を製造
することができる。また、絶縁部材配設工程を実施した
後に外部接続端子部の表面に外層膜を形成する外装工程
を実施するため、リード部及び半導体チップに外層膜が
付着し、隣接するリード部間及び半導体チップとリード
部との間が外層膜により短絡することを確実に防止する
ことができる。また、半導体チップ搭載工程において半
導体チップはリードフレームの所定位置に不可溶性絶縁
材を用いて搭載され、かつ基板除去工程において不可溶
性絶縁材は除去されず残存するため、この不可溶性絶縁
材の下部（即ち、半導体チップの下部）に外部接続端子
部或いは半導体チップで発生する熱を放熱する放熱部材
を配設することが可能となる。

【００３０】また、請求項３記載の発明では、リード部
及び前記端子端部の材質を前記基板の材質に対しレジス
ト作用を有する材料により形成し、基板除去工程におい
て端子端部をレジスト材として機能させてエッチング処
理を行い柱状端子部を形成するため、柱状端子部の形成
に際し別個にレジスト材を配設する必要がなくなる。よ
って、別個にレジスト材を配設して柱状端子部を形成す
る方法に比べて、柱状端子部の形成に要する工程を短縮
することができ、半導体装置の製造の簡単化を図ること
ができ、これにより製品コストの低減を図ることが可能
となる。

【００３１】また、請求項４記載の発明では、エッチン
グ液を用いて基板を溶解する前に、端子端部に所定の外
部接続端子部の形状に対応した切欠部を形成しておくこ
とにより、基板に対するエッチングが端子端部に形成さ
れた切欠部まで進まない状態においては、切欠部より外
周部分の端子端部は基板に固定された状態を維持する。
しかるに、基板に対するエッチングが端子端部に形成さ
れた切欠部まで進むと、切欠部より外周部分の端子端部
は基板から脱落する。よって、エッチング処理後に端子
端部が柱状端子部から鍔状に延出することを防止するこ
とができる。

【００３２】また、請求項５記載の発明では、外装工程
においてディンプルプレートのディンプル部に半田ペー
ストを充填した上で外部接続端子部を挿入し、この外部
接続端子部をディンプル部内に挿入した状態で加熱処理
を行い外装膜となる半田を外部接続端子部の表面に形成
することにより、外装工程の簡単化を図ることができ
る。

【００３３】即ち、従来のディンプルプレートを用いた
外装工程は、ディンプルプレートのディンプル部に半田
ペーストを充填した後に１回目の加熱処理を行いディン
プル部内に半田ボールを形成し、続いて２回目の加熱処
理を行い形成された半田ボールを外部接続端子部に配設
することが行われていた。

【００３４】これに対し、本請求項に係る発明では、外
部接続端子部を半田ペーストが充填されたディンプル部
内に挿入した状態のままで加熱処理を行い、半田を外部
接続端子部に配設するため加熱処理を実施する回数を少
なくすることができ、よって外装工程の簡単化を図るこ
とができる。

【００３５】また、請求項６記載の発明では、リードフ
レーム形成工程において基板上で封止樹脂が配設される
領域の境界部に樹脂止め部を一体的に形成することによ
り、封止樹脂配設工程において封止樹脂をポッティング
しても樹脂が上記の領域が漏出することを防止すること
ができる。また、ポッティング処理は、モールド処理と
異なり金型を必要としないため封止樹脂配設工程の簡単
化及び製品コストの低減を図ることができる。また、樹
脂止め部は基板除去工程において基板と共に除去される
ため、半導体装置が製造された状態で樹脂止め部が邪魔
になるようなこともない。

【００３６】また、請求項７乃至９記載の発明では、リ
ードフレーム形成工程において基板の所定位置にリード
部及び端子端部が形成されたリードフレームを容易かつ
精度よく形成することができる。

【００３７】更に、請求項１０記載の発明では、リード
フレーム形成工程において、１枚の基板に複数個の半導
体装置に対応するリード部及び前記端子端部を形成し、
その後に１個分の半導体装置の領域毎に基板を分割しリ
ードフレームを形成することにより、１枚の基板からリ
ードフレームを多数個取りすることが可能となり、効率
良くかつ精度良くリードフレームを形成することができ
る。

【００３８】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。

【００３９】図１に、本発明の第１実施例の構成図を示
す。図１（Ａ）は離面からの全体斜視図、図１（Ｂ）は
その断面図である。

【００４０】図１（Ａ），（Ｂ）に示す半導体装置２１
は、図１（Ａ）において、パッケージ２２がモールド樹
脂で形成された樹脂領域２３と端子領域２４とで構成さ
れる。端子領域２４はフレキシブルのＰＷＢ（プリント
ワイヤリングボード）で形成されたパターン部２５と外
部端子部２６とで構成される。

【００４１】外部端子部２６は、銅等の金属導体で形成
されるもので、平面上外側に枠状端子部２７が形成さ
れ、枠状端子部２７の内領域に樹脂２３ａでそれぞれ絶
縁された所定数（例えば３２４本）の柱状端子部２８が
格子状に配列される。この枠状端子部２７は、後述する
ワイヤボンディングを行う場合のベースになると共に、
電源パターン又は接地パターンとしての機能を持たせる
ことにより、耐ノイズ性を向上させることができる。

【００４２】図１（Ｂ）において、パターン部２５は、
絶縁フィルム又は金属フレームのベース層３１と銅箔等
で形成されたパターン層３２とが例えばエポキシ系の絶
縁層３３を介在させて構成され、ベース層３１の中央部
分に半導体チップ４１が銀ペースト等の接着剤４２によ
り搭載される。パターン層３２は、柱状端子部２８に対
応する端子接続部３２ａとワイヤ接続部３２ｂがそれぞ
れ形成される。

【００４３】ベース層３１には半導体チップ４１の外側
周辺の位置に開口部３４が形成されてパターン層３２の
ワイヤ接続部がそれぞれ表われ、半導体チップ４１の外
周側に形成されたパッドとワイヤ４３によりそれぞれ電
気的に接続されている（図２において説明する）。

【００４４】そして、パターン部２５のパターン層３２
と端子領域２４の外部端子部２６（枠状端子部２７）と
が例えばエポキシ系の接着剤又は絶縁フィルムの絶縁層
３５を介在させて固着されている。このとき、パターン
層３２の端子接続部３２ａと外部端子部２６の柱状端子
部２８とが当接状態でめっき３６により電気的に接続さ
れた状態になっている。尚、露出している外部端子部２
６の枠状端子部２７と柱状端子部２８との表面には所定
のめっき処理が施されている（後述する）。ここで、図
２に、図１の一部切截の説明図を示す。図２（Ａ）は一
部切截の斜視図、図２（Ａ）はワイヤボンディング部分
の拡大図である。

【００４５】図２（Ａ）において、図１において説明し
たように、ベース層３１の中央部分に半導体チップ４１
が搭載され、その周辺に開口部３４より表われるパター
ン層３２のワイヤ接続部３２ｂとワイヤ４３により電気
的に接続されている。

【００４６】図２（Ｂ）に示すように、半導体チップ４
１上にはパッド４１ａが、ベース層３１の開口部３４に
対して同位置で前後２列に形成されている。また、開口
部３４より表われるパターン層３２のワイヤ接続部３２
ｂの端部はワイヤボンディング用の大きさで千鳥状に配
列されて形成される。

【００４７】そして、開口部３４に近いパッド４１ａ
と、半導体チップ４１に近いワイヤ接続部３２ｂとがワ
イヤ４３ａで電気的接続が行われる。また開口部３４よ
り遠いパッド４１ａと、半導体チップ４１より遠いワイ
ヤ接続部３２ｂとがワイヤ４３ｂにより、ワイヤ４３ａ
のループより高さの高い形状ループで電気的接続が行わ
れる。これにより、ワイヤ４３ａ，４３ｂ間の接触が防
止されて配線密度を向上させることができる。

【００４８】次に、図３に、図１のパターン部形成の製
造工程図を示す。図３（Ａ）はパターン部２５のベース
が絶縁フィルム（ＰＩ）の場合、図３（Ｂ）は金属フレ
ーム（銅系又はスズ・ニッケル系）の場合を示したもの
である。

【００４９】図３（Ａ）において、先ずベース層３１と
なるポリイミド（ＰＩ）フィルムが用意され（ステップ
（Ｓ）１）、ワイヤ接続部３２ｂを表わすための開口部
３４がプレスによる打ち抜きにより形成される（Ｓ
２）。

【００５０】続いて、ＰＩフィルム上に例えばエポキシ
系の絶縁性の接着剤（絶縁層３３となる）が塗布され
（Ｓ３）、パターン層３２となる銅箔が貼着される（Ｓ
４）。その後、銅箔貼着面に所定のレジスト塗布を行い
（Ｓ５）、所定パターン形成の露光を行う（Ｓ６）、露
光後、露光を行った面（片面）の化学研磨であるエッチ
ングを行い（Ｓ７）、その後レジスト剥離を行う（Ｓ
８）。

【００５１】これにより、ベース層３１の開口部３４よ
りパターン層３２のワイヤ接続部３２ｂが表われるもの
で、ここにワイヤボンディングのためのめっき処理
（金、銀またはパラジウム）が行われるものである（Ｓ
９）。

【００５２】一方、図３（Ｂ）において、ベース層３１
を金属フレームで構成する場合には、先ず、銅系又は鉄
・ニッケル系の金属フレームが用意され（Ｓ１１）、ワ
イヤ接続部３２ｂを表わすための開口部３４がプレス又
はエッチングにより形成される（Ｓ１２）。ここで、ベ
ースが銅系の場合には、ベース上にＳｎＮｉのめっき処
理が行われる（Ｓ１３ａ）。

【００５３】開口部３４の形成後、又は銅系ベース上へ
のめっき処理後、絶縁層３３となるエポキシ系の絶縁性
の接着剤が塗布され（Ｓ１３）、パターン層３２となる
銅箔が貼着される（Ｓ１４）。その後、銅箔貼着面に所
定パターンに応じたレジストが塗布され（Ｓ１５）、パ
ターン形成の露光を行う（Ｓ１６）。

【００５４】露光後、露光を行った面（片面）のエッチ
ングを行い（Ｓ１７）、エッチングされなかった部分の
レジスト剥離を行う（Ｓ１８）。そして、ベース層３１
の開口部３４より表われたパターン層３２のワイヤ接続
部３２ｂにワイヤボンディングのためのめっき処理
（金、銀又はパラジウム）が行われるものである（Ｓ１
９）。

【００５５】次に、図４に、図１の外部端子部の製造工
程図を示す。図４はエッチングにより外部端子部を形成
する場合を示している。図４において、先ず例えば銅板
が用意され（Ｓ２１）、パターン部２５との接続面に上
記枠状端子部２７及び柱状端子部２８を形成するパター
ンでレジストが塗布されると共に（Ｓ２２）、パターン
部接続面の裏面全面にレジストが塗布される（Ｓ２
３）。

【００５６】そして、両面エッチングを行い（Ｓ２
４）、エッチング後に両面のレジスト剥離を行う（Ｓ２
５）。この場合、パターン部接続面のエッチングはいわ
ゆるハーフエッチング状態で枠状端子部２７と柱状端子
部２８とは肉薄で連結された状態となる。

【００５７】ここで、図５に、図４の外部端子部の後加
工の製造説明図を示す。又、図６に、図４の外部端子部
の他の形状の製造説明図を示す。

【００５８】図５（Ａ）において、図４により形成した
外部端子部２６は、パターン部接続面に柱状端子部２８
となる突起２８ａが形成されており、その反対面はエッ
チング処理されない状態の平面形状である。

【００５９】この外部端子部２６を、ポンチ５１ａ及び
ダイス５１ｂで構成されるプレス５１の、そのパターン
部接続面を平坦なポンチ５１ａとし、反対面を突起２８
間の谷部分に対応する突部５１ｂ1 が形成されたダイス
５１ｂ側とするように位置させる。

【００６０】そして、プレス５１のスタンピングによ
り、図５（Ｂ）に示すように柱状端子部２８を、その反
対面でも突出させた形状とするものである。また隣接す
る各柱状端子部２８の間には肉薄部２９が介在してお
り、この肉薄部２９により各柱状端子部２８は連接され
た構成となっている。

【００６１】また、図６（Ａ）は、図５（Ａ）のような
突起２８ａが形成された外部端子部２６ではなく、銅板
２６ａが用意され、これと共に突部５１ａ₁及び５１ｂ₂
が対向して形成されたポンチ５１ａ及びダイス５１ｂ間
に位置させる。

【００６２】そして、プレス５１のスタンピングによ
り、図６（Ｂ）に示すように外部端子部２６の両面で柱
状端子部２８を突出させて形成されるものである。この
場合、どちらの面をパターン部接続面としてもよい。ま
た、このプレス５１のスタンピングにより、肉薄部２９
も一括的に形成される。

【００６３】また、図７〜図９に、図４の外部端子部の
他の形状の製造説明図を示す。

【００６４】図７（Ａ）において、２枚の金属導体板
（例えば銅合金）が用いられて、共にハーフエッチング
により所定数の凹部２６ｂ₃を形成した金属導体板２６
ｂ₁，２６ｂ₂が形成される。

【００６５】これらを、図７（Ｂ）に示すように、金属
導体板２６ｂ₁の凹部２６ｂ₃が形成されていない面に、
金属導体板２６ｂ₂の凹部２６ｂ₃の形成されている面を
重ね合わせ、超音波等によって接合して外部端子部２６
を形成したものである。

【００６６】この外部端子部２６は、凹部２６ｂ₃が形
成されていない面を露出させて樹脂封止した後にエッチ
ングすることにより、後述する図１１（Ｂ）に示すよう
な枠状端子部２７及び柱状端子部２８が肉薄の連結状態
で形成されるものである。

【００６７】また、図８（Ａ）に示す上述の図７（Ａ）
で形成された２枚の金属導体板２６ｂ₁，２６ｂ₂を、図
８（Ｂ）に示すように凹部２６ｂ₃が形成されていない
面同士を超音波等により接合して、外部端子部２６の両
面で、かつ枠状端子部２７内で、柱状端子部２８を肉薄
部２９を介して連結した状態で突出させたものである。
この場合においても、図６と同様に何れの面をパターン
部接続面としてもよい。

【００６８】続いて、図９（Ａ）は、後に枠状端子部２
７となるはんだ、すず等の材料で環状の金属線枠（厚さ
が柱状端子部２７の厚さと同等）２７ａと、柱状端子部
２８となるはんだ、すずなどの金属球（径が柱状端子部
２８の厚さと同等）２８ａが用意されると共に、例えば
銅合金の金属導体板にハーフエッチングにより溝（金属
線枠２７ａに対応）２６ｃ₁と溝２６ｃ₁の内側に凹部
（金属球２８ａに対応）２６ｃ2 が形成された金属板２
６ｃが用意される。

【００６９】これを、図９（Ｂ）に示すように、溝２６
ｃ₁に金属線枠２７ａを嵌合させ、凹部２６ｃ₂に金属球
２８ａを嵌合させて加熱することで融着接合させたもの
である。すなわち、金属線枠２７ａの枠状端子部２７と
金属球２８ａの柱状端子部２８が肉薄の連結状態で形成
されるものである。

【００７０】この外部端子部２６は、金属線枠２７ａと
金属球２８ａが取り付けられていない面を露出させて樹
脂封止した後にエッチングして金属導体板２６ｃを完全
に除去することにより、後述する図１１（Ｂ）に示すよ
うな枠状端子部２７及び柱状端子部２８が形成されるも
のである。

【００７１】続いて、図１０に、第１実施例のチップボ
ンディングの製造工程図を示す。図１０において、上述
のように形成されたパターン部２５と外部端子部２６と
を、端子接続部３２ａと対応する柱状端子部２８とを突
き合わせて絶縁層３５となる接着剤（例えばエポキシ系
の熱硬化性樹脂）又は絶縁性フィルムにより貼着する
（Ｓ３１）。

【００７２】続いて、外部端子部２６側より銅でめっき
処理を行うことによりめっき３６を形成して当該端子接
続部３２ａと柱状端子部２８との電気的接続を行う（Ｓ
３２）。

【００７３】その後、パターン部２５に接着剤４２を介
して半導体チップ４１を搭載し（Ｓ３３）、半導体チッ
プ４１のパッド４１ａと開口部３４より表われるワイヤ
接続部３２ｂとをワイヤ４３ａ，４３ｂによりボンディ
ングする（Ｓ３４，図２（Ｂ）参照）。

【００７４】そして、外部端子部２６の枠状端子部２７
と柱状端子部２８を露出させて半導体チップ４１側を樹
脂モールド又は樹脂ポッティングを行い、樹脂２３ａに
より樹脂領域２４が形成される（Ｓ３５）。この状態が
図１１（Ａ）に示される。

【００７５】そこで、図１１に、第１実施例の最終工程
の製造説明図を示す。図１１（Ａ）が図７に示す工程で
形成されたもので、この状態では外部端子部２６におけ
る枠状端子部２７と柱状端子部２８とが導通状態となっ
ている。

【００７６】そこで、図１１（Ｂ）に示すように、露出
した外部端子部２６の面のエッチングを樹脂２３ａの面
まで行い、肉薄部２９を除去することにより枠状端子部
２７と柱状端子部２８とを分離する。そして、分離した
枠状端子部２７と柱状端子部２８とにはんだ、金、銀、
錫、パラジウム等の基板実装可能なめっき処理を施すも
のである。

【００７７】尚、パターン部２５及び外部端子部２６が
連設状態で形成される場合に、連設状態でパッケージン
グやエッチング、めっき等の種々の工程の最後に個々の
半導体装置２１_Aに切り離されるものである。

【００７８】このように、端子領域２４を半導体チップ
４１の底面側に配置してその底部に外部端子部を配設
し、また端子領域２４と半導体チップ４１の電気的接続
をＴＡＢ技術ではなくワイヤ接続していることから、半
導体チップ４１のサイズやパッド４１ａのレイアウトの
制約を受けず、パッケージの汎用化を図ることができ
る。

【００７９】また、格子配列の外部端子（柱状端子部２
８）の形成を、外部端子部２６で未完成状態の全端子導
通で樹脂領域２３の形成後に追加工により端子形成する
ことから、安価かつ確実に行うことができると共に、半
導体チップ４１の保護に樹脂を適用することができる。

【００８０】更に、外部端子部２６に枠状端子部２７が
設けられており、ワイヤボンディング時のベースにさせ
ると共に、電源又はグランドとしての端子役割をさせて
電源又はグランドをまとめて見掛け上の端子数が減少さ
せることができ、耐ノイズ性を向上させることができ
る。

【００８１】次に、図１２に第１実施例の他のパッケー
ジ形状の外観図を示す。図１２（Ａ）に示す半導体装置
２１B は、外部端子部２６の外周で例えば４つに分割し
た枠状端子部２７ａ₁〜２７ａ₄を形成したもので、他の
構成は図１と同様である。

【００８２】このように、枠状端子部２７ａ₁〜２７ａ₄
を複数（役割に応じて適宜数を設定）に分割させること
で電源やグランドのそれぞれの役割をもたせることがで
き、また適宜必要な信号系の役割を持たせることができ
るものである。

【００８３】また、図１２（Ｂ）に示す半導体装置２１
_Cは、図１の枠状端子部２７を、外周に形成した第１の
枠状端子部２７ａと、柱状端子部２８内で環状に形成し
た第２の枠状端子部２７ｂとで構成したもので、他の構
成は図１と同様である。これによっても、電源、グラン
ド等の役割をもたせることができ、耐ノイズ性を向上さ
せることができる。

【００８４】更に、図１２（Ｃ）に示す半導体装置２１
D は、図１２（Ｂ）の第２の枠状端子部２７ｂを更に４
つに分割させた第２の枠状端子部２７ａ₁〜２７ａ₄を形
成したもので、同様に耐ノイズ性を向上させることがで
きると共に、電源、グランド等の分担のレイアウトの自
由性を向上させることができるものである。尚、図１２
（Ａ）と図１２（Ｃ）を組み合わせた形状としてもよ
い。

【００８５】次に、図１３に、本発明の第２実施例の構
成図を示す。図１３（Ａ）は外観図、図１３（Ｂ）は断
面図である。図１３（Ａ），（Ｂ）に示す半導体装置２
１Eは、図１に示す半導体装置２１_Aのパターン部２５の
構成を異ならせ、外部端子部２６との接続を蒸着により
行ったものである。尚、第１実施例と同一の構成部分に
は同一符号を付して説明を省略する。

【００８６】図１３（Ａ），（Ｂ）において、半導体装
置２１_Eは、パッケージ２２が樹脂領域２３と端子領域
２４とで構成されることは、図１と同様である。樹脂領
域２３は、同様に半導体チップ４１を保護する樹脂２３
ａで形成される。

【００８７】端子領域２４は、パターン部２５A と外部
端子部２６で構成されて、外部端子部２６は外周の枠状
端子部２７とその内側に格子状に配列された柱状端子部
２８とで構成される。枠状端子部２７と柱状端子部２８
とは第１の絶縁層５１ａで絶縁されると共に、第２の絶
縁層５１ｂが枠状端子部２７上及び柱状端子部２８を表
出させて第１の絶縁層５１ａ上に形成されている。

【００８８】また、枠状端子部２７上方の第２の絶縁層
５１ｂ上と、表出された柱状端子部２８の面上とにパタ
ーニングされたパターン層５２がアルミニウム等の蒸着
により形成される。このとき、枠状端子部２７上方のパ
ターン層５２には図２（Ｂ）に示すようなワイヤ接続部
５２ａが形成される。このパターン層５２の柱状端子部
２８面との接続部分が第１実施例における端子接続部と
なる。

【００８９】このパターン層５２上には上部絶縁層であ
る第３の絶縁層５３が形成され、上記ワイヤ接続部５２
ａ部分に開口部５３ａが形成される。第３の絶縁層５３
上には接着剤４２により半導体チップ４１が搭載され
る。半導体チップ４１上には、図２（Ｂ）に示すように
前後２列のパッド４１ａが形成されており、ワイヤ４３
（４３ａ，４３ｂ）により異なる高さで接触を回避させ
てパターン層５２のワイヤ接続部５２ａと電気的接続さ
れている。また、パッド４１ａのうち、電源用又はグラ
ンド用のパッド４１ａと枠状端子部２７とワイヤ４３に
より電気的に接続される。

【００９０】この半導体チップ４１を保護するように、
樹脂２３ａで封止されて第３の絶縁層５３上で樹脂領域
２３を形成している。このような半導体装置２１_Eにお
ける外部端子部２６の製造は図４〜図６と同様である。

【００９１】そこで、図１４に、第２実施例のパターン
層の形成の製造説明図を示す。上記図４〜図６により形
成された外部端子部２６は、図１４（Ａ）に示すように
枠状端子部２７と柱状端子部２８とは導通状態のもの
で、その一方面における枠状端子部２７と柱状端子部２
８間の凹部分に第１の絶縁層５１ａとして粉末ガラス若
しくはガラスペースト、又はエポキシ系の樹脂を充填す
る。

【００９２】そして、図１４（Ｂ）に示すように、柱状
端子部２８を露出させて第１の絶縁層５１ａと同一のガ
ラス又は樹脂を形成して第２の絶縁層５１ｂとする。

【００９３】ここで、図１４（Ａ），（Ｂ）は第１及び
第２の絶縁層５１ａ，５１ｂを順次堆積させた場合を示
しているが、全面にガラスを溶融させて柱状端子部２８
の表面を露出させて第１の絶縁層５１ａとし、ＣＶＤ
（化学気相成長）法により柱状端子部２８の表面を露出
させた状態でＳｉＯｎ（酸化シリコン）を被覆して第２
の絶縁層５１ｂとしてもよい。また、同様に、全面に樹
脂を充填して第１の絶縁層５１ａとし、柱状端子部２８
の表面を露出させた後、プリント印刷等により露出面以
外の部分に樹脂で被覆して第２の絶縁層５１ｂとしても
よい。

【００９４】続いて、図１４（Ｃ）に示すように、第２
の絶縁層５１ｂ及び柱状端子部２８に露出面上に所定パ
ターンのマスクを用いて、例えばアルミニウムを蒸着
し、その後金やパラジウム等のワイヤ接続可能な金属で
めっき処理を行ってパターン層５２を形成する。この場
合、全面にアルミニウムの蒸着した後フォトエッチング
によりパターンを形成し、上述のようなめっき処理を行
ってもよい。

【００９５】そして、図１４（Ｄ）に示すように、枠状
端子部２７の内側範囲で開口部５３ａが形成された第３
の絶縁層５３として絶縁性フィルムを形成し、又はＣＶ
ＤによりＳｉＯｎ層を形成し、又はプリント印刷により
樹脂ペーストを塗布することにより形成する。

【００９６】続いて、図１５に、第２実施例の最終工程
の断面図を示す。図１５（Ａ）は、図１４（Ａ）〜
（Ｄ）において形成されたパターン部２５上に半導体チ
ップ４１が接着剤（例えば銀ペースト）４２により搭載
され、図２（Ａ），（Ｂ）に示すようにワイヤ４３（４
３ａ，４３ｂ）によりパッド４１ａとワイヤ接続部５２
ａとが電気的接続が行われる。その後、端子領域２４の
上方で半導体チップ４１を樹脂２３ａにより封止して樹
脂領域２３を形成したものである。

【００９７】そして、図１５（Ｂ）に示すように、外部
端子部２６の底面のエッチングを行い、肉薄部２９を除
去することにより枠状端子部２７と柱状端子部２８とを
分離する。そして、その表面を基板実装可能にするため
に、はんだ、金、銀、錫、パラジウム等でめっき処理を
施すものである。

【００９８】尚、パターン部２５A 及び外部端子部２６
が連設状態で形成される場合に、連設状態でパッケージ
ングやエッチング、めっき等の種々の工程の最後に個々
の半導体装置２１_Eに切り離されるものである。

【００９９】また、外部端子部２６は、図１２（Ａ）〜
（Ｃ）に示すように、外周で分割し、又は外周と共に柱
状端子部２８内に環状若しくは適宜分割して形成するこ
とで、電源やグランド等の役割を持たせて耐ノイズ性を
向上させることもできるものである。

【０１００】更に、肉薄部２９をエッチングにより除去
するに際し、図１６（Ａ）に示すように予め柱状端子部
２８の形状を肉薄部２９より上部における断面積が肉薄
部２９より下部における断面積より小さくなるよう形成
しておくことにより、肉薄部２９をエッチングにより除
去した状態において、図１６（Ｂ）に示すように柱状端
子部２８の上部部分と下部部分の断面積を略等しくする
ことができ、柱状端子部２８の形状を良好なものとする
ことができる。

【０１０１】続いて、本発明の第３実施例である半導体
装置６０について説明する。図１７は、本発明の第３実
施例である半導体装置６０の断面図である。半導体装置
６０は、大略すると半導体チップ６１，リード体６２，
封止樹脂（パッケージ）６３，及びソルダーレジスト
（絶縁部材）６４等により構成されている。

【０１０２】半導体チップ６１は、本実施例ではワイヤ
６５によりリード体６２に電気的に接続されている。リ
ード体６２は、半導体チップ６１の外側方向に延出する
リード部６６と、このリード部６６に対して略直角下方
向に延出する外部接続端子部６７とにより構成されてお
り、リード部６６と外部接続端子部６７とは一体的な構
成となっている。

【０１０３】また、リード部６６は、ニッケル（Ｎ
ｉ），アルミニウム（Ａｌ），或いはチタン（Ｔｉ）等
よりなる内層６６ａの上部に金（Ａｕ），銀（Ａｇ），
或いはパラジウム（Ｐｄ）等よりなる外層６６ｂが形成
された構成とされている。

【０１０４】また、外部接続端子部６７は、柱状形状を
有する柱状端子部６８と、この柱状端子部６８の下方端
部に形成された端子端部６９とにより構成されている。
柱状端子部６８は銅（Ｃｕ）により形成されており、ま
た端子端部６９はニッケル（Ｎｉ），アルミニウム（Ａ
ｌ），或いはチタン（Ｔｉ）等よりなる内層６９ａの下
部に金（Ａｕ），銀（Ａｇ），或いはパラジウム（Ｐ
ｄ）等よりなる外層６９ｂが形成された構成とされてい
る。

【０１０５】後述するように、柱状端子部６８はアルカ
リ系エッチャント（エッチング液）により所定の形状に
成形されるが、柱状端子部６８を挟んで配設されるリー
ド部６６及び端子端部６９はアルカリ系エッチャントに
対して溶解しない材料が選定されている。従って、エッ
チング処理により柱状端子部６８を形成する際、リード
部６６及び端子端部６９をレジストとして用いることが
可能となる。

【０１０６】封止樹脂６３は例えばエポキシ系の樹脂で
あり、半導体チップ６１の下面及びリード部６６の下面
を露出した状態で、半導体チップ６１，リード部６６，
及びワイヤ６５を封止した構成とされている。この封止
樹脂６３は、例えばモールド金型を用いて樹脂モールド
することにより形成される。

【０１０７】また、ソルダーレジスト６４は電気的絶縁
材（例えば、絶縁性樹脂等）よりなり、少なくとも半導
体チップ６１の下面及びリード部６６の下面を被覆する
よう配設されている。また、前記したように外部接続端
子部６７は下方に延出した構成とされているため、外部
接続端子部６７はソルダーレジスト６４を貫通して下方
に延出する。

【０１０８】更に、外部接続端子部６７のソルダーレジ
スト６４を貫通して下方に延出した部分には、例えば無
電解めっきによりＡｕ膜或いは半田膜（以下、外装膜７
０という）が形成されている。前記したように、半導体
チップ６１の下面及びリード部６６の下面は電気的絶縁
材よりなるソルダーレジスト６４が配設されているた
め、外装膜７０を無電解めっきにより外部接続端子部６
７に形成しても、外装膜７０が半導体チップ６１及びリ
ード部６６に付着するようなことはない。

【０１０９】上記構成とされた半導体装置６０は、前記
したようにリード体６２が半導体チップ６１の外側方向
に延出するリード部６６と、このリード部６６に対して
略直角下方向に延出する外部接続端子部６７とにより構
成されている。このため、外部接続端子部６７の配設位
置はリード部６６の延出長により決定されることになる
が、リード部６６の延出長は自由度を持って設定するこ
とができる。よって、半導体チップ６１の大きさに規制
されずに外部接続端子部６７の配設位置を設定すること
が可能となり汎用性を向上させることができる。

【０１１０】また、リード部６６と外部接続端子部６７
とが一体的に形成されているため、リード部６６と外部
接続端子部６７とを電気的に接続するためにビアホール
の形成或いは配線の引き回しを行うことは不要となり、
よって半導体装置６０のコスト低減を図ることができ
る。

【０１１１】続いて、上記構成とされた半導体装置６０
の製造方法について、図１８乃至図２０を用いて説明す
る。尚、図１７で示した半導体装置６０の構成と対応す
る部分については同一符号を附して説明する。

【０１１２】半導体装置６０は、リードフレーム形成工
程，半導体チップ搭載工程，封止樹脂配設工程，基板除
去工程，絶縁部材配設工程，及び外装工程の各工程を実
施することにより製造される。以下、各工程について詳
述する。

【０１１３】リードフレーム形成工程は、柱状端子部６
８となる基板７１にリード部６６及び端子端部６９を形
成してリードフレーム７２を形成する固定であり、図１
８（Ａ）〜（Ｆ）に示す処理がこれに該当する。リード
フレーム７２を形成するには、先ず図１８（Ａ）に示す
ように基板７１を用意する。この基板７１は、例えば厚
さが１００μｍである銅板である。この基板７１の上面
及び下面には、図１８（Ｂ）に示すようにフォトレジス
ト材７３，７４が所定の膜厚で塗布される。

【０１１４】続いて、このフォトレジスト材７３，７４
に対して両面露光及び現像等を行うことにより、図１８
（Ｃ）に示すようにリード部６６の形成位置及び端子端
部６９の形成位置に対応する部位のフォトレジスト材７
３，７４を除去して開口７５，７６を形成する。次に、
この開口部７５，７６内にめっき法を用いてリード部６
６及び端子端部６９を形成する。

【０１１５】具体的には、先ず厚さ約５μｍとなるまで
Ｎｉめっき（Ａｌ，Ｔｉでもよい）を行い内層６６ａ，
６９ａを形成し、続いてこの内層６６ａ，６９ａの上部
に厚さ約０．１μｍとなるまでＡｕめっき（Ａｇ，Ｐｄ
でもよい）を行う。図１８（Ｄ）は、各開口７５，７６
内にリード部６６及び端子端部６９が形成された状態を
示している。

【０１１６】上記のように基板７１の両面所定位置にリ
ード部６６及び端子端部６９が形成されると、図１８
（Ｅ）に示されるようにフォトレジスト材７３，７４は
除去され、リード部６６及び端子端部６９のみが基板７
１に配設された状態となる。また、この状態の基板７１
は、図２９に示されるように、１枚の基板７１に複数個
分（図２９には２個分を示している）の半導体装置６０
に対応するリード部６６及び端子端部６９を形成してい
る。

【０１１７】続いて、上記のように複数個分の半導体装
置６０に対応するリード部６６及び端子端部６９が形成
された基板７１を１個分の半導体装置６０の領域毎に分
割する。図２９に示す例では、図中一点鎖線で示す位置
で基板７１を分割する。これにより、１個分の半導体装
置６０に対応した基板７１（この１個分の半導体装置６
０に対応した基板７１をリードフレーム７２という）が
形成される。

【０１１８】このように、リードフレーム形成工程にお
いて１枚の基板７１に複数個の半導体装置に対応するリ
ード部６６及び端子端部６９を形成し、その後に１個分
の半導体装置６０の領域毎に基板７１を分割しリードフ
レーム７２を形成することにより、１枚の基板７１から
リードフレーム７２を多数個取りすることが可能とな
り、効率良くかつ精度良くリードフレーム７２を形成す
ることができる。

【０１１９】また、上記のように１枚の基板７１を複数
個のリードフレーム７２に分割する処理はプレス加工を
用いて行うが、この際に位置決め用ガイドホール７７及
び素子間スロットル（図示せず）も一括的に形成する。
これにより、位置決め用ガイドホール７７及び素子間ス
ロットルを別個に形成する（例えば、エッチング等によ
り形成す）構成に比べて、リードフレーム形成工程を簡
単化することができる。以上のようにして形成されたリ
ードフレーム７２を図１８（Ｆ）に示す。

【０１２０】上記したリードフレーム形成工程を実施す
ることによりリードフレーム７２が形成されると、続い
て半導体チップ搭載工程が実施される。この半導体チッ
プ搭載工程は、リードフレーム７２の基板上面の所定位
置に半導体チップ６１を搭載すると共に、この半導体チ
ップ６１と前記リード部６６とを電気的に接続する処理
を行う工程であり、図１８（Ｇ）に示される。

【０１２１】半導体チップ搭載工程では、先ずリードフ
レーム７２の半導体チップ６１が搭載される所定位置
に、後述するアルカリ系エッチャントに溶解する材料
（例えば、ポリビニールアルコール等）よりなる可溶性
絶縁材７８を塗布し、この可溶性絶縁材７８を接着剤と
して半導体チップ６１をリードフレーム７２の上面に固
定する。続いて、半導体チップ６１とリード部６６との
間にワイヤボンディング法を用いて金線等のワイヤ６５
を配設する。この際、リード部６６はＮｉ等よりなる内
層６６ａの上部にＡｕ等よりなる外層６６ｂが形成され
ており、かつワイヤ６５はワイヤと同一材料により形成
された外層６６ｂに接続されるため、ワイヤ６５とリー
ド部６６との接続を良好に行うことができる。

【０１２２】上記のように半導体チップ搭載工程を実施
し、リードフレーム７２に半導体チップ６１を搭載する
と共にワイヤ６５を配設すると、続いて封止樹脂配設工
程が実施される。封止樹脂配設工程は、半導体チップ６
１及びリード部６６を封止樹脂６３により封止する工程
であり、図１９（Ｈ）に示される。本実施例において
は、モールド金型を用いて封止樹脂６３をモールド形成
する方法を用いている。これにより、半導体チップ６１
及びリード部６６の底面を除く部分及びワイヤ６５は封
止樹脂６３内に封止され保護された状態となる。尚、封
止樹脂６３の材料としては、例えばエポキシ樹脂が選定
されている。

【０１２３】上記のように封止樹脂配設工程が実施され
封止樹脂６３が配設されると、続いて基板除去工程が実
施される。基板除去工程は、端子端部６９の配設位置を
残し基板７１及び可溶性絶縁材７８を除去する工程であ
る。

【０１２４】この基板除去工程では、図１９（Ｈ）に示
される半導体装置組立体８０をアルカリ系エッチャント
（エッチング液）が充填されたエッチング槽に浸漬し、
Ｃｕにより形成された基板７１をエッチングにより除去
する。このエッチング処理の際、前記したようにリード
部６６及び端子端部６９はアルカリ系エッチャントに対
して溶解しない材料（具体的材料は前述した通り）が選
定されている。このため、エッチング処理により柱状端
子部６８を形成する際、リード部６６及び端子端部６９
をレジストとして用いることが可能となる。

【０１２５】従って、上記のエッチング処理により、リ
ード部６６と端子端部６９とに挟まれた部分を除き基板
７１はアルカリ系エッチャントにより溶解され除去され
る。基板除去工程が終了した状態を図１９（Ｉ）に示
す。同図に示されるように、エッチング処理を実施して
も基板７１のリード部６６と端子端部６９とに挟まれた
部分は残存し、よってリード部６６と端子端部６９との
間に柱状端子部６８が形成される。

【０１２６】これにより、外側方向に延出するリード部
６６と、柱状端子部６８及び端子端部６９とにより構成
されリード部６６に対し直角下方に延出する外部接続端
子部６７とにより構成されるリード体６２が形成され
る。また、前記したように可溶性絶縁材７８もエッチン
グ処理により除去されるため、基板除去工程が終了した
状態において、半導体チップ６１及びリード部６６（外
部接続端子部６７の形成位置を除く）の底面は封止樹脂
６３から露出した状態となっている。

【０１２７】上記のように基板除去工程が実施され所定
部分以外の基板７１が除去されると、続いて絶縁部材配
設工程が実施される。この絶縁部材配設工程は、前記し
た基板除去工程を行うことにより露出された半導体チッ
プ６１の下面及びリード部６６の下面を、外部接続端子
部を除きソルダーレジスト６４（絶縁部材）で被覆する
工程であり、図１９（Ｊ）に示される。

【０１２８】この絶縁部材配設工程では、ソルダーレジ
スト６４として粘性の低い液状絶縁部材８１を用い、こ
の液状絶縁部材８１を図１９（Ｊ）に示されるようにポ
ッティングノズル８２を用いてポッティングした後スピ
ナー等を用いて所定の膜厚にコートするか、或いは塗布
することによりソルダーレジスト６４を形成する構成と
している。

【０１２９】上記のように、絶縁部材配設工程において
ソルダーレジスト６４の基材として粘性の低い液状絶縁
部材８１を用い、この液状絶縁部材８１をポッティング
或いは塗布する方法を用いることにより、絶縁部材配設
工程の簡単化を図ることができる。これは、外部接続端
子部６７がリード部６６より直角下方に延出した（即
ち、突出した）構成となっていることに起因する。

【０１３０】仮に、外部接続端子部６７がＬＧＡ(Land
Grid Array) 構造の半導体装置のように平坦な（突出量
の小さい）構成であるとすると、液状絶縁部材を単にポ
ッティング或いは塗布する方法では、外部接続端子部は
液状絶縁部材に覆われてしまい、ソルダーレジスト内に
埋設され接続端子として機能しなくなってしまう。よっ
て、このＬＧＡ構造において液状絶縁部材を用いようと
した場合、外部接続端子部には絶縁部材が付着しないよ
うマスキング等の処理が必要となる。

【０１３１】これに対し、本実施例の如く外部接続端子
部６７がリード部６６より直角下方に延出した構成で
は、液状絶縁部材８１をポッティング或いは塗布しても
外部接続端子部６７は液状絶縁部材８１（ソルダーレジ
スト６４）を貫通して突出するため、上記したようなマ
スキング等の処理は不要となる。よって、絶縁部材配設
工程の簡単化を図ることができる。図２０（Ｋ）は、ソ
ルダーレジスト６４が形成された状態を示している。

【０１３２】上記のように絶縁部材配設工程が実施され
ソルダーレジスト６４が形成されると、続いて外装工程
が実施される。この外装工程は、ソルダーレジスト６４
から突出した外部接続端子部６７の表面に外装膜７０を
形成する工程である。具体的には、外部接続端子部６７
のソルダーレジスト６４を貫通して下方に延出した部分
には、例えば無電解めっきによりＡｕ或いは半田をめっ
きすることにより外装膜７０を形成する。この際、前記
したように半導体チップ６１の下面及びリード部６６の
下面は電気的絶縁材よりなるソルダーレジスト６４が配
設されているため、外装膜７０を無電解めっきにより外
部接続端子部６７に形成しても、外装膜７０が半導体チ
ップ６１及びリード部６６に付着するようなことはな
い。

【０１３３】以上説明してきた各工程を実施することに
より、図１７に示される半導体装置６０が製造される。
上記した製造方法では、予めリードフレーム形成工程に
おいてリードフレーム７２を形成し、このリードフレー
ム７２を基材として半導体装置６０の製造を行うため、
効率良くかつ高精度に半導体装置６０を製造することが
できる。

【０１３４】また、半導体チップ搭載工程において半導
体チップ６１はリードフレーム７２の所定位置に可溶性
絶縁材７８を用いて搭載され、かつ基板除去工程におい
て可溶性絶縁材７８は除去されるため、半導体チップ６
１の下面は露出された構成となる。従って、半導体チッ
プ６１の下面はソルダーレジスト６４と接触する構成と
なり、放熱特性を向上させることができる。

【０１３５】更に、絶縁部材配設工程を実施した後に外
部接続端子部６７の表面に外装膜７０を形成する外装工
程を実施するため、リード部６６及び半導体チップ６１
に外装膜７０が付着して隣接するリード部間及び半導体
チップ６１とリード部６６との間が外装膜７０により短
絡することを確実に防止することができる。

【０１３６】続いて、本発明の第４実施例である半導体
装置９０について説明する。図２１は、本発明の第４実
施例である半導体装置９０の断面図である。尚、図２１
において、図１７に示した第３実施例に係る半導体装置
６０と同一構成については、同一符号を附してその説明
を省略する。

【０１３７】本実施例に係る半導体装置９０は、第３実
施例に係る半導体装置６０が半導体チップ６１をリード
フレーム７２に搭載するのに可溶性絶縁部材７８を用い
たのに対し、不可溶性絶縁材９１を用いて半導体チップ
６１をリードフレーム７２に搭載したことを第１の特徴
とする。従って、基板７１をアルカリ系エッチャントに
よりエッチング処理しても不可溶性絶縁材９１は溶解す
ることはなく、図示されるように半導体チップ６１の下
部には不可溶性絶縁材９１が残存した構成とされてい
る。

【０１３８】また、本実施例に係る半導体装置９０は、
上記の如く半導体チップ６１の下部に配設された不可溶
性絶縁材９１の下部にも外部接続端子部９２（以下、こ
の外部接続端子部９２を内周端子部９２という）を形成
したことを第２の特徴とするものである。従って、本実
施例に係る半導体装置９０では、半導体チップ６１の外
周部に外部接続端子部６７が配設されると共に、半導体
チップ６１の内周部には内周端子部９２が配設された構
成となる。即ち、半導体チップ６１の内周部及び外周部
の双方に上記端子部６７，９２が配設された構成とな
る。

【０１３９】上記のように、半導体チップ６１の下部に
不可溶性絶縁材９１が残存する構成とすることにより、
この不可溶性絶縁材９１の下部（即ち、半導体チップ６
１の下部）に内周端子部９２を配設することが可能とな
る。図２１に示す実施例の半導体装置９０では、内周端
子部９２を半導体チップ６１で発生する熱を放熱する放
熱部材として用いている。

【０１４０】この構成とすることにより、半導体チップ
６１で発生した熱は内周端子部９２を介して放熱され
る。特に、内周端子部９２は外部接続端子部６７と同一
の構成とされており、放熱性の良好なＣｕより形成され
る柱状端子部６８の下部にＮｉ膜及びＡｕ膜等よりなる
端子端部６９が配設された構成であるため、半導体チッ
プ６１で発生した熱を効率よく放熱することができる。
また、内周端子部９２にリード部を接続させた構成とす
ることにより、内周端子部９２を信号端子或いは電源端
子として用いることも可能であり、この構成とした場合
には多ピン化を実現でき、半導体装置９０の高密度化を
図ることができる。

【０１４１】続いて、上記構成とされた半導体装置９０
の製造方法について、図２２及び図２３を用いて説明す
る。尚、図２１で示した半導体装置９０の構成と対応す
る部分については同一符号を附して説明する。また、図
１８乃至図２０を用いて説明した半導体装置６０の製造
方法と異なる点を重点的に説明し、同一処理については
その説明を省略する。

【０１４２】半導体装置９０も、リードフレーム形成工
程，半導体チップ搭載工程，封止樹脂配設工程，基板除
去工程，絶縁部材配設工程，及び外装工程の各工程を実
施することにより製造される。

【０１４３】図２２（Ａ）〜（Ｆ）はリードフレーム形
成工程を示している。本実施例に係るリードフレーム形
成工程において前記した製造方法と異なる点は、図２２
（Ｃ）において、フォトレジスト材７３，７４に対して
両面露光及び現像等を行うことにより開口を形成する
際、リード部６６の形成位置及び端子端部６９の形成位
置に開口７５，７６を形成するのに加え、内周端子部９
２の形成位置にも開口９３を形成する点である。

【０１４４】この内周端子部９２の形成位置に形成され
た開口９３には、端子端部６９の形成位置に形成された
開口７６と同様にＮｉめっき（Ａｌ，Ｔｉでもよい）を
行い内層６９ａを形成し、続いてこの内層６９ａの上部
にＡｕめっき（Ａｇ，Ｐｄでもよい）を行い、内周端子
部９２を形成する。即ち、内周端子部９２用の端子端部
６９の形成は、外部接続端子６７用の端子端部６９の形
成と同時に行われる。図２２（Ｄ）は、リード部６６及
び端子端部６９が形成された状態を示している。

【０１４５】上記のように基板７１の両面所定位置にリ
ード部６６及び端子端部６９が形成されると、図２２
（Ｅ）に示されるようにフォトレジスト材７３，７４は
除去され、続いて基板７１を１個分の半導体装置９０の
領域毎に分割することにより、図２２（Ｆ）に示される
リードフレーム９４が形成される。

【０１４６】このように、リードフレーム形成工程にお
いて、内周端子部９２用の端子端部６９の形成と、外部
接続端子６７用の端子端部６９の形成とは同時に行われ
るため、内周端子部９２を設ける構成としてもリードフ
レーム形成工程が複雑になるようなことはない。

【０１４７】上記したリードフレーム形成工程を実施す
ることによりリードフレーム９４が形成されると、続い
て半導体チップ搭載工程が実施される。この半導体チッ
プ搭載工程では、リードフレーム９４の半導体チップ６
１が搭載される所定位置に、基板７１の材料であるＣｕ
を溶解するアルカリ系エッチャントでは溶解しない材料
（例えば、エポキシ樹脂等）よりなる不可溶性絶縁材９
１を塗布し、この不可溶性絶縁材９１を接着剤として半
導体チップ６１をリードフレーム７２の上面に固定する
ことを特徴とする。図２２（Ｇ）は、半導体チップ搭載
工程が終了した状態を示している。

【０１４８】上記のように半導体チップ搭載工程が実施
されると封止樹脂配設工程が実施され、図２３（Ｈ）に
示されるように封止樹脂６３が配設される。この封止樹
脂配設工程が終了すると、続いて基板除去工程が実施さ
れる。

【０１４９】この基板除去工程では、図２３（Ｈ）に示
される半導体装置組立体９５をアルカリ系エッチャント
（エッチング液）が充填されたエッチング槽に浸漬し、
Ｃｕにより形成された基板７１をエッチングにより除去
する。このエッチング処理の際、前記したようにリード
部６６及び端子端部６９はアルカリ系エッチャントに対
して溶解しない材料が選定されている。このため、エッ
チング処理により柱状端子部６８を形成する際、リード
部６６及び端子端部６９をレジストとして用いることが
可能となる。

【０１５０】従って、上記のエッチング処理により、リ
ード部６６と端子端部６９とに挟まれた部分を除き基板
７１はアルカリ系エッチャントにより溶解され除去され
る。基板除去工程が終了した状態を図２３（Ｉ）に示
す。同図に示されるように、エッチング処理を実施して
も基板７１のリード部６６と端子端部６９とに挟まれた
部分は残存し、よってリード部６６と端子端部６９との
間に柱状端子部６８が形成される。

【０１５１】また、前記したように不可溶性絶縁材９１
は基板７１を溶解するアルカリ系エッチャントでは溶解
されない材料により形成されているため、上記のエッチ
ング処理を実施しても除去されず半導体チップ６１の下
部に残存する。

【０１５２】これにより、外側方向に延出するリード部
６６と、柱状端子部６８及び端子端部６９とにより構成
されリード部６６に対し直角下方に延出する外部接続端
子部６７とにより構成されるリード体６２が形成される
と共に、不可溶性絶縁材９１の下部（即ち、半導体チッ
プ６１の内周部）には内周端子部９２が形成される。こ
の内周端子部９２と半導体チップ６１とは不可溶性絶縁
材９１により電気的に絶縁されているため、内周端子部
９２が半導体チップ６１と短絡してしまうことはない。

【０１５３】尚、本実施例においても基板除去工程が終
了した状態において、半導体チップ６１及びリード部６
６（外部接続端子部６７の形成位置を除く）の底面は封
止樹脂６３から露出した状態となっている。

【０１５４】上記のように基板除去工程が実施され所定
部分以外の基板７１が除去されると絶縁部材配設工程が
実施され、図２３（Ｊ）に示されるように半導体チップ
６１の下面及びリード部６６の下面にソルダーレジスト
６４が配設される。ソルダーレジスト６４が配設される
と、続いて外装工程が実施されソルダーレジスト６４か
ら突出した外部接続端子部６７の表面に外装膜７０を形
成し、図２１に示される半導体装置９０が製造される。

【０１５５】以上説明してきた各工程を実施することに
より、図２１に示される半導体装置９０が製造される。
上記した製造方法によれば、図１８乃至図２０を用いて
説明した製造方法と同様に、予めリードフレーム形成工
程においてリードフレーム９４を形成し、このリードフ
レーム９４を基材として半導体装置６０の製造を行うた
め、効率良くかつ高精度に半導体装置６０を製造するこ
とができる。

【０１５６】また、絶縁部材配設工程を実施した後に外
部接続端子部６７の表面に外装膜７０を形成する外装工
程を実施するため、リード部６６及び半導体チップ６１
に外装膜７０が付着して隣接するリード部間及び半導体
チップ６１とリード部６６との間が外装膜７０により短
絡することを確実に防止することができる。

【０１５７】これに加えて、本実施例に係る製造方法で
は、半導体チップ搭載工程において半導体チップ６１は
リードフレーム９４の所定位置に不可溶性絶縁材９１を
用いて搭載され、かつ基板除去工程において不可溶性絶
縁材９１はエッチングにより除去されず残存するため、
この不可溶性絶縁材９１の下部（即ち、半導体チップ６
１の下部）に半導体チップで発生する熱を放熱する内周
端子部９２（放熱部材）、或いは外部接続端子部を配設
することが可能となる。

【０１５８】続いて、本発明の第５実施例である半導体
装置１００について説明する。図２４は、本発明の第５
実施例である半導体装置９０の断面図である。尚、図２
４において、図１７に示した第３実施例に係る半導体装
置６０と同一構成については、同一符号を附してその説
明を省略する。

【０１５９】本実施例に係る半導体装置９０は、第３実
施例に係る半導体装置６０が半導体チップ６１とリード
部６６を接続するのにワイヤ６５を用いていたのに対
し、半導体チップ６１とリード部６６を接続するのにバ
ンプ１０１を用いフリップチップボンディングを行う構
成としたことを特徴とする。

【０１６０】このように、フリップチップボンディング
法を用いて半導体チップ６１とリード部６６とをバンプ
１０１により直接接続する構成とすることにより、接続
部における電気的特性（例えば、インピーダンス特性）
を向上することができ、またワイヤボンディング法に比
べて高密度化を図れるため、多ピン化に対応することが
できる。続いて、上記構成とされた半導体装置１００の
製造方法について、図２５及び図２６を用いて説明す
る。尚、図２４で示した半導体装置１００の構成と対応
する部分については同一符号を附して説明する。また、
図１８乃至図２０を用いて説明した半導体装置６０の製
造方法と異なる点を重点的に説明し、同一処理について
はその説明を省略する。

【０１６１】本実施例に係る半導体装置１００も、リー
ドフレーム形成工程，半導体チップ搭載工程，封止樹脂
配設工程，基板除去工程，絶縁部材配設工程，及び外装
工程の各工程を実施することにより製造される。

【０１６２】図２５（Ａ）〜（Ｆ）はリードフレーム形
成工程を示している。本実施例に係るリードフレーム形
成工程において前記した製造方法と異なる点は、図２５
（Ｃ）において、フォトレジスト材７３，７４に対して
両面露光及び現像等を行うことにより開口を形成する
際、リード部６６の形成位置に対応する開口１０２を半
導体チップ６１の下部にまで延出するよう長く形成した
点である。

【０１６３】この開口１０２には、端子端部６９の形成
位置に形成された開口７６と同様にＮｉめっき（Ａｌ，
Ｔｉでもよい）を行い内層６９ａを形成し、続いてこの
内層６９ａの上部にＡｕめっき（Ａｇ，Ｐｄでもよい）
を行い内周端子部９２を形成する。

【０１６４】上記のように基板７１の両面所定位置にリ
ード部６６及び端子端部６９が形成されると、図２５
（Ｅ）に示されるようにフォトレジスト材７３，７４は
除去され、続いて基板７１を１個分の半導体装置９０の
領域毎に分割することにより、図２５（Ｆ）に示される
リードフレーム７２が形成される。

【０１６５】このように、リードフレーム形成工程にお
いて、リード部６６の長さ及び形状は任意に設定するこ
とが可能であり、よってフリップチップボンディング法
にも容易に対応することができる。

【０１６６】上記したリードフレーム形成工程を実施す
ることによりリードフレーム７２が形成されると、続い
て半導体チップ搭載工程が実施される。この半導体チッ
プ搭載工程では、予め半導体チップ６１の電極パッド或
いはリード部６６の所定位置にバンプ１０１（半田バン
プ或いは金バンプ等）を形成しておき、半導体チップ６
１をリード部６６にフェイスダウンした上で加熱処理す
ることにより半導体チップ６１をリード部６６に接合す
る。このフリップチップボンディング法を用いることに
より、前述したように電気的特性及び高密度化を図るこ
とができる。図２５（Ｇ）は半導体チップ搭載工程が終
了した状態を示している。

【０１６７】尚、図２５及び図２６に示す実施例では図
示されていないが、前記した各実施例に係る製造方法の
ように、半導体チップ６１の下部に可溶性絶縁材或いは
不可溶性絶縁材を塗布する構成としてもよい。この可溶
性絶縁材或いは不可溶性絶縁材を塗布した構成における
効果は、前述した通りである。

【０１６８】上記のように半導体チップ搭載工程が実施
されると封止樹脂配設工程が実施され、図２６（Ｈ）に
示されるように封止樹脂６３が配設される。この封止樹
脂配設工程が終了すると、続いて基板除去工程が実施さ
れる。

【０１６９】この基板除去工程では、図２６（Ｈ）に示
される半導体装置組立体１０３をアルカリ系エッチャン
ト（エッチング液）が充填されたエッチング槽に浸漬
し、Ｃｕにより形成された基板７１をエッチングにより
除去する。このエッチング処理により、リード部６６と
端子端部６９とに挟まれた部分を除き基板７１はアルカ
リ系エッチャントにより溶解され除去される。図２６
（Ｉ）は、基板除去工程が終了した状態を示している。

【０１７０】上記のように基板除去工程が実施され所定
部分以外の基板７１が除去されると絶縁部材配設工程が
実施され、図２６（Ｊ）に示されるように半導体チップ
６１の下面及びリード部６６の下面にソルダーレジスト
６４が配設される。ソルダーレジスト６４が配設される
と、続いて外装工程が実施されソルダーレジスト６４か
ら突出した外部接続端子部６７の表面に外装膜７０を形
成し、図２４に示される半導体装置９０が製造される。

【０１７１】続いて、上記した半導体装置の製造工程の
内、リードフレーム形成工程の変形例について図２７及
び図２８を用いて説明する。

【０１７２】図２７は、リードフレーム形成工程の第１
の変形例を示している。前記したリードフレーム形成工
程では、リード部６６及び端子端部６９を形成するのに
フォトレジスト材７３，７４を配設し、これに所定の開
口７５，７６を形成することによりリード部６６及び端
子端部６９を所定位置に所定形状で形成する方法が行わ
れていた。

【０１７３】これに対し本変形例では、フォトレジスト
材７３，７４に代えてメタルマスクを用いたことを特徴
とするものである。具体的には、図２７（Ａ）に示され
るように、予めリード部６６の形成位置に開口１０７が
形成された上面用メタルマスク１０５と、端子端部６９
の形成位置に開口１０８が形成された下面用メタルマス
ク１０６を用意する。

【０１７４】続いて、図２７（Ｂ）に示されるように、
上面用メタルマスク１０５と下面用メタルマスク１０６
を基板７１に装着する。この際、上面用メタルマスク１
０５と下面用メタルマスク１０６は高精度に位置決めさ
れた上で基板７１に装着される。

【０１７５】上記のように各メタルマスク１０５，１０
６が基板７１に装着されると、基板７１は蒸着装置（或
いはスパッタ装置）にセットされ、上記各開口１０７，
１０８内にＮｉ，Ａｌ，或いはＴｉが先ず蒸着法により
膜形成されて内層６６ａ，６９ａが形成され、続いてこ
の内層６６ａ，６９ａの上部にＡｕ、Ａｇ，或いはＰｄ
が蒸着法により膜形成されて外層６６ｂ，６９ｂが形成
される。

【０１７６】これにより、図２７（Ｃ）に示されるよう
に、各メタルマスク１０５，１０６の各開口１０７，１
０８内にリード部６６及び端子端部６９が形成される。
また、その後に各メタルマスク１０５，１０６を基板７
１から取り外すことにより、図２７（Ｄ）に示されるよ
うに、基板７１の所定位置にリード部６６及び端子端部
６９が形成される。

【０１７７】上記した第１変形例によれば、蒸着法（或
いはスパッタリング法）を用いてリード部６６及び端子
端部６９を形成することが可能となる。また、各メタル
マスク１０５，１０６は予め開口１０７，１０８が形成
されてるいため、フォトレジスト材７３，７４を用いる
場合に実施する露光，現像等の処理が不要となり、リー
ドフレーム形成工程の簡単化を図ることができる。

【０１７８】図２８は、リードフレーム形成工程の第２
の変形例を示している。前記した各リードフレーム形成
工程では、リード部６６及び端子端部６９を形成するの
に、先ず基板７１にフォトレジスト材７３，７４を配設
し、これに所定の開口７５，７６を形成した後にリード
部６６及び端子端部６９となる内層６６ａ，６９ａ及び
外層６６ｂ，６９ｂを形成する方法が行われていた。

【０１７９】これに対し本変形例では、先ず基板７１に
リード部６６及び端子端部６９となる内層膜１１０及び
外層膜１１１を基板全面に形成し、その後にフォトレジ
スト材１１２，１１３を配設する構成としたことを特徴
とするものである。

【０１８０】具体的には図２８（Ａ）に示される基板７
１に、先ず図２８（Ｂ）に示されるように、基板７１の
上面及び下面の全面にわたり内層膜１１０及び外層膜１
１１を形成する。この内層膜１１０及び外層膜１１１の
形成は、めっき法を用いても、また蒸着法（スパッタリ
ング法）を用いてもよい。

【０１８１】続いて、内層膜１１０及び外層膜１１１が
形成された基板７１にフォトレジスト材１１２，１１３
を配設し、このフォトレジスト材１１２，１１３に露
光，現像処理等を実施することによりリード部６６の形
成位置及び端子端部６９の形成位置のみにフォトレジス
ト材１１２，１１３を残存させる。図２８（Ｃ）は、以
上の処理が終了した状態を示している。

【０１８２】続いて、内層膜１１０及び外層膜１１１を
共に溶解するエチャント（エッチング液）を用いて内層
膜１１０及び外層膜１１１をエッチング処理する。この
際、フォトレジスト材１１２，１１３に被覆された部分
における内層膜１１０及び外層膜１１１はエッチングさ
れないため、図２８（Ｄ）に示されるように基板７１の
所定位置にリード部６６及び端子端部６９が形成され
る。

【０１８３】そして、その後にリード部６６及び端子端
部６９の上部に残存しているフォトレジスト材１１２，
１１３を除去することにより、図２８（Ｅ）に示される
ように、基板７１の所定位置にリード部６６及び端子端
部６９のみが形成された状態となる。

【０１８４】上記した第２変形例によっても蒸着法（或
いはスパッタリング法）を用いてリード部６６及び端子
端部６９を形成することが可能となる。また、フォトレ
ジスト材１１２，１１３に関する工程は、前記した各製
造方法に係る工程と同一であるため、第２変形例を採用
しても徒に製造工程が複雑になるようなことはない。

【０１８５】続いて、上記した半導体装置の製造工程の
内、封止樹脂配設工程の変形例について説明する。

【０１８６】図３０は、封止樹脂配設工程の変形例を示
している。前記した封止樹脂配設工程では、封止樹脂６
３を形成するのにモールド金型を用いるモールド法が用
いられていた。しかるに、このモールド法ではモールド
金型を製造するのに金型コストが高く、延いては半導体
装置の製品コストが上昇してしまう。そこで、本変形例
ではモールド金型を用いないポッティング法により封止
樹脂１１６を形成することを特徴とするものである。

【０１８７】本変形例においては、先ずリードフレーム
形成工程において、基板７１上で封止樹脂１１６が配設
される所定領域の境界部に樹脂止め部１１５を一体的に
形成する。この樹脂止め部１１５は、基板７１の上部に
突出した突起であり、例えばプレス加工或いは切削加工
等により形成される。

【０１８８】続いて、前記したと同様なリードフレーム
形成工程及び半導体チップ搭載工程を実施することによ
り、図３０（Ｂ）に示すように、基板７１に半導体チッ
プ６１，ワイヤ６５，リード部６６，端子端部６９等を
配設する。尚、図３０に示す例では、半導体チップ６１
の下部に可溶性絶縁部材７８が配設されている。

【０１８９】続いて実施される封止樹脂配設工程では、
図３０（Ｃ）に示されるように、ポッティングにより封
止樹脂１１６を形成する。この際、上記のようにリード
フレーム形成工程において基板７１には樹脂止め部１１
５が形成されているため、封止樹脂配設工程において封
止樹脂１１６をポッティングしても樹脂止め部１１５よ
りも外部に樹脂が漏出することを防止できる。

【０１９０】これにより、ポッティング法を用いて封止
樹脂１１６を形成することが可能となる。また、ポッテ
ィング法による封止樹脂１１６の形成は、モールド処理
と異なり金型を必要としないため封止樹脂配設工程の簡
単化及び製品コストの低減を図ることができる。

【０１９１】上記のようにポッティング法により封止樹
脂１１６が形成されると、続いて基板除去工程が実施さ
れる。基板除去工程では、基板７１に対してエッチング
処理が実施され、リード部６６と端子端部６９に挟まれ
た部分を除き基板７１が除去され、図３０（Ｄ）に示さ
れるように外部接続端子部６７が形成される。この際、
上記のように樹脂止め部１１５は基板７１と一体的な構
成とされているため、基板除去工程において樹脂止め部
１１５はエッチング処理により除去される。

【０１９２】続いて、絶縁部材配設工程が実施されるこ
とによりソルターレジスト６４が形成され、更に外装工
程を実施することにより外部接続端子部６７の表面に外
装膜７０が形成され、図３０（Ｅ）に示される半導体装
置１２０が形成される。この半導体装置１２０は、基板
除去工程において樹脂止め部１１５がエッチング処理に
より除去されているため、完成した状態において樹脂止
め部１１５は残存しない。よって、樹脂止め部１１５が
邪魔になったり、また樹脂止め部１１５により半導体装
置１２０が大型化してしまうことを防止することができ
る。

【０１９３】続いて、上記した半導体装置の製造工程の
内、基板除去工程の変形例について説明する。

【０１９４】図３１は、基板除去工程の変形例を示して
いる。前記した基板除去工程では、基板７１をエッチン
グして柱状端子部６８を形成するのに、切欠等が形成さ
れない板状の端子端部６９をレジストとして用いてい
た。このため、エッチング処理において基板７１をオー
バーエッチングした場合には、図３１（Ｃ）に示される
ように、端子端部６９が柱状端子部６８より側方に延出
し鍔状に残存しリード形状が不良となってしまう。

【０１９５】そこで、本実施例ではエッチング処理後に
端子端部６９が鍔状に残ることを防止するために、エッ
チング液を用いて基板７１を溶解する前に端子端部６９
に外部接続端子部６７（柱状端子部６８）の断面形状に
対応した切欠部１２５を形成しておくことを特徴とする
ものである。

【０１９６】図３１（Ａ）は、この切欠部１２５が形成
された端子端部６９を拡大して示している。同図に示さ
れるように、切欠部１２５は端子端部６９を貫通して形
成されており、その形成位置はエッチングにより形成し
ようとする柱状端子部６８の形状（図中、破線で示す）
に対応するよう選定されている。

【０１９７】この切欠部１２５の形成は、前記したリー
ドフレーム形成工程において、図１８（Ｃ）で示す工程
において、切欠部１２５の形成位置にフォトレジスト７
４を残すことにより容易に形成することができる。ま
た、図１８（Ａ）〜（Ｆ）に示すリードフレーム形成工
程を実施した後に、レーザ加工装置等を用いて端子端部
６９に切欠部１２５を形成する方法を用いてもよい。

【０１９８】切欠部１２５が形成された端子端部６９を
具備する基板７１に対しエッチング処理を行うと、基板
７１に対するエッチングが端子端部６９に形成された切
欠部１２５まで進まない状態においては、端子端部６９
の切欠部１２５より外周部分（以下、外周部６９-1とい
う）は基板７１に固定された状態を維持する。

【０１９９】しかるに、基板７１に対するエッチングが
端子端部６９に形成された切欠部１２５まで進むと、図
３１（Ｂ）に示されるように端子端部６９の切欠部１２
５より外周に位置する外周部６９-1は基板７１及び端子
端部６９から脱落する。

【０２００】よって本変形例によれば、エッチング処理
後に端子端部６９が柱状端子部６８から鍔状に延出する
ことを防止することができ、良好なリード形状を実現す
ることができる。

【０２０１】続いて、上記した半導体装置の製造工程の
内、外装工程の変形例について説明する。

【０２０２】図３２は、外装工程の変形例を示してい
る。前記した外装工程では、外装膜７０を外部接続端子
部６７の表面に配設するのに電界めっきを用いていた。
これに対し、本変形例ではディンプルプレート１３０を
用いて外装膜７０を形成することを特徴とするものであ
る。以下、本変形例に係る外装工程の具体的処理につい
て説明する。

【０２０３】外装膜７０を形成するには、先ず外部接続
端子部６７に対応した位置にディンプル部１３１が形成
されたディンプルプレート１３０を用意する。このディ
ンプルプレート１３０は、例えばセラミック或いは金属
等により形成されており、またディンプル部１３１は半
球状の凹部とされている。

【０２０４】続いて、上記構成とされたディンプルプレ
ート１３０に形成さたれディンプル部１３１に半田ペー
スト１３２を充填する。この半田ペースト１３２のディ
ンプル部１３１への充填は、厚膜印刷技術を利用してス
キージ等を用いて行う。また、各ディンプル部１３１の
形状は等しく形成されているため、各ディンプル部１３
１に充填される半田ペースト１３２の量も等しくなる。
図３２（Ａ）は、ディンプル部１３１に半田ペースト１
３２を充填した状態を示している。

【０２０５】続いて、半田ペースト１３２が充填された
ディンプル部１３１内に、図３２（Ｂ）に示されるよう
に、外部接続端子部６７を挿入する。そして、外部接続
端子部６７をディンプル部１３１内に挿入した状態を維
持しつつ、半導体装置組立体１３３をディンプルプレー
ト１３０と共にリフロー炉に入れ加熱処理を行う。これ
により、図３２（Ｃ）に示されるように、外部接続端子
部６７の表面に外装膜７０となる半田を形成することが
できる。

【０２０６】上記のように、外装工程においてディンプ
ルプレート１３０のディンプル部１３１に半田ペースト
１３２を充填した上で外部接続端子部６７を挿入し、こ
の外部接続端子部６７をディンプル部１３１内に挿入し
た状態で加熱処理を行い、外装膜７０となる半田を外部
接続端子部６７の表面に形成することにより、外装工程
の簡単化を図ることができる。

【０２０７】即ち、従来のディンプルプレートを用いた
外装工程は、ディンプルプレートのディンプル部に半田
ペーストを充填した後に１回目の加熱処理を行いディン
プル部内に半田ボールを形成し、続いて２回目の加熱処
理を行い形成された半田ボールを外部接続端子部に配設
することが行われていた。

【０２０８】これに対し本変形例に係る外装工程では、
外部接続端子部６７を半田ペースト１３２が充填された
ディンプル部１３１内に挿入した状態のままで加熱処理
を行い半田を外部接続端子部６７に配設するため加熱処
理を実施する回数を少なくすることができ、よって外装
工程の簡単化を図ることができる。

【０２０９】

【発明の効果】上述したように本発明によれば、下記の
種々の効果を実現することができる。

【０２１０】請求項１記載の発明では、予めリードフレ
ーム形成工程において柱状端子部となる基板にリード部
及び端子端部を形成したリードフレームを形成し、この
リードフレームを基材として半導体装置の製造を行うた
め、効率良く、かつ高精度に半導体装置を製造すること
ができる。また、半導体チップ搭載工程において半導体
チップはリードフレームの所定位置に可溶性絶縁材を用
いて搭載され、かつ基板除去工程において可溶性絶縁材
は除去されるため、半導体チップの下面は露出された構
成となる。従って、半導体チップの下面は直接絶縁部材
と接触する構成となり、放熱特性を向上させることがで
きる。また、絶縁部材配設工程を実施した後に外部接続
端子部の表面に外層膜を形成する外装工程を実施するた
め、リード部及び半導体チップに外層膜が付着し、隣接
するリード部間及び半導体チップとリード部との間が外
層膜により短絡することを確実に防止することができ
る。

【０２１１】また、請求項２記載の発明では、予めリー
ドフレーム形成工程において柱状端子部となる基板にリ
ード部及び端子端部を形成したリードフレームを形成
し、このリードフレームを基材として半導体装置の製造
を行うため、効率良く、かつ高精度に半導体装置を製造
することができる。また、絶縁部材配設工程を実施した
後に外部接続端子部の表面に外層膜を形成する外装工程
を実施するため、リード部及び半導体チップに外層膜が
付着し、隣接するリード部間及び半導体チップとリード
部との間が外層膜により短絡することを確実に防止する
ことができる。また、半導体チップ搭載工程において半
導体チップはリードフレームの所定位置に不可溶性絶縁
材を用いて搭載され、かつ基板除去工程において不可溶
性絶縁材は除去されず残存するため、この不可溶性絶縁
材の下部（即ち、半導体チップの下部）に外部接続端子
部或いは半導体チップで発生する熱を放熱する放熱部材
を配設することが可能となる。

【０２１２】また、請求項３記載の発明では、リード部
及び前記端子端部の材質を前記基板の材質に対しレジス
ト作用を有する材料により形成し、基板除去工程におい
て端子端部をレジスト材として機能させてエッチング処
理を行い柱状端子部を形成するため、柱状端子部の形成
に際し別個にレジスト材を配設する必要がなくなる。よ
って、別個にレジスト材を配設して柱状端子部を形成す
る方法に比べて、柱状端子部の形成に要する工程を短縮
することができ、半導体装置の製造の簡単化を図ること
ができ、これにより製品コストの低減を図ることが可能
となる。

【０２１３】また、請求項４記載の発明では、エッチン
グ液を用いて基板を溶解する前に、端子端部に所定の外
部接続端子部の形状に対応した切欠部を形成しておくこ
とにより、基板に対するエッチングが端子端部に形成さ
れた切欠部まで進まない状態においては、切欠部より外
周部分の端子端部は基板に固定された状態を維持する。
しかるに、基板に対するエッチングが端子端部に形成さ
れた切欠部まで進むと、切欠部より外周部分の端子端部
は基板から脱落する。よって、エッチング処理後に端子
端部が柱状端子部から鍔状に延出することを防止するこ
とができる。

【０２１４】また、請求項５記載の発明では、外装工程
においてディンプルプレートのディンプル部に半田ペー
ストを充填した上で外部接続端子部を挿入し、この外部
接続端子部をディンプル部内に挿入した状態で加熱処理
を行い外装膜となる半田を外部接続端子部の表面に形成
することにより、外装工程の簡単化を図ることができ
る。

【０２１５】また、請求項６記載の発明では、リードフ
レーム形成工程において基板上で封止樹脂が配設される
領域の境界部に樹脂止め部を一体的に形成することによ
り、封止樹脂配設工程において封止樹脂をポッティング
しても樹脂が上記の領域が漏出することを防止すること
ができる。また、ポッティング処理は、モールド処理と
異なり金型を必要としないため封止樹脂配設工程の簡単
化及び製品コストの低減を図ることができる。また、樹
脂止め部は基板除去工程において基板と共に除去される
ため、半導体装置が製造された状態で樹脂止め部が邪魔
になるようなこともない。

【０２１６】また、請求項７乃至９記載の発明では、リ
ードフレーム形成工程において基板の所定位置にリード
部及び端子端部が形成されたリードフレームを容易かつ
精度よく形成することができる。

【０２１７】更に、請求項１０記載の発明では、リード
フレーム形成工程において、１枚の基板に複数個の半導
体装置に対応するリード部及び前記端子端部を形成し、
その後に１個分の半導体装置の領域毎に基板を分割しリ
ードフレームを形成することにより、１枚の基板からリ
ードフレームを多数個取りすることが可能となり、効率
良くかつ精度良くリードフレームを形成することができ
る。

【図面の簡単な説明】

【図１】本発明の第１実施例の構成図である。

【図２】図１の一部切截の説明図である。

【図３】図１のパターン部形成の製造工程図である。

【図４】図１の外部端子部の製造工程図である。

【図５】図４の外部端子部の後加工製造説明図である。

【図６】図４の外部端子部の他の形状の製造説明図
（１）である。

【図７】図４の外部端子部の他の形状の製造説明図
（２）である。

【図８】図４の外部端子部の他の形状の製造説明図
（３）である。

【図９】図４の外部端子部の他の形状の製造説明図
（４）である。

【図１０】第１実施例のチップボンディングの製造説明
図である。

【図１１】第１実施例の最終工程の製造説明図である。

【図１２】第１実施例の他のパッケージ形状の外観図で
ある。

【図１３】本発明の第２実施例の構成図である。

【図１４】第２実施例のパターン部の形成の製造説明図
である。

【図１５】第２実施例の最終工程の断面図である。

【図１６】柱状端子部の他の形成方法を説明するための
図である。

【図１７】本発明の第３実施例の構成図である。

【図１８】本発明の第３実施例に係る半導体装置の製造
方法を説明するための図である（その１）。

【図１９】本発明の第３実施例に係る半導体装置の製造
方法を説明するための図である）その２）。

【図２０】本発明の第３実施例に係る半導体装置の製造
方法を説明するための図である（その３）。

【図２１】本発明の第４実施例の構成図である。

【図２２】本発明の第４実施例に係る半導体装置の製造
方法を説明するための図である（その１）。

【図２３】本発明の第４実施例に係る半導体装置の製造
方法を説明するための図である（その２）。

【図２４】本発明の第５実施例の構成図である。

【図２５】本発明の第５実施例に係る半導体装置の製造
方法を説明するための図である（その１）。

【図２６】本発明の第５実施例に係る半導体装置の製造
方法を説明するための図である（その２）。

【図２７】リードフレーム形成工程の第１の変形例を説
明するための図である。

【図２８】リードフレーム形成工程の第２の変形例を説
明するための図である。

【図２９】１枚の基板からリードフレームを多数個取り
する構成を説明するための図である。

【図３０】封止樹脂配設工程の変形例を説明するための
図である。

【図３１】基板除去工程の変形例を説明するための図で
ある。

【図３２】外装工程の変形例を説明するための図であ
る。

【図３３】従来のμＢＧＡパッケージの半導体装置の構
成図である。

【符号の説明】

２１A 〜２１E ，６０，９０，１００，１２０ 半導体
装置 ２２ パッケージ ２３ 樹脂領域 ２４ 端子領域 ２５ パターン部 ２６ 外部端子部 ２７ 枠状端子部 ２８，６８ 柱状端子部 ３１ ベース層 ３２ パターン層 ３２ａ 端子接続部 ３２ｂ ワイヤ接続部 ３３，３５ 絶縁層 ３４ 開口部 ３６ めっき ４１，６１ 半導体チップ ４２ 接着剤 ４３，６５ ワイヤ ５１ａ 第１の絶縁層 ５１ｂ 第２の絶縁層 ５２ パターン層 ５２ａ ワイヤ接続部 ５３ 第３の絶縁層 ５３ａ 開口部 ６２ リード体 ６３，１１６ 封止樹脂 ６４ ソルダーレジスト ６６ リード部 ６７ 外部接続端子部 ６９ 端子端部 ７０ 外装膜 ７１ 基板 ７２，９４ リードフレーム ７３，７４，１１２，１１３ フォトレジスト材 ７５，７６，９３，１０２，１０７，１０８ 開口 ７８ 可溶性絶縁材 ８１ 液状絶縁部材 ９１ 不可溶性絶縁材 ９２ 内周端子部 １０１ バンプ １０５ 上面用メタルマスク １０６ 下面用メタルマスク １１０ 内層膜 １１１ 外層膜 １１５ 樹脂止め部 １２５ 切欠部 １３０ ディンプルプレート １３１ ディンプル部 １３２ 半田ペースト

───────────────────────────────────────────────────── フロントページの続き (72)発明者 迫田 英治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 埜本 隆司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 渡辺 英二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 織茂 政一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小野寺 正徳 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 Ｆターム(参考） 5F067 AA01 AA10 AB04 BA03 BB08 BC12 CC02 CC07 DA05 DA07 DA16 DC12 DF13

Claims (10)

【特許請求の範囲】
1. 【請求項１】 柱状端子部となる基板の上面にリード部
   を形成すると共に、前記基板の下面に端子端部を形成し
   てリードフレームを形成するリードフレーム形成工程
   と、 前記リードフレーム形成工程において形成されたリード
   フレームの基板上面の所定位置に、可溶性絶縁材を用い
   て半導体チップを搭載すると共に、該半導体チップと前
   記リード部とを電気的に接続する半導体チップ搭載工程
   と、 前記半導体チップ及び前記リード部を封止樹脂により封
   止する封止樹脂配設工程と、 前記端子端部の配設位置を残し前記基板及び前記可溶性
   絶縁材を除去する基板除去工程と、 前記基板除去工程を行うことにより露出された前記半導
   体チップの下面及び前記リード部の下面を前記外部接続
   端子部を除き絶縁部材で被覆する絶縁部材配設工程と、 前記絶縁部材より突出した前記柱状端子部及び前記端子
   端部よりなる外部接続端子部の表面に外装膜を形成する
   外装工程とを具備することを特徴とする半導体装置の製
   造方法。
2. 【請求項２】 柱状端子部となる基板の上面にリード部
   を形成すると共に、前記基板の下面に端子端部を形成し
   てリードフレームを形成するリードフレーム形成工程
   と、 前記リードフレーム形成工程において形成されたリード
   フレームの基板上面の所定位置に、不可溶性絶縁材を用
   いて半導体チップを搭載すると共に、該半導体チップと
   前記リード部とを電気的に接続する半導体チップ搭載工
   程と、 前記半導体チップ及び前記リード部を封止樹脂により封
   止する封止樹脂配設工程と、 前記端子端部の配設位置を残し前記基板を除去する基板
   除去工程と、 前記基板除去工程を行うことにより露出された前記半導
   体チップの下面に位置する不可溶性絶縁材及び前記リー
   ド部の下面を前記外部接続端子部を除き絶縁部材で被覆
   する絶縁部材配設工程と、 前記絶縁部材より突出した前記柱状端子部及び前記端子
   端部よりなる外部接続端子部の表面に外装膜を形成する
   外装工程とを具備することを特徴とする半導体装置の製
   造方法。
3. 【請求項３】 請求項１又は２記載の半導体装置の製造
   方法であって、 前記リード部及び前記端子端部の材質を前記基板の材質
   に対しレジスト作用を有する材料により形成し、 前記基板除去工程において、前記端子端部をレジスト材
   として機能させ、前記基板を溶解するエッチング液を用
   いて前記基板を溶解することにより前記柱状端子部を形
   成することを特徴とする半導体装置の製造方法。
4. 【請求項４】 請求項３記載の半導体装置の製造方法で
   あって、 前記エッチング液を用いて前記基板を溶解する前に、前
   記端子端部に所定の外部接続端子部形状に対応した切欠
   部を形成しておくことを特徴とする半導体装置の製造方
   法。
5. 【請求項５】 請求項１乃至４のいずれかに記載の半導
   体装置の製造方法であって、 前記外装工程において、前記外部接続端子部に対応した
   位置にディンプル部を形成したディンプルプレートを用
   意し、 先ず、前記ディンプルプレートのディンプル部に半田ペ
   ーストを充填し、 次に前記半田ペーストが充填されたディンプル部内に前
   記外部接続端子部を挿入し、 前記外部接続端子部を前記ディンプル部内に挿入した状
   態で加熱処理を行うことにより、前記外部接続端子部の
   表面に外装膜となる半田を形成することを特徴とする半
   導体装置の製造方法。
6. 【請求項６】 請求項１乃至５のいずれかに記載の半導
   体装置の製造方法であって、 前記リードフレーム形成工程において、前記基板上で封
   止樹脂が配設される領域の境界部に樹脂止め部を一体的
   に形成し、 かつ、前記封止樹脂配設工程において前記封止樹脂をポ
   ッティングにより配設し、 かつ、前記基板除去工程において前記樹脂止め部を前記
   基板と共に除去することを特徴とする半導体装置の製造
   方法。
7. 【請求項７】 請求項１乃至６のいずれかに記載の半導
   体装置の製造方法であって、 前記リードフレーム形成工程において、先ず前記基板に
   前記リード部形成位置及び前記端子端部形成位置に対応
   する部位に開口を有するレジストを形成し、 続いて、前記開口部にめっき法を用いて前記リード部及
   び前記端子端部を形成し、 その後に前記レジストを除去することにより前記基板の
   所定位置に前記リード部及び前記端子端部を形成するこ
   とを特徴とする半導体装置の製造方法。
8. 【請求項８】 請求項１乃至６のいずれかに記載の半導
   体装置の製造方法であって、 前記リードフレーム形成工程において、先ず前記基板に
   前記リード部形成位置及び前記端子端部形成位置に対応
   する部位に開口が形成されたメタルマスクを配設し、 続いて、前記開口部に蒸着法を用いて前記リード部及び
   前記端子端部を形成し、 その後に前記メタルマスクを取り外すことにより前記基
   板の所定位置に前記リード部及び前記端子端部を形成す
   ることを特徴とする半導体装置の製造方法。
9. 【請求項９】 請求項１乃至６のいずれかに記載の半導
   体装置の製造方法であって、 前記リードフレーム形成工程において、先ず前記基板の
   上面及び下面の全面にめっき法を用いて前記リード部及
   び前記端子端部となる導電材料を形成し、 続いて、前記基板の両面に形成された各導電材料に、前
   記リード部形成位置及び前記端子端部形成位置に対応す
   る部位のみを被覆するレジストを形成し、 その後に前記レジストに被覆されていない導電材料をエ
   ッチングにより除去することにより、前記基板の所定位
   置に前記リード部及び前記端子端部を形成することを特
   徴とする半導体装置の製造方法。
10. 【請求項１０】 請求項１乃至１９のいずれかに記載の
    半導体装置の製造方法であって、 前記リードフレーム形成工程において、１枚の基板に複
    数個の半導体装置に対応する前記リード部及び前記端子
    端部を形成し、 その後、１個分の半導体装置の領域毎に前記基板を分割
    することにより前記リードフレームを形成することを特
    徴とする半導体装置の製造方法。