JP3520764B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3520764B2 JP3520764B2 JP11192298A JP11192298A JP3520764B2 JP 3520764 B2 JP3520764 B2 JP 3520764B2 JP 11192298 A JP11192298 A JP 11192298A JP 11192298 A JP11192298 A JP 11192298A JP 3520764 B2 JP3520764 B2 JP 3520764B2
- Authority
- JP
- Japan
- Prior art keywords
- elastic modulus
- semiconductor chip
- low elastic
- metal wiring
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体の集積回路
部を保護し、かつ外部装置と半導体チップの電気的な接
続を確保し、さらに高密度な実装を可能とした半導体装
置およびその製造方法に関するものである。本発明の半
導体装置により、情報通信機器、事務用電子機器等の小
型化を容易にし、かつ半導体装置内の配線を容易にし、
配線密着信頼性を向上させるものである。
部を保護し、かつ外部装置と半導体チップの電気的な接
続を確保し、さらに高密度な実装を可能とした半導体装
置およびその製造方法に関するものである。本発明の半
導体装置により、情報通信機器、事務用電子機器等の小
型化を容易にし、かつ半導体装置内の配線を容易にし、
配線密着信頼性を向上させるものである。
【０００２】
【従来の技術】近年、半導体装置およびその製造方法
は、電子機器の小型化、高機能化に伴い、小型化、高密
度化、高速化を要求されるようになり、たとえばメモリ
ー用パッケージとしてはＬＯＣ（リード・オン・チッ
プ）あるいはＳＯＮ（スモール・アウトライン・ノンリ
ード）等の開発、あるいはＴＡＢテープを利用したμＢ
ＧＡ（マイクロ・ボール・グリッド・アレイ）といった
パッケージが開発されている。
は、電子機器の小型化、高機能化に伴い、小型化、高密
度化、高速化を要求されるようになり、たとえばメモリ
ー用パッケージとしてはＬＯＣ（リード・オン・チッ
プ）あるいはＳＯＮ（スモール・アウトライン・ノンリ
ード）等の開発、あるいはＴＡＢテープを利用したμＢ
ＧＡ（マイクロ・ボール・グリッド・アレイ）といった
パッケージが開発されている。
【０００３】以下、従来のμＢＧＡと呼ばれる半導体装
置について図面を参照しながら説明する。
置について図面を参照しながら説明する。
【０００４】図７は、従来のμＢＧＡと呼ばれる半導体
装置を示す断面図である。図７において、１は半導体チ
ップ、２は柔軟性シート状素子、３はしなやかな低弾性
率材料、４は部分リード、５は電極端子、６は柔軟性シ
ート状素子２の表面のランドである。
装置を示す断面図である。図７において、１は半導体チ
ップ、２は柔軟性シート状素子、３はしなやかな低弾性
率材料、４は部分リード、５は電極端子、６は柔軟性シ
ート状素子２の表面のランドである。
【０００５】図示するように、従来のμＢＧＡと呼ばれ
る半導体装置は、半導体チップ１上に低弾性率材料３を
介して柔軟性シート状素子２が接合された構造であり、
半導体チップ１の電極端子５と柔軟性シート状素子２表
面のランド６とが、部分リード４により電気的に接続さ
れたものである。
る半導体装置は、半導体チップ１上に低弾性率材料３を
介して柔軟性シート状素子２が接合された構造であり、
半導体チップ１の電極端子５と柔軟性シート状素子２表
面のランド６とが、部分リード４により電気的に接続さ
れたものである。
【０００６】
【発明が解決しようとする課題】しかしながら前記した
従来の半導体装置では、半導体チップ１の裏面は露出さ
れており、半導体チップ１が動作した際の熱を容易に放
熱可能な構造になっている反面、半導体チップ１の表面
（回路側）は、柔軟性シート状素子２およびしなやかな
低弾性率材料３が形成されている。そのため発熱部が覆
われているために放熱が困難な構造になっている。
従来の半導体装置では、半導体チップ１の裏面は露出さ
れており、半導体チップ１が動作した際の熱を容易に放
熱可能な構造になっている反面、半導体チップ１の表面
（回路側）は、柔軟性シート状素子２およびしなやかな
低弾性率材料３が形成されている。そのため発熱部が覆
われているために放熱が困難な構造になっている。
【０００７】本発明は前記従来の課題を解決するもの
で、半導体チップ上に形成した低弾性率材料内に導体か
らなる放熱用孔を形成し、その放熱用孔上に外部接続用
の電極を形成する。それにより半導体チップが動作した
際の熱を導体からなる放熱用孔を経由し、半導体素子外
に放熱する。以上の方法により、本発明は半導体チップ
の動作時の熱を半導体チップの表裏の両面に放散するこ
とが可能となり、半導体装置として信頼性の高い構造を
得ることを目的とする。
で、半導体チップ上に形成した低弾性率材料内に導体か
らなる放熱用孔を形成し、その放熱用孔上に外部接続用
の電極を形成する。それにより半導体チップが動作した
際の熱を導体からなる放熱用孔を経由し、半導体素子外
に放熱する。以上の方法により、本発明は半導体チップ
の動作時の熱を半導体チップの表裏の両面に放散するこ
とが可能となり、半導体装置として信頼性の高い構造を
得ることを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、表面に電極部が配列された半
導体チップと、前記電極部を露出して前記半導体チップ
表面に形成された絶縁性の低弾性率材料層と、前記電極
部に接続され前記低弾性率材料層上にパターン化して延
在された金属配線層と、前記低弾性率材料層上に前記金
属配線層の一部を含む開口領域を設けて形成されたソル
ダーレジストと、前記開口領域の金属配線層上に設けら
れた外部電極端子とからなり、前記外部電極端子下部の
前記低弾性率材料層に孔を有する半導体装置である。
に本発明の半導体装置は、表面に電極部が配列された半
導体チップと、前記電極部を露出して前記半導体チップ
表面に形成された絶縁性の低弾性率材料層と、前記電極
部に接続され前記低弾性率材料層上にパターン化して延
在された金属配線層と、前記低弾性率材料層上に前記金
属配線層の一部を含む開口領域を設けて形成されたソル
ダーレジストと、前記開口領域の金属配線層上に設けら
れた外部電極端子とからなり、前記外部電極端子下部の
前記低弾性率材料層に孔を有する半導体装置である。
【０００９】また、表面に電極部が配列された半導体チ
ップと、前記半導体チップの表面に配列された電極部を
露出して、前記半導体チップ表面に形成された絶縁性の
低弾性率材料層と、前記電極部に接続され、前記低弾性
率材料層上にパターン化して延在された金属配線層と、
前記低弾性率材料層上に形成した金属配線層の一部の領
域を除いて形成されたソルダーレジストと、前記ソルダ
ーレジストが形成されず開口した金属配線層上に設けら
れた外部電極端子とよりなる半導体装置であって、前記
外部電極端子の下部の前記低弾性率材料層に孔を有する
半導体装置である。また、孔が外部電極端子と半導体チ
ップ表面とに接続されている半導体装置である。また、
孔が熱を効率的に伝導する材料、例えばＡｕ、Ａｇ、Ｃ
ｕ、Ｔｉ、Ｃｒ、Ｗ、Ｐｄ、Ｓｎ、Ｐｂ、Ｎｉを主成分
とする金属あるいはその合金で充填されている半導体装
置である。また、孔がＡｌＮ、Ｃ、アルミナを主成分と
する材料で充填されている半導体装置である。また、孔
がＡｕ、Ａｇ、Ｃｕ、Ｔｉ、Ｃｒ、Ｗ、Ｐｄ、Ｓｎ、Ｐ
ｂ、Ｎｉを主成分とする金属あるいはその合金でその孔
の内部壁に導電層を形成している半導体装置である。
ップと、前記半導体チップの表面に配列された電極部を
露出して、前記半導体チップ表面に形成された絶縁性の
低弾性率材料層と、前記電極部に接続され、前記低弾性
率材料層上にパターン化して延在された金属配線層と、
前記低弾性率材料層上に形成した金属配線層の一部の領
域を除いて形成されたソルダーレジストと、前記ソルダ
ーレジストが形成されず開口した金属配線層上に設けら
れた外部電極端子とよりなる半導体装置であって、前記
外部電極端子の下部の前記低弾性率材料層に孔を有する
半導体装置である。また、孔が外部電極端子と半導体チ
ップ表面とに接続されている半導体装置である。また、
孔が熱を効率的に伝導する材料、例えばＡｕ、Ａｇ、Ｃ
ｕ、Ｔｉ、Ｃｒ、Ｗ、Ｐｄ、Ｓｎ、Ｐｂ、Ｎｉを主成分
とする金属あるいはその合金で充填されている半導体装
置である。また、孔がＡｌＮ、Ｃ、アルミナを主成分と
する材料で充填されている半導体装置である。また、孔
がＡｕ、Ａｇ、Ｃｕ、Ｔｉ、Ｃｒ、Ｗ、Ｐｄ、Ｓｎ、Ｐ
ｂ、Ｎｉを主成分とする金属あるいはその合金でその孔
の内部壁に導電層を形成している半導体装置である。
【００１０】そして半導体装置の製造方法においては、
半導体チップ上に感光性を有した絶縁材料により低弾性
率材料を形成し、パターニングして所望の位置に孔と前
記半導体チップ表面の電極部を開口させて露出させる工
程と、前記孔に金属あるいは非金属からなる材料を充填
する工程と、前記半導体チップの電極部に接続して、前
記半導体チップ表面上を経由した後に所望のパターンで
前記半導体チップ表面の低弾性率材料上に金属配線層を
引き回す工程と、前記低弾性率材料上に感光性ソルダー
レジストを形成し、外部電極端子が接合するランド部と
なる部分以外の金属配線層を保護する工程と、外部電極
端子を前記金属配線層よりなる前記ランド上に載置し、
溶融接合する工程とよりなる半導体装置の製造方法であ
る。
半導体チップ上に感光性を有した絶縁材料により低弾性
率材料を形成し、パターニングして所望の位置に孔と前
記半導体チップ表面の電極部を開口させて露出させる工
程と、前記孔に金属あるいは非金属からなる材料を充填
する工程と、前記半導体チップの電極部に接続して、前
記半導体チップ表面上を経由した後に所望のパターンで
前記半導体チップ表面の低弾性率材料上に金属配線層を
引き回す工程と、前記低弾性率材料上に感光性ソルダー
レジストを形成し、外部電極端子が接合するランド部と
なる部分以外の金属配線層を保護する工程と、外部電極
端子を前記金属配線層よりなる前記ランド上に載置し、
溶融接合する工程とよりなる半導体装置の製造方法であ
る。
【００１１】前記構成により、半導体チップ表面の一部
が露出されるので、孔を通って熱が外部に伝導しやすく
なり、樹脂で覆われた場合よりも放熱性が向上する。こ
の構造により、さらに放熱性を向上した半導体装置を形
成できる。
が露出されるので、孔を通って熱が外部に伝導しやすく
なり、樹脂で覆われた場合よりも放熱性が向上する。こ
の構造により、さらに放熱性を向上した半導体装置を形
成できる。
【００１２】また、放熱孔形成方法についても、絶縁層
（低弾性率材料）を形成する際に放熱用孔も同時に形成
できるので、工程上も容易であり有利である。また、外
部電極端子の下に放熱用孔を形成することで半導体装置
をプリント基板などに実装した場合、半導体チップから
発生する熱を外部電極端子を通してプリント基板へ伝搬
されるため、熱の放散性が促進される。
（低弾性率材料）を形成する際に放熱用孔も同時に形成
できるので、工程上も容易であり有利である。また、外
部電極端子の下に放熱用孔を形成することで半導体装置
をプリント基板などに実装した場合、半導体チップから
発生する熱を外部電極端子を通してプリント基板へ伝搬
されるため、熱の放散性が促進される。
【００１３】また、孔に半導体チップからの熱の伝導を
促進するような金属や非金属などの材料を充填あるいは
形成することで、単に孔をあけた構造よりもさらに放熱
性を向上できる。
促進するような金属や非金属などの材料を充填あるいは
形成することで、単に孔をあけた構造よりもさらに放熱
性を向上できる。
【００１４】また、半導体チップと放熱用孔とは、電気
的に絶縁されているので放熱用孔に導電性材料を充填し
ても問題はない。
的に絶縁されているので放熱用孔に導電性材料を充填し
ても問題はない。
【００１５】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００１６】図１は本実施形態の半導体装置を示す図で
あり、図１（ａ）は本実施形態における半導体装置を外
部電極端子側からみた平面図であり、図１（ｂ）はその
Ａ−Ａ１箇所の断面図である。
あり、図１（ａ）は本実施形態における半導体装置を外
部電極端子側からみた平面図であり、図１（ｂ）はその
Ａ−Ａ１箇所の断面図である。
【００１７】図１（ａ），図１（ｂ）に示すように、本
実施形態の半導体装置は、半導体チップ７表面の周辺部
に配列された電極８部分が開口されて、絶縁性の低弾性
率材料９が被覆されている。そして電極８に接続され、
延在された金属配線層１０が半導体チップ７表面を経由
した後、低弾性率材料９上に引き回されている。そして
低弾性率材料９上に形成した金属配線層１０と放熱用孔
以外の領域には、ソルダーレジスト１１が形成され、開
口した金属配線層１０上には、金属ボール１２が接合さ
れた構造である。ここで金属ボール１２は金属配線層１
０により構成されたランド１３上に接合されている。そ
して、本実施形態の半導体装置においては、配線されな
い部分であって、絶縁性の低弾性率材料９が被覆されて
いる部分には、放熱手段として、スルーホール状の放熱
用孔１４が形成されているものである。この放熱用孔１
４は半導体チップ７の表面に達するように形成されてお
り、この放熱用孔１４を半導体チップ７の表面にまで達
するように開けることで、半導体チップ７から直接外部
に熱が放散され、熱伝導性が向上するものである。な
お、半導体チップ７の電極８以外の表面には、パッシベ
ーション膜が形成されているものである。なお、本実施
形態では、半導体チップ７上の配線されない部分であっ
て、絶縁性の低弾性率材料９が被覆されている部分に
は、放熱用孔１４を形成した例を示したが、孔の代わり
に溝であっても同様の効果が得られればよい。
実施形態の半導体装置は、半導体チップ７表面の周辺部
に配列された電極８部分が開口されて、絶縁性の低弾性
率材料９が被覆されている。そして電極８に接続され、
延在された金属配線層１０が半導体チップ７表面を経由
した後、低弾性率材料９上に引き回されている。そして
低弾性率材料９上に形成した金属配線層１０と放熱用孔
以外の領域には、ソルダーレジスト１１が形成され、開
口した金属配線層１０上には、金属ボール１２が接合さ
れた構造である。ここで金属ボール１２は金属配線層１
０により構成されたランド１３上に接合されている。そ
して、本実施形態の半導体装置においては、配線されな
い部分であって、絶縁性の低弾性率材料９が被覆されて
いる部分には、放熱手段として、スルーホール状の放熱
用孔１４が形成されているものである。この放熱用孔１
４は半導体チップ７の表面に達するように形成されてお
り、この放熱用孔１４を半導体チップ７の表面にまで達
するように開けることで、半導体チップ７から直接外部
に熱が放散され、熱伝導性が向上するものである。な
お、半導体チップ７の電極８以外の表面には、パッシベ
ーション膜が形成されているものである。なお、本実施
形態では、半導体チップ７上の配線されない部分であっ
て、絶縁性の低弾性率材料９が被覆されている部分に
は、放熱用孔１４を形成した例を示したが、孔の代わり
に溝であっても同様の効果が得られればよい。
【００１８】以上のように本実施形態の半導体装置は、
スルーホール状の放熱用孔１４が形成されることによ
り、半導体チップ７表面の一部が露出しているので、半
導体チップ７で発生した熱を半導体装置外に放散しやす
くなる。配線のない部分に放熱用孔１４をするので、多
数の孔または溝を形成でき、孔や溝が多い方が熱放散性
の面では有利となる。
スルーホール状の放熱用孔１４が形成されることによ
り、半導体チップ７表面の一部が露出しているので、半
導体チップ７で発生した熱を半導体装置外に放散しやす
くなる。配線のない部分に放熱用孔１４をするので、多
数の孔または溝を形成でき、孔や溝が多い方が熱放散性
の面では有利となる。
【００１９】次に本発明の第２の実施形態について図面
を参照しながら説明する。図２は本発明の第２の実施形
態として、図１に示したような放熱用孔に高熱伝導性を
有する材料を充填した場合の半導体装置を示す断面図で
ある。図３は、放熱用孔を配線形成用の導体で充填した
場合の半導体装置を示す断面図である。また、図４は放
熱用孔を外部電極端子材料で充たした場合の半導体装置
を示す断面図であり、外部電極端子と一体となった金属
ビアを構成したものである。
を参照しながら説明する。図２は本発明の第２の実施形
態として、図１に示したような放熱用孔に高熱伝導性を
有する材料を充填した場合の半導体装置を示す断面図で
ある。図３は、放熱用孔を配線形成用の導体で充填した
場合の半導体装置を示す断面図である。また、図４は放
熱用孔を外部電極端子材料で充たした場合の半導体装置
を示す断面図であり、外部電極端子と一体となった金属
ビアを構成したものである。
【００２０】図２、図３、図４に示すように、本実施形
態の半導体装置は、半導体チップ７表面の周辺部に配列
された電極８部分が開口されている。そして電極８に接
続され、延在された金属配線層１０が半導体チップ７表
面を経由した後、低弾性率材料９上に引き回されてい
る。また、外部電極端子（金属ボール１２）が形成され
る位置に高放熱性を有する材料が充填された放熱用孔１
４が形成されている。後工程で金属ボール１２を搭載す
る部分であるランド１３部以外の領域には、ソルダーレ
ジスト１１が形成され、開口した前記ランド１３部上に
は、金属ボール１２が接合された構造である。なお、半
導体チップ７の電極８以外の表面には、パッシベーショ
ン膜が形成されているものである。
態の半導体装置は、半導体チップ７表面の周辺部に配列
された電極８部分が開口されている。そして電極８に接
続され、延在された金属配線層１０が半導体チップ７表
面を経由した後、低弾性率材料９上に引き回されてい
る。また、外部電極端子（金属ボール１２）が形成され
る位置に高放熱性を有する材料が充填された放熱用孔１
４が形成されている。後工程で金属ボール１２を搭載す
る部分であるランド１３部以外の領域には、ソルダーレ
ジスト１１が形成され、開口した前記ランド１３部上に
は、金属ボール１２が接合された構造である。なお、半
導体チップ７の電極８以外の表面には、パッシベーショ
ン膜が形成されているものである。
【００２１】すなわち表面に電極８が配列された半導体
チップ７と、半導体チップ７の表面に配列された電極８
を露出して、半導体チップ７表面に形成された絶縁性の
低弾性率材料９と、電極８に接続され、低弾性率材料９
上にパターン化して延在された金属配線層１０と、低弾
性率材料９上に形成した金属配線層１０の一部の領域を
除いて形成されたソルダーレジスト１１と、ソルダーレ
ジスト１１が形成されず開口した金属配線層１０上に設
けられた外部電極端子である金属ボール１２とよりなる
半導体装置であって、外部電極端子である金属ボール１
２の下部の低弾性率材料９に放熱用孔１４を有するもの
であり、その放熱用孔１４が高放熱性を有する材料が充
填されている構造である。
チップ７と、半導体チップ７の表面に配列された電極８
を露出して、半導体チップ７表面に形成された絶縁性の
低弾性率材料９と、電極８に接続され、低弾性率材料９
上にパターン化して延在された金属配線層１０と、低弾
性率材料９上に形成した金属配線層１０の一部の領域を
除いて形成されたソルダーレジスト１１と、ソルダーレ
ジスト１１が形成されず開口した金属配線層１０上に設
けられた外部電極端子である金属ボール１２とよりなる
半導体装置であって、外部電極端子である金属ボール１
２の下部の低弾性率材料９に放熱用孔１４を有するもの
であり、その放熱用孔１４が高放熱性を有する材料が充
填されている構造である。
【００２２】また、表面に電極８が配列された半導体チ
ップ７と、半導体チップ７の表面に配列された電極８を
露出して、半導体チップ７表面に形成された絶縁性の低
弾性率材料９と、電極８に接続され、低弾性率材料９上
にパターン化して延在された金属配線層１０と、低弾性
率材料９上に形成した金属配線層１０の一部の領域を除
いて形成されたソルダーレジスト１１と、ソルダーレジ
スト１１が形成されず開口した金属配線層１０上に設け
られた外部電極端子である金属ボール１２とよりなる半
導体装置であって、外部電極端子（金属ボール１２）の
下部に外部電極端子が一体化となった金属ビアを有する
構造である。
ップ７と、半導体チップ７の表面に配列された電極８を
露出して、半導体チップ７表面に形成された絶縁性の低
弾性率材料９と、電極８に接続され、低弾性率材料９上
にパターン化して延在された金属配線層１０と、低弾性
率材料９上に形成した金属配線層１０の一部の領域を除
いて形成されたソルダーレジスト１１と、ソルダーレジ
スト１１が形成されず開口した金属配線層１０上に設け
られた外部電極端子である金属ボール１２とよりなる半
導体装置であって、外部電極端子（金属ボール１２）の
下部に外部電極端子が一体化となった金属ビアを有する
構造である。
【００２３】なお、本実施形態において、放熱用孔１４
は、熱伝導性の材料として、金（Ａｕ）、銀（Ａｇ）、
銅（Ｃｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）、タング
ステン（Ｗ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛
（Ｐｂ）、ニッケル（Ｎｉ）を主成分とする金属あるい
はその合金で孔の内部壁に導電層が形成されているもの
であってもよい。
は、熱伝導性の材料として、金（Ａｕ）、銀（Ａｇ）、
銅（Ｃｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）、タング
ステン（Ｗ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛
（Ｐｂ）、ニッケル（Ｎｉ）を主成分とする金属あるい
はその合金で孔の内部壁に導電層が形成されているもの
であってもよい。
【００２４】以上のように本実施形態の半導体装置は、
小型かつ薄型の半導体装置であって、なおかつ半導体チ
ップ上に形成した低弾性率材料内に熱伝導性の良い放熱
用孔を設けているため、半導体チップが動作した際に発
生した熱を、設けた放熱用孔を経由して外部電極端子側
（金属ボール）から半導体装置が実装されているプリン
ト基板等に放熱させることができる。
小型かつ薄型の半導体装置であって、なおかつ半導体チ
ップ上に形成した低弾性率材料内に熱伝導性の良い放熱
用孔を設けているため、半導体チップが動作した際に発
生した熱を、設けた放熱用孔を経由して外部電極端子側
（金属ボール）から半導体装置が実装されているプリン
ト基板等に放熱させることができる。
【００２５】また、半導体チップ上の素子がパッシベー
ション膜などにより絶縁保護されている場合は、放熱用
孔の充填材料として、放熱性の優れた熱伝導性の金属材
料を使用できる。以上の方法により、半導体チップの動
作時の熱を半導体チップの表裏の両面に放散することが
可能となり、放熱性の高い半導体装置を提供できるよう
になり、動作上の信頼性を高めた半導体装置を実現する
ことができる。
ション膜などにより絶縁保護されている場合は、放熱用
孔の充填材料として、放熱性の優れた熱伝導性の金属材
料を使用できる。以上の方法により、半導体チップの動
作時の熱を半導体チップの表裏の両面に放散することが
可能となり、放熱性の高い半導体装置を提供できるよう
になり、動作上の信頼性を高めた半導体装置を実現する
ことができる。
【００２６】次に本発明の半導体装置の製造方法につい
て説明する。本実施形態の半導体装置の製造方法は、半
導体チップ上に感光性を有した絶縁材料により低弾性率
材料を形成し、パターニングして所望の位置に孔と半導
体チップ表面の電極部を開口させて露出させる工程と、
半導体チップの電極部に接続して、所望のパターンで半
導体チップ表面の低弾性率材料上に金属配線層を引き回
す工程と、その低弾性率材料上に感光性ソルダーレジス
トを形成し、外部電極端子が接合するランド部となる部
分以外の金属配線層を保護する工程と、外部電極端子を
金属配線層よりなるランド上に載置し、溶融接合する工
程とよりなるものである。また、半導体チップ上に感光
性を有した絶縁材料により低弾性率材料を形成し、パタ
ーニングして所望の位置に孔と半導体チップ表面の電極
部を開口させて露出させる工程と、その孔に金属あるい
は非金属からなる材料を充填する工程と、半導体チップ
の電極部に接続して、半導体チップ表面上を経由した後
に所望のパターンで半導体チップ表面の低弾性率材料上
に金属配線層を引き回す工程と、その低弾性率材料上に
感光性ソルダーレジストを形成し、外部電極端子が接合
するランド部となる部分以外の金属配線層を保護する工
程と、外部電極端子を金属配線層よりなるランド上に載
置し、溶融接合する工程とよりなるものである。
て説明する。本実施形態の半導体装置の製造方法は、半
導体チップ上に感光性を有した絶縁材料により低弾性率
材料を形成し、パターニングして所望の位置に孔と半導
体チップ表面の電極部を開口させて露出させる工程と、
半導体チップの電極部に接続して、所望のパターンで半
導体チップ表面の低弾性率材料上に金属配線層を引き回
す工程と、その低弾性率材料上に感光性ソルダーレジス
トを形成し、外部電極端子が接合するランド部となる部
分以外の金属配線層を保護する工程と、外部電極端子を
金属配線層よりなるランド上に載置し、溶融接合する工
程とよりなるものである。また、半導体チップ上に感光
性を有した絶縁材料により低弾性率材料を形成し、パタ
ーニングして所望の位置に孔と半導体チップ表面の電極
部を開口させて露出させる工程と、その孔に金属あるい
は非金属からなる材料を充填する工程と、半導体チップ
の電極部に接続して、半導体チップ表面上を経由した後
に所望のパターンで半導体チップ表面の低弾性率材料上
に金属配線層を引き回す工程と、その低弾性率材料上に
感光性ソルダーレジストを形成し、外部電極端子が接合
するランド部となる部分以外の金属配線層を保護する工
程と、外部電極端子を金属配線層よりなるランド上に載
置し、溶融接合する工程とよりなるものである。
【００２７】また、半導体チップ上に感光性を有した絶
縁材料により低弾性率材料を形成し、パターニングして
所望の位置に孔と半導体チップ表面の電極部を開口させ
て露出させる工程と、その孔に金属あるいは非金属から
なる材料を充填する工程と、半導体チップの電極部に接
続して、半導体チップ表面上を経由した後に所望のパタ
ーンで半導体チップ表面の低弾性率材料上と孔の内部壁
に金属配線層を引き回す工程と、その低弾性率材料上に
感光性ソルダーレジストを形成し、外部電極端子が接合
するランド部となる部分以外の金属配線層を保護する工
程と、外部電極端子を金属配線層よりなるランド上に載
置し、溶融接合する工程とよりなるものである。
縁材料により低弾性率材料を形成し、パターニングして
所望の位置に孔と半導体チップ表面の電極部を開口させ
て露出させる工程と、その孔に金属あるいは非金属から
なる材料を充填する工程と、半導体チップの電極部に接
続して、半導体チップ表面上を経由した後に所望のパタ
ーンで半導体チップ表面の低弾性率材料上と孔の内部壁
に金属配線層を引き回す工程と、その低弾性率材料上に
感光性ソルダーレジストを形成し、外部電極端子が接合
するランド部となる部分以外の金属配線層を保護する工
程と、外部電極端子を金属配線層よりなるランド上に載
置し、溶融接合する工程とよりなるものである。
【００２８】以下、その一実施形態を図面を参照しなが
ら説明する。図５は、製造方法を示す工程別の断面図で
ある。
ら説明する。図５は、製造方法を示す工程別の断面図で
ある。
【００２９】まず図５（ａ）、図５（ｂ）に示すよう
に、その表面にパッシベーション膜が形成された半導体
チップ７上に感光性を有した絶縁材料を塗布し、乾燥、
露光、現像することによりパターニングする。このとき
に低弾性率材料９を形成し半導体チップ７の電極８を開
口させて露出させる。また、低弾性率材料９の外部電極
端子が形成される位置に放熱用孔１４を形成するように
パターニングする。このとき露光機は平行光ではなく散
乱光を用いるなどして、電極８の開口部側面の低弾性率
材料９の断面形状を半導体チップ７の電極８面に対して
垂直ではなくテーパー状にする。また低弾性率材料９
は、スクリーン印刷法などによる形成でも構わない。
に、その表面にパッシベーション膜が形成された半導体
チップ７上に感光性を有した絶縁材料を塗布し、乾燥、
露光、現像することによりパターニングする。このとき
に低弾性率材料９を形成し半導体チップ７の電極８を開
口させて露出させる。また、低弾性率材料９の外部電極
端子が形成される位置に放熱用孔１４を形成するように
パターニングする。このとき露光機は平行光ではなく散
乱光を用いるなどして、電極８の開口部側面の低弾性率
材料９の断面形状を半導体チップ７の電極８面に対して
垂直ではなくテーパー状にする。また低弾性率材料９
は、スクリーン印刷法などによる形成でも構わない。
【００３０】なお低弾性率材料９を形成するための感光
性を有した絶縁材料としては、低弾性率ポリイミド、ま
たはエポキシ等のポリマーでよく、低弾性率を有し、絶
縁性であればよい。また感光性を有した絶縁材料は、液
状である必要はなくフィルム状に予め形成された材料で
も構わない。フィルム状の材料を半導体チップ７上に貼
り合わせ、露光、現像することで半導体チップ７の電極
８を露出させることができればよい。さらには、絶縁材
料としては、感光性を有さない材料を用いる場合、レー
ザーやプラズマによる機械的な加工もしくはエッチング
などの化学的加工により、半導体チップ７の電極８を露
出させることができればよい。
性を有した絶縁材料としては、低弾性率ポリイミド、ま
たはエポキシ等のポリマーでよく、低弾性率を有し、絶
縁性であればよい。また感光性を有した絶縁材料は、液
状である必要はなくフィルム状に予め形成された材料で
も構わない。フィルム状の材料を半導体チップ７上に貼
り合わせ、露光、現像することで半導体チップ７の電極
８を露出させることができればよい。さらには、絶縁材
料としては、感光性を有さない材料を用いる場合、レー
ザーやプラズマによる機械的な加工もしくはエッチング
などの化学的加工により、半導体チップ７の電極８を露
出させることができればよい。
【００３１】次に図５（ｃ）に示すように、低弾性率材
料９の領域であって、配線されない部分に形成した放熱
用孔１４に２［μｍ］粒径の銀（Ａｇ）を８５［ｗｔ
％］含むエポキシ系導電ペーストを放熱用材料１５とし
てスクリーン印刷法により塗布充填する。その後、前記
充填した放熱用材料１５を乾燥硬化させる。
料９の領域であって、配線されない部分に形成した放熱
用孔１４に２［μｍ］粒径の銀（Ａｇ）を８５［ｗｔ
％］含むエポキシ系導電ペーストを放熱用材料１５とし
てスクリーン印刷法により塗布充填する。その後、前記
充填した放熱用材料１５を乾燥硬化させる。
【００３２】ここで、本実施形態では、孔に充填する放
熱用材料１５に（Ａｇ）を主成分とした導電ペーストを
使用したが、同様に金（Ａｕ）、銀（Ａｇ）、銅（Ｃ
ｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）、タングステン
（Ｗ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐ
ｂ）、ニッケル（Ｎｉ）を主成分とする金属あるいはそ
の合金で充填しても同様の効果がある。また、金属粉の
かわりに窒化アルミニウム（ＡｌＮ）、カーボン
（Ｃ）、アルミナなどの熱伝導性の高い材料を使用して
も良い。また、ペースト用樹脂として、エポキシ系樹脂
を使用したが、その他の樹脂ポリマーでも良い。
熱用材料１５に（Ａｇ）を主成分とした導電ペーストを
使用したが、同様に金（Ａｕ）、銀（Ａｇ）、銅（Ｃ
ｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）、タングステン
（Ｗ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐ
ｂ）、ニッケル（Ｎｉ）を主成分とする金属あるいはそ
の合金で充填しても同様の効果がある。また、金属粉の
かわりに窒化アルミニウム（ＡｌＮ）、カーボン
（Ｃ）、アルミナなどの熱伝導性の高い材料を使用して
も良い。また、ペースト用樹脂として、エポキシ系樹脂
を使用したが、その他の樹脂ポリマーでも良い。
【００３３】ここで、放熱用孔１４を放熱性を促進する
ペーストで充填したが、低弾性率材料９の放熱用孔１４
以外をマスクして、無電解メッキ法やスプレー法などに
より放熱用孔１４に放熱性を促進する材料を充填し、そ
の後にマスクを剥離してもよい。
ペーストで充填したが、低弾性率材料９の放熱用孔１４
以外をマスクして、無電解メッキ法やスプレー法などに
より放熱用孔１４に放熱性を促進する材料を充填し、そ
の後にマスクを剥離してもよい。
【００３４】次に図５（ｄ）に示すように、真空蒸着
法、スパッタリング法、ＣＶＤ法あるいは無電解めっき
法により、半導体チップ７の電極８側全面に金属配線層
１０を形成する。そして電極８の数（ピン数）と半導体
チップ７の面積を考慮して、所望のパターンで半導体チ
ップ７表面（低弾性率材料９上）に金属配線層１０を引
き回す。なお、ここでの一例として金属配線層１０の材
質としてはＴｉ／Ｃｕ（チタン／銅）を用いる。
法、スパッタリング法、ＣＶＤ法あるいは無電解めっき
法により、半導体チップ７の電極８側全面に金属配線層
１０を形成する。そして電極８の数（ピン数）と半導体
チップ７の面積を考慮して、所望のパターンで半導体チ
ップ７表面（低弾性率材料９上）に金属配線層１０を引
き回す。なお、ここでの一例として金属配線層１０の材
質としてはＴｉ／Ｃｕ（チタン／銅）を用いる。
【００３５】まず感光性レジストを塗布し、仕上げ製品
の所望のパターン部以外を硬化し、反応部を除去する。
次に電解めっきを用いて金属層、例えばＣｕ（銅）層を
形成する。そして金属層形成後、レジストを溶融除去す
る。次に金属層材料を溶かすことのできるエッチング材
に浸漬し、所望のパターンを形成する。この際、レジス
ト除去後、所望のパターン状にエッチングレジストをフ
ォトリソグラフィー技術を用いて形成し、パターンを保
護しても構わない。以上のような工程により、半導体チ
ップ７表面の低弾性率材料９上に金属配線層１０を引き
回すことができる。
の所望のパターン部以外を硬化し、反応部を除去する。
次に電解めっきを用いて金属層、例えばＣｕ（銅）層を
形成する。そして金属層形成後、レジストを溶融除去す
る。次に金属層材料を溶かすことのできるエッチング材
に浸漬し、所望のパターンを形成する。この際、レジス
ト除去後、所望のパターン状にエッチングレジストをフ
ォトリソグラフィー技術を用いて形成し、パターンを保
護しても構わない。以上のような工程により、半導体チ
ップ７表面の低弾性率材料９上に金属配線層１０を引き
回すことができる。
【００３６】次に図５（ｅ）に示すように、低弾性率材
料９上に感光性ソルダーレジストを塗布する。ここでは
フォトリソグラフィー技術を用いてソルダーレジスト１
１を形成し、後工程で金属ボールを搭載する部分である
ランド１３となる部分以外の金属配線層１０を保護す
る。
料９上に感光性ソルダーレジストを塗布する。ここでは
フォトリソグラフィー技術を用いてソルダーレジスト１
１を形成し、後工程で金属ボールを搭載する部分である
ランド１３となる部分以外の金属配線層１０を保護す
る。
【００３７】次に図５（ｆ）に示すように、金属ボール
１２を金属配線層１０（ランド１３）上に載置し、溶融
接合する。金属ボール１２の材料としては、ハンダ、Ｃ
ｕ（銅）、Ｎｉ（ニッケル）あるいははんだめっきされ
た他の金属あるいは樹脂でもよい。
１２を金属配線層１０（ランド１３）上に載置し、溶融
接合する。金属ボール１２の材料としては、ハンダ、Ｃ
ｕ（銅）、Ｎｉ（ニッケル）あるいははんだめっきされ
た他の金属あるいは樹脂でもよい。
【００３８】以上の工程により、本実施形態の半導体装
置を製造することができる。次に本発明の半導体装置の
製造方法の別の実施形態について、図面を参照しながら
説明する。図６は半導体装置の製造方法を示す工程別の
断面図である。
置を製造することができる。次に本発明の半導体装置の
製造方法の別の実施形態について、図面を参照しながら
説明する。図６は半導体装置の製造方法を示す工程別の
断面図である。
【００３９】まず図６（ａ）、図６（ｂ）に示すよう
に、その表面にパッシベーション膜が形成された半導体
チップ７上に感光性を有した絶縁材料を塗布し、乾燥、
露光、現像することによりパターニングする。このとき
に低弾性率材料９を形成し半導体チップ７の電極８を開
口させて露出させる。また、外部電極端子が形成される
位置に孔を形成するようにパターニングする。このとき
露光機は平行光ではなく散乱光を用いるなどして開口部
側面の低弾性率材料９の断面形状を半導体チップ７の電
極８面に対して垂直ではなくテーパー状にする。低弾性
率材料９は、スクリーン印刷法などによる形成でも構わ
ない。
に、その表面にパッシベーション膜が形成された半導体
チップ７上に感光性を有した絶縁材料を塗布し、乾燥、
露光、現像することによりパターニングする。このとき
に低弾性率材料９を形成し半導体チップ７の電極８を開
口させて露出させる。また、外部電極端子が形成される
位置に孔を形成するようにパターニングする。このとき
露光機は平行光ではなく散乱光を用いるなどして開口部
側面の低弾性率材料９の断面形状を半導体チップ７の電
極８面に対して垂直ではなくテーパー状にする。低弾性
率材料９は、スクリーン印刷法などによる形成でも構わ
ない。
【００４０】なお低弾性率材料９を形成するための感光
性を有した絶縁材料としては、低弾性率ポリイミド、ま
たはエポキシ等のポリマーでよく、低弾性率を有し、絶
縁性であればよい。また感光性を有した絶縁材料は液状
である必要はなくフィルム状に予め形成された材料でも
構わない。フィルム状の材料を半導体チップ７上に貼り
あわせ、露光、現像することで半導体チップ７の電極８
を露出させることができればよい。さらには絶縁材料と
しては、感光性を有さない材料を用いる場合、レーザー
やプラズマによる機械的な加工、もしくはエッチングな
どの化学的加工により、半導体チップ７の電極８を露出
させることができればよい。
性を有した絶縁材料としては、低弾性率ポリイミド、ま
たはエポキシ等のポリマーでよく、低弾性率を有し、絶
縁性であればよい。また感光性を有した絶縁材料は液状
である必要はなくフィルム状に予め形成された材料でも
構わない。フィルム状の材料を半導体チップ７上に貼り
あわせ、露光、現像することで半導体チップ７の電極８
を露出させることができればよい。さらには絶縁材料と
しては、感光性を有さない材料を用いる場合、レーザー
やプラズマによる機械的な加工、もしくはエッチングな
どの化学的加工により、半導体チップ７の電極８を露出
させることができればよい。
【００４１】次に図６（ｃ）に示すように、真空蒸着
法、スパッタリング法、ＣＶＤ法あるいは無電解めっき
法により、放熱用孔１４と半導体チップ７の電極８側全
面に金属配線層１０を形成する。そして電極８の数（ピ
ン数）と半導体チップ７の面積を考慮して、所望のパタ
ーンで半導体チップ７表面（低弾性率材料９上）に金属
配線層１０を引き回す。なお、ここでの一例として金属
配線層１０の材質としてはＴｉ／Ｃｕ（チタン／銅）を
用いる。
法、スパッタリング法、ＣＶＤ法あるいは無電解めっき
法により、放熱用孔１４と半導体チップ７の電極８側全
面に金属配線層１０を形成する。そして電極８の数（ピ
ン数）と半導体チップ７の面積を考慮して、所望のパタ
ーンで半導体チップ７表面（低弾性率材料９上）に金属
配線層１０を引き回す。なお、ここでの一例として金属
配線層１０の材質としてはＴｉ／Ｃｕ（チタン／銅）を
用いる。
【００４２】ここで図３に示したように放熱用孔１４を
金属配線層材料で充填する場合は、金属配線層形成時に
放熱用孔が充填されるまで金属配線層形成を行う。また
は、次の工程の金属配線パターンを形成する際に充填し
ても構わない。また、図４に示すような外部電極端子材
料で放熱用孔１４を満たす場合は、前記金属配線層１０
の形成を放熱用孔１４が完全に充填されない条件で行
う。
金属配線層材料で充填する場合は、金属配線層形成時に
放熱用孔が充填されるまで金属配線層形成を行う。また
は、次の工程の金属配線パターンを形成する際に充填し
ても構わない。また、図４に示すような外部電極端子材
料で放熱用孔１４を満たす場合は、前記金属配線層１０
の形成を放熱用孔１４が完全に充填されない条件で行
う。
【００４３】次に感光性レジストを塗布し、仕上げ製品
の所望のパターン部以外を硬化し、反応部を除去する。
次に電解めっきを用いて金属層、例えばＣｕ（銅）層を
形成する。そして金属層形成後、レジストを溶融除去す
る。次に金属層材料を溶かすことのできるエッチング材
に浸漬し、所望のパターンを形成する。この際、レジス
ト除去後、所望のパターン状にエッチングレジストをフ
ォトリソグラフィー技術を用いて形成し、パターンを保
護しても構わない。以上のような工程により、放熱用孔
１４部および半導体チップ７表面（低弾性率材料９上）
に金属配線層１０を引き回すことができる。
の所望のパターン部以外を硬化し、反応部を除去する。
次に電解めっきを用いて金属層、例えばＣｕ（銅）層を
形成する。そして金属層形成後、レジストを溶融除去す
る。次に金属層材料を溶かすことのできるエッチング材
に浸漬し、所望のパターンを形成する。この際、レジス
ト除去後、所望のパターン状にエッチングレジストをフ
ォトリソグラフィー技術を用いて形成し、パターンを保
護しても構わない。以上のような工程により、放熱用孔
１４部および半導体チップ７表面（低弾性率材料９上）
に金属配線層１０を引き回すことができる。
【００４４】次に図６（ｄ）に示すように、低弾性率材
料９上に感光性ソルダーレジストを塗布する。ここでは
フォトリソグラフィー技術を用いてソルダーレジスト１
１を形成し、後工程で金属ボールを搭載する部分である
ランド１３部となる部分以外の金属配線層１０を保護す
る。
料９上に感光性ソルダーレジストを塗布する。ここでは
フォトリソグラフィー技術を用いてソルダーレジスト１
１を形成し、後工程で金属ボールを搭載する部分である
ランド１３部となる部分以外の金属配線層１０を保護す
る。
【００４５】次に図６（ｅ）に示すように、金属ボール
１２を金属配線層１０のランド１３上に載置し、溶融接
合する。金属ボール１２の材料としては、ハンダ、Ｃｕ
（銅）、Ｎｉ（ニッケル）あるいははんだめっきされた
他の金属あるいは樹脂でもよい。
１２を金属配線層１０のランド１３上に載置し、溶融接
合する。金属ボール１２の材料としては、ハンダ、Ｃｕ
（銅）、Ｎｉ（ニッケル）あるいははんだめっきされた
他の金属あるいは樹脂でもよい。
【００４６】以上の工程により、本実施形態の半導体装
置を製造することができる。
置を製造することができる。
【００４７】
【発明の効果】以上のように本発明の半導体装置は、小
型で薄型の半導体装置である。また、半導体チップ上に
形成した低弾性率材料内に熱伝導性の良い放熱用孔を形
成し、その放熱用孔上に外部電極端子（金属ボール）を
形成する。それにより半導体装置を基板実装した際に、
半導体チップが動作した際に発生した熱を、設けた放熱
用孔を経由して外部電極端子（金属ボール）から半導体
装置が実装されているプリント基板等に放熱させること
ができる。
型で薄型の半導体装置である。また、半導体チップ上に
形成した低弾性率材料内に熱伝導性の良い放熱用孔を形
成し、その放熱用孔上に外部電極端子（金属ボール）を
形成する。それにより半導体装置を基板実装した際に、
半導体チップが動作した際に発生した熱を、設けた放熱
用孔を経由して外部電極端子（金属ボール）から半導体
装置が実装されているプリント基板等に放熱させること
ができる。
【００４８】また、半導体チップ上の素子がパッシベー
ション膜などにより絶縁保護されている場合は、放熱用
孔の充填材料として、熱伝導性の優れた、すなわち放熱
効果を得る金属材料を使用できる。以上、本発明の半導
体装置の構造により、半導体チップの動作時の熱を半導
体チップの表裏の両面に放散することが可能となり、放
熱性の高い半導体装置を提供できるようになり、動作上
の信頼性を高めた半導体装置を実現することができる。
ション膜などにより絶縁保護されている場合は、放熱用
孔の充填材料として、熱伝導性の優れた、すなわち放熱
効果を得る金属材料を使用できる。以上、本発明の半導
体装置の構造により、半導体チップの動作時の熱を半導
体チップの表裏の両面に放散することが可能となり、放
熱性の高い半導体装置を提供できるようになり、動作上
の信頼性を高めた半導体装置を実現することができる。
【図１】本発明の一実施形態にかかる半導体装置を示す
概略図
概略図
【図２】本発明の一実施形態にかかる半導体装置を示す
断面図
断面図
【図３】本発明の一実施形態にかかる半導体装置を示す
断面図
断面図
【図４】本発明の一実施形態にかかる半導体装置を示す
断面図
断面図
【図５】本発明の一実施形態にかかる半導体装置の製造
方法を示す断面図
方法を示す断面図
【図６】本発明の一実施形態にかかる半導体装置の製造
方法を示す断面図
方法を示す断面図
【図７】従来の半導体装置を示す断面図
１ 半導体チップ
２ 柔軟性シート状素子
３ 低弾性率材料
４ 部分リード
５ 電極端子
６ ランド
７ 半導体チップ
８ 電極
９ 低弾性率材料
１０ 金属配線層
１１ ソルダーレジスト
１２ 金属ボール
１３ ランド
１４ 放熱用孔
１５ 放熱用材料
フロントページの続き
(72)発明者 下石坂 望
大阪府高槻市幸町１番１号 松下電子工
業株式会社内
(72)発明者 隈川 隆博
大阪府高槻市幸町１番１号 松下電子工
業株式会社内
(56)参考文献 特開 平11−224885（ＪＰ，Ａ)
特開 平10−92865（ＪＰ，Ａ)
特開 平６−342794（ＪＰ，Ａ)
特開 平８−306745（ＪＰ，Ａ)
特表 平６−504408（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
H01L 23/34
Claims (7)
- 【請求項１】 表面に電極部が配列された半導体チップ
と、前記電極部を露出して前記半導体チップ表面に形成
された絶縁性の低弾性率材料層と、前記電極部に接続さ
れ前記低弾性率材料層上にパターン化して延在された金
属配線層と、前記低弾性率材料層上に前記金属配線層の
一部を含む開口領域を設けて形成されたソルダーレジス
トと、前記開口領域の金属配線層上に設けられた外部電
極端子とからなり、前記外部電極端子下部の前記低弾性
率材料層に孔を有することを特徴とする半導体装置。 - 【請求項２】 表面に電極部が配列され前記電極部以外
の領域に絶縁層が形成された半導体チップと、前記電極
部を露出して前記半導体チップ表面に形成された絶縁性
の低弾性率材料層と、前記電極部に接続され前記低弾性
率材料層上にパターン化して延在された金属配線層と、
前記低弾性率材料層上に前記金属配線層の一部を含む開
口領域を設けて形成されたソルダーレジストと、前記開
口領域の金属配線層上に設けられた外部電極端子とから
なり、前記外部電極端子下部の前記低弾性率材料層に孔
を有し、当該孔に高熱伝導性材料が充填されていること
を特徴とする半導体装置。 - 【請求項３】 孔が外部電極端子と半導体チップ表面と
に接続されていることを特徴とする請求項１または請求
項２に記載の半導体装置。 - 【請求項４】 孔がＡｕ、Ａｇ、Ｃｕ、Ｔｉ、Ｃｒ、
Ｗ、Ｐｄ、Ｓｎ、Ｐｂ、Ｎｉを主成分とする金属あるい
はその合金で充填されていることを特徴とする請求項２
に記載の半導体装置。 - 【請求項５】 孔がＡｌＮ、Ｃ、アルミナを主成分とす
る材料で充填されていることを特徴とする請求項２に記
載の半導体装置。 - 【請求項６】 孔がＡｕ、Ａｇ、Ｃｕ、Ｔｉ、Ｃｒ、
Ｗ、Ｐｄ、Ｓｎ、Ｐｂ、Ｎｉを主成分とする金属あるい
はその合金でその孔の内部壁に導電層を形成しているこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項７】 半導体チップ上に感光性を有した絶縁材
料により低弾性率材料を形成しパターニングして所望の
位置に孔と前記半導体チップ表面の電極部を開口させて
露出させる工程と、前記孔に高熱伝導性材料を充填する
工程と、前記電極部に接続され前記低弾性率材料上に金
属配線層を所望のパターンで配置する工程と、前記低弾
性率材料上に感光性ソルダーレジストを形成し外部電極
端子が接合するランド部となる部分以外の金属配線層を
保護する工程と、外部電極端子を前記金属配線層よりな
る前記ランド上に載置し溶融接合する工程とよりなるこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11192298A JP3520764B2 (ja) | 1998-04-22 | 1998-04-22 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11192298A JP3520764B2 (ja) | 1998-04-22 | 1998-04-22 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11307694A JPH11307694A (ja) | 1999-11-05 |
| JP3520764B2 true JP3520764B2 (ja) | 2004-04-19 |
Family
ID=14573488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11192298A Expired - Fee Related JP3520764B2 (ja) | 1998-04-22 | 1998-04-22 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3520764B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3651597B2 (ja) * | 1999-06-15 | 2005-05-25 | 株式会社フジクラ | 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法 |
| JP3446826B2 (ja) | 2000-04-06 | 2003-09-16 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| US6713880B2 (en) | 2001-02-07 | 2004-03-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for producing the same, and method for mounting semiconductor device |
| JP3813079B2 (ja) | 2001-10-11 | 2006-08-23 | 沖電気工業株式会社 | チップサイズパッケージ |
| JP2004104103A (ja) | 2002-08-21 | 2004-04-02 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP3863171B2 (ja) | 2003-01-30 | 2006-12-27 | 株式会社フジクラ | 半導体圧力センサ及びその製造方法 |
| JP2009010260A (ja) | 2007-06-29 | 2009-01-15 | Fujikura Ltd | 半導体装置 |
-
1998
- 1998-04-22 JP JP11192298A patent/JP3520764B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11307694A (ja) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100549844B1 (ko) | 전자 부품 및 반도체 장치의 제조 방법, 반도체 장치,회로 기판 및 전자 기기 | |
| JP2679681B2 (ja) | 半導体装置、半導体装置用パッケージ及びその製造方法 | |
| JP7051508B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH11163022A (ja) | 半導体装置、その製造方法及び電子機器 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3524441B2 (ja) | 配線形成方法 | |
| US6020626A (en) | Semiconductor device | |
| JP3618212B2 (ja) | 半導体装置及びその製造方法 | |
| JP3520764B2 (ja) | 半導体装置およびその製造方法 | |
| JP4513973B2 (ja) | 半導体装置の製造方法 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JP3313058B2 (ja) | 半導体装置とその製造方法 | |
| JP3522403B2 (ja) | 半導体装置 | |
| JP4084737B2 (ja) | 半導体装置 | |
| JP3957928B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| KR100501094B1 (ko) | 전자부품및반도체장치,및이들의제조방법 | |
| JP3417292B2 (ja) | 半導体装置 | |
| JPH10340925A (ja) | 半導体装置およびその製造方法 | |
| JP2000082760A (ja) | 半導体装置 | |
| WO2022004178A1 (ja) | インターポーザ、回路装置、インターポーザの製造方法、および回路装置の製造方法 | |
| CN111886684B (zh) | 芯片、芯片封装结构及封装方法 | |
| JP3916354B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置が実装されたモジュール | |
| JPH09246416A (ja) | 半導体装置 | |
| JP2003332495A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040113 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040126 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090213 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100213 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110213 |
|
| LAPS | Cancellation because of no payment of annual fees |