CN111886684B - 芯片、芯片封装结构及封装方法 - Google Patents

芯片、芯片封装结构及封装方法 Download PDF

Info

Publication number
CN111886684B
CN111886684B CN201880091555.8A CN201880091555A CN111886684B CN 111886684 B CN111886684 B CN 111886684B CN 201880091555 A CN201880091555 A CN 201880091555A CN 111886684 B CN111886684 B CN 111886684B
Authority
CN
China
Prior art keywords
gold
chip
layer
substrate
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880091555.8A
Other languages
English (en)
Other versions
CN111886684A (zh
Inventor
李晓勇
韩梅
滕辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN111886684A publication Critical patent/CN111886684A/zh
Application granted granted Critical
Publication of CN111886684B publication Critical patent/CN111886684B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29023—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种芯片(1)、芯片封装结构及封装方法，该芯片(1)包括：芯片基板、背面设有含金层(11)背金芯片(1)、以及依次设于所述芯片基板的背面的含金层(11)和至少一层非含金层(2)，非金层(2)用于通过锡焊焊接耦合至用于封装所述芯片基板的封装基板(4)。通过非金层(2)隔离锡焊料连接部(3)与含金层(11)，避免锡焊工艺中脆性的金锡合金的形成，进而避免金脆效应的产生，使得芯片(1)与封装基板(4)之间的焊接更加牢固。

Description

芯片、芯片封装结构及封装方法
技术领域
本申请涉及芯片技术领域，尤其涉及一种芯片、芯片的封装结构和封装方法。
背景技术
通常，大功率半导体芯片，例如微波或射频芯片等的背面包括一层或多层金属层，该金属层可用于芯片接地或散热。金由于具有良好的导电性和导热性，广泛应用于芯片背面的金属层。大功率半导体芯片的封装技术通常包括共晶焊、粘结焊、锡焊等工艺技术。
锡焊使用的温度较低，大约在260℃左右，对芯片或封装基板的耐温要求较低，被广泛应用于芯片封装。锡焊利用低熔点的金属锡或锡合金作为焊料，将焊料设置于线路基板和芯片之间，经加热熔化后，与芯片背面的金属形成合金，进而将芯片与线路基板焊接。
然而，当芯片背面的金属为金或金合金时，在进行锡焊时容易产生金脆效应。金脆效应是指当金锡合金中金的含量达到3wt.％(重量百分比)以上时，金锡合金会形成脆性的金-锡化合物如AuSn4，其延展性将大幅下降，脆性则明显增加，容易导致焊接开裂，长期可靠性较差。
发明内容
本申请提供了一种芯片、芯片封装结构及封装方法，通过非金层隔离锡焊料与含金层，避免金脆效应的产生，使得芯片封装结构更加牢固。
第一方面，本申请实施例提供了一种芯片封装结构，所述芯片封装结构包括：背金芯片，至少一层非金层、锡焊料连接部以及封装基板。其中，该背金芯片的背面设有含金层，该含金层由金或金合金形成；至少一层非金层设于所述含金层的背离所述背金芯片一侧，该非金层由非金金属或非金金属的合金形成；锡焊料连接部的一端连接非金层，锡焊料连接部的另一端连接封装基板，用于耦合至少一层非金层和封装基板。
可见，本申请实施例通过非金层隔离锡焊料连接部与含金层，避免锡焊工艺中脆性的金锡合金的形成，进而避免金脆效应的产生，使得背金芯片与封装基板之间的焊接更加牢固。
在一种可能的实现方式中，所述非金金属包括钛、镍、钨、铬、铜、钯、铂、银中的一种金属或多种金属。
在又一种可能的实现方式中，所述背金芯片还包括信号线与接地线；所述含金层形成至少一个区域，所述至少一个区域包括接地区和信号区，所述接地区与所述信号区不导通；所述接地线通过第一过孔电连接所述接地区，所述接地区用于接地；所述信号线通过第二过孔电连接所述信号区。其中，所述接地区背对所述背金芯片的一侧形成有至少一层非金层；所述锡焊料连接部的一端连接设于所述接地区表面的非金层，所述锡焊料连接部的另一端连接所述封装基板。
在又一种可能的实现方式中，所述封装基板还包括设于所述封装基板第一表面上的第一金属布线和第二金属布线，所述信号区通过信号连接部电连接所述第一金属布线；所述非金层通过锡焊焊接耦合至所述第二金属布线。
在又一种可能的实现方式中，所述封装基板还包括设于所述封装基板第一表面上的第三金属布线，所述背金芯片的有源面包括至少一个焊盘；所述至少一个焊盘中一个或多个焊盘通过引线电连接所述第三金属布线；其中，所述有源面和所述背面为所述背金芯片上相对的两个表面。
在又一种可能的实现方式中，所述芯片封装结构还包括以下结构中的一种或全部：
覆盖所述背金芯片、和所述封装基板的至少部分的塑封层；或，
设于所述封装基板上，包围所述背金芯片的塑封壳。
在又一种可能的实现方式中，所述芯片封装结构还包括：设于所述封装基板上，用于粘接所述芯片与所述封装基板的粘结材料。
可选地，塑封层、塑封壳、粘结材料的材质可以包括环氧树脂、聚酰亚胺树脂、并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等中的一种或多种。
第二方面，本申请实施例还提供了一种芯片封装方法，所述芯片封装方法包括如下步骤：
提供一背金芯片和一封装基板，所述背金芯片的背面包括含金层，所述含金层由金或金合金形成；
在所述含金层的背离所述背金芯片的一侧形成至少一层非金层以得到背非金芯片，所述非金层由非金金属或非金金属的合金形成；
将所述非金层与所述封装基板通过锡焊焊接以耦合所述背金芯片和所述封装基板。
可见，本申请实施例所述的芯片封装方法在进行锡焊焊接之前，通过非金层覆盖背金芯片包含含金层背面，使得锡焊料不接触含金层，避免锡焊工艺中脆性的金锡合金的形成，进而避免金脆效应的产生，使得背金芯片与封装基板之间的焊接更加牢固。
在一种可能的实现方式中，在所述含金层的背离所述背金芯片的一侧形成至少一层非金层的一种实施方式可以包括：
通过物理气相沉积法在所述含金层的背离所述背金芯片的一侧沉积形成至少一层非金层；和/或，
通过电镀法在所述含金层的背离所述背金芯片的一侧形成至少一层非金层。
在又一种可能的实现方式中，将所述非金层与所述封装基板通过锡焊焊接的一种实施方式可以包括：在所述封装基板的第一表面形成锡焊料层，进而，将形成所述非金层后的背金芯片设于所述锡焊料层上，通过回流焊工艺或波峰焊工艺将所述非金层与所述封装基板焊接。
在又一种可能的实现方式中，所述在所述封装基板的第一表面形成锡焊料层的一种实施方式可以包括：在所述封装基板的第一表面通过点胶方式或印刷方式形成锡焊料层。
在又一种可能的实现方式中，所述背金芯片还包括信号线与接地线；所述含金层形成至少一个区域，所述至少一个区域包括接地区和信号区，所述接地区与所述信号区不导通；所述接地线通过第一过孔电连接所述接地区，所述接地区用于接地；所述信号线通过第二过孔电连接所述信号区。对应地，在所述含金层的背离所述背金芯片的一侧形成至少一层非金层的一种实施方式可以包括：在所述接地区背对所述背金芯片的一侧形成至少一层非金层。
在又一种可能的实现方式中，所述封装基板包括设于所述封装基板第一表面上的第一金属布线和第二金属布线。将所述非金层与所述封装基板通过锡焊焊接的一种实施方式可以包括：将所述非金层与所述第一金属布线层通过锡焊焊接以耦合所述背金芯片的接地区和所述封装基板上第一金属布线层。此时，该方法还包括：电连接所述信号区与所述第二金属布线。
在又一种可能的实现方式中，所述封装基板还包括设于所述封装基板第一表面上的第三金属布线，所述背金芯片的有源面包括至少一个焊盘，其中，所述有源面和所述背面为所述背金芯片上相对的两个表面；所述芯片封装方法还包括：通过引线缝合工艺将所述至少一个焊盘中一个或多个焊盘与所述第三金属布线电连接。
在又一种可能的实现方式中，所述将所述非金层与所述封装基板通过锡焊焊接之后，所述芯片封装方法还包括以下步骤中的一种或多种：
形成覆盖所述背金芯片、和所述封装基板的至少部分的塑封层；
在所述封装基板上形成包围所述背金芯片的塑封壳；或
在所述封装基板上形成部分填充所述背金芯片与所述封装基板之间的间隙的粘结材料。
第三方面，本申请实施例还提供了一种芯片，所述芯片包括：芯片基底以及依次设于所述芯片基底背面的含金层、至少一层非含金层；其中，芯片基底以及设于所述芯片基底背面的含金层可以构成本申请第一方面所述的芯片封装结构中任意一种背金芯片。该芯片可以是上述第一方面所述的芯片封装结构中任意一种背金芯片与至少一层非含金层的组合。
可见，本申请实施例中芯片在进入封装工艺之前已经在背面形成含金层和覆盖含金层的非金层，进而避免在芯片封装过程中，通过锡焊焊接时，含金层与锡焊料的接触生成脆性的金锡合金，使得芯片与封装基板之间的焊接更加牢固。
附图说明
图1是本申请实施例提供的一种背金芯片的结构示意图；
图2是本申请实施例提供的一种芯片封装结构的结构结示意图；
图3是本申请实施例提供的一种锡焊料连接部的结构示意图；
图4是本申请实施例提供的另一种芯片封装结构的结构示意图；
图5是本申请实施例提供的一种芯片封装方法的流程示意图；
图6A是本申请实施例提供的一种点锡膏方法的示意性说明图；
图6B是本申请实施例提供的一种印刷锡膏方法的示意性说明图；
图6C是本申请实施例提供的一种在封装基板上贴芯片方法的示意性说明图；
图7是本申请实施例提供的一种芯片的结构示意图；
图8是本申请实施例提供的另一种芯片的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述。为便于理解，首先结合图1简单说明适用于本申请实施例的芯片封装结构的场景。
本申请实施例中背金芯片为待封装芯片，可以是大功率芯片，例如存储器(Memory)、微机电系统(Micro-Electro-Mechanical System，简称MEMS)、微波射频芯片、专用集成电路(Application Specific Integrated Circuit，简称ASIC)等芯片。应理解，这里所列举的背金芯片仅为示例性说明，本申请对此不作限定。
如图1所示，为了更好地散热，本申请实施例中芯片封装结构中背金芯片1可以包括芯片基底以及设于芯片基底背面的含金层。该背金芯片1包括有源面和背面，有源面和背面为背金芯片1上相对的两个表面。其中，背金芯片1的背面设有含金层11。可以理解，背金芯片1中接地线可以通过设置在背金芯片上的过孔10连接背金芯片背面的含金层11。其中，接地线用于连接背金芯片1内部的集成电路中需要接地的部件。其中，有源面可以理解为含有需要电源才能实现预期功能的元器件或电路；与有源相对的为无源，即不需要供电。可选地，本申请实施例中背金芯片1的有源面可以制备有焊盘，焊盘用于实现背金芯片1与外界的信号传输。例如，通过引线并采用引线缝合工艺将焊盘与封装基板上金属布线电连接，以实现背金芯片1与封装基板上金属布线之间的信号传输。其中，含金层11为由金或金的合金形成。金具有良好的导电性和导热性。
可以理解，背金芯片1背面的含金层11可以用于接地，设于背金芯片1内或表面的接地线12可以通过设置于背金芯片上的第一过孔10电连接到含金层11，将含金层11接地，而且便于背金芯片1内的热量传递到芯片背面的含金层11。其中，第一过孔10可以在形成背金芯片1的元器件或电路的过程中形成，该第一过孔10被导电材料填充，使得含金层11与背金芯片1内的需要接地的接地线电连接。在本申请实施例中，背金芯片1在进入封装工艺之前已经在背面形成含金层11。
请参阅图2，图2是本申请实施例提供的一种芯片封装结构的结构示意图，该芯片封装结构包括：如图1所示的背金芯片1，背金芯片1的背面设有含金层11，含金层11由金或金合金形成；设于含金层11上的背离背金芯片1一侧的至少一层非金层2，非金层2由非金金属或非金金属的合金形成；锡焊料连接部3以及封装基板4；其中，锡焊料连接部3的一端连接非金层2，锡焊料连接部3的另一端连接封装基板4，该锡焊料连接部3用于耦合至少一层非金层2和封装基板4。需要说明的是，背金芯片1的描述可以参阅上述图1中相关描述，本申请不再赘述。背金芯片1和至少一层非金层2的组合可以被视为芯片。
可选地，非金金属可以是钛、镍、钨、铬、铜、钯、铂、银等中的一种金属或多种形成的合金。可以通过物理气相沉积法或电镀法在背金芯片1的背面形成一层或多层非金层2，形成的非金层2附着在背金芯片1背面的含金层11的表面。
可选地，锡焊料连接部3可以由含锡的焊料形成，含锡的焊料形可以是锡铅焊料形成的锡膏等，本发明实施例不作限定。例如，在封装基板4中放置背金芯片1的位置上点锡膏或印刷锡膏，将背金芯片1放置在锡膏上，经过回流焊工艺或波峰焊工艺将设于背金芯片1背面的非金层2与封装基板4焊接起来，焊接完成后，锡膏固化，形成两端分别连接非金层2和封装基板4的锡焊料连接部3。
可以理解，锡焊料连接部3可以包括不同的形貌或在封装基板上形成各种的图案，如图3所示的锡焊料连接部3的剖面图和俯视图，锡焊料连接部3可以包括多个间隔设置的锡焊料子连接部31。可以理解，锡焊料连接部3还可以包括其他形貌或图案，本申请不作限定。
在锡焊过程中，由于非金层2的存在，锡焊料连接部3不接触含金层11，避免锡焊工艺中脆性的金锡合金的形成，进而避免金脆效应的产生，使得背金芯片1与封装基板4之间的焊接更加牢固。需要说明的是，本申请实施例以一层非金层2为例来说明芯片封装结构，可以理解，芯片封装结构可以包括多层非金层2，该多层非金层2的材质可以互不相同，也可以相同，本发明实施例不作限定。
例如，该至少一层非金层2包括第一非金层和第二非金层，第一非金层形成在含金层的背离背金芯片1的一侧，第二非金层形成在第一非金层的背离含金层的一侧。第一非金层或第二非金层可以是钛、镍、钨、铬、铜、钯、铂、银等中的一种金属或多种形成的合金。
本申请一实施例中，封装基板4还包括金属布线。应理解，包括金属布线的封装基板4也可以称为线路基板。可以理解，金属布线用于实现背金芯片1与封装基板4上其他的芯片或器件的电连接，以实现封装基板上多个芯片、器件组合并实现预期功能，或者，用于实现背金芯片1或封装基板上其他的芯片或器件与外界的信号传输。
例如，背金芯片1的有源面可以制备有至少一个焊盘13，焊盘13用于实现背金芯片1与外界的信号传输。例如，通过缝合引线5并采用引线缝合工艺将其中一个或多个焊盘13与封装基板4上第三金属布线43电连接，以实现背金芯片1与基板上第三金属布线43之间的信号传输。
结合图2，进一步参见图4，图4是另一种改进的芯片封装结构实施例对应结构示意图。在该芯片封装结构中，如图1所示的背金芯片1的含金层11形成多个区域，例如，接地区111和信号区112，接地区111与信号区112不导通。背金芯片1上可以设有接地线12与信号线14，信号线14用于与外界进行信号传输，接地线12用于接地。接地线12通过第一过孔10电连接接地区111；信号线14通过第二过孔20电连接信号区112。其中，信号线14或接地线12可以设置于背金芯片1的内部，也可以设置在背金芯片1的有源面，本发明实施例不作限定。
可选地，接地区111背对背金芯片1的一侧形成非金层2。锡焊料连接部3一端连接设于接地区111表面的非金层2，另一端连接封装基板4。可以理解，封装基板4对应接地区111的位置可以包括第一金属布线41，可以选地，封装基板4对应接地区111的第一金属布线41可以形成金属面，使得在锡焊后，锡焊料连接部3一端连接设于接地区111表面的非金层2，另一端连接封装基板4上对应接地区111的设置的第一金属布线41。
可选地，信号区112背对背金芯片1的一侧可以形成非金层2，也可以不形成非金层2，本发明实施例不作限定。信号区112可以通过信号连接部6连接到封装基板4上的第二金属布线42，该信号连接部6可以导电，以传输电信号。该信号连接部6可以包括连接引线、连接柱、锡膏等，本发明实施例不作限定。可以理解，当信号区112的背离背金芯片1的一侧设有非金层2时，信号连接部的一端连接非金层2，另一端连接封装基板4上的第二金属布线42，同样可以实现信号区112和第二金属布线42的电连接。
可选地，结合图2和图4，芯片封装结构还可以包括塑封结构，以增强芯片封装结构的可靠性。所述塑封结构的可以包括但不限于以下结构中的一种或全部：覆盖背金芯片1和封装基板4的至少部分的塑封层7；或设于封装基板4上，包围背金芯片1的塑封壳8。
可选地，结合图4，芯片封装结构还可以包括设于封装基板4上，用于粘接背金芯片1与封装基板4的粘接材料9。粘接材料9可以设于封装基板4上，部分填充背金芯片1与封装基板4之间的间隙。
其中，塑封层7可以参见图2和图4，塑封壳8、粘接材料9可以参见图4。应理解，当封装基板4上包括金属布线41时，塑封层7还可以覆盖背金芯片1和封装基板4上金属布线41。塑封层7的背离背金芯片1的表面可以是平坦化的表面，也可以是非平坦化的表面，本申请不作限定。
还应理解，当封装基板4上包括金属布线时，塑封壳8可以包围背金芯片1和封装基板4上金属布线。塑封壳8可以是半球形、矩形或其他形状，本申请不作限定。
还应理解，可以通过在封装基板4上背金芯片1的侧面注入聚合物材料形成的塑封液，塑封液填充背金芯片1与封装基板4之间的间隙，经冷却后固化形成粘接材料9，以增强结构的可靠性。
可选地，塑封层7、塑封壳8或粘接材料9的材质可以是聚合物材料。聚合物材料可以是树脂材料比如环氧树脂、聚酰亚胺树脂、并环丁烯树脂、聚苯并恶唑树脂等，还可以是其他聚合物材料，例如聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物、聚乙烯醇或其他聚合物材料等。塑封层7、塑封壳8或粘接材料9的材质也可以是其他绝缘材料，本发明实施例不作限定。
可选地，对于图2和图4的结构而言，背金芯片1的背面还可以设有金属种子层、金属阻挡层等。其中，背金芯片1的背面从外向内依次为含金层、金属阻挡层、金属种子层。金属种子层可以由钛(Ti)、镍(Ni)、钨(W)、铬(Cr)等中的一种金属或多种金属组成的合金形成；金属阻挡层可以由铬(Cr)、铜(Cu)、镍(Ni)、钛(Ti)、钨(W)等中的一种金属或多种金属组成的合金形成。
图4所示的芯片封装结构可避免锡焊工艺中脆性的金锡合金的形成，进而避免金脆效应的产生，使得背金芯片1与封装基板4之间的焊接更加牢固，相对于图2，进一步包括了信号区112，实现信号传输功能。
请参阅图5，图5是本申请实施例提供的一种芯片封装方法的流程示意图，请一并参阅图2和图4所示的芯片封装结构。该芯片封装方法包括以下部分或全部步骤：
步骤S51：提供一背金芯片1和一封装基板4。其中，背金芯片1的背面包括含金层11，该含金层11由金或金合金形成。
需要说明的是，在进行本申请所述的封装工艺之前，背金芯片1的背面包括含金层11。该背金芯片1可以是图1所示的背金芯片1，也可以是图2或图4所示的封装结构中描述的背金芯片1，具体可参见上述芯片封装结构中相关描述，本申请不再赘述。
还需要说明的是，封装基板4可以是图2或图4所示的封装结构中描述的封装基板4或线路基板，具体可参见上述芯片封装结构中相关描述，本申请不再赘述。
步骤S52：在含金层11的背离背金芯片1的一侧形成至少一层非金层2以得到背非金芯片。其中，该非金层2由非金金属或非金金属的合金形成。可选地，非金金属包括钛、镍、钨、铬、铜、钯、铂、银中的一种金属或多种金属。在本申请实施例中，步骤S52也可以称为背金芯片处理过程，即针对背金芯片1做处理的过程。
可选地，步骤S52的一种实施方式可以是：通过物理气相沉积法(Physical VaporDeposition，PVD)在含金层11的背离背金芯片1的一侧沉积形成至少一层非金层2；和/或，通过电镀法在含金层11的背离背金芯片1的一侧形成至少一层非金层2。
需要说明的是，本申请中物理气相沉积法包括但不限于蒸镀法、磁控溅射法、脉冲激光沉积法等。电镀法通常以镀层金属或其他不溶性材料做阳极，以待镀的背金芯片1做阴极，以含镀层金属阳离子的溶液做电镀液，镀层金属的阳离子在待镀背金芯片1的背面被还原形成镀层。
需要说明的是，可以对包括多个背金芯片1的芯片统一进行背金芯片处理，在进行背金芯片处理之后，可以通过芯片切割机(wafer dicing)对芯片进行切片，得到本发明实施例所需要的经过背金芯片处理后的背非金芯片。
步骤S53：将所述非金层2与所述封装基板4通过锡焊焊接以耦合所述背非金芯片和所述封装基板。可选地，步骤S53的一种实施方式可以是：在封装基板4的第一表面形成锡焊料层；进而，将形成非金层2后的背非金芯片设于该锡焊料层上，通过回流焊工艺或波峰焊工艺将背非金芯片上非金层2与封装基板4焊接。焊接完成后，锡焊料层固化形成的图2或图4中所示的锡焊料连接部3。
其中，在封装基板4的第一表面形成锡焊料层的一种实施方式可以是：在所述封装基板4的第一表面通过点胶方式或印刷方式形成锡焊料层。例如，在封装基板4需要固定背非金芯片的位置上，涂覆锡膏。涂覆锡膏的方式可以是图6A所示的点胶的方式，也可以是图6B所示的印刷的方式，本申请不作限定。在图6A中，利用用于输出锡膏的针筒在封装基板上沿点胶方向运动以涂覆锡膏。在图6B中，在封装基板上放置网板，且网板上具有空隙，利用带有锡膏的刮刀在网板上以运动方向移动，以在所述封装基板上与所述空隙对应位置上涂覆锡膏。进而，在图6A或图6B的基础上，如图6C所示，通过芯片贴片机(die bonder)上拾放机构的吸嘴吸取背非金芯片，将背非金芯片以例如是垂直于封装基板的运动方向移动至涂覆的锡膏上，从而使得背非金芯片通过所述锡膏耦合至封装基板。进而，将封装基板4和其上放置的背非金芯片一起送入在回流焊设备，设定炉温曲线，通入保护气体(如氮气、氩气等)，对锡膏进行回流焊固化，以使背非金芯片与封装基板4粘结。
需要说明的是，当封装基板4上需要封装多个芯片时，贴片机的拾放机构的吸嘴可以将需要封装的多个芯片放置在封装基板4对应的位置上，进而通过回流焊工艺或波峰焊工艺将封装基板4芯片上芯片与封装基板4焊接起来。
本申请一实施例中，可结合参考图2，封装基板4还包括设于封装基板4第一表面上的第三金属布线43，背金芯片1的有源面包括至少一个焊盘13，其中，有源面和背面为所述背金芯片1上相对的两个表面；在步骤S53之后，该芯片封装方法还包括：通过引线缝合工艺将该至少一个焊盘13中一个或多个焊盘13与第三金属布线43电连接。关于第三金属布线43、有源面、焊盘13等可以参见上述例如图2中的背金芯片1或芯片封装结构中相关描述，本申请不再赘述。
本申请另一实施例中，可以进一步结合参考图4，封装基板4可以包括第一金属布线41和第二金属布线42；背金芯片1还包括信号线14与接地线12；含金层11形成至少一个区域，至少一个区域包括接地区111和信号区112，接地区111与信号区112不导通；接地线12通过第一过孔电10连接接地区111，接地区111用于接地；信号线14通过第二过孔20电连接信号区112。此时，在步骤S52的一种实施方式可以是：在接地区111背对背金芯片1的一侧形成至少一层非金层2。可选地，信号区112对背金芯片1的一侧可以形成非金层2，也可以不形成非金层2，本发明实施例不作限定。具体地，可以在背金芯片1的背面沉积形成至少一层非金层2，图案化该至少一层非金层2，以去除背金芯片1背面上除接地区111之外的非金层2或者去除背金芯片1背面上除接地区111和信号区112之外的非金层2。此时，步骤S53的一种实施方式可以是：在封装基板4的第一金属布线41上涂覆锡膏，将形成非金层2后的背非金芯片设于该锡焊料层上，使得接地区111位于与第一金属布线41相对的位置上，通过回流焊工艺或波峰焊工艺将背非金芯片上接地区111与封装基板4焊接。应理解，图案化即是指构图工艺，可包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影，等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明实施例中所形成的结构选择相应的构图工艺。刻蚀步骤或刻蚀工艺包括干法刻蚀和湿法刻蚀等，本发明实施例根据材料层的材质选择现有技术中所采用的刻蚀工艺，本发明实施例不在赘述。
可选地，该芯片封装方法还包括：电连接信号区112与第二金属布线42。可选地，信号区112和第二金属布线42也可以通过锡焊焊接，焊接完成后，锡焊料层固化形成的图4中所示的信号连接部6；还可以通过其他方式电连接，本发明实施例不作限定。
可选地，信号区112可以通过信号连接部6连接到封装基板4上的第二金属布线42，该信号连接部6可以导电，以传输电信号。该信号连接部6可以包括连接引线、连接柱、锡膏等，本发明实施例不作限定。可以理解，当信号区112的背离背金芯片1的一侧设有非金层2时，信号连接部6的一端连接非金层2，另一端连接封装基板4上的第二金属布线，同样可以实现信号区112和第二金属布线的电连接。
本申请一实施例中，可以进一步结合参考图4，在步骤S53之后，所述芯片封装方法还包括以下步骤中的一种或多种：
形成覆盖背金芯片1、和封装基板4的至少部分的塑封层7；
在封装基板4上形成包围背金芯片1的塑封壳8；
在封装基板4上形成用于粘接背金芯片1与封装基板4的粘接材料9，其中，粘结材料9可以部分填充背金芯片1与封装基板4之间的间隙。
应理解，当封装基板4上包括金属布线时，塑封层7还可以覆盖背金芯片1和封装基板4上金属布线。塑封层7的背离背金芯片1的表面可以是平坦化的表面，也可以是非平坦化的表面，本申请不作限定。
还应理解，当封装基板4上包括金属布线时，塑封壳8可以包围背金芯片1和封装基板4上金属布线。塑封壳8可以是半球形、矩形或其他形状，本申请不作限定。
还应理解，可以通过在封装基板4上背金芯片1的侧面注入聚合物材料形成的塑封液，塑封液填充背金芯片1与封装基板4之间的间隙，经冷却后固化形成粘接材料9，以增强结构的可靠性。
实施上述芯片封装方法，应用于背面包括含金层11的背金芯片1，通过在含金层11的背离背金芯片1的一侧形成至少一层非金层2，再将非金层2与封装基板4通过锡焊焊接上述方法，在进行锡焊焊接之前，通过非金层2覆盖背金芯片1包含含金层11背面，使得锡焊料不接触含金层11，避免锡焊工艺中脆性的金锡合金的形成，进而避免金脆效应的产生，使得背金芯片1与封装基板4之间的焊接更加牢固。
请参阅图7或图8所示的芯片。本申请实施例还提供了的一种芯片7，该芯片7(本申请中也称背非金芯片)包括上述实施例中任意一种背金芯片、以及设于背金芯片的含金层11的背离芯片基底的一侧的至少一层非金层2。例如，图7结构类似于图2中对应结构，设于背金芯片1内或表面的接地线12可以通过设置于背金芯片上的第一过孔10电连接到含金层11，具体可进一步参考图2。再例如，图8结构类似于图4中对应结构，含金层11形成多个区域，例如，接地区111和信号区112。背金芯片1上可以设有接地线12与信号线14，接地线12通过第一过孔10电连接接地区111；信号线14通过第二过孔20电连接信号区112，具体可进一步参考图4。关于背金芯片、非金层2的结构或位置关系，可参见上述图1所示背金芯片、图2所示的芯片封装结构中相关描述，本申请实施例不再赘述。该背非金芯片也可以被认为是一种待封装的芯片，为了达到技术效果才在传统背金芯片的基础上新增了至少一层非金层2。也可以认为该背非金芯片是对芯片封装中产生的中间产品，其进一步与封装基板封装在一起后形成具有完整封装的产品。本实施例为了方便简化其名称，背非金芯片也叫芯片或待封装的芯片；封装后的芯片也叫具有封装的芯片。
另外本申请实施例还提供一种芯片处理方法，该芯片处理方法是基于背金芯片的处理方法，该方法包括以下步骤：
步骤S91：提供一背金芯片；
步骤S92：在所述背金芯片的背面形成至少一层非金层。
应理解，背金芯片可以是上述图1、图2或图3中描述的任意一种背金芯片，步骤S92可以参照上述芯片封装方法中步骤S52中相关描述，本申请实施例不再赘述。
需要说明的是，上述芯片封装结构或芯片可以应用于电子设备例如手机、平板电脑、电子书、计算机等需要安装芯片或背金芯片的设备。以上不同实施例之间可以交叉引用。例如当一个实施例对某一方面的技术细节做了简略描述，可进一步参考其他实施例的介绍。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
还应理解，上述列举的芯片封装方法的各实施例，可以通过机器人或者数控加工方式来执行，用于执行芯片封装方法的设备软件或工艺可以通过执行保存在存储器中的计算机程序代码来执行上述芯片封装方法。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种芯片，其特征在于，包括：芯片基底、以及依次设于所述芯片基底的背面的含金层和至少一层非金层；
其中，所述含金层包括金或金合金；
所述非金层包括非金金属或非金金属的合金，所述非金层用于通过锡焊焊接耦合至用于封装所述芯片基底的封装基板；
所述非金金属包括钛、镍、钨、铬、钯和铂中的一种金属或多种金属，或包括钛、镍、钨、铬、钯和铂中的一种金属或多种金属且包括铜或银。
2.根据权利要求1所述的芯片，其特征在于，所述芯片还包括设于所述芯片基底的有源面的信号线与接地线；其中，所述有源面和所述背面为所述芯片基底上相对的两个表面；
所述含金层形成多个区域，所述多个区域包括接地区和信号区，所述接地区与所述信号区不导通；所述接地线通过第一过孔电连接所述接地区，所述接地区用于接地；所述信号线通过第二过孔电连接所述信号区；
所述至少一层非金层被设置在所述接地区上。
3.根据权利要求2所述的芯片，其特征在于，所述非金层用于通过锡焊焊接耦合至所述封装基板上的第一金属布线；所述信号区用于通过信号连接部电连接所述封装基板上的第二金属布线。
4.一种芯片封装结构，其特征在于，包括根据权利要求1所述的芯片、由所述锡焊焊接形成的锡焊料连接部、以及封装基板；所述锡焊料连接部用于耦合所述至少一层非金层和所述封装基板。
5.根据权利要求4所述的芯片封装结构，其特征在于，所述芯片还包括设于所述芯片基底的有源面的信号线与接地线；其中，所述有源面和所述背面为所述芯片基底上相对的两个表面；
所述含金层形成多个区域，所述多个区域包括接地区和信号区，所述接地区与所述信号区不导通；所述接地线通过第一过孔电连接所述接地区，所述接地区用于接地；所述信号线通过第二过孔电连接所述信号区；
所述至少一层非金层被设置在所述接地区上。
6.根据权利要求5所述的芯片封装结构，其特征在于，所述非金层用于通过锡焊焊接耦合至所述封装基板上的第一金属布线；所述信号区用于通过信号连接部电连接所述封装基板上的第二金属布线。
7.根据权利要求5所述的芯片封装结构，其特征在于，所述封装基板还包括第三金属布线，所述芯片还包括设于所述有源面的至少一个焊盘；所述至少一个焊盘中一个或多个焊盘通过引线电连接所述第三金属布线。
8.根据权利要求4-7任一项所述的芯片封装结构，其特征在于，所述芯片封装结构还包括以下结构中的一种或全部：
覆盖所述芯片、和所述封装基板的至少部分的塑封层；或
设于所述封装基板上，包围所述芯片的塑封壳。
9.根据权利要求4-7任一项所述的芯片封装结构，其特征在于，所述芯片封装结构还包括：
设于所述封装基板上，用于粘接所述芯片与所述封装基板的粘接材料。
10.一种芯片封装方法，其特征在于，所述芯片封装方法包括：
提供背金芯片和封装基板，所述背金芯片的背面设置有含金层，所述含金层包括金或金合金；
在所述含金层的背离所述背金芯片的一侧形成至少一层非金层以得到背非金芯片，所述非金层包括非金金属或非金金属的合金；
将所述非金层与所述封装基板通过锡焊焊接以耦合所述背金芯片和所述封装基板；
所述非金金属包括钛、镍、钨、铬、钯和铂中的一种金属或多种金属，或包括钛、镍、钨、铬、钯和铂中的一种金属或多种金属且包括铜或银。
11.根据权利要求10所述的芯片封装方法，其特征在于，所述在所述含金层的背离所述芯片基底的一侧形成至少一层非金层是通过使用如下一种或全部方式实现：物理气相沉积法或电镀法。
12.根据权利要求10或11所述的芯片封装方法，其特征在于，所述将所述非金层与所述封装基板通过锡焊焊接包括：
在所述封装基板的第一表面形成锡焊料层；
将所述芯片设于所述锡焊料层上，通过回流焊工艺或波峰焊工艺将所述非金层与所述封装基板焊接。
13.根据权利要求12所述的芯片封装方法，其特征在于，所述在所述封装基板的第一表面形成锡焊料层包括：
在所述封装基板的第一表面通过点胶方式或印刷方式形成锡焊料层。
14.根据权利要求10、11和13任意一项所述的芯片封装方法，其特征在于，所述背金芯片的有源面还设置有信号线与接地线；所述含金层形成多个区域，所述多个区域包括接地区和信号区，所述接地区与所述信号区不导通；所述接地线通过第一过孔电连接所述接地区，所述接地区用于接地；所述信号线通过第二过孔电连接所述信号区；
所述在所述含金层的背离所述背金芯片的一侧形成至少一层非金层包括：在所述接地区背对所述背金芯片的一侧形成至少一层非金层。
15.根据权利要求14所述的芯片封装方法，其特征在于，所述封装基板包括设于所述封装基板第一表面上的第一金属布线和第二金属布线；
所述将所述非金层与所述封装基板通过锡焊焊接包括：将所述非金层与所述第一金属布线层通过锡焊焊接；
所述方法还包括：电连接所述信号区与所述第一金属布线。
16.根据权利要求10、11、13和15任意一项所述的芯片封装方法，其特征在于，所述封装基板还包括设于所述封装基板第一表面上的第三金属布线，所述背金芯片的有源面包括至少一个焊盘，其中，所述有源面和所述背面为所述背金芯片上相对的两个表面；所述芯片封装方法还包括：
通过引线缝合工艺将所述至少一个焊盘中一个或多个焊盘与所述第三金属布线电连接。
17.根据权利要求10、11、13和15任意一项所述的芯片封装方法，其特征在于，所述将所述非金层与所述封装基板通过锡焊焊接之后，所述芯片封装方法还包括以下步骤中的一种或多种的组合：
形成覆盖所述背金芯片、和所述封装基板的至少部分的塑封层；
在所述封装基板上形成包围所述背金芯片的塑封壳；或
在所述封装基板上形成部分填充所述背金芯片与所述封装基板之间的间隙的粘结材料。
CN201880091555.8A 2018-04-16 2018-04-16 芯片、芯片封装结构及封装方法 Active CN111886684B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/083223 WO2019200515A1 (zh) 2018-04-16 2018-04-16 芯片、芯片封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN111886684A CN111886684A (zh) 2020-11-03
CN111886684B true CN111886684B (zh) 2022-08-09

Family

ID=68240558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880091555.8A Active CN111886684B (zh) 2018-04-16 2018-04-16 芯片、芯片封装结构及封装方法

Country Status (2)

Country Link
CN (1) CN111886684B (zh)
WO (1) WO2019200515A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465305A (zh) * 2008-10-22 2009-06-24 杭州士兰集成电路有限公司 芯片低接触电阻背面金属化工艺方法以及结构
CN101826472A (zh) * 2010-03-04 2010-09-08 江阴新顺微电子有限公司 芯片背面复合材料多层金属化方法
CN102148221A (zh) * 2010-02-10 2011-08-10 精材科技股份有限公司 电子元件封装体及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101699622B (zh) * 2009-11-18 2011-09-14 苏州晶方半导体科技股份有限公司 半导体器件封装结构及其封装方法
CN102157405B (zh) * 2010-12-22 2012-07-04 北京时代民芯科技有限公司 基于熔封封帽工艺的芯片真空共晶焊接方法
US9735126B2 (en) * 2011-06-07 2017-08-15 Infineon Technologies Ag Solder alloys and arrangements
CN203300630U (zh) * 2013-05-20 2013-11-20 扬州晶新微电子有限公司 可用于共晶焊的p型硅器件芯片背面金属化结构
CN103633050A (zh) * 2013-11-29 2014-03-12 华为技术有限公司 芯片、芯片封装结构及芯片焊接的方法
CN104078369B (zh) * 2014-06-11 2017-01-04 昆山华太电子技术有限公司 一种低成本的大功率电子器件封装工艺
CN107240556A (zh) * 2017-07-28 2017-10-10 中芯长电半导体（江阴）有限公司 人脸识别芯片的封装结构及封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465305A (zh) * 2008-10-22 2009-06-24 杭州士兰集成电路有限公司 芯片低接触电阻背面金属化工艺方法以及结构
CN102148221A (zh) * 2010-02-10 2011-08-10 精材科技股份有限公司 电子元件封装体及其制造方法
CN101826472A (zh) * 2010-03-04 2010-09-08 江阴新顺微电子有限公司 芯片背面复合材料多层金属化方法

Also Published As

Publication number Publication date
WO2019200515A1 (zh) 2019-10-24
CN111886684A (zh) 2020-11-03

Similar Documents

Publication Publication Date Title
JP6476231B2 (ja) 半導体パッケージおよびその製造方法
KR100724031B1 (ko) Pb 프리 접속재료
US7875495B2 (en) Standoff height improvement for bumping technology using solder resist
JP5952523B2 (ja) 半導体素子およびフリップチップ相互接続構造を形成する方法
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
CN104253105A (zh) 半导体器件和形成低廓形3d扇出封装的方法
US20080001271A1 (en) Flipped, stacked-chip IC packaging for high bandwidth data transfer buses
KR20110084444A (ko) 유연하고 적층 가능한 반도체 다이 패키지들, 이를 사용한 시스템들 및 이를 제조하는 방법들
US20100309641A1 (en) Interposer substrate, lsi chip and information terminal device using the interposer substrate, manufacturing method of interposer substrate, and manufacturing method of lsi chip
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
US6673710B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip
KR20200018357A (ko) 노출된 다이 후면을 갖는 플립 칩 패키지를 위한 emi 차폐
US6544813B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
US6667229B1 (en) Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
KR100762423B1 (ko) 반도체 패키지 및 그 제조 방법
CN111886684B (zh) 芯片、芯片封装结构及封装方法
JP3520764B2 (ja) 半導体装置およびその製造方法
TWI836254B (zh) 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽
CN105244327A (zh) 电子装置模块及其制造方法
JPH07283336A (ja) チップキャリア
JP3417292B2 (ja) 半導体装置
KR20000008347A (ko) 플립칩bga 패키지 제조방법
US20080006937A1 (en) Solderability Improvement Method for Leaded Semiconductor Package
JP2000082760A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant