KR20000008347A - 플립칩bga 패키지 제조방법 - Google Patents

플립칩bga 패키지 제조방법 Download PDF

Info

Publication number
KR20000008347A
KR20000008347A KR1019980028117A KR19980028117A KR20000008347A KR 20000008347 A KR20000008347 A KR 20000008347A KR 1019980028117 A KR1019980028117 A KR 1019980028117A KR 19980028117 A KR19980028117 A KR 19980028117A KR 20000008347 A KR20000008347 A KR 20000008347A
Authority
KR
South Korea
Prior art keywords
chip
substrate
electrode pad
pad
forming
Prior art date
Application number
KR1019980028117A
Other languages
English (en)
Inventor
권용환
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980028117A priority Critical patent/KR20000008347A/ko
Publication of KR20000008347A publication Critical patent/KR20000008347A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 플립칩 방식의 접합을 위해서 반도체칩 쪽에 범프를 형성하는 공정을 단순화하는 플립칩 패키지 제조방법에 관한 것이다. 본 발명은 1) 칩 위에 전극패드를 형성하는 단계, 2) 전극패드가 형성된 칩 위에 전극패드의 일부가 노출되도록 보호층을 도포하는 단계, 3) 상기 전극패드의 보호층으로부터 노출된 부위를 도금이 용이하도록 활성화처리하는 단계, 4) 상기 전극패드의 활성화처리된 부위에 Ni 또는 Cu를 무전해도금하여 범프를 형성하는 단계, 5) 기판에 접촉패드를 형성하는 단계, 6) 기판에 형성된 접촉패드에 납을 입히는 단계, 7) 접촉패드에 입힌 납에 플럭스를 도포하는 단계, 8) 상기 4)단계에서 형성한 범프와 상기 7) 단계에서 플럭스를 입힌 기판의 접촉패드를 접합하는 단계, 9) 범프와 접촉패드에 의해 접합된 칩과 기판과의 사이 공간에 수지를 주입하여 몰딩하는 단계, 10) 기판의 칩과 접촉되는 반대면에 솔더볼을 부착하는 단계로 구성된다.

Description

플립칩ＢＧＡ 패키지 제조방법 (Method of manufacturing flip-chip ＢＧＡ package)
이 발명은 반도체소자 패키지 제조방법에 관한 것으로, 구체적으로는 플립칩 방식의 BGA패키지 제조방법에 관한 것이다.
종래에 단자틀(leadframe)에 칩을 부착하고 칩의 접속점(pad)과 단자를 접속선(bonding wire)으로 연결한 후 수지로 밀봉하는 형식의 반도체패키지는 크기가 크고 무거우며 실장에 필요한 배선의 길이도 길어야 했다. 이를 개선하여 에폭시나 세라믹 기판에 칩을 부착하고 둥근 솔더볼(solder ball)을 단자로 이용하는 플립칩 BGA(flip chip ball grid array) 패키지가 개발되었으나 이러한 패키지에서는 칩에 필수적으로 범프(bump)를 형성하여야 하기 때문에 비용이 상승하고 공정이 복잡해지는 문제점이 있었다.
도1을 참조하여 종래 방식에 의한 플립칩BGA 패키지의 제조공정을 설명한다. (a) 반도체칩(1)에 알루미늄 패드(2)를 형성하고 보호층(passivation, 3)으로 덮는다. (b) 스퍼터링(sputtering)법을 써서 금속층(4)을 형성하여 패드(2)와 접촉시킨다. (c) 패드(2) 부위만 열리도록 포토레지스트(5)로 도포한다. (d) 포토레지스트(5)가 열린 패드(2) 부위에 납도금(6)을 한다. (e) 덮힌 포토레지스트(5)를 제거한다. (f) 납도금(6)된 이외의 영역의 금속막(4)을 에칭으로 제거한다. (g) 열을 가하여 납도금부(6)를 둥글게 가공한다. (h) 이렇게 형성된 범프칩을 기판(8)에 접합한다. 접합부위는 범프칩의 납도금부(6)와 기판(8)의 접촉패드(10)이다. 접합한 사이에 수지(7)를 주입하여 몰딩한다. 기판(8)의 바깥면에는 솔더볼(9)이 부착되어 있다. 이 솔더볼(9)은 기판의 랜드에 연결되는 단자로서 이러한 형식의 반도체소자를 BGA패키지라 부르는 것이다.
이상의 공정에서 알 수 있는 것과 같이 종래방식의 플립칩BGA패키지는 그 제조방법이 복잡하여 비용이 높은 문제가 있다.
본 발명의 목적은 플립칩 방식의 접합을 위해서 반도체칩 쪽에 범프를 형성하는 공정을 단순화하는 플립칩 패키지 제조방법을 제공하는 것이다.
도1은 종래의 플립칩BGA 패키지 제조방법을 나타내는 공정도.
도2는 본 발명에 따른 반도체칩 제조방법을 나타내는 공정도.
도3은 본 발명에 따른 플립칩BGA 패키지소자 제조방법을 나타내는 공정도.
<도면의 주요 부호에 대한 설명>
11: 칩 12: 전극패드
13: 보호층 14: 합금처리면
15: 범프 21: 기판
22: 접촉패드 23: 솔더댐(solder dam)
24: 납 25: 플럭스
26: 몰딩수지 27: 솔더볼
도2와 도3을 참조하여 본 발명에 따른 제조공정을 설명한다.
도2는 본 발명에 따른 플립칩BGA 패키지소자의 한 구성요소인 반도체칩 제조공정을 설명하는 그림이다. 순서대로 설명한다.
(a) 칩(11) 위에 전극패드(12)를 형성하고 전극패드(12)의 일부가 노출되도록 보호층(13)을 도포한다. 전극패드(12)는 일반적으로 사용하는 반도체공정상의 방법으로 형성할 수 있다. 즉, 전면에 알루미늄을 증착하고 포토레지스트를 코팅한 후 에칭으로 원하는 패턴을 형성한다. 보호층(13)은 칩의 표면을 보호하기 위해 형성하는 것으로 P글라스로 덮거나 질화막으로 구현된다.
(b) 상기 보호층(13)으로부터 노출된 전극패드(12) 부위를, 이후 공정에서 도금이 용이하도록 Zn이나 Pd로 표면합금처리(14)하여 활성화처리한다.
(c) 상기 전극패드(12)의 활성화처리된 부위(14)에 Ni 또는 Cu를 무전해도금하여 범프(15)를 형성한다. 이 때에 상기 (b)단계에서 합금처리된 부분에만 Ni이나 Cu가 선택적으로 도금될 수 있다.
도3은 위와 같이 제조된 반도체칩을 기판에 접합하는 과정을 설명하는 그림이다. 순서대로 설명한다.
(a) 기판(21)에 접촉패드(22)를 형성하고 이 접촉패드(22)에 납(24)을 입힌다. 이 접촉패드(22)가 상기 반도체칩의 범프(15)와 접합되기 때문에 미리 납을 입혀두는 것이다. 접촉패드(22) 이외의 영역에는 댐(24)이 형성되어 있는데, 이는 접촉패드(22) 이외의 영역에 납이 묻지 않도록 하기 위한 것이다. 마치 PCB조립시 납이 다른 패턴에 묻지 않도록 하는 솔더마스크와 같은 역할을 하는 것이다.
(b) 납을 입힌 접촉패드(22)의 표면에 플럭스(25)를 도포한다. 이는 반도체칩과 접합할 때에 납땜이 쉽고 빠르게 되도록 하기 위함이다. 이는 일반적인 납땜기술상의 플럭스 또는 솔더페이스트와 같은 것이다.
(c) 반도체칩의 범프(15)와 플럭스를 입힌 기판의 접촉패드(22)를 상호 접합한다.
(d) 접합된 반도체칩과 기판과의 사이 공간에 수지(26)를 주입하여 몰딩한다.
(e) 반도체칩과 접촉된 기판의 반대면에 솔더볼(27)을 부착한다. 이 솔더볼은 완성된 패키지를 외부기판에 접합하기 위한 것으로 이러한 소자를 곧 BGA패키지소자라고 부른다.
이상에서와 같이 본 발명에 따르면, 플립칩 접합을 위해서 반도체칩 쪽에 범프를 형성하는 공정을 단순화하여, 종래에 쓰이던 금속층 스퍼터링(sputtering)증착공정, 포토레지스트를 코팅하고 제거하는 공정, 금속층을 에칭하는 공정등을 생략할 수 있어 공정이 단순화되고 생산비용이 절감되는 효과가 있다.

Claims (3)

  1. 칩을 기판에 접합하는 플립칩BGA 패키지 제조방법으로서,
    1) 칩 위에 전극패드를 형성하는 단계,
    2) 전극패드가 형성된 칩 위에 전극패드의 일부가 노출되도록 보호층을 도포하는 단계,
    3) 상기 전극패드의 보호층으로부터 노출된 부위를 도금이 용이하도록 활성화처리하는 단계,
    4) 상기 전극패드의 활성화처리된 부위에 Ni 또는 Cu를 무전해도금하여 범프를 형성하는 단계,
    5) 기판에 접촉패드를 형성하는 단계,
    6) 기판에 형성된 접촉패드에 납을 입히는 단계,
    7) 접촉패드에 입힌 납에 플럭스를 도포하는 단계,
    8) 상기 4)단계에서 형성한 범프와 상기 7) 단계에서 플럭스를 입힌 기판의 접촉패드를 접합하는 단계,
    9) 범프와 접촉패드에 의해 접합된 칩과 기판과의 사이 공간에 수지를 주입하여 몰딩하는 단계,
    10) 기판의 칩과 접촉되는 반대면에 솔더볼을 부착하는 단계를 포함하는 것을 특징으로 하는 플립칩BGA 패키지 제조방법.
  2. 제1항에서, 상기 1)단계의 전극패드는 알루미늄인 플립칩BGA 패키지 제조방법.
  3. 제1항에서, 상기 3)단계의 활성화처리는 전극패드에 Zn이나 Pd로 합금막을 형성하는 플립칩BGA 패키지 제조방법.
KR1019980028117A 1998-07-13 1998-07-13 플립칩bga 패키지 제조방법 KR20000008347A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980028117A KR20000008347A (ko) 1998-07-13 1998-07-13 플립칩bga 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980028117A KR20000008347A (ko) 1998-07-13 1998-07-13 플립칩bga 패키지 제조방법

Publications (1)

Publication Number Publication Date
KR20000008347A true KR20000008347A (ko) 2000-02-07

Family

ID=19543939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980028117A KR20000008347A (ko) 1998-07-13 1998-07-13 플립칩bga 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR20000008347A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020011934A (ko) * 2000-08-03 2002-02-09 가네꼬 히사시 반도체장치 및 그 제조방법
KR20030072855A (ko) * 2002-03-07 2003-09-19 주식회사 심텍 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법
KR100466224B1 (ko) * 2001-01-09 2005-01-13 텔레포스 주식회사 반도체 칩 실장용 베이스 기판의 제조 방법
KR100651792B1 (ko) * 2000-08-19 2006-11-30 삼성테크윈 주식회사 플립칩 반도체 팩키지 및, 그것의 제조 방법
KR100836769B1 (ko) * 2007-06-18 2008-06-10 삼성전자주식회사 반도체 칩 패키지 및 이를 포함하는 반도체 패키지의 제조방법
KR101652900B1 (ko) 2015-06-24 2016-09-02 인하대학교 산학협력단 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조
KR101725107B1 (ko) 2016-06-10 2017-04-11 인하대학교 산학협력단 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 링 패드 설치 구조

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020011934A (ko) * 2000-08-03 2002-02-09 가네꼬 히사시 반도체장치 및 그 제조방법
KR100651792B1 (ko) * 2000-08-19 2006-11-30 삼성테크윈 주식회사 플립칩 반도체 팩키지 및, 그것의 제조 방법
KR100466224B1 (ko) * 2001-01-09 2005-01-13 텔레포스 주식회사 반도체 칩 실장용 베이스 기판의 제조 방법
KR20030072855A (ko) * 2002-03-07 2003-09-19 주식회사 심텍 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법
KR100836769B1 (ko) * 2007-06-18 2008-06-10 삼성전자주식회사 반도체 칩 패키지 및 이를 포함하는 반도체 패키지의 제조방법
KR101652900B1 (ko) 2015-06-24 2016-09-02 인하대학교 산학협력단 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 솔더 패드 구조
KR101725107B1 (ko) 2016-06-10 2017-04-11 인하대학교 산학협력단 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 링 패드 설치 구조

Similar Documents

Publication Publication Date Title
US6550666B2 (en) Method for forming a flip chip on leadframe semiconductor package
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
JP3142723B2 (ja) 半導体装置及びその製造方法
KR100724030B1 (ko) 반도체 모듈
US6510976B2 (en) Method for forming a flip chip semiconductor package
US7098051B2 (en) Structure and method of direct chip attach
US6348399B1 (en) Method of making chip scale package
KR100430330B1 (ko) 래핑기법을사용하여반도체칩의전극상에도전성범프(bump)를형성하는방법및이에의해서제조되는범프
JP2005520339A (ja) ウエハレベルのコーティングされた銅スタッドバンプ
JP2003234367A (ja) 半導体素子およびその製造方法並びに半導体装置およびその製造方法
JPH04280443A (ja) 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体
US6841884B2 (en) Semiconductor device
KR20080038028A (ko) 기판에 전자 부품을 탑재하는 방법 및 솔더면을 형성하는방법
US6306751B1 (en) Apparatus and method for improving ball joints in semiconductor packages
KR20000008347A (ko) 플립칩bga 패키지 제조방법
JP2003100811A (ja) 半導体装置およびその製造方法
KR100412133B1 (ko) 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
JP4440494B2 (ja) 半導体装置の製造方法
JP3417292B2 (ja) 半導体装置
KR200179419Y1 (ko) 반도체패키지
KR20030075814A (ko) 반도체 멀티칩 모듈 패키지 및 그 제조 방법
KR0127034B1 (ko) 반도체 패키지 및 그 제조방법
JP2002222898A (ja) 半導体装置及びその製造方法
KR101046377B1 (ko) 반도체 패키지용 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination