KR100836769B1 - 반도체 칩 패키지 및 이를 포함하는 반도체 패키지의 제조방법 - Google Patents

반도체 칩 패키지 및 이를 포함하는 반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR100836769B1
KR100836769B1 KR1020070059597A KR20070059597A KR100836769B1 KR 100836769 B1 KR100836769 B1 KR 100836769B1 KR 1020070059597 A KR1020070059597 A KR 1020070059597A KR 20070059597 A KR20070059597 A KR 20070059597A KR 100836769 B1 KR100836769 B1 KR 100836769B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
molding
solder balls
height
chip package
Prior art date
Application number
KR1020070059597A
Other languages
English (en)
Inventor
이종호
안은철
윤철중
오민호
김영룡
윤태성
유철준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070059597A priority Critical patent/KR100836769B1/ko
Application granted granted Critical
Publication of KR100836769B1 publication Critical patent/KR100836769B1/ko
Priority to TW097122687A priority patent/TW200903756A/zh
Priority to US12/141,764 priority patent/US20080308935A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 소자 패키지의 제조 방법을 제공한다. 이 방법은 본딩 패드들을 구비하는 활성면, 활성면에 대향하는 배면 및 측면을 갖는 적어도 하나의 반도체 칩을 포함하는 반도체 칩군을 준비하는 것, 본딩 패드들 상에 범프용 솔더 볼들을 형성하는 것, 및 활성면을 덮으면서 범프용 솔더 볼들 각각의 일부가 노출되는 몰딩층을 형성하는 것을 포함한다. 서로 인접하는 범프용 솔더 볼들 사이의 몰딩층은 메니스커스 요면을 갖고, 범프용 솔더 볼들은 활성면과 평행하면서 최대 직경을 갖는 단면을 포함하고, 활성면으로부터 메니스커스 요면의 범프용 솔더 볼과 접하는 가장자리까지의 높이는 범프용 솔더 볼의 단면으로부터 아래 또는 위로 범프용 솔덩 볼의 최대 직경의 1/7 길이 이내인 것을 특징으로 한다.
반도체, 패키지, 웨이퍼, 칩, 릴리스 테이프

Description

반도체 칩 패키지 및 이를 포함하는 반도체 패키지의 제조 방법{Method of Fabricating Semiconductor Chip Package and Semiconductor Package Including the Same}
도 1은 본 발명의 실시예에 따른 반도체 칩 패키지를 설명하기 위한 단면도;
도 2는 본 발명의 실시예에 따른 반도체 칩 패키지의 제조 방법을 설명하기 위한 공정 순서도;
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체 칩 패키지의 제조 방법을 설명하기 위한 공정 단면도들;
도 4는 도 3c의 A 부분을 확대한 확대 단면도;
도 5a 내지 도 5c는 본 발명의 실시예에 따른 반도체 칩 패키지의 다른 제조 방법을 설명하기 위한 공정 단면도들;
도 6a 내지 도 6c는 본 발명의 실시예에 따른 반도체 칩군의 형태를 설명하기 위한 평면도들;
도 7 내지 도 11은 본 발명의 실시예에 따른 다른 반도체 칩 패키지를 설명하기 위한 단면도들;
도 12는 본 발명의 다른 실시예에 따른 반도체 소자 패키지를 설명하기 위한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
100 : 웨이퍼 110 : 반도체 칩
112 : 범프용 솔더 볼 115 : 칩 절단 영역
120 : 몰딩 물질 120c : 몰딩층
125, 130 : 보호층 135 : 캐리어층
200 : 배선 기판 212 : 배선 기판용 솔더 볼
310b, 310ba : 하부 금형 310t, 310ta : 상부 금형
315 : 테이프 롤러 320 : 릴리스 테이프
본 발명은 반도체 패키지의 제조 방법에 관한 것으로, 더 구체적으로 웨이퍼 레벨 패키지의 제조 방법에 관한 것이다.
반도체 산업에 있어서 기술 개발의 주요한 추세 중의 하나는 반도체 소자의 크기를 축소하는 것이다. 반도체 패키지 분야에서 있어서도 소형 컴퓨터 및 휴대용 전자기기 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀(pin)을 구현할 수 있는 파인 피치 볼 그리드 어레이(Fine pitch Ball Grid Array : FBGA) 패키지 또는 칩 스케일 패키지(Chip Scale Package : CSP) 등의 반도체 패키지가 개발되고 있다.
현재 개발되고 있는 파인 피치 볼 그리드 어레이 패키지 또는 칩 스케일 패 키지 등과 같은 반도체 패키지는 소형화 및 경량화 등의 물리적 이점이 있는 반면 아직까지는 종래의 플라스틱 패키지(plastic package)와 대등한 신뢰성을 확보하지 못하고 있으며, 생산 과정에서 소요되는 원부자재 및 공정의 단가가 높아 가격 경쟁력이 떨어지는 단점이 있다. 특히, 현재 칩 스케일 패키지의 대표적인 종류인 소위 마이크로 볼 그리드 어레이(micro BGA : μBGA) 패키지는 파인 피치 볼 그리드 어레이 또는 칩 스케일 패키지에 비하여 나은 특성이 있기는 하지만, 역시 신뢰도 및 가격 경쟁력이 떨어지는 단점이 있다.
이러한 단점들을 극복하기 위해 개발된 패키지의 한 종류로 웨이퍼 상에 형성된 반도체 칩들의 본딩 패드(bonding pad)의 재배치(redistribution 또는 재배선(rerouting))를 이용하는 소위 웨이퍼 레벨 칩 스케일 패키지(Wafer Level CSP : WL-CSP)가 있다.
재배치를 이용한 웨이퍼 레벨 칩 스케일 패키지는 반도체 소자 제조 공정(FABrication : FAB)에서 직접 반도체 기판 위의 본딩 패드를 보다 큰 크기의 다른 패드로 재배치한 후, 그 위로 솔더 볼(solder ball)과 같은 외부 접속 단자를 형성하는 것을 그 구조적 특징으로 한다.
본 발명이 이루고자 하는 기술적 과제는 솔더 접합 신뢰성을 향상시킬 수 있는 반도체 칩 패키지의 제조 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 솔더 접합 신뢰성을 향상시킬 수 있는 반도체 패키지의 제조 방법을 제공하는 데 있다.
상기한 기술적 과제를 달성하기 위하여, 본 발명은 반도체 칩 패키지의 제조 방법을 제공한다. 이 방법은 본딩 패드들을 구비하는 활성면, 활성면에 대향하는 배면 및 측면을 갖는 적어도 하나의 반도체 칩을 포함하는 반도체 칩군을 준비하는 것, 본딩 패드들 상에 범프용 솔더 볼들을 형성하는 것, 및 활성면을 덮으면서 범프용 솔더 볼들 각각의 일부가 노출되는 몰딩층을 형성하는 것을 포함할 수 있다. 서로 인접하는 범프용 솔더 볼들 사이의 몰딩층은 메니스커스 요면을 갖고, 범프용 솔더 볼들은 활성면과 평행하면서 최대 직경을 갖는 단면을 포함하고, 활성면으로부터 메니스커스 요면의 범프용 솔더 볼과 접하는 가장자리까지의 높이는 범프용 솔더 볼의 단면으로부터 아래 또는 위로 범프용 솔덩 볼의 최대 직경의 1/7 길이 이내인 것을 특징으로 할 수 있다.
메니스커스 요면의 가장자리는 범프용 솔더 볼의 단면으로부터 아래 또 위로 50μm 이내의 높이를 갖도록 형성될 수 있다.
메니스커스 요면은 활성면으로부터 범프용 솔더 볼과 접하는 가장자리까지의 제 1 높이 및 활성면으로부터 범프용 솔더 볼들 사이의 중앙부까지의 제 2 높이를 포함할 수 있다.
제 1 높이와 제 2 높이 사이에는 범프용 솔더 볼의 최대 직경의 1/5 길이 이내의 높이 차가 존재할 수 있다. 제 1 높이와 제 2 높이 사이에는 적어도 10μm의 높이 차가 존재할 수 있다.
매니커스 요면은 매티드 또는 논-매티드 형태의 표면을 갖도록 형성될 수 있 다.
반도체 칩의 배면을 연마하는 것을 더 포함할 수 있다.
연마된 반도체 칩은 50~760μm 범위의 두께를 가질 수 있다.
범프용 솔더 볼들은 영률이 20~90GPa인 솔더 물질을 포함할 수 있다.
몰딩층을 형성하는 것은 릴리스 테이프를 준비하는 것, 반도체 칩군을 로딩하는 것, 릴리스 테이프와 반도체 칩군 사이에 몰딩 물질을 주입하는 것 및 반도체 칩군과 릴리스 테이프를 서로 압축시키는 것을 포함할 수 있다.
릴리스 테이프는 몰딩 성형부를 갖는 하부 금형, 하부 금형에 대향하면서 장착부를 갖는 상부 금형 사이에 준비될 수 있고, 몰딩 물질은 릴리스 테이프 상에 제공되도록, 몰딩 성형부에 주입될 수 있고, 반도체 칩군은 장착부에 로딩될 수 있고, 압축시키는 것은 상부 금형 및 하부 금형을 밀착시키는 것일 수 있다.
릴리스 테이프는 장착부를 포함하는 몰딩 성형부를 갖는 하부 금형, 하부 금형에 대향하는 상부 금형 사이에 준비될 수 있고, 반도체 칩군은 장착부에 로딩될 수 있고, 몰딩 물질은 범프용 솔더 볼들 상에 제공되도록, 몰딩 성형부에 주입될 수 있고, 압축시키는 것은 상부 금형 및 하부 금형을 밀착시키는 것일 수 있다.
릴리스 테이프의 두께는 범프용 솔더 볼의 높이에서 몰딩층의 제 2 높이를 뺀 값보다 클 수 있다. 릴리스 테이프는 매티드 또는 논-매티드 형태의 표면을 가질 수 있다. 릴리스 테이프는 사불화 폴리 에틸렌 또는 에틸렌/사불화에틸렌 공중합체일 수 있다. 릴리스 테이프는 10~900％ 범위의 연신율 및 50MPa 이하의 인장 응력을 가질 수 있다.
몰딩 물질은 에폭시 몰딩 컴파운드를 포함할 수 있다.
에폭시 몰딩 컴파운드는 분말 형태 또는 액체 형태일 수 있다. 에폭시 몰딩 컴파운드는 50~90wt％ 범위의 실리카를 포함할 수 있다. 에폭시 몰딩 컴파운드는 유리 전이 온도 이하의 온도 구간에서 50ppm/℃ 이하의 열 팽창 계수를 가질 수 있다.
몰딩층은 반도체 칩의 측면을 더 덮도록 형성될 수 있다.
몰딩 물질을 주입한 후, 몰딩 성형부를 예열 및 진공 배기하는 것을 더 포함할 수 있다.
연마된 반도체 칩의 배면에 보호층을 형성하는 것을 더 포함할 수 있다.
보호층은 20~700μm 범위의 두께를 가질 수 있다. 보호층은 에폭시 몰딩 컴파운드 또는 수지 계열의 물질일 수 있다.
보호층은 몰딩층과 동일한 물질일 수 있다.
연마된 반도체 칩의 배면에 캐리어층을 형성하는 것을 더 포함할 수 있다.
캐리어층은 금속 물질, 세라믹 물질 및 유기 물질 중에서 선택된 하나를 포함할 수 있다.
반도체 칩군이 복수의 반도체 칩들을 포함하는 경우, 반도체 칩군은 복수의 반도체 칩들 사이에 칩 절단 영역을 갖는 웨이퍼 형태, 스트립 형태 및 캐리어에 탑재된 형태 중에서 선택된 하나일 수 있다.
복수의 반도체 칩들 사이의 칩 절단 영역 및 몰딩층을 절단하여, 각각의 반도체 칩 패키지들로 분리하는 것을 더 포함할 수 있다.
또한, 상기한 다른 기술적 과제를 달성하기 위하여, 본 발명은 반도체 패키지의 제조 방법을 제공한다. 이 방법은 상기한 방법에 따라 제조된 반도체 칩 패키지를 준비하는 것, 반도체 칩 패키지가 실장되는 상부면 및 상부면에 대향하는 하부면을 갖는 배선 기판을 준비하는 것, 및 배선 기판의 상부면에 반도체 칩 패키지를 실장하는 것을 포함할 수 있다.
하부면에 배선 기판용 솔더 볼들을 형성하는 것을 더 포함할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 도면들에 있어서, 막 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다.
도 1은 본 발명의 실시예에 따른 반도체 칩 패키지를 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체 칩 패키지는 반도체 칩(110), 범프(bump)용 솔더 볼들(112) 및 몰딩층(molding layer, 120c)을 포함할 수 있다.
반도체 칩(110)은 본딩 패드들(bonding pad, 미도시)을 구비하는 활성면, 활성면에 대향하는 배면 및 측면을 가질 수 있다. 반도체 칩(110)은 메모리(memory) 칩 또는 로직(logic) 칩일 수 있다. 반도체 칩(110)은 50~760μm 범위의 두께를 가질 수 있다. 바람직하게는, 반도체 칩(110)은 50~200μm 범위의 두께를 가질 수 있다. 반도체 칩(110)이 얇은 두께를 가짐으로써, 반도체 칩 패키지의 박형화가 이루어질 수 있다.
범프용 솔더 볼들(112)은 반도체 칩(110)의 본딩 패드들 상에 제공될 수 있다. 범프용 솔더 볼들(112)은 영률(Young's modulus)이 20~90Gpa인 솔더 물질을 포함할 수 있다. 범프용 솔더 볼들(112)은 반도체 칩(110)과 외부 회로(예를 들어, 배선 기판 등) 사이의 전기적인 연결을 제공할 수 있다.
몰딩층(120c)은 반도체 칩(110)의 활성면을 덮으면서, 범프용 솔더 볼들(112) 각각의 일부를 노출하도록 제공될 수 있다. 몰딩층(120c)은 서로 인접하는 범프용 솔더 볼들(112) 사이에서 범프용 솔더 볼들(112)과 접하는 가장자리를 포함하는 메니스커스(meniscus) 요면을 갖고, 범프용 솔더 볼들(112)은 활성면과 평행하면서 최대 직경을 갖는 단면을 포함하고, 활성면으로부터 메니스커스 요면의 범프용 솔더 볼들(112)과 접하는 가장자리까지의 높이(H1)는 활성면으로부터 범프용 솔더 볼들(112)의 단면까지의 높이로부터 아래 또는 위로 범프용 솔더 볼(112)의 최대 직경의 1/7 길이 이내일 수 있다. 예를 들어, 범프용 솔더 볼(112)의 최대 직경이 350μm일 경우, 메니스커스 요면의 가장자리까지의 높이(H1)는 범프용 솔더 볼들(112)의 단면까지의 높이로부터 ±50μm 이내일 수 있다. 이에 따라, 반도체 칩(110)의 활성면은 몰딩층(120c)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있다.
몰딩층(120c)에 의한 범프용 솔더 볼들(112)의 고착 특성이 향상됨으로써, 반도체 칩 패키지의 범프용 솔더 볼들(112)과 접합 부위에 집중되는 열적 응력을 분산시킬 수 있다. 이에 따라, 범프용 솔더 볼들(112)의 솔더 접합 신뢰성(Solder Joint Reliability : SJR)이 향상될 수 있다. 또한, 몰딩층(120c)은 반도체 칩(110)과 배선 기판 사이의 열 팽창 계수 차이를 감소시킬 수 있다. 이에 따라, 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 범프용 솔더 볼들(112)의 솔더 접합 신뢰성이 향상될 수 있다.
몰딩층(120c)의 메니스커스 요면은 활성면으로부터 범프용 솔더 볼들(112)과 접하는 가장자리까지의 제 1 높이(H1), 활성면으로부터 범프용 솔더 볼들(112) 중 최외곽 범프용 솔더 볼들과 접하는 부위까지의 제 2 높이(H2), 활성면으로부터 범프용 솔더 볼들(112) 사이의 중앙부까지의 제 3 높이(H3) 및 활성면으로부터 반도체 칩(110)의 가장자리에 대응되는 부위까지의 제 4 높이(H4)를 포함할 수 있다. 제 1 높이(H1)와 제 3 높이(H3) 사이에는 범프용 솔더 볼(112)의 최대 직경의 1/5 길이 이내의 높이 차가 존재할 수 있다. 예를 들어, 범프용 솔더 볼(112)의 최대 직경이 350μm일 경우, 제 1 높이(H1)와 제 3 높이(H3) 사이에는 최대 70μm의 높이 차가 존재할 수 있다. 또한, 제 1 높이(H1)와 제 3 높이(H3) 사이에는 적어도 10μm의 높이 차가 존재할 수 있다. 제 2 높이(H2)는 제 1 높이(H1)보다 낮거나 높을 수 있고, 제 4 높이(H4)는 제 3 높이(H3)보다 낮거나 높을 수 있다. 또한, 제 2 높이(H2)와 제 4 높이(H4) 사이에는 적어도 10μm의 높이 차가 존재할 수 있다.
몰딩층(120c)이 활성면으로부터 범프용 솔더 볼들(112)의 최대 직경의 단면까지의 높이로부터 아래 또는 위로 범프용 솔더 볼들(112)의 최대 직경의 1/7 길이 이내인 메니스커스 요면의 범프용 솔더 볼들(112)과 접하는 가장자리까지의 높이(H1)를 가지기 때문에, 범프용 솔더 볼들(112)의 고착 특성이 향상될 수 있다. 이에 따라, 반도체 칩 패키지의 범프용 솔더 볼들(112)과 접합 부위에 집중되는 열적 응력이 분산됨으로써, 솔더 접합 신뢰성이 향상될 수 있다.
메니스커스 요면의 범프용 솔더 볼들(112)과 접하는 가장자리까지의 높이(H1)가 범프용 솔더 볼들(112)의 최대 직경의 단면까지의 높이로부터 위로 범프용 솔더 볼들(112)의 최대 직경의 1/7 길이를 초과하는 경우에는, 몰딩층(120c)을 형성하는 공정에서 보이드(void) 등과 같은 불량을 초래할 수 있다. 또는, 반도체 칩(110)과 외부 회로 사이의 전기적인 연결을 제공하는 범프용 솔더 볼들(112)의 노출면이 충분하지 않아 전기적 신뢰성이 저하될 수 있다.
메니스커스 요면의 범프용 솔더 볼들(112)과 접하는 가장자리까지의 높이(H1)가 범프용 솔더 볼들(112)의 최대 직경의 단면까지의 높이로부터 아래로 범프용 솔더 볼들(112)의 최대 직경의 1/7 길이를 초과하는 경우에는, 반도체 칩(110)의 본딩 패드들 상에 제공된 범프용 솔더 볼들(112)의 고착 특성이 저하될 수 있다. 이에 따라, 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 범프용 솔더 볼들(112)의 솔더 접합 신뢰성이 저하될 수 있다.
몰딩층(120c)의 메니스커스 요면은 매티드(matted) 또는 논-매티드(non- matted) 형태의 표면을 가질 수 있다. 바람직하게는, 본 발명의 몰딩층(120c)의 메니스커스 요면은 매티드 형태의 표면을 가질 수 있다. 이에 따라, 몰딩층(120c)의 메니스커스 요면은 거친 표면으로 인해 낮은 반사 특성이 있기 때문에, 반도체 칩 패키지를 검사하는 과정에서 육안으로 범프용 솔더 볼들(112)과 몰딩층(120c)의 표면을 용이하게 구분할 수 있다.
몰딩층(120c)은 에폭시 몰딩 컴파운드(Epoxy Molding Compound : EMC)를 포함할 수 있다. 에폭시 몰딩 컴파운드는 50~90wt% 범위의 실리카(silica, SiO2)를 포함할 수 있다. 에폭시 몰딩 컴파운드는 유리 전이 온도(Glass Transition Temperature, Tg) 이하의 온도 구간에서 50ppm/℃ 이하의 열 팽창 계수를 가질 수 있다. 에폭시 몰딩 컴파운드는 3Gpa 이상의 탄성 계수(elastic modulus)를 가질 수 있다.
상기한 구조를 갖는 반도체 칩 패키지는 반도체 칩의 활성면을 덮으면서, 범프용 솔더 볼들 각각의 일부를 노출하는 메니스커스 요면을 갖는 몰딩층을 포함함으로써, 반도체 칩의 활성면이 화학적/물리적인 외부 환경으로부터 보호될 수 있다. 또한, 몰딩층이 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 반도체 칩과 배선 기판 사이의 열 팽창 계수 차이를 감소시킴으로써, 솔더 접합 신뢰성이 향상될 수 있다.
도 2는 본 발명의 실시예에 따른 반도체 칩 패키지의 제조 방법을 설명하기 위한 공정 순서도이다.
도 2를 참조하면, 반도체 칩 패키지의 제조 방법은 활성면 상에 범프용 솔더 볼들이 구비된 반도체 칩들을 포함하는 반도체 칩군을 준비(S110)하는 것, 성형 금형에 릴리스 테이프 공급 및 반도체 칩군을 로딩(S120)하는 것, 몰딩 물질을 성형 금형에 주입(S130)하는 것, 압축 성형하여 반도체 칩들의 활성면에 몰딩층을 형성(S140)하는 것, 성형 금형으로부터 반도체 칩군을 언로딩(S150)하는 것, 및 반도체 칩군을 절단하여 각각의 반도체 칩 패키지로 분리(S160)하는 것을 포함할 수 있다.
상기한 반도체 칩 패키지의 제조 방법은 대략적인 흐름을 설명한 것이고, 이에 대한 자세한 설명은 아래의 도 3a 내지 도 3c 또는 도 5a 내지 도 5c를 참조하여 설명하고자 한다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체 칩 패키지의 제조 방법을 설명하기 위한 공정 단면도들이고, 도 4는 도 3c의 A 부분을 확대한 확대 단면도이다.
도 3a를 참조하면, 성형 금형은 하부 금형(310b) 및 상부 금형(310t)으로 이루어질 수 있다. 하부 금형(310b)은 몰딩 성형부(310b의 요부)를 가질 수 있다. 상부 금형(310t)은 장착부를 가질 수 있다. 성형 금형은 몰딩 물질(도 3b의 120 참조)의 액체화를 위해 175℃ 이상의 온도까지 가열하는 기능을 포함할 수 있다.
하부 금형(310b)과 상부 금형(310t) 사이에 릴리스 테이프(release tape, 320)가 공급될 수 있다. 릴리스 테이프(320)은 하부 금형(310b)의 양측에 설치된 테이프 롤러(tape roller, 315)를 통해 하부 금형(310b)에 공급될 수 있다. 릴리스 테이프(320)는 몰딩 공정의 온도에서 변형을 일으키지 않는 안정된 소재일 수 있다. 릴리스 테이프(320)는 사불화 폴리 에틸렌(PolyTetraFluoroEthylene : PTFE) 또는 에틸렌/사불화에틸렌 공중합체(Ethylene TetraFluoroEthylene copolymer : ETFE)일 수 있다.
도 3b를 참조하면, 상부 금형(310t)의 장착부에 범프용 솔더 볼들이 형성된 반도체 칩군(S)이 로딩(loading)될 수 있다. 반도체 칩군(S)은 본딩 패드들(미도시)을 구비하는 활성면, 활성면에 대향하는 배면 및 측면을 갖는 적어도 하나의 반도체 칩을 포함할 수 있다. 반도체 칩군(S)이 복수의 반도체 칩들을 포함하는 경우, 반도체 칩군(S)은 복수의 반도체 칩들 사이에 칩 절단 영역들(scribe line)을 갖는 웨이퍼(wafer) 형태, 스트립(strip) 형태 및 캐리어(carrier)에 탑재된 형태 중에서 선택된 하나일 수 있다. 반도체 칩은 배면이 상부 금형(310t)의 장착부를 향하도록 로딩될 수 있다.
반도체 칩군(S)은 접착 물질막을 매개로 상부 금형(310t)의 장착부에 로딩될 수 있다. 접착 물질막은 접착 후에 분리가 용이한 재가공 접착제(reworkable adhesive)가 사용될 수 있다. 이는 반도체 칩군(S)은 몰딩 공정이 종료된 후에 언로딩(unloading)되기 때문이다. 접착 물질막은 자외선 경화 수지(UltraViolet curable resin : UV resin)나 열가소성(thermoplastic) 수지를 포함하는 접착 테이프가 사용될 수 있다.
반도체 칩군(S)을 상부 금형(310t)에 로딩하기 전에, 반도체 칩의 배면을 연마하는 것을 더 포함할 수 있다. 연마된 반도체 칩은 50~760μm 범위의 두께를 가 질 수 있다. 반도체 칩(110)이 얇은 두께를 가짐으로써, 반도체 칩 패키지의 박형화가 이루어질 수 있다.
반도체 칩의 배면을 연마한 후, 연마된 반도체 칩의 배면에 보호층을 형성하는 것을 더 포함할 수 있다. 보호층은 반도체 칩의 배면을 화학적/물리적인 외부 환경으로부터 보호하기 위한 것일 수 있다. 보호층은 20~700μm 범위의 두께를 가질 수 있다. 보호층은 에폭시 몰딩 컴파운드 또는 수지(resin) 계열의 물질일 수 있다.
또한, 연마된 반도체 칩의 배면에 캐리어층(carrier layer)을 형성하는 것을 더 포함할 수 있다. 캐리어층은 반도체 칩 패키지를 제조하는 공정에서 반도체 칩에 가해지는 물리적 응력을 완화하기 위한 것일 수 있다. 캐리어층은 금속 물질, 세라믹(ceramic) 물질 및 유기(organic) 물질 중에서 선택된 하나를 포함할 수 있다.
하부 금형(310b)의 몰딩 성형부에 릴리스 테이프(320)를 밀착시킨 후, 밀착된 릴리스 테이프(320)를 포함하는 몰딩 성형부에 몰딩 물질(120)을 주입할 수 있다. 몰딩 물질(120)은 에폭시 몰딩 컴파운드를 포함할 수 있다. 에폭시 몰딩 컴파운드는 분말(powder) 형태 또는 액체(liquid) 형태일 수 있다. 에폭시 몰딩 컴파운드는 50~90wt％ 범위의 실리카를 포함할 수 있다. 에폭시 몰딩 컴파운드는 유리 전이 온도 이하의 온도 구간에서 50ppm/℃ 이하의 열 팽창 계수를 가질 수 있다. 이에 따라, 상부 금형(310t)의 장착부에 로딩된 반도체 칩군(S)의 범프용 솔더 볼들이 몰딩 물질(120) 상에 위치할 수 있다.
몰딩 물질(120)을 주입한 후, 하부 금형(310b)의 몰딩 성형부를 예열 및 진공 배기하는 것을 더 포함할 수 있다. 예열은 분말 형태의 몰딩 물질(120)을 액체 상태로 만들기 위한 것일 수 있다. 예열은 175℃ 정도의 온도로 2초 이상의 시간 동안 수행될 수 있다. 진공 배기는 몰딩층(도 3c의 120c 참조)을 형성하는 공정에서 발생할 수 있는 불균일 또는 불완전한 몰딩층이 형성되는 것을 방지하기 위한 것일 수 있다. 진공 배기는 하부 금형(310b)의 몰딩 성형부 내부의 압력이 50torr 이하가 되도록 수행될 수 있다.
도 3c 및 도 4를 참조하면, 압축 성형하여 반도체 칩의 활성면에 몰딩층(120c)을 형성할 수 있다. 압축 성형은 반도체 칩군(S)을 액체 상태의 몰딩 물질(120) 및 릴리스 테이프(320)에 압축시키는 것일 수 있다. 압축시키는 것은 상부 금형(301t) 및 하부 금형(310b)을 밀착시키는 것일 수 있다. 이러한 압축은 상부 금형(310t) 및/또는 하부 금형(310b)이 움직여 상부 금형(310t)과 하부 금형(310b)이 릴리스 테이프(320)를 사이에 두고 서로 맞닿게 하는 것일 수 있다. 몰딩층(120c)을 형성한 후, 100℃ 이상의 온도을 가하는 추가적인 경화 공정으로 몰딩층(120c)과 활성면 사이의 접착력을 향상시키는 동시에, 몰딩층(120c)의 안정성을 증가시킬 수 있다.
압축 성형으로 인해 반도체 칩의 활성면을 덮으면서 범프용 솔더 볼들 각각의 일부를 노출하는 몰딩층(120c)이 형성될 수 있다. 몰딩층(120c)은 서로 인접하는 범프용 솔더 볼들 사이에서 범프용 솔더 볼들과 접하는 가장자리를 포함하는 메니스커스 요면을 갖고, 범프용 솔더 볼들은 활성면과 평행하면서 최대 직경을 갖는 단면을 포함하고, 활성면으로부터 메니스커스 요면의 범프용 솔더 볼들과 접하는 가장자리까지의 높이(도 1의 H1 참조)는 활성면으로부터 범프용 솔더 볼들의 단면으로부터 아래 또는 위로 범프용 솔더 볼들의 최대 직경의 1/7 길이 이내일 수 있다. 이에 따라, 반도체 칩의 활성면은 몰딩층(120c)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있다.
몰딩층(120c)에 의한 범프용 솔더 볼들의 고착 특성이 향상됨으로써, 반도체 칩 패키지의 범프용 솔더 볼들과 접합 부위에 집중되는 열적 응력을 분산시킬 수 있다. 이에 따라, 범프용 솔더 볼들의 솔더 접합 신뢰성이 향상될 수 있다. 또한, 몰딩층(120c)은 반도체 칩과 배선 기판 사이의 열 팽창 계수 차이를 감소시킬 수 있다. 이에 따라, 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 범프용 솔더 볼들의 솔더 접합 신뢰성이 향상될 수 있다.
이에 더하여, 몰딩층(120c)은 반도체 칩군(S)의 강도를 향상시킴으로써, 각각의 반도체 칩 패키지로 분리하기 위한 추후 공정인 절단 공정에서 몰딩층(120c)은 반도체 칩 패키지의 가장자리가 깨지는 칩핑(chipping) 현상을 최소화할 수 있다. 이에 따라, 절단 공정에 의한 반도체 칩 패키지의 품질이 저하되는 것을 방지할 수 있다.
몰딩층(120c)이 메니스커스 요면을 갖게 형성되는 것은 상부 금형(310t)과 하부 금형(310b) 사이에 개재된 릴리스 테이프(320)에 의한 것일 수 있다. 이는 압축 성형 공정에서 릴리스 테이프(320)에 범프용 솔더 볼들의 일부가 함몰되기 때문일 수 있다. 이에 따라, 릴리스 테이프(320)는 서로 이웃하는 범프용 솔더 볼들 사 이에서 메니스커스 철면을 형성할 수 있다. 결과적으로, 몰딩층(120c)은 릴리스 테이프의 메니스커스 철면에 의해 메니스커스 요면을 가질 수 있다.
릴리스 테이프(320)의 두께(TR)는 범프용 솔더 볼의 높이(TS)에서 몰딩층(120c)의 제 3 높이(TH3, 도 1의 H3와 동일)를 뺀 값보다 클 수 있다. 릴리스 테이프(320)는 10~900％ 범위의 연신율(elongation) 및 50MPa 이하의 인장 응력(tensile stress)을 가질 수 있다. 만약, 릴리스 테이프(320)의 인장 응력이 50MPa 이상일 경우, 영률이 20~90GPa인 솔더 물질을 포함하는 범프용 솔더 볼들은 릴리스 테이프(320)에 의해 눌러져 그 모양이 변형될 수 있다.
메니스커스 요면은 활성면으로부터 범프용 솔더 볼들과 접하는 가장자리까지의 제 1 높이(도 1의 H1 참조), 활성면으로부터 반도체 칩의 범프용 솔더 볼들 중 최외곽 범프용 솔더 볼들과 접하는 부위까지의 제 2 높이(도 1의 H2 참조), 활성면으로부터 반도체 칩의 범프용 솔더 볼들 사이의 중앙부까지의 제 3 높이(도 1의 H3 참조) 및 활성면으로부터 반도체 칩의 가장자리에 대응되는 부위까지의 제 4 높이(도 1의 H4 참조)를 포함할 수 있다. 제 1 높이와 제 3 높이 사이에는 범프용 솔더 볼의 최대 직경의 1/5 길이 이내의 높이 차가 존재할 수 있다. 또한, 제 1 높이와 제 3 높이 사이에는 적어도 10μm의 높이 차가 존재할 수 있다. 제 2 높이는 제 1 높이보다 낮거나 높을 수 있고, 제 4 높이는 제 3 높이보다 낮거나 높을 수 있다. 또한, 제 2 높이와 제 4 높이 사이에는 적어도 10μm의 높이 차가 존재할 수 있다.
몰딩층(120c)이 활성면으로부터 범프용 솔더 볼들의 최대 직경의 단면으로부 터 아래 또는 위로 범프용 솔더 볼들의 최대 직경의 1/7 길이 이내인 메니스커스 요면의 범프용 솔더 볼들과 접하는 가장자리까지의 높이를 가지기 때문에, 범프용 솔더 볼들의 고착 특성이 향상될 수 있다. 이에 따라, 반도체 칩 패키지의 범프용 솔더 볼들과 접합 부위에 집중되는 열적 응력이 분산됨으로써, 솔더 접합 신뢰성이 향상될 수 있다.
메니스커스 요면의 범프용 솔더 볼들과 접하는 가장자리까지의 높이가 범프용 솔더 볼들의 최대 직경의 단면까지의 높이로부터 위로 범프용 솔더 볼들의 최대 직경의 1/7 길이를 초과하는 경우에는, 몰딩층(120c)을 형성하는 공정에서 보이드 등과 같은 불량을 초래할 수 있다. 또는, 반도체 칩과 외부 회로 사이의 전기적인 연결을 제공하는 범프용 솔더 볼들의 노출면이 충분하지 않아 전기적 신뢰성이 저하될 수 있다.
메니스커스 요면의 범프용 솔더 볼들과 접하는 가장자리까지의 높이가 범프용 솔더 볼들의 최대 직경의 단면까지의 높이로부터 아래로 범프용 솔더 볼들의 최대 직경의 1/7 길이를 초과하는 경우에는, 반도체 칩의 본딩 패드들 상에 제공된 범프용 솔더 볼들의 고착 특성이 저하될 수 있다. 이에 따라, 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 범프용 솔더 볼들의 솔더 접합 신뢰성이 저하될 수 있다.
릴리스 테이프(320)는 매티드 또는 논-매티드 형태의 표면을 가질 수 있다. 릴리스 테이프(320)의 표면 형태는 몰딩 공정에서 몰딩층(120c)의 메니스커스 요면으로 전사될 수 있다. 이에 따라, 몰딩층(120c)의 메니스커스 요면은 매티드 또는 논-매티드 형태의 표면을 가질 수 있다. 바람직하게는, 본 발명의 몰딩층(120c)의 메니스커스 요면은 매티드 형태의 표면을 가질 수 있다. 이에 따라, 몰딩층(120c)의 메니스커스 요면은 거친 표면으로 인해 낮은 반사 특성이 있기 때문에, 반도체 칩 패키지를 검사하는 과정에서 육안으로 범프용 솔더 볼들과 몰딩층(120c)의 표면을 용이하게 구분할 수 있다.
몰딩층(120c)은 반도체 칩의 측면을 더 덮도록 형성될 수 있다. 이는 하부 금형(310b)의 몰딩 성형부의 형태를 변경하거나, 분리된 단위 반도체 칩을 캐리어에 탑재하는 방식을 사용함으로써, 반도체 칩의 측면에도 몰딩층(120c)이 형성될 수 있다. 이에 따라, 반도체 칩의 측면도 몰딩층(120c)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있다.
도시되지 않았지만, 몰딩층(120c)이 형성된 반도체 칩군(S)을 상부 금형으로 언로딩한 후, 복수의 반도체 칩들 사이의 칩 절단 영역 및 몰딩층(120c)을 절단하여, 각각의 반도체 칩 패키지들로 분리하는 것을 더 포함할 수 있다. 이에 따라, 반도체 칩의 활성면을 덮으면서, 범프용 솔더 볼들 각각의 일부를 노출하도록 제공된 메니스커스 요면을 갖는 몰딩층(120c)을 포함하는 반도체 칩 패키지가 제조될 수 있다.
도 5a 내지 도 5c는 본 발명의 실시예에 따른 반도체 칩 패키지의 다른 제조 방법을 설명하기 위한 공정 단면도들이다.
도 5a를 참조하면, 성형 금형은 하부 금형(310ba) 및 상부 금형(310ta)으로 이루어질 수 있다. 하부 금형(310ba)은 장착부를 포함하는 몰딩 성형부(310ba의 요 부)를 가질 수 있다. 성형 금형은 몰딩 물질(도 5b의 120 참조)의 액체화를 위해 175℃ 이상의 온도까지 가열하는 기능을 포함할 수 있다.
하부 금형(310ba)과 상부 금형(310ta) 사이에 릴리스 테이프(320)가 공급될 수 있다. 릴리스 테이프(320)은 상부 금형(310ta)의 양측에 설치된 테이프 롤러(315)를 통해 상부 금형(310ta)에 공급될 수 있다.
도 5b를 참조하면, 하부 금형(310ba)의 장착부에 범프용 솔더 볼들이 형성된 반도체 칩군(S)이 로딩될 수 있다. 반도체 칩군(S)은 본딩 패드들(미도시)을 구비하는 활성면, 활성면에 대향하는 배면 및 측면을 갖는 적어도 하나의 반도체 칩을 포함할 수 있다. 반도체 칩군(S)이 복수의 반도체 칩들을 포함하는 경우, 반도체 칩군(S)은 복수의 반도체 칩들 사이에 칩 절단 영역들을 갖는 웨이퍼 형태, 스트립 형태 및 캐리어에 탑재된 형태 중에서 선택된 하나일 수 있다. 반도체 칩은 배면이 하부 금형(310ba)의 장착부를 향하도록 로딩될 수 있다.
반도체 칩군(S)은 접착 물질막을 매개로 하부 금형(310ba)의 장착부에 로딩될 수 있다. 접착 물질막은 접착 후에 분리가 용이한 재가공 접착제가 사용될 수 있다. 이는 반도체 칩군(S)은 몰딩 공정이 종료된 후에 언로딩되기 때문이다.
반도체 칩군(S)을 하부 금형(310ba)에 로딩하기 전에, 반도체 칩의 배면을 연마하는 것을 더 포함할 수 있다. 연마된 반도체 칩은 50~760μm 범위의 두께를 가질 수 있다. 반도체 칩(110)이 얇은 두께를 가짐으로써, 반도체 칩 패키지의 박형화가 이루어질 수 있다. 반도체 칩의 배면을 연마한 후, 연마된 반도체 칩의 배면에 보호층을 형성하는 것을 더 포함할 수 있다. 보호층은 반도체 칩의 배면을 화 학적/물리적인 외부 환경으로부터 보호하기 위한 것일 수 있다. 보호층은 20~700μm 범위의 두께를 가질 수 있다.
또한, 연마된 반도체 칩의 배면에 캐리어층을 형성하는 것을 더 포함할 수 있다. 캐리어층은 반도체 칩 패키지를 제조하는 공정에서 반도체 칩에 가해지는 물리적 응력을 완화하기 위한 것일 수 있다.
상부 금형(310ta)에 릴리스 테이프(320)를 밀착시키고, 하부 금형(310ba)의 몰딩 성형부의 장착부에 로딩된 반도체 칩군(S)의 범프용 솔더 볼들을 덮도록 하부 금형(310ba)의 몰딩 성형부에 몰딩 물질(120)을 주입할 수 있다. 몰딩 물질(120)은 에폭시 몰딩 컴파운드를 포함할 수 있다. 에폭시 몰딩 컴파운드는 분말 형태 또는 액체 형태일 수 있다. 이에 따라, 하부 금형(310ba)의 몰딩 성형부의 장착부에 로딩된 반도체 칩군(S)의 범프용 솔더 볼들 상에 몰딩 물질(120)이 위치할 수 있다.
몰딩 물질(120)을 주입한 후, 하부 금형(310ba)의 몰딩 성형부를 예열 및 진공 배기하는 것을 더 포함할 수 있다. 예열은 분말 형태의 몰딩 물질(120)을 액체 상태로 만들기 위한 것일 수 있다. 예열은 175℃ 정도의 온도로 2초 이상의 시간 동안 수행될 수 있다. 진공 배기는 몰딩층(도 5c의 120c 참조)을 형성하는 공정에서 발생할 수 있는 불균일 또는 불완전한 몰딩층이 형성되는 것을 방지하기 위한 것일 수 있다. 진공 배기는 하부 금형(310ba)의 몰딩 성형부 내부의 압력이 50torr 이하가 되도록 수행될 수 있다.
도 5c를 참조하면, 압축 성형하여 반도체 칩의 활성면에 몰딩층(120c)을 형성할 수 있다. 압축 성형은 반도체 칩군(S) 상에 있는 액체 상태의 몰딩 물질(120) 에 릴리스 테이프(320)를 압축시키는 것일 수 있다. 압축시키는 것은 상부 금형(301ta) 및 하부 금형(310ba)을 밀착시키는 것일 수 있다. 이러한 압축은 상부 금형(310ta) 및/또는 하부 금형(310ba)이 움직여 상부 금형(310ta)과 하부 금형(310ba)이 릴리스 테이프(320)를 사이에 두고 서로 맞닿게 하는 것일 수 있다. 몰딩층(120c)을 형성한 후, 100℃ 이상의 온도을 가하는 추가적인 경화 공정으로 몰딩층(120c)과 활성면 사이의 접착력을 향상시키는 동시에, 몰딩층(120c)의 안정성을 증가시킬 수 있다.
압축 성형으로 인해 반도체 칩의 활성면을 덮으면서 범프용 솔더 볼들 각각의 일부를 노출하는 몰딩층(120c)이 형성될 수 있다. 몰딩층(120c)은 서로 인접하는 범프용 솔더 볼들 사이에서 범프용 솔더 볼들과 접하는 가장자리를 포함하는 메니스커스 요면을 갖고, 범프용 솔더 볼들은 활성면과 평행하면서 최대 직경을 갖는 단면을 포함하고, 활성면으로부터 메니스커스 요면의 범프용 솔더 볼들과 접하는 가장자리까지의 높이(도 1의 H1 참조)는 활성면으로부터 범프용 솔더 볼들의 단면까지의 높이로부터 아래 또는 위로 범프용 솔더 볼들의 최대 직경의 1/7 길이 이내로 형성될 수 있다. 이에 따라, 반도체 칩의 활성면은 몰딩층(120c)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있다.
몰딩층(120c)에 의한 범프용 솔더 볼들의 고착 특성이 향상됨으로써, 반도체 칩 패키지의 범프용 솔더 볼들과 접합 부위에 집중되는 열적 응력을 분산시킬 수 있다. 이에 따라, 범프용 솔더 볼들의 솔더 접합 신뢰성이 향상될 수 있다. 또한, 몰딩층(120c)은 반도체 칩과 배선 기판 사이의 열 팽창 계수 차이를 감소시킬 수 있다. 이에 따라, 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 범프용 솔더 볼들의 솔더 접합 신뢰성이 향상될 수 있다.
이에 더하여, 몰딩층(120c)은 반도체 칩군(S)의 강도를 향상시킴으로써, 각각의 반도체 칩 패키지로 분리하기 위한 추후 공정인 절단 공정에서 몰딩층(120c)은 반도체 칩 패키지의 가장자리가 깨지는 칩핑 현상을 최소화할 수 있다. 이에 따라, 절단 공정에 의한 반도체 칩 패키지의 품질이 저하되는 것을 방지할 수 있다.
몰딩층(120c)이 메니스커스 요면을 갖게 형성되는 것은 상부 금형(310ta)과 하부 금형(310b) 사이에 개재된 릴리스 테이프(320)에 의한 것일 수 있다. 이는 압축 성형 공정에서 릴리스 테이프(320)에 범프용 솔덩 볼들의 일부가 함몰되기 때문일 수 있다. 이에 따라, 릴리스 테이프(320)는 서로 이웃하는 범프용 솔더 볼들 사이에서 메니스커스 철면을 형성할 수 있다. 결과적으로, 몰딩층(120c)은 릴리스 테이프의 메니스커스 철면에 의해 메니스커스 요면을 가질 수 있다.
메니스커스 요면은 활성면으로부터 범프용 솔더 볼들과 접하는 가장자리까지의 제 1 높이(도 1의 H1 참조), 활성면으로부터 반도체 칩의 범프용 솔더 볼들 중 최외곽 범프용 솔더 볼들과 접하는 부위까지의 제 2 높이(도 1의 H2 참조), 활성면으로부터 반도체 칩의 범프용 솔더 볼들 사이의 중앙부까지의 제 3 높이(도 1의 H3 참조) 및 활성면으로부터 반도체 칩의 가장자리에 대응되는 부위까지의 제 4 높이(도 1의 H4 참조)를 포함할 수 있다. 제 1 높이와 제 3 높이 사이에는 범프용 솔더 볼의 최대 직경의 1/5 길이 이내의 높이 차가 존재할 수 있다. 또한, 제 1 높이와 제 3 높이 사이에는 적어도 10μm의 높이 차가 존재할 수 있다. 제 2 높이는 제 1 높이보다 낮거나 높을 수 있고, 제 4 높이는 제 3 높이보다 낮거나 높을 수 있다. 또한, 제 2 높이와 제 4 높이 사이에는 적어도 10μm의 높이 차가 존재할 수 있다.
몰딩층(120c)이 활성면으로부터 범프용 솔더 볼들의 최대 직경의 단면으로부터 아래 또는 위로 범프용 솔더 볼들의 최대 직경의 1/7 길이 이내인 메니스커스 요면의 범프용 솔더 볼들과 접하는 가장자리까지의 높이를 가지기 때문에, 범프용 솔더 볼들의 고착 특성이 향상될 수 있다. 이에 따라, 반도체 칩 패키지의 범프용 솔더 볼들과 접합 부위에 집중되는 열적 응력이 분산됨으로써, 솔더 접합 신뢰성이 향상될 수 있다.
메니스커스 요면의 범프용 솔더 볼들과 접하는 가장자리까지의 높이가 범프용 솔더 볼들의 최대 직경의 단면까지의 높이로부터 위로 범프용 솔더 볼들의 최대 직경의 1/7 길이를 초과하는 경우에는, 몰딩층(120c)을 형성하는 공정에서 보이드 등과 같은 불량을 초래할 수 있다. 또는, 반도체 칩과 외부 회로 사이의 전기적인 연결을 제공하는 범프용 솔더 볼들의 노출면이 충분하지 않아 전기적 신뢰성이 저하될 수 있다.
메니스커스 요면의 범프용 솔더 볼들과 접하는 가장자리까지의 높이가 범프용 솔더 볼들의 최대 직경의 단면까지의 높이로부터 아래로 범프용 솔더 볼들의 최대 직경의 1/7 길이를 초과하는 경우에는, 반도체 칩의 본딩 패드들 상에 제공된 범프용 솔더 볼들의 고착 특성이 저하될 수 있다. 이에 따라, 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 범프용 솔더 볼들의 솔더 접합 신뢰성이 저하될 수 있다.
릴리스 테이프(320)는 매티드 또는 논-매티드 형태의 표면을 가질 수 있다. 릴리스 테이프(320)의 표면 형태는 몰딩 공정에서 몰딩층(120c)의 메니스커스 요면으로 전사될 수 있다. 이에 따라, 몰딩층(120c)의 메니스커스 요면은 매티드 또는 논-매티드 형태의 표면을 가질 수 있다. 바람직하게는, 본 발명의 몰딩층(120c)의 메니스커스 요면은 매티드 형태의 표면을 가질 수 있다. 이에 따라, 몰딩층(120c)의 메니스커스 요면은 거친 표면으로 인해 낮은 반사 특성이 있기 때문에, 반도체 칩 패키지를 검사하는 과정에서 육안으로 범프용 솔더 볼들과 몰딩층(120c)의 표면을 용이하게 구분할 수 있다.
몰딩층(120c)은 반도체 칩의 측면을 더 덮도록 형성될 수 있다. 이는 하부 금형(310b)의 몰딩 성형부의 형태를 변경하거나, 분리된 단위 반도체 칩을 캐리어에 탑재하는 방식을 사용함으로써, 반도체 칩의 측면에도 몰딩층(120c)이 형성될 수 있다. 이에 따라, 반도체 칩의 측면도 몰딩층(120c)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있다.
도시되지 않았지만, 몰딩층(120c)이 형성된 반도체 칩군(S)을 상부 금형으로 언로딩한 후, 복수의 반도체 칩들 사이의 칩 절단 영역 및 몰딩층(120c)을 절단하여, 각각의 반도체 칩 패키지들로 분리하는 것을 더 포함할 수 있다. 이에 따라, 반도체 칩의 활성면을 덮으면서, 범프용 솔더 볼들 각각의 일부를 노출하도록 제공된 메니스커스 요면을 갖는 몰딩층(120c)을 포함하는 반도체 칩 패키지가 제조될 수 있다.
상기한 방법들에 따라 제조된 반도체 칩 패키지는 반도체 칩의 활성면을 덮 으면서, 범프용 솔더 볼들 각각의 일부를 노출하는 메니스커스 요면을 갖는 몰딩층을 포함함으로써, 반도체 칩의 활성면이 화학적/물리적인 외부 환경으로부터 보호될 수 있다. 또한, 몰딩층이 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 반도체 칩과 배선 기판 사이의 열 팽창 계수 차이를 감소시킴으로써, 솔더 접합 신뢰성이 향상될 수 있다.
도 6a 내지 도 6c는 본 발명의 실시예에 따른 반도체 칩군의 형태를 설명하기 위한 평면도들이다.
도 6a 내지 도 6c를 참조하면, 웨이퍼 형태의 반도체 칩군은 웨이퍼(100) 상에 형성된 복수의 반도체 칩들(110)과 이들 사이에 형성된 칩 절단 영역들(115)을 포함할 수 있다.
스트립 형태의 반도체 칩군은 웨이퍼 형태의 반도체 칩군을 의도하는 모양으로 절단한 것일 수 있다. 스트립 형태의 반도체 칩군은 복수의 반도체 칩들(110)과 이들 사이에 형성된 칩 절단 영역들(115)을 포함할 수 있다.
캐리어에 탑재된 형태의 반도체 칩군은 각각의 반도체 칩들(110)이 특정한 배열을 갖도록 캐리어(135)에 탑재된 것일 수 있다. 캐리어에 탑재된 형태의 반도체 칩군은 복수의 반도체 칩들(110)과 이들을 탑재한 캐리어(135)를 포함할 수 있다. 복수의 반도체 칩들(110) 사이의 캐리어(135) 부위는 칩 절단 영역들로 사용될 수 있다. 캐리어(135)는 웨이퍼와 동일한 형태 및 크기를 가질 수 있다.
도 7 내지 도 11은 본 발명의 실시예에 따른 다른 반도체 칩 패키지를 설명하기 위한 단면도들이다.
도 7을 참조하면, 반도체 칩 패키지의 몰딩층(120c)은 반도체 칩(110)의 측면을 더 덮도록 제공될 수 있다. 이에 따라, 반도체 칩(110)의 활성면 및 측면은 몰딩층(120c)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있다.
도 8을 참조하면, 반도체 칩 패키지는 반도체 칩(110)의 배면에 제공된 보호층(125)을 더 포함할 수 있다. 보호층(125)은 20~700μm 범위의 두께를 가질 수 있다. 보호층(125)은 에폭시 몰딩 컴파운드 또는 수지 계열의 물질일 수 있다. 이에 따라, 반도체 칩(110)의 활성면은 몰딩층(120c)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있고, 반도체 칩(110)의 배면은 보호층(125)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있다.
도 9를 참조하면, 반도체 칩 패키지의 몰딩층(120c)은 반도체 칩(110)의 측면을 더 덮도록 제공될 수 있다. 또한, 반도체 칩 패키지는 반도체 칩(110)의 배면에 제공된 보호층(125)을 더 포함할 수 있다. 보호층(125)은 20~700μm 범위의 두께를 가질 수 있다. 보호층(125)은 에폭시 몰딩 컴파운드 또는 수지 계열의 물질일 수 있다. 이에 따라, 반도체 칩(110)의 활성면 및 측면은 몰딩층(120c)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있고, 반도체 칩(110)의 배면은 보호층(125)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있다.
도 10을 참조하면, 반도체 칩 패키지의 몰딩층(120c)은 반도체 칩(110)의 측면을 더 덮도록 제공될 수 있다. 또한, 반도체 칩 패키지는 반도체 칩(110)의 배면에 제공된 보호층(130)을 더 포함할 수 있다. 보호층(130)은 20~700μm 범위의 두께를 가질 수 있다. 보호층(130)은 몰딩층(120c)과 동일한 물질인 실리카를 포함하 는 에폭시 몰딩 컴파운드일 수 있다. 이에 따라, 반도체 칩(110)의 활성면 및 측면은 몰딩층(120c)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있고, 반도체 칩(110)의 배면은 보호층(130)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있다.
도 11을 참조하면, 반도체 칩 패키지의 몰딩층(120c)은 반도체 칩(110)의 측면을 더 덮도록 제공될 수 있다. 또한, 반도체 칩 패키지는 반도체 칩(110)의 배면에 제공된 캐리어층(135)을 더 포함할 수 있다. 캐리어층(135)은 금속 물질, 세라믹 물질 및 유기 물질 중에서 선택된 하나일 수 있다. 캐리어층(135)은 반도체 칩(110)의 활성면 및 측면에 몰딩층(120c)을 형성하는 공정에서 반도체 칩(110)에 가해지는 물리적 응력을 완화하기 위한 것일 수 있다. 이에 따라, 반도체 칩(110)의 활성면 및 측면은 몰딩층(120c)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있고, 반도체 칩(110)의 배면은 캐리어층(135)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있다.
도 12는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도이다.
도 12를 참조하면, 앞서 도 2에서 설명된 방법으로 제조된 도 1, 도 7 내지 도 11과 같은 구조의 반도체 칩 패키지를 준비한다. 배선 기판(210)을 준비한다. 배선 기판(210)에 반도체 칩 패키지를 실장함으로써, 반도체 패키지를 제조할 수 있다. 도 1의 반도체 칩 패키지를 포함하는 반도체 패키지를 예로 들어 설명하고자 한다.
반도체 칩 패키지는 반도체 칩(110), 범프용 솔더 볼들(112) 및 몰딩층(120c)을 포함할 수 있다. 반도체 칩(110)은 본딩 패드들(미도시)을 구비하는 활성면, 활성면에 대향하는 배면 및 측면을 가질 수 있다. 범프용 솔더 볼들(112)은 반도체 칩(110)의 본딩 패드들 상에 제공될 수 있다. 범프용 솔더 볼들(112)은 반도체 칩(110)과 배선 기판(210) 사이의 전기적인 연결을 제공할 수 있다.
몰딩층(120c)은 반도체 칩(110)의 활성면을 덮으면서, 범프용 솔더 볼들(112) 각각의 일부를 노출하도록 제공될 수 있다. 몰딩층(120c)은 서로 인접하는 범프용 솔더 볼들(112) 사이에서 범프용 솔더 볼들(112)과 접하는 가장자리를 포함하는 메니스커스 요면을 갖고, 범프용 솔더 볼들(112)은 활성면과 평행하면서 최대 직경을 갖는 단면을 포함하고, 활성면으로부터 메니스커스 요면의 범프용 솔더 볼들(112)과 접하는 가장자리까지의 높이(도 1의 H1 참조)는 활성면으로부터 범프용 솔더 볼들(112)의 단면까지의 높이로부터 아래 또는 위로 범프용 솔더 볼들(112)의 최대 직경의 1/7 길이 이내일 수 있다. 이에 따라, 반도체 칩(110)의 활성면은 몰딩층(120c)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있다.
몰딩층(120c)이 활성면으로부터 범프용 솔더 볼들(112)의 최대 직경의 단면까지의 높이로부터 아래 또는 위로 범프용 솔더 볼들(112)의 1/7 길이 이내인 메니스커스 요면의 범프용 솔더 볼들(112)과 접하는 가장자리까지의 높이를 가지기 때문에, 범프용 솔더 볼들(112)의 고착 특성이 향상될 수 있다. 이에 따라, 반도체 칩 패키지의 범프용 솔더 볼들(112)과 접합 부위에 집중되는 열적 응력이 분산됨으로써, 솔더 접합 신뢰성이 향상될 수 있다. 또한, 몰딩층(120c)은 반도체 칩(110) 과 배선 기판 사이의 열 팽창 계수 차이를 감소시킬 수 있다. 이에 따라, 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 범프용 솔더 볼들(112)의 솔더 접합 신뢰성이 향상될 수 있다.
배선 기판(210)은 반도체 칩 패키지가 실장되는 상부면 및 상부면에 대향하는 하부면을 가질 수 있다. 배선 기판(210)은 인쇄 회로 기판(printed circuit board : PCB)을 포함하는 시스템 기판(system board) 등일 수 있다. 배선 기판(210)은 본딩 전극들(미도시)을 포함하는 상부면 및 상부면에 대향하면서 접속 전극들(미도시)을 포함하는 하부면을 가질 수 있다. 본딩 전극들은 그에 대응되는 반도체 칩(110)의 본딩 패드들과 범프용 솔더 볼들(112)을 매개로 전기적으로 연결될 수 있다.
배선 기판(210)의 하부면에 배선 기판용 솔더 볼들(212)을 형성하는 것을 더 포함할 수 있다. 배선 기판용 솔더 볼들(212)은 배선 기판(210)의 하부면에 포함된 접속 전극들 상에 제공될 수 있다. 배선 기판용 솔더 볼들(212)은 배선 기판(210)의 내부 배선(미도시)에 연결되어 반도체 칩(110)과 외부 회로(예를 들어, 주 기판(main board)) 사이의 전기적인 연결을 제공할 수 있다.
상기한 방법으로 제조된 반도체 패키지는 반도체 칩의 활성면을 덮으면서 범프용 솔더 볼들 각각의 일부를 노출하는 메니스커스 요면을 갖는 몰딩층을 포함하기 때문에, 반도체 칩의 활성면이 화학적/물리적인 외부 환경으로부터 보호될 수 있다. 또한, 몰딩층이 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 반도체 칩과 배선 기판 사이의 열 팽창 계수 차이를 감소시킬 수 있다. 이에 따라, 범프용 솔더 볼들의 솔더 접합 신뢰성이 향상됨으로써, 반도체 패키지는 안정적인 전기적 특성을 가질 수 있다. 이에 더하여, 본 발명의 반도체 패키지는 몰딩 물질막을 포함하는 종래와는 달리, 몰딩층을 포함하기 때문에, 반도체 패키지 제조 공정의 단순화 및 제조 비용의 감소를 이룰 수 있다.
상기한 본 발명의 실시예들에 따른 방법으로 제조된 반도체 칩 패키지는 반도체 칩의 활성면을 덮으면서 범프용 솔더 볼들 각각의 일부를 노출하는 메니스커스 요면을 갖는 몰딩층을 포함함으로써, 솔더 접합 신뢰성이 향상될 수 있다. 이에 따라, 반도체 패키지의 전기적 신뢰성을 향상시킬 수 있는 반도체 칩 패키지의 제조 방법이 제공될 수 있다.
또한, 상기한 본 발명의 실시예에 따른 방법으로 제조된 반도체 패키지는 반도체 칩의 활성면을 덮으면서 범프용 솔더 볼들 각각의 일부를 노출하는 메니스커스 요면을 갖는 몰딩층을 포함함으로써, 솔더 접합 신뢰성이 향상될 수 있다. 이에 따라, 품질이 우수한 반도체 패키지의 제조 방법이 제공될 수 있다.
상술한 바와 같이, 본 발명에 따르면 반도체 칩 패키지가 반도체 칩의 활성면을 덮으면서 범프용 솔더 볼들 각각의 일부를 노출하는 메니스커스 요면을 갖는 몰딩층을 포함함으로써, 솔더 접합 신뢰성이 향상될 수 있다. 이에 따라, 반도체 패키지의 전기적 신뢰성을 향상시킬 수 있는 반도체 칩 패키지가 제공될 수 있다.
또한, 본 발명에 따르면 반도체 패키지가 반도체 칩의 활성면을 덮으면서 범프용 솔더 볼들 각각의 일부를 노출하는 메니스커스 요면을 갖는 몰딩층을 포함함 으로써, 솔더 접합 신뢰성이 향상될 수 있다. 이에 따라, 품질이 우수한 반도체 패키지가 제공될 수 있다.

Claims (32)

  1. 본딩 패드들을 구비하는 제 1 면, 상기 제 1 면에 대향하는 제 2 면 및 측면을 갖는 적어도 하나의 반도체 칩을 포함하는 반도체 칩군을 준비하는 것;
    상기 본딩 패드들 상에 범프용 솔더 볼들을 형성하는 것; 및
    상기 제 1 면을 덮으면서, 상기 범프용 솔더 볼들 각각의 일부가 노출되는 몰딩층을 형성하는 것을 포함하되, 서로 인접하는 상기 범프용 솔더 볼들 사이의 상기 몰딩층은 메니스커스 요면을 갖고, 상기 범프용 솔더 볼들은 상기 제 1 면과 평행하면서 최대 직경을 갖는 단면을 포함하고, 상기 제 1 면으로부터 상기 메니스커스 요면의 상기 범프용 솔더 볼과 접하는 가장자리까지의 높이는 상기 범프용 솔더 볼의 상기 단면으로부터 아래 또는 위로 상기 범프용 솔더 볼의 최대 직경의 1/7 길이 이내인 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  2. 제 1항에 있어서,
    상기 메니스커스 요면의 상기 가장자리는 상기 범프용 솔더 볼의 상기 단면으로부터 아래 또는 위로 50μm 이내의 높이를 갖도록 형성되는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  3. 제 1항에 있어서,
    상기 메니스커스 요면은:
    상기 제 1 면으로부터 상기 범프용 솔더 볼과 접하는 상기 가장자리까지의 제 1 높이; 및
    상기 제 1 면으로부터 상기 범프용 솔더 볼들 사이의 중앙부까지의 제 2 높이를 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  4. 제 3항에 있어서,
    상기 제 1 높이와 상기 제 2 높이 사이에는 상기 범프용 솔더 볼의 최대 직경의 1/5 길이 이내의 높이 차가 존재하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  5. 제 4항에 있어서,
    상기 제 1 높이와 상기 제 2 높이 사이에는 적어도 10μm의 높이 차가 존재하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  6. 제 1항에 있어서,
    상기 매니커스 요면은 매티드 또는 논-매티드 형태의 표면을 갖도록 형성되는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  7. 제 1항에 있어서,
    상기 반도체 칩의 상기 제 2 면을 연마하는 것을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  8. 제 7항에 있어서,
    연마된 상기 반도체 칩은 50~760μm 범위의 두께를 갖는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  9. 제 1항에 있어서,
    상기 범프용 솔더 볼들은 영률이 20~90GPa인 솔더 물질을 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  10. 제 1항에 있어서,
    상기 몰딩층을 형성하는 것은:
    릴리스 테이프를 준비하는 것;
    상기 반도체 칩군을 로딩하는 것;
    상기 릴리스 테이프와 상기 반도체 칩군 사이에 몰딩 물질을 주입하는 것; 및
    상기 반도체 칩군과 상기 릴리스 테이프를 서로 압축시키는 것을 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  11. 제 10항에 있어서,
    상기 릴리스 테이프는 몰딩 성형부를 갖는 하부 금형, 상기 하부 금형에 대향하면서 장착부를 갖는 상부 금형 사이에 준비되고, 상기 몰딩 물질은 상기 릴리스 테이프 상에 제공되도록, 상기 몰딩 성형부에 주입되고, 상기 반도체 칩군은 상기 장착부에 로딩되고, 상기 압축시키는 것은 상기 상부 금형 및 상기 하부 금형을 밀착시키는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  12. 제 10항에 있어서,
    상기 릴리스 테이프는 장착부를 포함하는 몰딩 성형부를 갖는 하부 금형, 상기 하부 금형에 대향하는 상부 금형 사이에 준비되고, 상기 반도체 칩군은 상기 장착부에 로딩되고, 상기 몰딩 물질은 상기 범프용 솔더 볼들 상에 제공되도록, 상기 몰딩 성형부에 주입되고, 상기 압축시키는 것은 상기 상부 금형 및 상기 하부 금형을 밀착시키는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  13. 제 10항에 있어서,
    상기 릴리스 테이프의 두께는 상기 범프용 솔더 볼의 높이에서 상기 몰딩층의 상기 제 2 높이를 뺀 값보다 큰 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  14. 제 13항에 있어서,
    상기 릴리스 테이프는 매티드 또는 논-매티드 형태의 표면을 갖는 것을 특징 으로 하는 반도체 칩 패키지의 제조 방법.
  15. 제 13항에 있어서,
    상기 릴리스 테이프는 사불화 폴리 에틸렌 또는 에틸렌/사불화에틸렌 공중합체인 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  16. 제 15항에 있어서,
    상기 릴리스 테이프는 10~900％ 범위의 연신율 및 50MPa 이하의 인장 응력을 갖는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  17. 제 10항에 있어서,
    상기 몰딩 물질은 에폭시 몰딩 컴파운드를 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  18. 제 17항에 있어서,
    상기 에폭시 몰딩 컴파운드는 분말 형태 또는 액체 형태인 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  19. 제 18항에 있어서,
    상기 에폭시 몰딩 컴파운드는 50~90wt％ 범위의 실리카를 포함하는 것을 특 징으로 하는 반도체 칩 패키지의 제조 방법.
  20. 제 18항에 있어서,
    상기 에폭시 몰딩 컴파운드는 유리 전이 온도 이하의 온도 구간에서 50ppm/℃ 이하의 열 팽창 계수를 갖는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  21. 제 1항에 있어서,
    상기 몰딩층은 상기 반도체 칩의 상기 측면을 더 덮도록 형성되는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  22. 제 11항 또는 제 12항 중 어느 한 항에 있어서,
    상기 몰딩 물질을 주입한 후,
    상기 몰딩 성형부를 예열 및 진공 배기하는 것을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  23. 제 7항에 있어서,
    연마된 상기 반도체 칩의 상기 제 2 면에 보호층을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  24. 제 23항에 있어서,
    상기 보호층은 20~700μm 범위의 두께를 갖는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  25. 제 23항에 있어서,
    상기 보호층은 에폭시 몰딩 컴파운드 또는 수지 계열의 물질인 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  26. 제 23항에 있어서,
    상기 보호층은 상기 몰딩층과 동일한 물질인 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  27. 제 7항에 있어서,
    연마된 상기 반도체 칩의 상기 제 2 면에 캐리어층을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  28. 제 27항에 있어서,
    상기 캐리어층은 금속 물질, 세라믹 물질 및 유기 물질 중에서 선택된 하나를 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  29. 제 1항에 있어서,
    상기 반도체 칩군이 복수의 반도체 칩들을 포함하는 경우,
    상기 반도체 칩군은 상기 복수의 반도체 칩들 사이에 칩 절단 영역을 갖는 웨이퍼 형태, 스트립 형태 및 캐리어에 탑재된 형태 중에서 선택된 하나인 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  30. 제 29항에 있어서,
    상기 복수의 반도체 칩들 사이의 상기 칩 절단 영역 및 상기 몰딩층을 절단하여, 각각의 반도체 칩 패키지들로 분리하는 것을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  31. 제 1항에 개시된 방법에 따라 제조된 반도체 칩 패키지를 준비하는 것;
    상기 반도체 칩 패키지가 실장되는 제 3 면 및 상기 제 3 면에 대향하는 제 4 면을 갖는 배선 기판을 준비하는 것; 및
    상기 배선 기판의 상기 제 3 면에 상기 반도체 칩 패키지를 실장하는 것을 포함하는 반도체 패키지의 제조 방법.
  32. 제 31항에 있어서,
    상기 제 4 면에 배선 기판용 솔더 볼들을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1020070059597A 2007-06-18 2007-06-18 반도체 칩 패키지 및 이를 포함하는 반도체 패키지의 제조방법 KR100836769B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070059597A KR100836769B1 (ko) 2007-06-18 2007-06-18 반도체 칩 패키지 및 이를 포함하는 반도체 패키지의 제조방법
TW097122687A TW200903756A (en) 2007-06-18 2008-06-18 Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package
US12/141,764 US20080308935A1 (en) 2007-06-18 2008-06-18 Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070059597A KR100836769B1 (ko) 2007-06-18 2007-06-18 반도체 칩 패키지 및 이를 포함하는 반도체 패키지의 제조방법

Publications (1)

Publication Number Publication Date
KR100836769B1 true KR100836769B1 (ko) 2008-06-10

Family

ID=39770763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070059597A KR100836769B1 (ko) 2007-06-18 2007-06-18 반도체 칩 패키지 및 이를 포함하는 반도체 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR100836769B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000008347A (ko) * 1998-07-13 2000-02-07 윤종용 플립칩bga 패키지 제조방법
KR20000075048A (ko) * 1999-05-28 2000-12-15 윤종용 웨이퍼 레벨에서의 적층 칩 패키지 제조방법
JP2003142531A (ja) 2002-10-15 2003-05-16 Hitachi Ltd 半導体装置の実装方法
KR20060067441A (ko) * 2004-12-15 2006-06-20 주식회사 하이닉스반도체 Ｂｇａ 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000008347A (ko) * 1998-07-13 2000-02-07 윤종용 플립칩bga 패키지 제조방법
KR20000075048A (ko) * 1999-05-28 2000-12-15 윤종용 웨이퍼 레벨에서의 적층 칩 패키지 제조방법
JP2003142531A (ja) 2002-10-15 2003-05-16 Hitachi Ltd 半導体装置の実装方法
KR20060067441A (ko) * 2004-12-15 2006-06-20 주식회사 하이닉스반도체 Ｂｇａ 패키지

Similar Documents

Publication Publication Date Title
KR101387706B1 (ko) 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
US20080308935A1 (en) Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package
US6448665B1 (en) Semiconductor package and manufacturing method thereof
US9012269B2 (en) Reducing warpage for fan-out wafer level packaging
US8110933B2 (en) Semiconductor device mounted structure and semiconductor device mounted method
US8710651B2 (en) Semiconductor device and method for manufacturing the same
US7192870B2 (en) Semiconductor device and fabrication process therefor
US8035127B2 (en) Packaging substrate structure with a semiconductor chip embedded therein
US7462940B2 (en) Semiconductor component comprising flip chip contacts with polymer cores and method of producing the same
US20090321915A1 (en) System-in-package and manufacturing method of the same
US20080261346A1 (en) Semiconductor image device package with die receiving through-hole and method of the same
KR20050063700A (ko) 반도체장치의 제조방법 및 반도체장치
US7638881B2 (en) Chip package
US20110074037A1 (en) Semiconductor device
US20130056141A1 (en) Die package including encapsulated die and method of manufacturing the same
US6888238B1 (en) Low warpage flip chip package solution-channel heat spreader
US20080042279A1 (en) Mounting structure of semiconductor device having flux and under fill resin layer and method of mounting semiconductor device
US7190082B2 (en) Low stress flip-chip package for low-K silicon technology
US6956165B1 (en) Underfill for maximum flip chip package reliability
US20180315718A1 (en) Semiconductor packages and devices
US6806119B2 (en) Method of balanced coefficient of thermal expansion for flip chip ball grid array
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
KR100836769B1 (ko) 반도체 칩 패키지 및 이를 포함하는 반도체 패키지의 제조방법
US20080164619A1 (en) Semiconductor chip package and method of manufacturing the same
KR100876083B1 (ko) 반도체 칩 패키지 및 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee