KR101387706B1 - 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자 - Google Patents

반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자 Download PDF

Info

Publication number
KR101387706B1
KR101387706B1 KR1020070082890A KR20070082890A KR101387706B1 KR 101387706 B1 KR101387706 B1 KR 101387706B1 KR 1020070082890 A KR1020070082890 A KR 1020070082890A KR 20070082890 A KR20070082890 A KR 20070082890A KR 101387706 B1 KR101387706 B1 KR 101387706B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
solder balls
molding
delete delete
bump solder
Prior art date
Application number
KR1020070082890A
Other languages
English (en)
Other versions
KR20090018442A (ko
Inventor
김평완
안은철
이종호
이택훈
장철용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070082890A priority Critical patent/KR101387706B1/ko
Priority to JP2008208880A priority patent/JP2009049410A/ja
Priority to TW097131214A priority patent/TW200910489A/zh
Priority to CNA2008101297753A priority patent/CN101369561A/zh
Priority to US12/193,561 priority patent/US8008771B2/en
Publication of KR20090018442A publication Critical patent/KR20090018442A/ko
Application granted granted Critical
Publication of KR101387706B1 publication Critical patent/KR101387706B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 칩 패키지를 제공한다. 이 반도체 칩 패키지는 본딩 패드들을 구비하는 활성면, 활성면에 대향하는 배면 및 측면을 갖는 반도체 칩, 반도체 칩의 배면 및 측면을 둘러싸는 몰딩 확장부, 본딩 패드들과 전기적으로 연결되면서 몰딩 확장부로 연장된 재배선 패턴들, 재배선 패턴들 상에 제공된 범프용 솔더 볼들, 및 반도체 칩의 활성면 및 몰딩 확장부를 덮으면서 범프용 솔더 볼들 각각의 일부가 노출되도록 제공된 몰딩층을 포함한다. 서로 인접하는 범프용 솔더 볼들 사이의 몰딩층은 메니스커스 요면을 갖고, 범프용 솔더 볼들은 활성면과 평행하면서 최대 직경을 갖는 단면을 포함하고, 활성면으로부터 메니스커스 요면의 범프용 솔더 볼과 접하는 가장자리까지의 높이는 범프용 솔더 볼의 단면으로부터 아래 또는 위로 범프용 솔더 볼의 최대 직경의 1/7 길이 이내인 것을 특징으로 한다.
Figure R1020070082890
패키지, 팬 아웃, 웨이퍼, 칩, 메니스커스

Description

반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자 소자{Semiconductor Package, Method of Fabricating the Same and Electronic Device Including the Same}
도 1은 본 발명의 실시예에 따른 반도체 칩 패키지를 설명하기 위한 단면도;
도 2는 도 1의 A 부분을 확대한 확대 단면도;
도 3은 본 발명의 실시예에 따른 반도체 칩 패키지의 제조 방법을 설명하기 위한 공정 순서도;
도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체 칩 패키지의 제조 방법을 설명하기 위한 공정 단면도들;
도 5a 내지 도 5c는 본 발명의 실시예에 따른 반도체 칩 패키지의 제조 방법을 설명하기 위한 공정 단면도들;
도 6은 도 5c의 B 부분을 확대한 확대 단면도;
도 7a 내지 도 7c는 본 발명의 다른 실시예에 따른 반도체 칩 패키지의 다른 제조 방법을 설명하기 위한 공정 단면도들;
도 8은 본 발명의 실시예에 따른 다른 반도체 칩 패키지를 설명하기 위한 단면도;
도 9는 본 발명의 다른 실시예에 따른 전자 소자를 설명하기 위한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
110 : 반도체 칩 111 : 몰딩 확장부
112 :절연층 114 : 재배선 패턴
116 : 범프용 솔더 볼 120 : 몰딩 물질
120c : 몰딩층 135 : 캐리어
200 : 배선 기판 212 : 배선 기판용 솔더 볼
310b : 하부 금형 310t : 상부 금형
315 : 테이프 롤러 320 : 릴리스 테이프
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 더 구체적으로 팬-아웃형 반도체 패키지 및 그 제조 방법에 관한 것이다.
반도체 산업에 있어서 기술 개발의 주요한 추세 중의 하나는 반도체 소자의 크기를 축소하는 것이다. 반도체 패키지 분야에 있어서도 소형 컴퓨터 및 휴대용 전자기기 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀(pin)을 구현할 수 있는 파인 피치 볼 그리드 어레이(Fine pitch Ball Grid Array : FBGA) 패키지 또는 칩 스케일 패키지(Chip Scale Package : CSP) 등의 반도체 패키지가 개발되고 있다.
현재 개발되고 있는 파인 피치 볼 그리드 어레이 패키지 또는 칩 스케일 패 키지 등과 같은 반도체 패키지는 소형화 및 경량화 등의 물리적 이점이 있는 반면 아직까지는 종래의 플라스틱 패키지(plastic package)와 대등한 신뢰성을 확보하지 못하고 있으며, 생산 과정에서 소요되는 원부자재 및 공정의 단가가 높아 가격 경쟁력이 떨어지는 단점이 있다. 특히, 현재 칩 스케일 패키지의 대표적인 종류인 소위 마이크로 볼 그리드 어레이(micro BGA : μBGA) 패키지는 파인 피치 볼 그리드 어레이 또는 칩 스케일 패키지에 비하여 나은 특성이 있기는 하지만, 역시 신뢰도 및 가격 경쟁력이 떨어지는 단점이 있다.
이러한 단점들을 극복하기 위해 개발된 패키지의 한 종류로 웨이퍼 상에 형성된 반도체 칩들의 본딩 패드(bonding pad)의 재배치(redistribution 또는 재배선(rerouting))를 이용하는 소위 웨이퍼 레벨 칩 스케일 패키지(Wafer Level CSP : WL-CSP)가 있다.
재배치를 이용한 웨이퍼 레벨 칩 스케일 패키지는 반도체 소자 제조 공정(FABrication : FAB)에서 직접 반도체 기판 위의 본딩 패드를 보다 큰 크기의 다른 패드로 재배치한 후, 그 위로 솔더 볼(solder ball)과 같은 외부 접속 단자를 형성하는 것을 그 구조적 특징으로 한다.
이러한 웨이퍼 레벨 칩 스케일 패키지는 반도체 칩의 크기가 작아질수록 솔더 볼의 크기도 작아지게 된다. 솔더 볼의 크기가 작아짐에 따라, 더 미세한 피치(finer pitch)를 갖는 솔더 볼 레이아웃(layout)이 필요하다. 하지만 지속적으로 감소되고 있는 디자인 룰(design rule)에 의해 작아지는 반도체 칩의 크기에 비해 솔더 볼 레이아웃의 미세화를 위한 기술에는 그 한계가 있다.
본 발명이 이루고자 하는 기술적 과제는 기존 솔더 볼 레이아웃에 적용 가능하면서 솔더 접합 신뢰성을 향상시킬 수 있는 반도체 칩 패키지 및 이를 포함하는 전자 소자를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 기존 솔더 볼 레이아웃에 적용 가능하면서 솔더 접합 신뢰성을 향상시킬 수 있는 반도체 칩 패키지의 제조 방법을 제공하는 데 있다.
상기한 기술적 과제를 달성하기 위하여, 본 발명은 반도체 칩 패키지를 제공한다. 이 반도체 칩 패키지는 본딩 패드들을 구비하는 활성면, 활성면에 대향하는 배면 및 측면을 갖는 반도체 칩, 반도체 칩의 배면 및 측면을 둘러싸는 몰딩 확장부, 본딩 패드들과 전기적으로 연결되면서 몰딩 확장부로 연장된 재배선 패턴들, 재배선 패턴들 상에 제공된 범프용 솔더 볼들, 및 반도체 칩의 활성면 및 몰딩 확장부를 덮으면서 범프용 솔더 볼들 각각의 일부가 노출되도록 제공된 몰딩층을 포함할 수 있다. 서로 인접하는 범프용 솔더 볼들 사이의 몰딩층은 메니스커스 요면을 갖고, 범프용 솔더 볼들은 활성면과 평행하면서 최대 직경을 갖는 단면을 포함하고, 활성면으로부터 메니스커스 요면의 범프용 솔더 볼과 접하는 가장자리까지의 높이는 범프용 솔더 볼의 단면으로부터 아래 또는 위로 범프용 솔더 볼의 최대 직경의 1/7 길이 이내인 것을 특징으로 할 수 있다.
메니스커스 요면은 활성면으로부터 범프용 솔더 볼들과 접하는 부위까지의 제 1 높이 및 활성면으로부터 범프용 솔더 볼들 사이의 최하부까지의 제 2 높이를 포함할 수 있다.
제 1 높이와 제 2 높이 사이에는 범프용 솔더 볼의 최대 직경의 1/5 길이 이내의 높이 차가 존재할 수 있다. 제 1 높이와 제 2 높이 사이에는 적어도 10μm의 높이 차가 존재할 수 있다.
메니스커스 요면은 매티드 형태의 표면을 가질 수 있다.
몰딩 확장부는 수지 계열의 물질 또는 에폭시 몰딩 컴파운드일 수 있다.
몰딩 확장부는 몰딩층과 동일한 물질일 수 있다.
반도체 칩의 활성면과 재배선 패턴들 사이에 개재된 절연층을 더 포함할 수 있다. 절연층은 몰딩 확장부와 재배선 패턴들 사이에 더 개재될 수 있다.
범프용 솔더 볼들은 20~90GPa 범위의 영률을 갖는 솔더 물질을 포함할 수 있다.
몰딩층은 에폭시 몰딩 컴파운드를 포함할 수 있다.
에폭시 몰딩 컴파운드는 50~90wt% 범위의 실리카를 포함할 수 있다. 에폭시 몰딩 컴파운드는 유리 전이 온도 이하의 온도 구간에서 50ppm/℃ 이하의 열 팽창 계수를 가질 수 있다. 에폭시 몰딩 컴파운드는 3GPa 이상의 탄성 계수를 가질 수 있다.
또한, 본 발명은 전자 소자를 제공한다. 이 전자 소자는 상기와 같은 반도체 칩 패키지, 반도체 칩 패키지가 실장되는 상부면 및 상부면에 대향하는 하부면을 갖는 배선 기판을 포함할 수 있다.
배선 기판의 하부면에 제공되는 배선 기판용 솔더 볼들을 더 포함할 수 있다.
이에 더하여, 상기한 다른 기술적 과제를 달성하기 위하여, 본 발명은 반도체 칩 패키지의 제조 방법을 제공한다. 이 방법은 본딩 패드들을 구비하는 활성면, 활성면에 대향하는 배면 및 측면을 갖는 적어도 하나의 반도체 칩을 포함하는 반도체 칩군을 준비하는 것, 반도체 칩의 배면 및 상기 측면을 둘러싸는 몰딩 확장부를 형성하는 것, 본딩 패드들과 전기적으로 연결되면서 몰딩 확장부로 연장되는 재배선 패턴들을 형성하는 것, 재배선 패턴들 상에 범프용 솔더 볼들을 형성하는 것, 및 활성면을 덮으면서 범프용 솔더 볼들 각각의 일부가 노출되는 몰딩층을 형성하는 것을 포함할 수 있다. 서로 인접하는 범프용 솔더 볼들 사이의 몰딩층은 메니스커스 요면을 갖고, 범프용 솔더 볼들은 활성면과 평행하면서 최대 직경을 갖는 단면을 포함하고, 활성면으로부터 메니스커스 요면의 범프용 솔더 볼과 접하는 가장자리까지의 높이는 범프용 솔더 볼의 단면으로부터 아래 또는 위로 범프용 솔더 볼의 최대 직경의 1/7 길이 이내인 것을 특징으로 할 수 있다.
메니스커스 요면은 활성면으로부터 범프용 솔더 볼들과 접하는 가장자리까지의 제 1 높이 및 활성면으로부터 범프용 솔더 볼들 사이의 최하부까지의 제 2 높이를 포함할 수 있다.
제 1 높이와 제 2 높이 사이에는 범프용 솔더 볼의 최대 직경의 1/5 길이 이내의 높이 차가 존재할 수 있다. 제 1 높이와 제 2 높이 사이에는 적어도 10μm의 높이 차가 존재할 수 있다.
메니스커스 요면은 매티드 형태의 표면을 갖도록 형성될 수 있다.
몰딩 확장부를 형성하는 것은 캐리어에 반도체 칩의 활성면이 접하도록 부착하는 것, 반도체 칩의 배면 및 측면을 둘러싸는 몰딩 확장부를 형성하는 것 및 캐리어를 제거하는 것을 포함할 수 있다.
캐리어는 금속 물질, 세라믹 물질 및 유기 물질 중에서 선택된 하나를 포함할 수 있다.
몰딩 확장부는 수지 계열의 물질 또는 에폭시 몰딩 컴파운드일 수 있다.
몰딩 확장부는 몰딩층과 동일한 물질일 수 있다.
반도체 칩의 활성면과 재배선 패턴들 사이에 절연층을 형성하는 것을 더 포함할 수 있다. 절연층은 몰딩 확장부와 재배선 패턴들 사이에 더 형성될 수 있다.
범프용 솔더 볼들은 영률이 20~90GPa 범위인 솔더 물질을 포함할 수 있다.
몰딩층을 형성하는 것은 릴리스 테이프를 준비하는 것, 반도체 칩군을 로딩하는 것, 릴리스 테이프와 반도체 칩군 사이에 몰딩 물질을 주입하는 것 및 반도체 칩군과 릴리스 테이프를 서로 압축시키는 것을 포함할 수 있다.
릴리스 테이프는 몰딩 성형부를 갖는 하부 금형, 하부 금형에 대향하면서 장착부를 갖는 상부 금형 사이에 준비되고, 몰딩 물질은 릴리스 테이프 상에 제공되도록, 몰딩 성형부에 주입되고, 반도체 칩군은 장착부에 로딩되고, 압축시키는 것은 상부 금형 및 하부 금형을 밀착시키는 것일 수 있다.
릴리스 테이프는 장착부를 포함하는 몰딩 성형부를 갖는 하부 금형, 하부 금형에 대향하는 상부 금형 사이에 준비되고, 반도체 칩군은 장착부에 로딩되고, 몰 딩 물질은 범프용 솔더 볼들 상에 제공되도록, 몰딩 성형부에 주입되고, 압축시키는 것은 상부 금형 및 하부 금형을 밀착시키는 것일 수 있다.
릴리스 테이프의 두께는 범프용 솔더 볼의 높이에서 몰딩층의 제 2 높이를 뺀 값보다 클 수 있다. 릴리스 테이프는 매티드 형태의 표면을 가질 수 있다. 릴리스 테이프는 사불화 폴리 에틸렌 또는 에틸렌/사불화에틸렌 공중합체일 수 있다. 릴리스 테이프는 10~900％ 범위의 연실율 및 50MPa 이하의 인장 응력을 가질 수 있다.
몰딩 물질은 에폭시 몰딩 컴파운드를 포함할 수 있다.
에폭시 몰딩 컴파운드는 분말 형태 또는 액체 형태일 수 있다. 에폭시 몰딩 컴파운드는 50~90wt％ 범위의 실리카를 포함할 수 있다. 에폭시 몰딩 컴파운드는 유리 전이 온도 이하의 온도 구간에서 50ppm/℃ 이하의 열 팽창 계수를 가질 수 있다.
반도체 칩군이 복수의 반도체 칩들을 포함하는 경우, 반도체 칩군은 반도체 칩들 사이에 칩 절단 영역을 갖는 캐리어에 탑재된 형태일 수 있다.
복수의 반도체 칩들 사이의 칩 절단 영역 및 몰딩층을 절단하여, 각각의 반도체 칩 패키지들로 분리하는 것을 더 포함할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 도면들에 있어서, 막 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다.
도 1은 본 발명의 실시예에 따른 반도체 칩 패키지를 설명하기 위한 단면도이고, 도 2는 도 1의 A 부분을 확대한 확대 단면도이다.
도 1 및 도 2를 참조하면, 반도체 칩 패키지는 반도체 칩(110), 몰딩 확장부(111), 재배선 패턴(114), 범프(bump)용 솔더 볼들(116) 및 몰딩층(molding layer, 120c)을 포함할 수 있다.
반도체 칩(110)은 본딩 패드들(bonding pad, 미도시)을 구비하는 활성면, 활성면에 대향하는 배면 및 측면을 가질 수 있다. 반도체 칩(110)은 메모리(memory) 칩 또는 로직(logic) 칩일 수 있다. 반도체 칩(110)은 50~760μm 범위의 두께를 가질 수 있다. 바람직하게는, 반도체 칩(110)은 50~200μm 범위의 두께를 가질 수 있다. 반도체 칩(110)이 얇은 두께를 가짐으로써, 반도체 칩 패키지의 박형화가 이루어질 수 있다.
몰딩 확장부(111)는 반도체 칩(110)의 배면 및 측면을 둘러쌀 수 있다. 몰딩 확장부(111)은 수지(resin) 계열의 물질 또는 에폭시 몰딩 컴파운드(Epoxy Molding Compound : EMC)일 수 있다. 몰딩 확장부(111)는 몰딩층(120c)과 동일한 물질일 수 있다. 이에 따라, 반도체 칩(110)의 배면 및 측면은 몰딩 확장부(111)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있다.
재배선 패턴들(114)은 반도체 칩(110)의 본딩 패드들과 전기적으로 연결되면서, 본딩 패드들로부터 몰딩 확장부(111)로 연장될 수 있다. 재배선 패턴들(114)과 반도체 칩(110)의 활성면 사이에 개재된 절연층(112)을 더 포함할 수 있다. 절연층(112)은 재배선 패턴들(114)과 반도체 칩(110) 사이의 전기적 절연을 위한 것일 수 있다. 바람직하게는, 절연층(112)은 반도체 칩(110)의 활성면과 재배선 패턴들(114) 사이에만 개재될 수 있다. 또한, 절연층(112)은 재배선 패턴들(114)과 몰딩 확장부(111) 사이에 더 개재될 수 있다.
범프용 솔더 볼들(116)은 재배선 패턴들(114) 상에 제공될 수 있다. 범프용 솔더 볼들(116)은 영률(Young's modulus)이 20~90Gpa인 솔더 물질을 포함할 수 있다. 범프용 솔더 볼들(116)은 반도체 칩(110)과 외부 회로(예를 들어, 배선 기판 등) 사이의 전기적인 연결을 제공할 수 있다.
본 발명의 반도체 칩 패키지는 상기와 같은 반도체 칩(110), 몰딩 확장부(111), 재배선 패턴들(114) 및 범프용 솔더 볼들(116)을 포함함으로써, 팬-아웃(fan-out) 패키지 구조를 가질 수 있다. 이에 따라, 반도체 칩(110)의 크기가 작아지더라도 기존의 솔더 볼 레이아웃을 유지할 수 있기 때문에, 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 범프용 솔더 볼들(116)의 솔더 접합 신뢰성(Solder Joint Reliability : SJR)이 저하되는 것을 방지할 수 있다.
몰딩층(120c)은 반도체 칩(110)의 활성면 및 몰딩 확장부(111)를 덮으면서, 범프용 솔더 볼들(116) 각각의 일부를 노출하도록 제공될 수 있다. 몰딩층(120c)은 서로 인접하는 범프용 솔더 볼들(116) 사이에서 범프용 솔더 볼들(116)과 접하는 가장자리를 포함하는 메니스커스(meniscus) 요면을 갖고, 범프용 솔더 볼들(116)은 활성면과 평행하면서 최대 직경(Max. Diameter)을 갖는 단면을 포함하고, 활성면 또는/및 몰딩 확장부(111)의 표면으로부터 메니스커스 요면의 범프용 솔더 볼들(116)과 접하는 가장자리까지의 높이(H1)는 활성면 또는/및 몰딩 확장부(111)의 표면으로부터 범프용 솔더 볼들(116)의 단면까지의 높이(Z)로부터 아래 또는 위로 범프용 솔더 볼(116)의 최대 직경의 1/7 길이 이내일 수 있다. 예를 들어, 범프용 솔더 볼(116)의 최대 직경이 350μm일 경우, 메니스커스 요면의 가장자리까지의 높이(H1)는 범프용 솔더 볼들(116)의 단면까지의 높이(Z)로부터 ±50μm 이내일 수 있다. 이에 따라, 반도체 칩(110)의 활성면은 몰딩층(120c)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있다.
몰딩층(120c)에 의한 범프용 솔더 볼들(116)의 고착 특성이 향상됨으로써, 반도체 칩 패키지의 범프용 솔더 볼들(116)과 접합 부위에 집중되는 열적 응력이 분산될 수 있다. 이에 따라, 범프용 솔더 볼들(116)의 솔더 접합 신뢰성이 향상될 수 있다. 또한, 몰딩층(120c)은 반도체 칩(110)과 배선 기판 사이의 열 팽창 계수 차이를 감소시킬 수 있다. 이에 따라, 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 범프용 솔더 볼들(116)의 솔더 접합 신뢰성이 향상될 수 있다.
몰딩층(120c)의 메니스커스 요면은 활성면 또는/및 몰딩 확장부(111)의 표면으로부터 범프용 솔더 볼들(116)과 접하는 가장자리까지의 제 1 높이(H1), 활성면 또는/및 몰딩 확장부(111)의 표면으로부터 범프용 솔더 볼들(116) 중 최외곽 범프용 솔더 볼들과 접하는 부위까지의 제 2 높이(H2), 활성면 또는/및 몰딩 확장부(111)의 표면으로부터 범프용 솔더 볼들(116) 사이의 최하부까지의 제 3 높이(H3) 및 활성면 또는/및 몰딩 확장부(111)의 표면으로부터 반도체 칩(110)의 가장자리에 대응되는 부위까지의 제 4 높이(H4)를 포함할 수 있다. 제 1 높이(H1)와 제 3 높이(H3) 사이에는 범프용 솔더 볼(116)의 최대 직경의 1/5 길이 이내의 높이 차가 존재할 수 있다. 예를 들어, 범프용 솔더 볼(116)의 최대 직경이 350μm일 경우, 제 1 높이(H1)와 제 3 높이(H3) 사이에는 최대 70μm의 높이 차가 존재할 수 있다. 또한, 제 1 높이(H1)와 제 3 높이(H3) 사이에는 적어도 10μm의 높이 차가 존재할 수 있다. 제 2 높이(H2)는 제 1 높이(H1)보다 낮거나 높을 수 있고, 제 4 높이(H4)는 제 3 높이(H3)보다 낮거나 높을 수 있다. 또한, 제 2 높이(H2)와 제 4 높이(H4) 사이에는 적어도 10μm의 높이 차가 존재할 수 있다.
몰딩층(120c)이 활성면 또는/및 몰딩 확장부(111)의 표면으로부터 범프용 솔더 볼들(116)의 최대 직경의 단면까지의 높이(Z)로부터 아래 또는 위로 범프용 솔더 볼들(116)의 최대 직경의 1/7 길이 이내인 메니스커스 요면의 범프용 솔더 볼들(116)과 접하는 가장자리까지의 높이(H1)를 가지기 때문에, 범프용 솔더 볼들(116)의 고착 특성이 향상될 수 있다. 이에 따라, 반도체 칩 패키지의 범프용 솔더 볼들(116)과 접합 부위에 집중되는 열적 응력이 분산됨으로써, 솔더 접합 신뢰성이 향상될 수 있다.
메니스커스 요면의 범프용 솔더 볼들(116)과 접하는 가장자리까지의 높 이(H1)가 범프용 솔더 볼들(116)의 최대 직경의 단면까지의 높이(Z)로부터 위로 범프용 솔더 볼들(116)의 최대 직경의 1/7 길이를 초과하는 경우에는, 몰딩층(120c)을 형성하는 공정에서 보이드(void) 등과 같은 불량을 초래할 수 있다. 또는, 반도체 칩(110)과 외부 회로 사이의 전기적인 연결을 제공하는 범프용 솔더 볼들(116)의 노출면이 충분하지 않아 전기적 신뢰성이 저하될 수 있다.
메니스커스 요면의 범프용 솔더 볼들(116)과 접하는 가장자리까지의 높이(H1)가 범프용 솔더 볼들(116)의 최대 직경의 단면까지의 높이(Z)로부터 아래로 범프용 솔더 볼들(116)의 최대 직경의 1/7 길이를 초과하는 경우에는, 재배선 패턴들(114) 상에 제공된 범프용 솔더 볼들(116)의 고착 특성이 저하될 수 있다. 이에 따라, 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 범프용 솔더 볼들(116)의 솔더 접합 신뢰성이 저하될 수 있다.
몰딩층(120c)의 메니스커스 요면은 매티드(matted) 또는 논-매티드(non-matted) 형태의 표면을 가질 수 있다. 바람직하게는, 본 발명의 몰딩층(120c)의 메니스커스 요면은 매티드 형태의 표면을 가질 수 있다. 이에 따라, 몰딩층(120c)의 메니스커스 요면은 거친 표면으로 인해 낮은 반사 특성이 있기 때문에, 반도체 칩 패키지를 검사하는 과정에서 육안으로 범프용 솔더 볼들(116)과 몰딩층(120c)의 표면을 용이하게 구분할 수 있다.
몰딩층(120c)은 에폭시 몰딩 컴파운드를 포함할 수 있다. 에폭시 몰딩 컴파운드는 50~90wt% 범위의 실리카(silica, SiO2)를 포함할 수 있다. 에폭시 몰딩 컴파 운드는 유리 전이 온도(Glass Transition Temperature, Tg) 이하의 온도 구간에서 50ppm/℃ 이하의 열 팽창 계수를 가질 수 있다. 에폭시 몰딩 컴파운드는 3Gpa 이상의 탄성 계수(elastic modulus)를 가질 수 있다.
상기한 구조를 갖는 반도체 칩 패키지는 반도체 칩의 활성면 및 몰딩 확장부를 덮으면서, 범프용 솔더 볼들 각각의 일부를 노출하는 메니스커스 요면을 갖는 몰딩층을 포함함으로써, 반도체 칩의 활성면이 화학적/물리적인 외부 환경으로부터 보호될 수 있다. 또한, 몰딩층이 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 반도체 칩과 배선 기판 사이의 열 팽창 계수 차이를 감소시킴으로써, 솔더 접합 신뢰성이 향상될 수 있다. 이에 더하여, 몰딩 확장부가 반도체 칩의 배면 및 측면을 둘러싸는 구조를 가짐으로써, 반도체 칩의 배면 및 측면이 화학적/물리적인 외부 환경으로부터 보호될 수 있다.
도 3은 본 발명의 실시예에 따른 반도체 칩 패키지의 제조 방법을 설명하기 위한 공정 순서도이다.
도 3을 참조하면, 반도체 칩 패키지의 제조 방법은 반도체 칩들 각각의 배면 및 측면을 둘러싸는 몰딩 확장부를 형성(S110)하는 것, 반도체 칩들의 본딩 패드들과 전기적으로 연결되면서 몰딩 확장부로 연장되는 재배선 패턴을 형성(S120)하는 것, 재배선 패턴들 상에 범프용 솔더 볼들이 형성된 반도체 칩들을 포함하는 반도체 칩군을 준비(S130)하는 것, 성형 금형에 릴리스 테이프 공급 및 반도체 칩군을 로딩(S140)하는 것, 몰딩 물질을 성형 금형에 주입(S150)하는 것, 압축 성형하여 반도체 칩들의 활성면 및 몰딩 확장부에 몰딩층을 형성(S160)하는 것, 성형 금형으 로부터 반도체 칩군을 언로딩(S170)하는 것, 및 반도체 칩군을 절단하여 각각의 반도체 칩 패키지로 분리(S180)하는 것을 포함할 수 있다.
상기한 반도체 칩 패키지의 제조 방법은 대략적인 흐름을 설명한 것이고, 이에 대한 자세한 설명은 아래의 도 4a 내지 도 4d, 및 도 5a 내지 도 5c 또는 도 7a 내지 7c를 참조하여 설명하고자 한다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체 칩 패키지의 제조 방법을 설명하기 위한 공정 단면도들이다.
도 4a를 참조하면, 적어도 하나의 반도체 칩(110)을 캐리어(carrier, 135)에 부착한다. 복수의 반도체 칩(110)을 부착하는 경우에는 각각의 반도체 칩(110)을 제조하고자 하는 패키지의 크기에 맞은 간격을 갖도록 캐리어(135)에 배치될 수 있다. 반도체 칩(110)을 캐리어(135)에 부착하는 것은 접착 물질막을 사용하는 것일 수 있다. 반도체 칩(110)을 캐리어(135)에 부착하는 것은 반도체 칩(110)의 활성면이 캐리어(135)에 접하게 하는 것일 수 있다. 이에 따라, 반도체 칩(110)의 배면 및 측면이 노출될 수 있다.
반도체 칩(110)을 캐리어(135)에 부착하기 전에, 반도체 칩(110)의 배면을 연마하는 것과 반도체 웨이퍼에 형성된 복수의 반도체 칩들을 각각의 반도체 칩(110)으로 절단(sawing)하는 것을 더 포함할 수 있다. 배면이 연마된 반도체 칩(110)은 50~760μm 범위의 두께를 가질 수 있다. 바람직하게는, 배면이 연마된 반도체 칩(110)은 50~200μm 범위의 두께를 가질 수 있다. 반도체 칩(110)이 얇은 두께를 가짐으로써, 반도체 칩 패키지의 박형화가 이루어질 수 있다.
캐리어(135)는 금속 물질, 세라믹(ceramic) 물질 및 유기(organic) 물질 중에서 선택된 하나일 수 있다. 캐리어(135)는 반도체 칩(110)의 배면 및 측면을 둘러싸는 몰딩 확장부를 형성하는 추후 공정에서 반도체 칩(110)에 가해지는 물리적 응력을 완화하기 위한 것일 수 있다. 접착 물질막은 재가공 접착제(reworkable adhesive)일 수 있다. 이는 반도체 칩(110)을 몰딩 확장부가 형성된 후에 제거하는 공정을 용이하게 하기 위한 것일 수 있다. 접착 물질막은 자외선 경화 수지(UltraViolet curable resin : UV resin)나 열가소성(thermoplastic) 수지를 포함하는 접착 테이프가 사용될 수 있다.
도 4b를 참조하면, 반도체 칩(110)의 배면 및 측면을 둘러싸는 몰딩 확장부(111)를 형성한다. 몰딩 확장부(111)는 반도체 칩(110)의 배면 및 측면을 화학적/물리적인 외부 환경으로부터 보호하기 위한 것일 수 있다. 몰딩 확장부(111)를 형성하는 것은 인쇄(printing) 방식, 이송 성형(transfer molding) 방식 또는 압축 성형(compression molding) 방식 등을 포함할 수 있다. 몰딩 확장부(111)는 수지 계열의 물질 또는 에폭시 몰딩 컴파운드일 수 있다. 또한, 몰딩 확장부(111)는 추후에 형성되는 몰딩층과 동일한 물질일 수 있다.
도 4c를 참조하면, 반도체 칩(110)의 활성면을 덮고 있는 캐리어(135)를 제거한 후, 반도체 칩(110)의 활성면 및 몰딩 확장부(111) 상에 절연층(112)을 형성한다. 절연층(112)은 반도체 칩(110)과 재배선 패턴들(114) 사이를 전기적으로 절연하기 위한 것일 수 있다. 절연층(112)은 반도체 칩(110)과 재배선 패턴들(114)을 전기적으로 연결하기 위해 반도체 칩(110)의 본딩 패드들(미도시)을 노출하는 랜드 영역(land region, 미도시)을 가질 수 있다.
반도체 칩(110)의 본딩 패드들과 전기적으로 연결되면서, 몰딩 확장부(111)로 연장되는 재배선 패턴들(114)을 형성한다. 재배선 패턴들(114)을 형성하는 것은 도금 방식 또는 라미네이션(lamination) 방식 등과 같은 일반적인 재배선 방식을 포함할 수 있다. 설명의 간편성을 위해, 재배선 방식에 대한 설명은 생략하기로 한다.
도 4d를 참조하면, 재배선 패턴들(114) 상에 범프용 솔더 볼들(116)을 형성한다. 범프용 솔더 볼들(116)을 형성하는 것은 솔더 볼 부착(solder ball attach) 방식, 솔더 인쇄(solder printing) 방식 또는 솔더 제팅(solder jetting) 방식 등을 포함할 수 있다.
상기한 공정들이 복수의 반도체 칩(110)을 포함하는 반도체 칩군(S)을 대상으로 진행된 경우, 범프용 솔더 볼들(116)을 형성한 후에 각각의 반도체 칩(110)으로 분리하기 위한 절단 공정이 더 포함될 수 있다. 또는, 추후에 몰딩층을 형성한 후, 각각의 반도체 칩 패키지로 분리하는 절단 공정이 수행될 수 있다.
본 발명의 반도체 칩 패키지는 상기와 같은 반도체 칩(110), 몰딩 확장부(111), 재배선 패턴들(114) 및 범프용 솔더 볼들(116)을 포함하도록 형성됨으로써, 팬-아웃(fan-out) 패키지 구조를 가질 수 있다. 이에 따라, 반도체 칩(110)의 크기가 작아지더라도 기존의 솔더 볼 레이아웃을 유지할 수 있기 때문에, 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 범프용 솔더 볼들(116)의 솔더 접합 신뢰성이 저하되는 것을 방지할 수 있다.
도 5a 내지 도 5c는 본 발명의 실시예에 따른 반도체 칩 패키지의 제조 방법을 설명하기 위한 공정 단면도들이고, 도 6은 도 5c의 B 부분을 확대한 확대 단면도이다.
도 5a를 참조하면, 성형 금형은 하부 금형(310b) 및 상부 금형(310t)으로 이루어질 수 있다. 하부 금형(310b)은 몰딩 성형부(310b의 요부)를 가질 수 있다. 상부 금형(310t)은 장착부를 가질 수 있다. 성형 금형은 몰딩 물질(도 5b의 120 참조)의 액체화를 위해 175℃ 이상의 온도까지 가열하는 기능을 포함할 수 있다.
하부 금형(310b)과 상부 금형(310t) 사이에 릴리스 테이프(release tape, 320)가 공급될 수 있다. 릴리스 테이프(320)는 하부 금형(310b)의 양측에 설치된 테이프 롤러(tape roller, 315)를 통해 하부 금형(310b)에 공급될 수 있다. 릴리스 테이프(320)는 몰딩 공정의 온도에서 변형을 일으키지 않는 안정된 소재일 수 있다. 릴리스 테이프(320)는 사불화 폴리 에틸렌(PolyTetraFluoroEthylene : PTFE) 또는 에틸렌/사불화에틸렌 공중합체(Ethylene TetraFluoroEthylene copolymer : ETFE)일 수 있다.
도 5b를 참조하면, 상부 금형(310t)의 장착부에 범프용 솔더 볼들이 형성된 반도체 칩군(S)이 로딩(loading)될 수 있다. 반도체 칩군(S)은 적어도 하나의 반도체 칩을 포함할 수 있다. 도 4d에서 설명된 것처럼, 반도체 칩군(S)이 각각의 반도체 칩으로 분리된 경우, 반도체 칩군(S)은 복수의 반도체 칩들 사이에 칩 절단 영역들(scribe line)을 갖는 캐리어에 탑재된 형태일 수 있다. 이와는 달리, 반도체 칩군(S)이 각각의 반도체 칩으로 분리되지 않은 경우, 반도체 칩군(S)은 캐리어를 포함하지 않을 수 있다. 반도체 칩군(S)은 반도체 칩의 배면이 상부 금형(310t)의 장착부를 향하도록 로딩될 수 있다.
반도체 칩군(S)은 접착 물질막을 매개로 상부 금형(310t)의 장착부에 로딩될 수 있다. 접착 물질막은 접착 후에 분리가 용이한 재가공 접착제가 사용될 수 있다. 이는 반도체 칩군(S)은 몰딩 공정이 종료된 후에 언로딩(unloading)되기 때문이다. 접착 물질막은 자외선 경화 수지나 열가소성 수지를 포함하는 접착 테이프가 사용될 수 있다.
하부 금형(310b)의 몰딩 성형부에 릴리스 테이프(320)를 밀착시킨 후, 밀착된 릴리스 테이프(320)를 포함하는 몰딩 성형부에 몰딩 물질(120)을 주입할 수 있다. 몰딩 물질(120)은 에폭시 몰딩 컴파운드를 포함할 수 있다. 에폭시 몰딩 컴파운드는 분말(powder) 형태 또는 액체(liquid) 형태일 수 있다. 에폭시 몰딩 컴파운드는 50~90wt％ 범위의 실리카를 포함할 수 있다. 에폭시 몰딩 컴파운드는 유리 전이 온도 이하의 온도 구간에서 50ppm/℃ 이하의 열 팽창 계수를 가질 수 있다. 이에 따라, 상부 금형(310t)의 장착부에 로딩된 반도체 칩군(S)의 범프용 솔더 볼들이 몰딩 물질(120) 상에 위치할 수 있다.
몰딩 물질(120)을 주입한 후, 하부 금형(310b)의 몰딩 성형부를 예열 및 진공 배기하는 것을 더 포함할 수 있다. 예열은 분말 형태의 몰딩 물질(120)을 액체 상태로 만들기 위한 것일 수 있다. 예열은 175℃ 정도의 온도로 2초 이상의 시간 동안 수행될 수 있다. 진공 배기는 몰딩층(도 5c의 120c 참조)을 형성하는 공정에서 발생할 수 있는 불균일 또는 불완전한 몰딩층이 형성되는 것을 방지하기 위한 것일 수 있다. 진공 배기는 하부 금형(310b)의 몰딩 성형부 내부의 압력이 50torr 이하가 되도록 수행될 수 있다.
도 5c 및 도 6을 참조하면, 압축 성형하여 반도체 칩의 활성면 및 몰딩 확장부를 덮는 몰딩층(120c)을 형성할 수 있다. 압축 성형은 반도체 칩군(S)을 액체 상태의 몰딩 물질(120) 및 릴리스 테이프(320)에 압축시키는 것일 수 있다. 압축시키는 것은 상부 금형(301t) 및 하부 금형(310b)을 밀착시키는 것일 수 있다. 이러한 압축은 상부 금형(310t) 및/또는 하부 금형(310b)이 움직여 상부 금형(310t)과 하부 금형(310b)이 릴리스 테이프(320)를 사이에 두고 서로 맞닿게 하는 것일 수 있다. 몰딩층(120c)을 형성한 후, 100℃ 이상의 온도을 가하는 추가적인 경화 공정으로 몰딩층(120c)과 활성면 및 몰딩 확장부 사이의 접착력을 향상시키는 동시에, 몰딩층(120c)의 안정성을 증가시킬 수 있다.
압축 성형으로 인해 반도체 칩의 활성면 및 몰딩 확장부를 덮으면서 범프용 솔더 볼들 각각의 일부를 노출하는 몰딩층(120c)이 형성될 수 있다. 몰딩층(120c)은 서로 인접하는 범프용 솔더 볼들 사이에서 범프용 솔더 볼들과 접하는 가장자리를 포함하는 메니스커스 요면을 갖고, 범프용 솔더 볼들은 활성면과 평행하면서 최대 직경을 갖는 단면을 포함하고, 활성면 또는/및 몰딩 확장부의 표면으로부터 메니스커스 요면의 범프용 솔더 볼들과 접하는 가장자리까지의 높이(도 1의 H1 참조)는 활성면 또는/및 몰딩 확장부의 표면으로부터 범프용 솔더 볼들의 단면으로부터 아래 또는 위로 범프용 솔더 볼들의 최대 직경의 1/7 길이 이내일 수 있다. 이에 따라, 반도체 칩의 활성면은 몰딩층(120c)에 의해 화학적/물리적인 외부 환경으로 부터 보호될 수 있다.
몰딩층(120c)에 의한 범프용 솔더 볼들의 고착 특성이 향상됨으로써, 반도체 칩 패키지의 범프용 솔더 볼들과 접합 부위에 집중되는 열적 응력이 분산될 수 있다. 이에 따라, 범프용 솔더 볼들의 솔더 접합 신뢰성이 향상될 수 있다. 또한, 몰딩층(120c)은 반도체 칩과 배선 기판 사이의 열 팽창 계수 차이를 감소시킬 수 있다. 이에 따라, 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 범프용 솔더 볼들의 솔더 접합 신뢰성이 향상될 수 있다.
이에 더하여, 몰딩층(120c)은 반도체 칩군(S)의 강도를 향상시킴으로써, 각각의 반도체 칩 패키지로 분리하기 위한 추후 공정인 절단 공정에서 몰딩층(120c)은 반도체 칩 패키지의 가장자리가 깨지는 칩핑(chipping) 현상을 최소화할 수 있다. 이에 따라, 절단 공정에 의한 반도체 칩 패키지의 품질이 저하되는 것을 방지할 수 있다.
몰딩층(120c)이 메니스커스 요면을 갖게 형성되는 것은 상부 금형(310t)과 하부 금형(310b) 사이에 개재된 릴리스 테이프(320)에 의한 것일 수 있다. 이는 압축 성형 공정에서 릴리스 테이프(320)에 범프용 솔더 볼들의 일부가 함몰되기 때문일 수 있다. 이에 따라, 릴리스 테이프(320)는 서로 이웃하는 범프용 솔더 볼들 사이에서 메니스커스 철면을 형성할 수 있다. 결과적으로, 몰딩층(120c)은 릴리스 테이프의 메니스커스 철면에 의해 메니스커스 요면을 가질 수 있다.
릴리스 테이프(320)의 두께(TR)는 범프용 솔더 볼의 높이(TS)에서 몰딩 층(120c)의 제 3 높이(TH3, 도 1의 H3와 동일)를 뺀 값보다 클 수 있다. 릴리스 테이프(320)는 10~900％ 범위의 연신율(elongation) 및 50MPa 이하의 인장 응력(tensile stress)을 가질 수 있다. 만약, 릴리스 테이프(320)의 인장 응력이 50MPa 이상일 경우, 영률이 20~90GPa인 솔더 물질을 포함하는 범프용 솔더 볼들은 릴리스 테이프(320)에 의해 눌러져 그 모양이 변형될 수 있다.
메니스커스 요면은 활성면 또는/및 몰딩 확장부의 표면으로부터 범프용 솔더 볼들과 접하는 가장자리까지의 제 1 높이(도 1의 H1 참조), 활성면 또는/및 몰딩 확장부의 표면으로부터 반도체 칩 패키지의 범프용 솔더 볼들 중 최외곽 범프용 솔더 볼들과 접하는 부위까지의 제 2 높이(도 1의 H2 참조), 활성면 또는/및 몰딩 확장부의 표면으로부터 반도체 칩 패키지의 범프용 솔더 볼들 사이의 최하부까지의 제 3 높이(도 1의 H3 참조) 및 활성면 또는/및 몰딩 확장부의 표면으로부터 반도체 칩 패키지의 가장자리에 대응되는 부위까지의 제 4 높이(도 1의 H4 참조)를 포함할 수 있다. 제 1 높이와 제 3 높이 사이에는 범프용 솔더 볼의 최대 직경의 1/5 길이 이내의 높이 차가 존재할 수 있다. 또한, 제 1 높이와 제 3 높이 사이에는 적어도 10μm의 높이 차가 존재할 수 있다. 제 2 높이는 제 1 높이보다 낮거나 높을 수 있고, 제 4 높이는 제 3 높이보다 낮거나 높을 수 있다. 또한, 제 2 높이와 제 4 높이 사이에는 적어도 10μm의 높이 차가 존재할 수 있다.
몰딩층(120c)이 활성면 또는/및 몰딩 확장부의 표면으로부터 범프용 솔더 볼들의 최대 직경의 단면으로부터 아래 또는 위로 범프용 솔더 볼들의 최대 직경의 1/7 길이 이내인 메니스커스 요면의 범프용 솔더 볼들과 접하는 가장자리까지의 높이를 가지기 때문에, 범프용 솔더 볼들의 고착 특성이 향상될 수 있다. 이에 따라, 반도체 칩 패키지의 범프용 솔더 볼들과 접합 부위에 집중되는 열적 응력이 분산됨으로써, 솔더 접합 신뢰성이 향상될 수 있다.
메니스커스 요면의 범프용 솔더 볼들과 접하는 가장자리까지의 높이가 범프용 솔더 볼들의 최대 직경의 단면까지의 높이로부터 위로 범프용 솔더 볼들의 최대 직경의 1/7 길이를 초과하는 경우에는, 몰딩층(120c)을 형성하는 공정에서 보이드 등과 같은 불량을 초래할 수 있다. 또는, 반도체 칩과 외부 회로 사이의 전기적인 연결을 제공하는 범프용 솔더 볼들의 노출면이 충분하지 않아 전기적 신뢰성이 저하될 수 있다.
메니스커스 요면의 범프용 솔더 볼들과 접하는 가장자리까지의 높이가 범프용 솔더 볼들의 최대 직경의 단면까지의 높이로부터 아래로 범프용 솔더 볼들의 최대 직경의 1/7 길이를 초과하는 경우에는, 재배선 패턴들 상에 제공된 범프용 솔더 볼들의 고착 특성이 저하될 수 있다. 이에 따라, 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 범프용 솔더 볼들의 솔더 접합 신뢰성이 저하될 수 있다.
릴리스 테이프(320)는 매티드 또는 논-매티드 형태의 표면을 가질 수 있다. 릴리스 테이프(320)의 표면 형태는 몰딩 공정에서 몰딩층(120c)의 메니스커스 요면으로 전사될 수 있다. 이에 따라, 몰딩층(120c)의 메니스커스 요면은 매티드 또는 논-매티드 형태의 표면을 가질 수 있다. 바람직하게는, 본 발명의 몰딩층(120c)의 메니스커스 요면은 매티드 형태의 표면을 가질 수 있다. 이에 따라, 몰딩층(120c) 의 메니스커스 요면은 거친 표면으로 인해 낮은 반사 특성이 있기 때문에, 반도체 칩 패키지를 검사하는 과정에서 육안으로 범프용 솔더 볼들과 몰딩층(120c)의 표면을 용이하게 구분할 수 있다.
도시되지 않았지만, 몰딩층(120c)이 형성된 반도체 칩군(S)을 상부 금형으로 언로딩한 후, 복수의 반도체 칩들 사이의 칩 절단 영역 및 몰딩층(120c)을 절단하여, 각각의 반도체 칩 패키지들로 분리하는 것을 더 포함할 수 있다. 이에 따라, 반도체 칩의 활성면 및 몰딩 확장부를 덮으면서, 범프용 솔더 볼들 각각의 일부를 노출하도록 제공된 메니스커스 요면을 갖는 몰딩층(120c)을 포함하는 반도체 칩 패키지가 제조될 수 있다.
도 7a 내지 도 7c는 본 발명의 다른 실시예에 따른 반도체 칩 패키지의 다른 제조 방법을 설명하기 위한 공정 단면도들이다. 설명의 간편성을 위해, 도 7a 내지 도 7c에 대한 설명은 도 5a 내지 도 5c의 설명과 동일한 부분을 생략하고 기재된다.
도 7a를 참조하면, 성형 금형은 하부 금형(310ba) 및 상부 금형(310ta)으로 이루어질 수 있다. 하부 금형(310ba)은 장착부를 포함하는 몰딩 성형부(310ba의 요부)를 가질 수 있다. 하부 금형(310ba)과 상부 금형(310ta) 사이에 릴리스 테이프(320)가 공급될 수 있다. 릴리스 테이프(320)는 상부 금형(310ta)의 양측에 설치된 테이프 롤러(315)를 통해 상부 금형(310ta)에 공급될 수 있다.
도 7b를 참조하면, 하부 금형(310ba)의 장착부에 범프용 솔더 볼들이 형성된 반도체 칩군(S)이 로딩될 수 있다. 반도체 칩군(S)은 반도체 칩의 배면이 하부 금 형(310ba)의 장착부를 향하도록 로딩될 수 있다. 반도체 칩군(S)은 접착 물질막을 매개로 하부 금형(310ba)의 장착부에 로딩될 수 있다.
상부 금형(310ta)에 릴리스 테이프(320)를 밀착시키고, 하부 금형(310ba)의 몰딩 성형부의 장착부에 로딩된 반도체 칩군(S)의 범프용 솔더 볼들을 덮도록 하부 금형(310ba)의 몰딩 성형부에 몰딩 물질(120)을 주입할 수 있다. 이에 따라, 하부 금형(310ba)의 몰딩 성형부의 장착부에 로딩된 반도체 칩군(S)의 범프용 솔더 볼들 상에 몰딩 물질(120)이 위치할 수 있다.
도 7c를 참조하면, 압축 성형하여 반도체 칩의 활성면 및 몰딩 확장부를 덮는 몰딩층(120c)을 형성할 수 있다. 압축 성형은 반도체 칩군(S) 상에 있는 액체 상태의 몰딩 물질(120)에 릴리스 테이프(320)를 압축시키는 것일 수 있다. 압축시키는 것은 상부 금형(301ta) 및 하부 금형(310ba)을 밀착시키는 것일 수 있다. 이러한 압축은 상부 금형(310ta) 및/또는 하부 금형(310ba)이 움직여 상부 금형(310ta)과 하부 금형(310ba)이 릴리스 테이프(320)를 사이에 두고 서로 맞닿게 하는 것일 수 있다.
압축 성형으로 인해 반도체 칩의 활성면 및 몰딩 확장부를 덮으면서 범프용 솔더 볼들 각각의 일부를 노출하는 몰딩층(120c)이 형성될 수 있다. 몰딩층(120c)은 서로 인접하는 범프용 솔더 볼들 사이에서 범프용 솔더 볼들과 접하는 가장자리를 포함하는 메니스커스 요면을 갖고, 범프용 솔더 볼들은 활성면과 평행하면서 최대 직경을 갖는 단면을 포함하고, 활성면으로부터 메니스커스 요면의 범프용 솔더 볼들과 접하는 가장자리까지의 높이(도 1의 H1 참조)는 활성면 또는 몰딩 확장부의 표면으로부터 범프용 솔더 볼들의 단면까지의 높이로부터 아래 또는 위로 범프용 솔더 볼들의 최대 직경의 1/7 길이 이내로 형성될 수 있다. 이에 따라, 반도체 칩의 활성면은 몰딩층(120c)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있다.
몰딩층(120c)에 의한 범프용 솔더 볼들의 고착 특성이 향상됨으로써, 반도체 칩 패키지의 범프용 솔더 볼들과 접합 부위에 집중되는 열적 응력을 분산시킬 수 있다. 이에 따라, 범프용 솔더 볼들의 솔더 접합 신뢰성이 향상될 수 있다. 또한, 몰딩층(120c)은 반도체 칩과 배선 기판 사이의 열 팽창 계수 차이를 감소시킬 수 있다. 이에 따라, 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 범프용 솔더 볼들의 솔더 접합 신뢰성이 향상될 수 있다.
이에 더하여, 몰딩층(120c)은 반도체 칩군(S)의 강도를 향상시킴으로써, 각각의 반도체 칩 패키지로 분리하기 위한 추후 공정인 절단 공정에서 몰딩층(120c)은 반도체 칩 패키지의 가장자리가 깨지는 칩핑 현상을 최소화할 수 있다. 이에 따라, 절단 공정에 의한 반도체 칩 패키지의 품질이 저하되는 것을 방지할 수 있다.
상기한 방법들에 따라 제조된 반도체 칩 패키지는 반도체 칩의 활성면 및 몰딩 확장부를 덮으면서, 범프용 솔더 볼들 각각의 일부를 노출하는 메니스커스 요면을 갖는 몰딩층을 포함함으로써, 반도체 칩의 활성면이 화학적/물리적인 외부 환경으로부터 보호될 수 있다. 또한, 몰딩층이 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 반도체 칩과 배선 기판 사이의 열 팽창 계수 차이를 감소시킴으로써, 솔더 접합 신뢰성이 향상될 수 있다.
도 8은 본 발명의 실시예에 따른 다른 반도체 칩 패키지를 설명하기 위한 단면도이다. 설명의 간편성을 위해, 도 8에 대한 설명은 도 1의 설명과 동일한 부분을 생략하고 기재된다.
도 8을 참조하면, 반도체 칩 패키지는 반도체 칩(110), 몰딩 확장부(111), 재배선 패턴(114), 범프용 솔더 볼들(116) 및 몰딩층(120c)을 포함할 수 있다.
재배선 패턴들(111)과 반도체 칩(110)의 활성면 사이에 개재된 절연층(112)을 더 포함할 수 있다. 절연층(112)은 재배선 패턴들(111)과 반도체 칩(110) 사이의 전기적 절연을 위한 것일 수 있다. 몰딩 확장부(111)가 절연 물질인 수지 계열의 물질 또는 에폭시 몰딩 컴파운드이고, 내부에 배선 등과 같은 도전 패턴을 포함하지 않기 때문에, 재배선 패턴(114)과 몰딩 확장부(111) 사이에는 전기적 절연의 필요성이 없다. 이에 따라, 절연층(112)은 반도체 칩(110)의 활성면과 재배선 패턴들(111) 사이에만 개재될 수 있다.
도 9는 본 발명의 다른 실시예에 따른 전자 소자를 설명하기 위한 단면도이다.
도 9를 참조하면, 앞서 도 3에서 설명된 방법으로 제조된 도 1 및/또는 도 8과 같은 구조의 반도체 칩 패키지를 준비한다. 배선 기판(210)을 준비한다. 배선 기판(210)에 반도체 칩 패키지를 실장함으로써, 전자 소자를 제조할 수 있다. 도 1의 반도체 칩 패키지를 포함하는 전자 소자를 예로 들어 설명하고자 한다.
반도체 칩 패키지는 반도체 칩(110), 몰딩 확장부(111), 재배선 패턴(114), 범프용 솔더 볼들(116) 및 몰딩층(120c)을 포함할 수 있다. 반도체 칩(110)은 본딩 패드들(미도시)을 구비하는 활성면, 활성면에 대향하는 배면 및 측면을 가질 수 있다. 몰딩 확장부(111)는 반도체 칩(110)의 배면 및 측면을 둘러쌀 수 있다. 재배선 패턴들(114)은 반도체 칩(110)의 본딩 패드들과 전기적으로 연결되면서, 몰딩 확장부(111)로 연장될 수 있다. 재배선 패턴들(114)과 반도체 칩(110)의 활성면 및 몰딩 확장부(111) 사이에 개재된 절연층(112)을 더 포함할 수 있다. 절연층(112)은 재배선 패턴들(114)과 반도체 칩(110) 사이의 전기적 절연을 위한 것일 수 있다. 범프용 솔더 볼들(116)은 반도체 칩(110)의 재배선 패턴들(114) 상에 제공될 수 있다. 범프용 솔더 볼들(116)은 반도체 칩(110)과 배선 기판(210) 사이의 전기적인 연결을 제공할 수 있다.
반도체 칩 패키지는 상기와 같은 반도체 칩(110), 몰딩 확장부(111), 재배선 패턴들(114) 및 범프용 솔더 볼들(116)을 포함함으로써, 팬-아웃 패키지 구조를 가질 수 있다. 이에 따라, 반도체 칩(110)의 크기가 작아지더라도 기존의 솔더 볼 레이아웃을 유지할 수 있기 때문에, 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 범프용 솔더 볼들(116)의 솔더 접합 신뢰성이 저하되는 것을 방지할 수 있다.
몰딩층(120c)은 반도체 칩(110)의 활성면 및 몰딩 확장부(111)를 덮으면서, 범프용 솔더 볼들(116) 각각의 일부를 노출하도록 제공될 수 있다. 몰딩층(120c)은 서로 인접하는 범프용 솔더 볼들(116) 사이에서 범프용 솔더 볼들(116)과 접하는 가장자리를 포함하는 메니스커스 요면을 갖고, 범프용 솔더 볼들(116)은 활성면과 평행하면서 최대 직경을 갖는 단면을 포함하고, 활성면 또는/및 몰딩 확장부(111)의 표면으로부터 메니스커스 요면의 범프용 솔더 볼들(116)과 접하는 가장자리까지 의 높이(도 1의 H1 참조)는 활성면 또는/및 몰딩 확장부(111)의 표면으로부터 범프용 솔더 볼들(116)의 단면까지의 높이로부터 아래 또는 위로 범프용 솔더 볼들(116)의 최대 직경의 1/7 길이 이내일 수 있다. 이에 따라, 반도체 칩(110)의 활성면은 몰딩층(120c)에 의해 화학적/물리적인 외부 환경으로부터 보호될 수 있다.
몰딩층(120c)이 활성면 또는/및 몰딩 확장부(111)의 표면으로부터 범프용 솔더 볼들(116)의 최대 직경의 단면까지의 높이로부터 아래 또는 위로 범프용 솔더 볼들(116)의 1/7 길이 이내인 메니스커스 요면의 범프용 솔더 볼들(116)과 접하는 가장자리까지의 높이를 가지기 때문에, 범프용 솔더 볼들(116)의 고착 특성이 향상될 수 있다. 이에 따라, 반도체 칩 패키지의 범프용 솔더 볼들(116)과 접합 부위에 집중되는 열적 응력이 분산됨으로써, 솔더 접합 신뢰성이 향상될 수 있다. 또한, 몰딩층(120c)은 반도체 칩(110)과 배선 기판(210) 사이의 열 팽창 계수 차이를 감소시킬 수 있다. 이에 따라, 반도체 칩 패키지를 배선 기판(210)에 실장하는 공정에서 범프용 솔더 볼들(116)의 솔더 접합 신뢰성이 향상될 수 있다.
배선 기판(210)은 반도체 칩 패키지가 실장되는 상부면 및 상부면에 대향하는 하부면을 가질 수 있다. 배선 기판(210)은 인쇄 회로 기판(printed circuit board : PCB)을 포함하는 시스템 기판(system board) 등일 수 있다. 배선 기판(210)은 본딩 전극들(미도시)을 포함하는 상부면 및 상부면에 대향하면서 접속 전극들(미도시)을 포함하는 하부면을 가질 수 있다. 본딩 전극들은 그에 대응되는 반도체 칩(110)의 본딩 패드들과 범프용 솔더 볼들(116)을 매개로 전기적으로 연결될 수 있다.
배선 기판(210)의 하부면에 배선 기판용 솔더 볼들(212)을 형성하는 것을 더 포함할 수 있다. 배선 기판용 솔더 볼들(212)은 배선 기판(210)의 하부면에 포함된 접속 전극들 상에 제공될 수 있다. 배선 기판용 솔더 볼들(212)은 배선 기판(210)의 내부 배선(미도시)에 연결되어 반도체 칩(110)과 외부 회로(예를 들어, 주 기판(main board)) 사이의 전기적인 연결을 제공할 수 있다.
상기와 같은 구조를 갖는 전자 소자는 반도체 칩의 활성면 및 몰딩 확장부를 덮으면서 범프용 솔더 볼들 각각의 일부를 노출하는 메니스커스 요면을 갖는 몰딩층을 포함하기 때문에, 반도체 칩의 활성면이 화학적/물리적인 외부 환경으로부터 보호될 수 있다. 또한, 몰딩층이 반도체 칩 패키지를 배선 기판에 실장하는 공정에서 반도체 칩과 배선 기판 사이의 열 팽창 계수 차이를 감소시킬 수 있다. 이에 따라, 범프용 솔더 볼들의 솔더 접합 신뢰성이 향상됨으로써, 전자 소자는 안정적인 전기적 특성을 가질 수 있다. 이에 더하여, 본 발명의 전자 소자는 몰딩 물질막을 포함하는 종래와는 달리, 몰딩층을 포함하기 때문에, 전자 소자 제조 공정의 단순화 및 제조 비용의 감소를 이룰 수 있다.
상기한 본 발명의 실시예들에 따른 반도체 칩 패키지는 반도체 칩의 활성면 및 몰딩 확장부를 덮으면서 범프용 솔더 볼들 각각의 일부를 노출하는 메니스커스 표면을 갖는 몰딩층을 포함함으로써, 솔더 접합 신뢰성이 향상될 수 있다. 또한, 반도체 칩 패키지는 반도체 칩의 배면 및 측면을 둘러싸면서 재배선 패턴이 연장될 수 있는 몰딩 확장부를 포함함으로써, 기존의 솔더 볼 레이아웃에 적용될 수 있다. 이에 따라, 전자 소자의 전기적 신뢰성을 향상시킬 수 있는 반도체 칩 패키지 및 그 제조 방법이 제공될 수 있다.
이에 더하여, 상기한 본 발명의 실시예에 따른 전자 소자는 반도체 칩의 활성면 및 몰딩 확장부를 덮으면서 범프용 솔더 볼들 각각의 일부를 노출하는 메니스커스 표면을 갖는 몰딩층을 포함함으로써, 솔더 접합 신뢰성이 향상될 수 있다. 또한, 전자 소자는 반도체 칩의 배면 및 측면을 둘러싸면서 재배선 패턴이 연장될 수 있는 몰딩 확장부를 포함함으로써, 기존의 솔더 볼 레이아웃에 적용될 수 있다. 이에 따라, 품질이 우수한 전자 소자가 제공될 수 있다.
상술한 바와 같이, 본 발명에 따르면 반도체 칩 패키지가 반도체 칩의 활성면 및 몰딩 확장부를 덮으면서 범프용 솔더 볼들 각각의 일부를 노출하는 메니스커스 요면을 갖는 몰딩층을 포함함으로써, 솔더 접합 신뢰성이 향상될 수 있다. 또한, 반도체 칩 패키지가 반도체 칩의 배면 및 측면을 둘러싸면서 재배선 패턴이 연장될 수 있는 몰딩 확장부를 포함함으로써, 기존의 솔더 볼 레이아웃에 적용될 수 있다. 이에 따라, 전자 소자의 전기적 신뢰성을 향상시킬 수 있는 반도체 칩 패키지가 제공될 수 있다.
이에 더하여, 본 발명에 따르면 전자 소자가 반도체 칩의 활성면 및 몰딩 확장부를 덮으면서 범프용 솔더 볼들 각각의 일부를 노출하는 메니스커스 요면을 갖는 몰딩층을 포함함으로써, 솔더 접합 신뢰성이 향상될 수 있다. 또한, 전자 소자가 반도체 칩의 배면 및 측면을 둘러싸면서 재배선 패턴이 연장될 수 있는 몰딩 확장부를 포함함으로써, 기존의 솔더 볼 레이아웃에 적용될 수 있다. 이에 따라, 품 질이 우수한 전자 소자가 제공될 수 있다.

Claims (41)

  1. 본딩 패드들을 구비하는 제 1 면, 상기 제 1 면에 대향하는 제 2 면 및 측면을 갖는 반도체 칩;
    상기 반도체 칩의 상기 제 2 면 및 상기 측면을 둘러싸는 몰딩 확장부;
    상기 본딩 패드들과 전기적으로 연결되면서, 상기 본딩 패들들로부터 상기 몰딩 확장부로 연장된 재배선 패턴들;
    상기 재배선 패턴들 상에 제공된 범프용 솔더 볼들; 및
    상기 반도체 칩의 상기 제 1 면 및 상기 몰딩 확장부를 덮으면서, 상기 범프용 솔더 볼들 각각의 일부가 노출되도록 제공된 몰딩층을 포함하되, 서로 인접하는 상기 범프용 솔더 볼들 사이의 상기 몰딩층은 메니스커스 요면을 갖고, 상기 범프용 솔더 볼들은 상기 제 1 면과 평행하면서 최대 직경을 갖는 단면을 포함하고, 상기 제 1 면으로부터 상기 메니스커스 요면의 상기 범프용 솔더 볼과 접하는 가장자리까지의 높이는 상기 최대 직경을 갖는 단면으로부터 상기 최대 직경의 1/7 길이 이내인 것을 특징으로 하는 반도체 칩 패키지.
  2. 제 1항에 있어서,
    상기 메니스커스 요면은:
    상기 제 1 면으로부터 상기 범프용 솔더 볼들과 접하는 부위까지의 제 1 높 이; 및
    상기 제 1 면으로부터 상기 범프용 솔더 볼들 사이의 최하부까지의 제 2 높이를 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  3. 제 2항에 있어서,
    상기 제 1 높이와 상기 제 2 높이의 높이 차는 0(zero)보다 크고 상기 최대 직경의 1/5 길이보다 작은 것을 특징으로 하는 반도체 칩 패키지.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1항에 있어서,
    상기 반도체 칩의 상기 제 1 면과 상기 재배선 패턴들 사이에 개재된 절연층을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  9. 제 8항에 있어서,
    상기 절연층은 상기 몰딩 확장부와 상기 재배선 패턴들 사이에 더 개재되는 것을 특징으로 하는 반도체 칩 패키지.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제 1항에 개시된 반도체 칩 패키지; 및
    그 일면에 상기 반도체 칩 패키지가 실장된 배선 기판을 포함하는 전자 소자.
  16. 삭제
  17. 본딩 패드들을 구비하는 제 1 면, 상기 제 1 면에 대향하는 제 2 면 및 측면을 갖는 적어도 하나의 반도체 칩을 포함하는 반도체 칩군을 준비하는 것;
    상기 반도체 칩의 상기 제 2 면 및 상기 측면을 둘러싸는 몰딩 확장부를 형성하는 것;
    상기 본딩 패드들과 전기적으로 연결되면서, 상기 몰딩 확장부로 연장되는 재배선 패턴들을 형성하는 것;
    상기 재배선 패턴들 상에 범프용 솔더 볼들을 형성하는 것; 및
    상기 제 1 면을 덮으면서, 상기 범프용 솔더 볼들 각각의 일부가 노출되는 몰딩층을 형성하는 것을 포함하되, 서로 인접하는 상기 범프용 솔더 볼들 사이의 상기 몰딩층은 메니스커스 요면을 갖고, 상기 범프용 솔더 볼들은 상기 제 1 면과 평행하면서 최대 직경을 갖는 단면을 포함하고, 상기 제 1 면으로부터 상기 메니스커스 요면의 상기 범프용 솔더 볼과 접하는 가장자리까지의 높이는 상기 최대 직경을 갖는 단면으로부터 상기 최대 직경의 1/7 길이 이내인 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  18. 제 17항에 있어서,
    상기 메니스커스 요면은:
    상기 제 1 면으로부터 상기 범프용 솔더 볼들과 접하는 상기 가장자리까지의 제 1 높이; 및
    상기 제 1 면으로부터 상기 범프용 솔더 볼들 사이의 최하부까지의 제 2 높 이를 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  19. 제 18항에 있어서,
    상기 제 1 높이와 상기 제 2 높이의 높이 차는 0(zero)보다 크고 상기 최대 직경의 1/5 길이보다 작은 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 제 17항에 있어서,
    상기 반도체 칩의 상기 제 1 면 및 상기 몰딩 확장부와 상기 재배선 패턴들 사이에 절연층을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  27. 청구항 27은(는) 설정등록료 납부시 포기되었습니다.
    상기 절연층은 상기 반도체 칩의 상기 제 1 면과 상기 재배선 패턴들 사이에 형성되는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
KR1020070082890A 2007-08-17 2007-08-17 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자 KR101387706B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070082890A KR101387706B1 (ko) 2007-08-17 2007-08-17 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
JP2008208880A JP2009049410A (ja) 2007-08-17 2008-08-14 半導体チップパッケージ、その製造方法及びこれを含む電子素子
TW097131214A TW200910489A (en) 2007-08-17 2008-08-15 Semiconductor chip package, electronic device including the semiconductor chip package and methods of fabricating the electronic device
CNA2008101297753A CN101369561A (zh) 2007-08-17 2008-08-18 半导体芯片封装件、电子装置及其制造方法
US12/193,561 US8008771B2 (en) 2007-08-17 2008-08-18 Semiconductor chip package, electronic device including the semiconductor chip package and methods of fabricating the electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070082890A KR101387706B1 (ko) 2007-08-17 2007-08-17 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자

Publications (2)

Publication Number Publication Date
KR20090018442A KR20090018442A (ko) 2009-02-20
KR101387706B1 true KR101387706B1 (ko) 2014-04-23

Family

ID=40362317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070082890A KR101387706B1 (ko) 2007-08-17 2007-08-17 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자

Country Status (5)

Country Link
US (1) US8008771B2 (ko)
JP (1) JP2009049410A (ko)
KR (1) KR101387706B1 (ko)
CN (1) CN101369561A (ko)
TW (1) TW200910489A (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI322495B (en) * 2006-12-20 2010-03-21 Phoenix Prec Technology Corp Carrier structure embedded with a chip and method for manufacturing the same
TW200903756A (en) * 2007-06-18 2009-01-16 Samsung Electronics Co Ltd Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package
JP2010129914A (ja) * 2008-11-28 2010-06-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP5263053B2 (ja) * 2009-07-24 2013-08-14 株式会社村田製作所 半導体パッケージおよび半導体パッケージモジュール
FR2957748B1 (fr) * 2010-03-16 2012-09-07 St Microelectronics Grenoble 2 Composant electronique a montage en surface
US8710680B2 (en) * 2010-03-26 2014-04-29 Shu-Ming Chang Electronic device package and fabrication method thereof
KR20110124993A (ko) * 2010-05-12 2011-11-18 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법
US8742603B2 (en) 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
CN102280431B (zh) * 2011-08-01 2016-02-17 日月光半导体制造股份有限公司 具有保护层的半导体封装及其制作方法
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
KR101332864B1 (ko) * 2011-09-21 2013-11-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US10784221B2 (en) * 2011-12-06 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of processing solder bump by vacuum annealing
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9287143B2 (en) 2012-01-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for package reinforcement using molding underfill
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US8987058B2 (en) 2013-03-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer separation
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US8872355B2 (en) * 2012-08-29 2014-10-28 Intel Corporation Semiconductor device with pre-molding chip bonding
US9525054B2 (en) 2013-01-04 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9041215B2 (en) 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Single mask package apparatus and method
JP5897486B2 (ja) * 2013-03-14 2016-03-30 株式会社東芝 半導体装置
KR101488608B1 (ko) * 2013-07-19 2015-02-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
CN108281398B (zh) * 2013-08-20 2021-10-08 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9728517B2 (en) * 2013-12-17 2017-08-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
JP6319026B2 (ja) 2014-09-29 2018-05-09 日亜化学工業株式会社 発光装置及びその製造方法
CN104465602A (zh) * 2014-12-26 2015-03-25 江苏长电科技股份有限公司 利用框架封装重布线的倒装pip封装结构及其制造方法
JP6634729B2 (ja) * 2015-08-12 2020-01-22 住友ベークライト株式会社 半導体装置の製造方法
JP6617471B2 (ja) * 2015-08-12 2019-12-11 住友ベークライト株式会社 半導体装置の製造方法
CN110628349A (zh) * 2015-09-01 2019-12-31 琳得科株式会社 粘合片
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
KR102024227B1 (ko) * 2017-12-21 2019-11-04 서울과학기술대학교 산학협력단 반도체 패키지의 제조방법
CN108447831B (zh) * 2018-03-22 2024-05-07 上海飞骧电子科技有限公司 一种双面电路晶元设计及封装方法
CN108466393B (zh) * 2018-03-22 2019-08-06 上海飞骧电子科技有限公司 一种解决塑封模流问题拓宽晶元宽度的塑封方法
TWI686920B (zh) * 2018-12-27 2020-03-01 財團法人工業技術研究院 電子元件封裝結構及其製造方法
US20220406620A1 (en) * 2021-06-22 2022-12-22 Panjit International Inc. Fabricating method for wafer level semiconductor package device and the fabricated semiconductor package device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050082670A1 (en) 2003-09-11 2005-04-21 Nordson Corporation Method for preapplying a viscous material to strengthen solder connections in microelectronic packaging and microelectronic packages formed thereby
US6972249B2 (en) 1996-09-20 2005-12-06 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3397743B2 (ja) * 1996-07-12 2003-04-21 富士通株式会社 半導体装置
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JP4195541B2 (ja) * 2000-05-12 2008-12-10 三井化学株式会社 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP2002110722A (ja) * 2000-10-03 2002-04-12 Nitto Denko Corp 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP4062305B2 (ja) * 2004-12-14 2008-03-19 カシオ計算機株式会社 半導体装置の製造方法
JP2006203079A (ja) * 2005-01-21 2006-08-03 Sharp Corp 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972249B2 (en) 1996-09-20 2005-12-06 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
US20050082670A1 (en) 2003-09-11 2005-04-21 Nordson Corporation Method for preapplying a viscous material to strengthen solder connections in microelectronic packaging and microelectronic packages formed thereby

Also Published As

Publication number Publication date
US8008771B2 (en) 2011-08-30
KR20090018442A (ko) 2009-02-20
JP2009049410A (ja) 2009-03-05
CN101369561A (zh) 2009-02-18
US20090045513A1 (en) 2009-02-19
TW200910489A (en) 2009-03-01

Similar Documents

Publication Publication Date Title
KR101387706B1 (ko) 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
US8178963B2 (en) Wafer level package with die receiving through-hole and method of the same
US7884461B2 (en) System-in-package and manufacturing method of the same
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
US7812434B2 (en) Wafer level package with die receiving through-hole and method of the same
US9012269B2 (en) Reducing warpage for fan-out wafer level packaging
US6448665B1 (en) Semiconductor package and manufacturing method thereof
US6762509B2 (en) Flip-chip packaging method that treats an interconnect substrate to control stress created at edges of fill material
US7655501B2 (en) Wafer level package with good CTE performance
US7763494B2 (en) Semiconductor device package with multi-chips and method of the same
US20080308935A1 (en) Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
US20080157358A1 (en) Wafer level package with die receiving through-hole and method of the same
CN113140519A (zh) 采用模制中介层的晶圆级封装
US20140197530A1 (en) Semiconductor device with chip having low-k-layers
US20060228829A1 (en) Method for fabricating a flip chip package
US20080211075A1 (en) Image sensor chip scale package having inter-adhesion with gap and method of the same
US11430739B2 (en) Structure and formation method of package structure with fan-out structure
US11081415B2 (en) Method for manufacturing electronic package
TW200845343A (en) Semiconductor device package having multi-chips with side-by-side configuration and the method of the same
US20080247149A1 (en) Chip package structure
US11139177B2 (en) Method of fabricating semiconductor package structure
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
KR100836769B1 (ko) 반도체 칩 패키지 및 이를 포함하는 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 6