CN104465602A - 利用框架封装重布线的倒装pip封装结构及其制造方法 - Google Patents

利用框架封装重布线的倒装pip封装结构及其制造方法 Download PDF

Info

Publication number
CN104465602A
CN104465602A CN201410826449.3A CN201410826449A CN104465602A CN 104465602 A CN104465602 A CN 104465602A CN 201410826449 A CN201410826449 A CN 201410826449A CN 104465602 A CN104465602 A CN 104465602A
Authority
CN
China
Prior art keywords
substrate
framework
upside
line layer
down mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410826449.3A
Other languages
English (en)
Inventor
郭小伟
龚臻
于睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201410826449.3A priority Critical patent/CN104465602A/zh
Publication of CN104465602A publication Critical patent/CN104465602A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种利用框架封装重布线的倒装PIP封装结构及其制造方法，所述结构包括基板（1），所述基板（1）背面设置有第一锡球（2），所述基板（1）正面通过第二锡球（4）设置有一个或或多个封装体（3），所述封装体（3）包括线路层（5），所述线路层（5）正面通过第三锡球（7）倒装有芯片（6），所述线路层（5）和芯片（6）周围包封有第一塑封料（8），所述线路层（5）背面与第一塑封料（8）背面齐平，所述塑封体（3）和第二锡球（4）周围包封有第二塑封料（9）。本发明一种利用框架封装重布线的倒装PIP封装结构及其制造方法，它能够利用框架实现芯片的重布线。

Description

利用框架封装重布线的倒装PIP封装结构及其制造方法
技术领域
本发明涉及一种利用框架封装重布线的倒装PIP（Product In Package）封装结构及其制造方法，属于集成电路或分立元件封装技术领域。
背景技术
1、常规打线基板封装在IO数较多，2层基板无法满足布线空间时，通常的解决办法是改用4层基板。但相比2层基板，4层基板有工艺复杂、成本高、良率低、设计、制造周期长的缺点。或者是利用4层基板代替良率更低、成本更高的6层基板；
2、一些特殊设计的芯片与常规框架不匹配，无法实现封装，则需要进行芯片的线路重布线。这部分工艺需要在FAB厂完成，普通封装厂无法独立进行，且成本很高，业界产能低。
发明内容
本发明的目的在于克服上述不足，提供一种利用框架封装重布线的倒装PIP封装结构及其制造方法，它能够利用框架实现芯片的重布线。
本发明的目的是这样实现的：一种利用框架封装重布线的倒装PIP封装结构，它包括基板，所述基板背面设置有第一锡球，所述基板正面通过第二锡球设置有一个或或多个封装体，所述封装体包括线路层，所述线路层正面通过第三锡球倒装有芯片，所述线路层和芯片周围包封有第一塑封料，所述线路层背面与第一塑封料背面齐平，所述塑封体和第二锡球周围包封有第二塑封料。
一种利用框架封装重布线的倒装PIP封装结构的制造方法，所述方法包括如下步骤：
步骤一、取一金属框架，框架上层为线路层，下层为支撑层；
步骤二、在步骤一的框架上进行倒装装片；
步骤三、对已倒装装片产品进行包封；
步骤四、将已包封产品去除框架下层支撑层，露出线路层；
步骤五、将整条减薄后产品切割成独立的单元；
步骤六、将切割的独立单元贴装到基板上；
步骤七、整条基板进行包封；
步骤八、在基板背面进行植球；
步骤九、将已植球的基板冲切得到独立的封装单元。
所述步骤四中框架去除下层支撑层后，在露出的线路层表面部分涂覆阻焊层，只留出需要焊锡的开窗。
与现有技术相比，本发明具有以下有益效果：
1、利用框架金属线路，提供RDL（Redistribution Layer）层来实现基板的多层绕线或规避短路的功能，节约基板设计空间，使其用2层基板即达到4层基板的布线效果，不仅可以简化基板制作工艺，提高基板的良率，而且节省基板成本；
2、利用框架封装制程实现线路的RDL制作，使一些特殊设计的芯片利用常规框架亦可以实现封装，可以完成需要在特殊供应商才能提供的重布线工艺；
3、外层包封，可得到更好的可靠性。
附图说明
图1为本发明一种利用框架封装重布线的倒装PIP封装结构的示意图。
图2~图12为本发明一种利用框架封装重布线的倒装PIP封装结构制造方法的各工序示意图。
其中：
基板1
第一锡球2
封装体3
第二锡球4
线路层5
芯片6
第三锡球7
第一塑封料8
第二塑封料9。
具体实施方式
参见图1，本发明一种利用框架封装重布线的倒装PIP封装结构，它包括基板1，所述基板1背面设置有第一锡球2，所述基板1正面通过第二锡球4设置有一个或或多个封装体3，所述封装体3包括线路层5，所述线路层5正面通过第三锡球7倒装有芯片6，所述线路层5和芯片6周围包封有第一塑封料8，所述线路层5背面与第一塑封料8背面齐平，所述塑封体3和第二锡球4周围包封有第二塑封料9。
其制作方法如下：
步骤一、参见图2或图3，取一金属框架，框架上层为线路层，下层为支撑层，上层的线路层可提供绕线或短路功能，
步骤二、参见图4，在步骤一的框架上进行倒装装片；
步骤三、参见图5，对已倒装装片产品进行包封；
步骤四、参见图6，将已包封产品去除（蚀刻或其他方法）框架下层支撑层，露出线路层；如果金属框架的线路端子如图2所示，则需在露出的线路层表面部分涂覆阻焊层（将线路层覆盖绿漆），只留出需要焊锡的开窗（如图12示），以防止锡膏延线路溢出；如果金属框架线路端子为图3所示的圆型，则不覆盖绿漆，亦能起到防止锡膏延线路溢出的效果；
步骤五、参见图7，将整条减薄后产品切割成独立的单元；
步骤六、参见图8，将切割的独立单元贴装到基板上；
步骤七、参见图9，整条基板进行包封；
步骤八、参见图10，在基板背面进行植球；
步骤九、参见图11，将已植球的基板冲切得到独立的封装单元。

Claims (3)

1.一种利用框架封装重布线的倒装PIP封装结构，其特征在于：它包括基板（1），所述基板（1）背面设置有第一锡球（2），所述基板（1）正面通过第二锡球（4）设置有一个或或多个封装体（3），所述封装体（3）包括线路层（5），所述线路层（5）正面通过第三锡球（7）倒装有芯片（6），所述线路层（5）和芯片（6）周围包封有第一塑封料（8），所述线路层（5）背面与第一塑封料（8）背面齐平，所述塑封体（3）和第二锡球（4）周围包封有第二塑封料（9）。
2.一种利用框架封装重布线的倒装PIP封装结构的制造方法，其特征在于所述方法包括如下步骤：
步骤一、取一金属框架，框架上层为线路层，下层为支撑层；
步骤二、在步骤一的框架上进行倒装装片；
步骤三、对已倒装装片产品进行包封；
步骤四、将已包封产品去除框架下层支撑层，露出线路层；
步骤五、将整条减薄后产品切割成独立的单元；
步骤六、将切割的独立单元贴装到基板上；
步骤七、整条基板进行包封；
步骤八、在基板背面进行植球；
步骤九、将已植球的基板冲切得到独立的封装单元。
3.根据权利要求2所述的一种利用框架封装重布线的倒装PIP封装结构的制造方法，其特征在于：所述步骤四中框架去除下层支撑层后，在露出的线路层表面部分涂覆阻焊层，只留出需要焊锡的开窗。
CN201410826449.3A 2014-12-26 2014-12-26 利用框架封装重布线的倒装pip封装结构及其制造方法 Pending CN104465602A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410826449.3A CN104465602A (zh) 2014-12-26 2014-12-26 利用框架封装重布线的倒装pip封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410826449.3A CN104465602A (zh) 2014-12-26 2014-12-26 利用框架封装重布线的倒装pip封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN104465602A true CN104465602A (zh) 2015-03-25

Family

ID=52911409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410826449.3A Pending CN104465602A (zh) 2014-12-26 2014-12-26 利用框架封装重布线的倒装pip封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN104465602A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489578A (zh) * 2015-12-24 2016-04-13 合肥祖安投资合伙企业(有限合伙) 叠层芯片封装结构
CN106026959A (zh) * 2016-07-01 2016-10-12 江苏长电科技股份有限公司 一种3d打印技术用于声表面滤波芯片封装制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369561A (zh) * 2007-08-17 2009-02-18 三星电子株式会社 半导体芯片封装件、电子装置及其制造方法
CN101593734A (zh) * 2008-05-27 2009-12-02 联发科技股份有限公司 倒装芯片封装及半导体芯片封装
CN102263074A (zh) * 2010-05-24 2011-11-30 联发科技股份有限公司 系统级封装
CN104241216A (zh) * 2014-06-25 2014-12-24 中国科学院微电子研究所 一种封装高度可控的扇出型封装结构及制造方法
CN204375739U (zh) * 2014-12-26 2015-06-03 江苏长电科技股份有限公司 利用框架封装重布线的倒装pip封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369561A (zh) * 2007-08-17 2009-02-18 三星电子株式会社 半导体芯片封装件、电子装置及其制造方法
CN101593734A (zh) * 2008-05-27 2009-12-02 联发科技股份有限公司 倒装芯片封装及半导体芯片封装
CN102263074A (zh) * 2010-05-24 2011-11-30 联发科技股份有限公司 系统级封装
CN104241216A (zh) * 2014-06-25 2014-12-24 中国科学院微电子研究所 一种封装高度可控的扇出型封装结构及制造方法
CN204375739U (zh) * 2014-12-26 2015-06-03 江苏长电科技股份有限公司 利用框架封装重布线的倒装pip封装结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489578A (zh) * 2015-12-24 2016-04-13 合肥祖安投资合伙企业(有限合伙) 叠层芯片封装结构
CN105489578B (zh) * 2015-12-24 2019-03-05 合肥矽迈微电子科技有限公司 叠层芯片封装结构
CN106026959A (zh) * 2016-07-01 2016-10-12 江苏长电科技股份有限公司 一种3d打印技术用于声表面滤波芯片封装制作方法

Similar Documents

Publication Publication Date Title
CN103681607B (zh) 半导体器件及其制作方法
US20160086930A1 (en) Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor
US9257393B1 (en) Fan-out wafer level packages containing embedded ground plane interconnect structures and methods for the fabrication thereof
TW200620496A (en) Semiconductor package free of carrier and fabrication method thereof
CN104025288A (zh) 半导体封装及其制造方法
GB201020062D0 (en) Multi-chip package
CN103915353A (zh) 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法
US9780077B2 (en) System-in-packages containing preassembled surface mount device modules and methods for the production thereof
CN103400830B (zh) 多层芯片堆叠结构及其实现方法
TW201907521A (zh) 扇出型半導體封裝模組
US20150041972A1 (en) Semiconductor package and fabrication method thereof
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
US20150076700A1 (en) System-in-packages containing embedded surface mount devices and methods for the fabrication thereof
CN103199075A (zh) 具堆叠芯片的晶圆级半导体封装构造及其制造方法
CN103456706B (zh) 分立半导体器件封装和制造方法
US9673173B1 (en) Integrated circuit package with embedded passive structures
CN104465602A (zh) 利用框架封装重布线的倒装pip封装结构及其制造方法
US8283780B2 (en) Surface mount semiconductor device
CN102148167B (zh) 可堆栈式封装结构的制造方法
CN204375739U (zh) 利用框架封装重布线的倒装pip封装结构
CN204375735U (zh) 利用框架封装重布线的倒装封装结构
CN109494209B (zh) 一种侧壁可浸润超薄封装结构及其制造方法
CN103579206A (zh) 堆叠封装器件及其制造方法
CN204375734U (zh) 利用框架封装重布线的打线封装结构
CN104465600A (zh) 利用框架封装重布线再包封的打线封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150325

RJ01 Rejection of invention patent application after publication