CN103915353A - 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法 - Google Patents

半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法 Download PDF

Info

Publication number
CN103915353A
CN103915353A CN201310671468.9A CN201310671468A CN103915353A CN 103915353 A CN103915353 A CN 103915353A CN 201310671468 A CN201310671468 A CN 201310671468A CN 103915353 A CN103915353 A CN 103915353A
Authority
CN
China
Prior art keywords
semiconductor element
carrier
semiconductor
sealant
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310671468.9A
Other languages
English (en)
Other versions
CN103915353B (zh
Inventor
韩丙濬
沈一权
林耀剑
P.C.马里穆图
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Priority to CN201910163351.7A priority Critical patent/CN110085557B/zh
Priority to CN202311025039.4A priority patent/CN116936380A/zh
Publication of CN103915353A publication Critical patent/CN103915353A/zh
Application granted granted Critical
Publication of CN103915353B publication Critical patent/CN103915353B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法。一种半导体器件包括标准化载体。半导体晶片包括多个半导体管芯和基底半导体材料。通过基底半导体材料的第一部分单切半导体晶片以分离半导体管芯。将半导体管芯设置在标准化载体上。标准化载体的尺寸与半导体管芯的尺寸无关。将密封剂沉积在标准化载体上且在半导体管芯周围。在半导体管芯上形成互连结构，同时使得密封剂没有互连结构。通过密封剂单切半导体器件。密封剂保持设置在半导体管芯的侧面上。可替换地，通过基底半导体的第二部分且通过密封剂来单切半导体器件以从半导体管芯的侧面去除基底半导体的第二部分和密封剂。

Description

半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法
要求保护本国优先权
本申请要求保护2013年1月3日提交的美国临时申请No. 61/748,742的权益，通过引用将该申请合并于此。
技术领域
本发明总体上涉及半导体器件，并且更特别地涉及半导体器件以及使用标准化载体形成晶片级芯片尺寸封装（WLCSP）的方法。
背景技术
半导体器件常见于现代电子产品中。半导体器件在电气部件的数目和密度方面变化。分立的半导体器件通常包含一种类型的电气部件，例如发光二极管（LED）、小型信号晶体管、电阻器、电容器、电感器以及功率金属氧化物半导体场效应晶体管（MOSFET）。集成半导体器件典型地包含几百到几百万个电气部件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件（CCD）、太阳能电池、以及数字微镜器件（DMD）。
半导体器件执行许多种功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将太阳光变换成电、以及为电视显示创建视觉投影。半导体器件见于娱乐、通信、功率转换、网络、计算机以及消费者产品的领域中。半导体器件还见于军事应用、飞机制造业、汽车、工业控制器以及办公设备中。
半导体器件利用了半导体材料的电气性质。半导体材料的结构允许通过施加电场或基底电流或者通过掺杂工艺来操纵其电导率。掺杂将杂质引入到半导体材料中以便操纵和控制半导体器件的电导率。
半导体器件包含有源和无源电气结构。包括双极型和场效应晶体管的有源结构控制电流的流动。通过改变掺杂级以及电场或基底电流的施加，晶体管提升或者约束电流的流动。包括电阻器、电容器和电感器的无源结构创建了执行各种各样的电气功能所必需的电压和电流之间的关系。无源和有源结构被电连接以形成电路，该电路使半导体器件能够执行高速操作和其他有用功能。
通常使用两个复杂制造工艺（即前端制造和后端制造）来制造半导体器件，该前端制造和后端制造中的每一个都潜在地包括几百个步骤。前端制造包括将多个管芯形成在半导体晶片的表面上。每个半导体管芯通常相同且包含通过电连接有源和无源部件而形成的电路。后端制造包括从完成的晶片单切（singulate）个体半导体管芯以及封装该管芯以提供结构支撑和环境隔离。如这里所使用的术语“半导体管芯”指代该词语的单数和复数形式二者，并且相应地可以指代单个半导体器件和多个半导体器件二者。
半导体制造的一个目标是生产更小半导体器件。更小器件通常耗费更少功率，具有更高性能，并可以被更高效地生产。此外，更小半导体器件具有更小的覆盖区，这对于更小的最终产品来说是期望的。可以通过得到具有更小、更高密度的有源和无源部件的半导体管芯的前端工艺中的改进来实现更小的半导体管芯尺寸。后端工艺可以通过电互连以及封装材料中的改进来得到具有更小覆盖区的半导体器件封装。
传统半导体晶片通常包含由锯道（saw street）分离的多个半导体管芯。有源和无源电路被形成在每个半导体管芯的表面中。可以在半导体管芯的表面上形成互连结构。半导体晶片被单切成个体半导体管芯以用在各种各样的电子产品中。半导体制造的重要方面是高产量以及对应的低成本。
根据用于生产半导体晶片和半导体管芯的设备来制造具有各种直径和半导体管芯尺寸的半导体晶片。通常根据每个特定的半导体管芯尺寸和引入的半导体晶片尺寸来开发半导体处理设备。例如，使用200毫米（mm）设备来处理200 mm晶片，并且使用300mm设备来处理300mm晶片。在载体上处理从晶片单切的半导体管芯。根据要被处理的半导体管芯的尺寸来选择载体的尺寸。例如，使用与处理5mm×5mm半导体管芯不同的设备来处理10mm×10mm半导体管芯。因此，用于封装半导体器件的设备在处理能力上受限于针对其设计该设备的特定半导体管芯尺寸或半导体晶片尺寸。随着引入的半导体管芯尺寸和半导体晶片尺寸改变，对制造设备的附加投资是必要的。对半导体器件制造商来说，针对特定尺寸半导体管芯或半导体晶片的设备投资造成了资本投资风险。随着引入的半导体晶片尺寸改变，晶片专用设备变得过时。类似地，针对半导体管芯的特定尺寸而设计的载体和设备可能变得过时，因为载体在处理不同尺寸的半导体管芯的能力方面受限。不同设备的不断开发和实施增加了最终半导体器件的成本。
半导体晶片包括各种直径并且通常是利用针对半导体管芯的每个特定尺寸而设计的制造设备来处理的。半导体管芯通常被装入半导体封装内以用于该管芯的电互连、结构支撑和环境保护。如果半导体管芯的一部分被暴露于外部元件（特别当对管芯进行表面安装时），半导体可能受到损坏或降级。例如，半导体管芯可能在处理或暴露于光期间被损坏或降级。
发明内容
存在对使用能够处理多种尺寸的半导体管芯和引入的晶片的设备和载体来高效地制造半导体器件的需要。相应地，在一个实施例中，本发明是一种制作半导体器件的方法，其包括下述步骤：提供标准化载体；以及在该标准化载体上设置半导体管芯。该标准化载体的尺寸与半导体管芯的尺寸无关。该方法还包括下述步骤：将密封剂沉积在半导体管芯和标准化载体上；以及通过该密封剂进行单切以形成半导体封装。
在另一实施例中，本发明是一种制作半导体器件的方法，其包括下述步骤：提供载体；以及将半导体管芯设置在该载体上。载体的尺寸与半导体管芯的尺寸无关。该方法还包括下述步骤：去除载体；以及在半导体管芯上形成互连结构，同时使得半导体管芯周围的外围区没有互连结构。
在另一实施例中，本发明是一种半导体器件，其包括载体以及设置在该载体上的半导体管芯。载体的尺寸与半导体管芯的尺寸无关。密封剂被沉积在半导体管芯上。
在另一实施例中，本发明是一种半导体器件，其包括半导体管芯和设置在该半导体管芯上的密封剂。互连结构被形成在半导体管芯上。半导体管芯周围的外围区没有互连结构。
附图说明
图1图示一种印刷电路板（PCB），具有安装到其表面的不同类型的封装；
图2a-2c图示安装到PCB的代表性半导体封装的进一步细节；
图3图示具有由锯道分离的多个半导体管芯的半导体晶片；
图4a-4m图示形成重构或嵌入式晶片级芯片尺寸封装（eWLCSP）的工艺；
图5图示带有具有暴露侧壁和背表面的半导体管芯的eWLCSP；
图6图示具有背侧保护层的eWLCSP；
图7a-7i图示形成具有薄侧壁密封的eWLCSP的另一工艺；
图8图示具有背侧保护层和薄侧壁密封的eWLCSP；
图9a-9p图示形成eWLCSP的工艺；
图10图示在半导体管芯的侧壁以及背侧保护层上具有密封剂的eWLCSP；
图11图示具有背侧保护层的eWLCSP；
图12图示在半导体管芯的侧壁和背表面上具有密封剂的eWLCSP；
图13图示在半导体管芯的背表面上具有密封剂的eWLCSP；
图14图示带有具有暴露侧壁和背表面的半导体管芯的eWLCSP；
图15a-15k图示形成eWLCSP的可替换工艺；
图16图示在半导体管芯的侧壁和背表面上具有密封剂的eWLCSP；
图17图示在半导体管芯的背表面上具有密封剂的eWLCSP；
图18图示在侧壁和背侧保护层上具有密封剂的eWLCSP；
图19图示具有背侧保护层的eWLCSP；
图20图示在侧壁和背侧保护层上具有密封剂的另一eWLCSP；以及
图21图示带有具有暴露侧壁和背表面的半导体管芯的eWLCSP。
具体实施方式
在以下描述中的一个或多个实施例中参考附图来描述本发明，在附图中，相似的数字表示相同或类似的元件。尽管按照用于实现本发明目的的最佳模式来描述本发明，但是本领域技术人员将认识到，本发明意图覆盖如可被包括在如由如得到下面的公开和附图支持的所附权利要求及其等同物限定的本发明精神和范围内的替换、修改和等同物。
通常使用两个复杂制造工艺（前端制造和后端制造）来制造半导体器件。前端制造包括将多个管芯形成在半导体晶片的表面上。晶片上的每个管芯包含有源和无源电气部件，它们被电连接以便形成功能性电路。有源电气部件（诸如晶体管和二极管）具有控制电流的流动的能力。无源电气部件（诸如电容器、电感器和电阻器）创建执行电路功能所必需的电压和电流之间的关系。
通过一系列工艺步骤（包括掺杂、沉积、光刻、蚀刻以及平坦化）将无源和有源部件形成在半导体晶片的表面上。掺杂通过诸如离子注入或热扩散之类的技术将杂质引入到半导体材料中。掺杂工艺通过响应于电场或基底电流动态地改变半导体材料电导率来修改有源器件中半导体材料的电导率。晶体管包含如使晶体管能够在施加电场或基底电流时提升或约束电流的流动所必需的那样布置的改变掺杂的类型和程度的区。
有源和无源部件由具有不同电气性质的材料的层形成。可以通过各种各样的沉积技术来形成这些层，所述沉积技术部分地由所沉积的材料的类型来确定。例如，薄膜沉积可以包括化学气相沉积（CVD）、物理气相沉积（PVD）、电解电镀以及无电解镀工艺。每个层通常被图案化以便形成有源部件部分、无源部件部分或各部件之间的电连接部分。
后端制造指的是将完成的晶片切割或单切成个体半导体管芯并且然后为了结构支撑和环境隔离而封装该半导体管芯。为了单切半导体管芯，沿着被称为锯道或痕的晶片非功能区对晶片刻痕（score）并使其断裂。使用激光切割工具或锯片来单切晶片。在单切之后，将个体半导体管芯安装到包括用于与其他系统部件互连的接触焊盘或管脚的封装衬底。然后将在半导体管芯上形成的接触焊盘连接到封装内的接触焊盘。可以利用焊接凸块、柱形凸块（stud bump）、导电浆料或线接合来进行电连接。将密封剂或其他模制材料沉积在封装上以提供物理支撑和电隔离。然后将完成的封装插入到电气系统中并且使半导体器件的功能对其他系统部件来说可用。
图1图示具有芯片载体衬底或印刷电路板（PCB）52的电子器件50，在所述芯片载体衬底或印刷电路板（PCB）52的表面上安装有多个半导体封装。根据应用，电子器件50可以具有一种类型的半导体封装或多种类型的半导体封装。为了说明目的，在图1中示出不同类型的半导体封装。
电子器件50可以是独立的系统，其使用半导体封装来执行一个或多个电气功能。可替换地，电子器件50可以是更大系统的子部件。例如，电子器件50可以是蜂窝电话、个人数字助理（PDA）、数字视频摄像机（DVC）或其他电子通信设备的一部分。可替换地，电子器件50可以是图形卡、网络接口卡或可被插入到计算机中的其他信号处理卡。半导体封装可以包括微处理器、存储器、专用集成电路（ASIC）、逻辑电路、模拟电路、射频（RF）电路、分立器件、或者其他半导体管芯或电气部件。为了使产品被市场接受，小型化和重量减轻是根本的。可以减小半导体器件之间的距离来实现更高密度。
在图1中，PCB 52提供了用于在PCB上安装的半导体封装的结构支撑和电互连的一般衬底。使用蒸发、电解电镀、无电解镀、丝网印刷或其他适合的金属沉积工艺来在表面上或在PCB 52的层内形成导电信号迹线54。信号迹线54提供了半导体封装、所安装的部件以及其他外部系统部件中的每一个之间的电通信。迹线54还提供了向每一个半导体封装的电源连接和接地连接。
在一些实施例中，半导体器件具有两个封装级。第一级封装是一种用于将半导体管芯机械和电附着到中间载体的技术。第二级封装包括将中间载体机械和电附着到PCB。在其他实施例中，半导体器件可以仅具有第一级封装，在其中管芯直接机械和电安装到PCB。
为了说明的目的，在PCB 52上示出若干种类型的第一级封装，包括接合线封装56和倒装芯片58。另外，在PCB 52上示出安装了若干种类型的第二级封装，包括球栅阵列（BGA）60、凸块芯片载体（BCC）62、双列直插式封装（DIP）64、焊盘栅阵列（LGA, land grid array）66、多芯片模块（MCM）68、四方扁平无引线封装（QFN）70以及四方扁平封装72。根据系统需求，被配置有第一和第二级封装方式的任何组合的半导体封装以及其他电子部件的任何组合可以被连接到PCB 52。在一些实施例中，电子器件50包括单个附着的半导体封装，而其他实施例要求多个互连封装。通过在单个衬底上组合一个或多个半导体封装，制造商可以将预制的部件合并到电子器件和系统中。因为半导体封装包括完善的功能，所以可以使用不太昂贵的部件和流线型制造工艺来制造电子器件。所得到的器件不太可能出现故障且在制造上不太昂贵，从而导致消费者的成本降低。
图2a-2c示出示例性半导体封装。图2a图示安装在PCB 52上的DIP 64的进一步细节。半导体管芯74包括有源区，其包含被实施为根据管芯的电气设计而在管芯内形成且电互连的介电层、导电层、无源器件和有源器件的模拟或数字电路。例如，该电路可以包括一个或多个晶体管、二极管、电感器、电容器、电阻器、以及在半导体管芯74的有源区内形成的其他电路元件。接触焊盘76是导电材料（诸如铝（Al）、铜（Cu）、锡（Sn）、镍（Ni）、金（Au）或银（Ag）的一个或多个层，并电连接到在半导体管芯74内形成的电路元件。在DIP 64的组装期间，使用金-硅共熔层或粘附材料（诸如热环氧或环氧树脂）将半导体管芯74安装到中间载体78。封装主体包括诸如聚合物或陶瓷之类的绝缘封装材料。导体引线80和接合线82提供半导体管芯74和PCB 52之间的电互连。将密封剂84沉积在封装上以便通过防止湿气和颗粒进入封装且污染半导体管芯74或接合线82来进行环境保护。
图2b图示安装在PCB 52上的BCC 62的进一步细节。使用底部填充或环氧树脂粘附材料92将半导体管芯88安装在载体90上。接合线94提供接触焊盘96和98之间的第一级封装互连。将模塑料或密封剂100沉积在半导体管芯88和接合线94上以便为该器件提供物理支撑和电隔离。使用诸如电解电镀或无电解镀之类的合适金属沉积工艺将接触焊盘102形成在PCB 52的表面上以防止氧化。接触焊盘102被电连接到PCB 52中的一个或多个导电信号迹线54。在BCC 62的接触焊盘98和PCB 52的接触焊盘102之间形成凸块104。
在图2c中，利用倒装芯片方式第一级封装将半导体管芯58面朝下地安装到中间载体106。半导体管芯58的有源区108包含被实施为根据管芯的电气设计而形成的介电层、导电层、无源器件和有源器件的模拟或数字电路。例如，该电路可以包括一个或多个晶体管、二极管、电感器、电容器、电阻器、以及有源区108内的其他电路元件。通过凸块110将半导体管芯58电和机械连接到载体106。
利用使用凸块112的BGA方式第二级封装将BGA 60电和机械连接到PCB 52。通过凸块110、信号线114和凸块112将半导体管芯58电连接到PCB的52中的导电信号迹线54。将模塑料或密封剂116沉积在半导体管芯58和载体106上以便为器件提供物理支撑和电隔离。倒装芯片半导体器件提供从半导体管芯58上的有源器件到PCB 52上的导电迹线的短导电路径，以便减小信号传播距离、降低电容和改进总体电路性能。在另一实施例中，在没有中间载体106的情况下可以使用倒装芯片方式第一级封装将半导体管芯58直接机械和电连接到PCB 52。
图3示出具有用于结构支撑的基底衬底材料122（诸如硅、锗、砷化镓、磷化铟或碳化硅）的半导体晶片120。在如上所述通过非有源、管芯间晶片区域或锯道126分离的晶片120上形成多个半导体管芯或部件124。锯道126提供切割区域以便将半导体晶片120单切成个体半导体管芯124。在一个实施例中，半导体晶片120的直径是200-300毫米（mm）。在另一实施例中，半导体晶片120的直径是100-450mm。在将半导体晶片单切成个体半导体管芯124之前，半导体晶片120可以具有任何直径。半导体管芯124可以具有任何尺寸，并且在一个实施例中，半导体管芯124可以具有10mm×10mm的尺度。
半导体晶片128与半导体晶片120类似，具有诸如硅、镓、砷化镓、磷化铟或碳化硅之类的用于结构支撑的基底衬底材料130。在如上所述通过非有源、管芯间晶片区域或锯道134分离的晶片128上形成多个半导体管芯或部件132。锯道134提供切割区域以便将半导体晶片128单切成个体半导体管芯132。半导体晶片128可以具有与半导体晶片120相同的直径或不同的直径。在将半导体晶片单切成个体半导体管芯132之前，半导体晶片128可以具有任何直径。在一个实施例中，半导体晶片128的直径是200-300mm。在另一实施例中，半导体晶片128的直径是100-450mm。半导体管芯132可以具有任何尺寸，并且在一个实施例中，半导体管芯132小于半导体管芯124并具有5mm×5mm的尺度。
图4a-4k关于图1和图2a-2c图示形成扇入式重构或嵌入式晶片级芯片尺寸封装（eWLCSP）的工艺。图4a示出半导体晶片120的一部分的横截面视图。每个半导体管芯124具有背表面或非有源表面136和有源表面138，其包含被实施为根据管芯的电气设计和功能而在管芯内形成且电互连的介电层、导电层、无源器件和有源器件的模拟或数字电路。例如，该电路可以包括一个或多个晶体管、二极管、以及在有源表面138内形成以实施模拟电路或数字电路（诸如DSP、ASIC、存储器或其他信号处理电路）的其他电路元件。半导体管芯124还可以包含用于RF信号处理的IPD，诸如电感器、电容器和电阻器。
使用PVD、CVD、电解电镀、无电解镀工艺或其他适合的金属沉积工艺来将导电层140形成在有源表面138上。导电层140可以是Al、Cu、Sn、Ni、Au、Ag或其他适合导电材料的一个或多个层。导电层140操作为电连接到有源表面138上的电路的接触焊盘。导电层140可以被形成为在距半导体管芯124的边缘或侧壁144第一距离处并排设置的接触焊盘，如图4a中所示。可替换地，导电层140可以被形成为接触焊盘，该接触焊盘在多个行中偏移以使得第一行接触焊盘被设置成距半导体管芯124的边缘144第一距离，并且与第一行交替的第二行接触焊盘被设置成距半导体管芯124的边缘144第二距离。
使用PVD、CVD、印刷、旋涂、喷涂、烧结或热氧化将第一绝缘或钝化层142形成在半导体管芯124和导电层140上。绝缘层142包含二氧化硅（SiO2）、氮化硅（Si3N4）、氮氧化硅（SiON）、五氧化二钽（Ta2O5）、氧化铝（Al2O3）、氧化铪（HfO2）、苯并环丁烯（BCB）、聚酰亚胺（PI）、聚苯并噁唑（PBO）、聚合物或者具有类似结构和绝缘性质的其他介电材料的一个或多个层。在一个实施例中，绝缘层142是具有或不具有在低于200℃处固化的绝缘填料的低温固化光敏介电聚合物。绝缘层142覆盖有源表面138并且为其提供保护。绝缘层142被共形地施加在半导体管芯124的有源表面138和导电层140上并且不延伸到半导体管芯124的边缘或侧壁144上或者超出半导体管芯124的覆盖区。换言之，半导体管芯124的邻近半导体管芯124的外围区没有绝缘层142。通过使用激光器145 的LDA或穿过图案化光致抗蚀剂层的蚀刻工艺来去除绝缘层142的一部分以便通过绝缘层142暴露导电层140，并且绝缘层142的该部分提供了后续的电互连。
半导体晶片120经受作为质量控制工艺的一部分的电气测试和检查。人工目视检查和自动化光学系统被用来对半导体晶片120执行检查。可以在半导体晶片120的自动化光学分析中使用软件。目视检查方法可以采用诸如扫描电子显微镜、高强度或紫外光或者金相显微镜之类的设备。针对结构特性（包括翘曲、厚度变化、表面颗粒、不规则性、裂缝、脱层和褪色）来检查半导体晶片120。
半导体管芯124内的有源和无源部件经受对电气性能和电路功能的晶片级处的测试。使用探头或其他测试器件来针对功能和电气参数测试每个半导体管芯124。探头被用来进行与每个半导体管芯124上的节点或接触焊盘140的电接触并向接触焊盘提供电刺激。半导体管芯124对该电刺激做出反应，测量该反应并且将其与预期反应进行比较以测试半导体管芯的功能。电气测试可以包括电路功能、引线完整性、电阻率、连续性、可靠性、结深度、ESD、RF性能、驱动电流、阈值电流、泄漏电流、以及部件类型所专用的操作参数。半导体晶片120的检查和电气测试使通过的半导体管芯124能够被指定为供在半导体封装中使用的成品管芯（KGD, known good die）。
在图4b中，使用锯片或激光切割工具146沿着基底衬底材料122的侧壁或侧表面148通过锯道126将半导体晶片120单切成个体半导体管芯124。在锯道区域126内沿着基底衬底材料122的一部分利用沿基底衬底侧表面148的薄切对半导体晶片120进行单切，以允许基底衬底材料122的一部分保持设置在半导体管芯124的侧壁144上。薄切以半导体侧壁114之间且沿着基底衬底侧表面148的距离D在尺寸上稍稍超过半导体管芯124。半导体管芯124的侧壁144上的基底衬底材料122在重构和稍后的单切工艺期间通过减少介电材料破裂来加强该器件。在一个实施例中，侧壁144和基底衬底侧表面148之间的距离D是至少10微米（μm）。在另一实施例中，侧壁144和基底衬底侧表面148之间的距离D的范围从14μm到36μm。类似地，使用锯片或激光切割工具146通过锯道134将半导体晶片128单切成个体半导体管芯132。可以针对KGD后单切的标识来检查和电气测试个体半导体管芯124和132。
图4c示出包含牺牲基底材料（诸如硅、聚合物、氧化铍、玻璃或用于结构支撑的其他适合的低成本刚性材料）的载体或临时衬底150的一部分的横截面视图。界面层或双面胶带152被形成在载体150上作为临时粘附接合膜、蚀刻终止层或热释放层。
载体150是具有用于多个半导体管芯的容量的标准化载体并可以容纳从具有任何直径的半导体晶片单切的多个尺寸的半导体管芯。例如，载体150可以是直径为305mm或更大的圆形面板或者可以是长度为300mm或更大且宽度为300mm或更大的矩形面板。载体150可以具有比半导体晶片120或128的表面积更大的表面积。在一个实施例中，半导体晶片120具有直径300mm并包含长度为10mm且宽度为10mm的半导体管芯124。在一个实施例中，半导体晶片128具有直径200mm并包含长度为5mm且宽度为5mm的半导体管芯132。载体150可以容纳10mm×10mm半导体管芯124和5mm×5mm半导体管芯132。载体150承载的5mm×5mm半导体管芯132的数量比承载的10mm×10mm半导体管芯124的数量更多。在另一实施例中，半导体管芯124和132具有相同的尺度。载体150在尺寸和形状上被标准化以容纳任何尺寸半导体管芯。较大的载体降低了半导体封装的制造成本，因为可以在较大的载体上处理更多的半导体管芯从而降低了每单位的成本。
针对所处理的载体和半导体管芯的尺寸来设计和配置半导体封装和处理设备。为了进一步降低制造成本，与半导体管芯124或132的尺寸无关地以及与半导体晶片120和128的尺寸无关地选择载体150的尺寸。也就是说，载体150具有固定或标准化尺寸，这可以容纳从一个或多个半导体晶片120或128单切的各种尺寸的半导体管芯124和132。在一个实施例中，载体150是圆形的，直径为330mm。在另一实施例中，载体150是矩形的，宽为560mm且长为600mm。
在处理设备的设计期间选择标准化载体（载体150）的尺寸和尺度，以便开发对半导体器件的所有后端半导体制造来说统一的生产线。不管要被制造的半导体封装的尺寸和类型如何，载体150在尺寸上保持不变。例如，半导体管芯124可以具有10mm×10mm的尺度并被放置在标准化载体150上。可替换地，半导体管芯124可以具有20mm×20mm的尺度并被放置在同一标准化载体150上。相应地，标准化载体150可以处理任何尺寸半导体管芯124和132，这允许后续半导体处理设备被标准化成普通载体，即与管芯尺寸或引入的晶片尺寸无关。可以使用根据任何引入的晶片尺寸处理任何半导体管芯尺寸的处理工具、设备和材料清单的普通集合来为标准载体设计和配置半导体封装设备。普通或标准化载体150通过减少或消除对基于管芯尺寸或引入的晶片尺寸的专用半导体工艺线的需要来降低制造成本和资本风险。通过从所有半导体晶片中选择用于任何尺寸半导体管芯的预定载体尺寸，可以实施灵活的生产线。
在图4d中，使用例如拾取和放置操作将来自图4b的半导体管芯124安装到载体150和界面层152，其中绝缘层142被定向成朝向载体150。半导体管芯124被安装到载体150的界面层152以形成重构或重配置晶片156。在一个实施例中，绝缘层142被嵌入在界面层152内。例如，半导体管芯124的有源表面138可以与界面层152的表面154共面。在另一实施例中，绝缘层142被安装在界面层152上以使得半导体管芯124的有源表面138从界面层152偏移。
图4e示出被安装到载体150的界面层152以形成重构或重配置晶片156的半导体管芯123。重构晶片156可以被处理成许多类型的半导体封装，包括扇入式晶片级芯片尺寸封装（WLCSP）、eWLCSP、扇出式WLCSP、倒装芯片封装、三维（3D）封装（诸如层叠封装（PoP, package-on-package））或其他半导体封装。在一个实施例中，以高密度布置（即相隔300μm或更小）将半导体管芯124放置在载体150上以用于处理扇入式器件。以半导体管芯124之间距离为D1的间隙157分离地将半导体管芯124放置到载体150上。基于要被处理的半导体封装的设计和规范来选择半导体管芯124之间的距离D1。在一个实施例中，半导体管芯124之间的距离D1为50μm或更小。在另一个实施例中，半导体管芯124之间的距离D1为100μm或更小。优化载体150上半导体管芯124之间的距离D1以便以最低的单位成本制造半导体封装。
图4f示出具有被安装到载体150或设置在载体150上的半导体管芯124的重构晶片156的平面图。载体150是标准化形状和尺寸，并因此构成标准化载体。载体150具有用于从各种尺寸的半导体晶片单切的各种尺寸和数量的半导体管芯的容量。在一个实施例中，载体150的形状为矩形并且宽度W1为560mm且长度L1为600mm。在另一实施例中，载体150的形状为矩形并且宽度W1为330mm且长度L1为330mm。在另一实施例中，载体150的形状为圆形并且直径为330mm。
设置在载体150上的半导体管芯124的数目取决于半导体管芯124的尺寸和重构晶片156的结构内半导体管芯124之间的距离D1。被安装到载体150的半导体管芯124的数目可以大于、小于或等于从半导体晶片120单切的半导体管芯124的数目。载体150的较大表面积容纳更多半导体管芯124并降低制造成本，因为针对每重构晶片156处理更多半导体管芯124。在一个示例中，半导体晶片120的直径为300mm，其中在半导体晶片120上形成数量为大概600的个体10mm×10mm半导体管芯124。从一个或多个半导体晶片120单切半导体管芯124。制备例如具有560mm的标准宽度W1和600mm的标准长度L1的载体150。宽度W1为560mm的载体150的尺寸被定为跨越载体150的宽度W1容纳数量为大概54的半导体管芯124，该半导体管芯124具有10mm×10mm的尺度且以200μm的距离D1间隔开。长度L1为600mm的载体150的尺寸被定为跨越载体150的长度L1容纳数量为大概58的半导体管芯124，该半导体管芯124具有10mm×10mm的尺度，以200μm的距离D1间隔开。因此，载体150的表面积（宽度W1乘以长度L1）容纳数量为大概3000的半导体管芯124，该半导体管芯124具有10mm×10mm的尺度且半导体管芯124之间的间隙或距离D1为200μm。半导体管芯124可以被放置在载体150上，其中半导体管芯124之间的间隙或距离D1小于200μm以增加半导体管芯124在载体150上的密度且进一步降低处理半导体管芯124的成本。
使用自动化拾取和放置设备来基于半导体管芯124的数量和尺寸并且基于载体150的尺度制备重构晶片156。例如，半导体管芯124被选择成具有10mm×10mm的尺度。载体150具有标准尺度，例如560mm的宽度W1和600mm的长度L1。利用半导体管芯124和载体150的尺度来对自动化设备进行编程以便处理重构晶片156。在将半导体晶片120单切之后，由自动化拾取和放置设备来选择第一半导体管芯124。在载体150上的由可编程自动化拾取和放置设备确定的位置处将第一半导体管芯124安装到载体150。第二半导体管芯124由自动化拾取和放置设备选择，被放置在载体150上，并且被定位在载体150上的第一行中。邻近半导体管芯124之间的距离D1被编程到自动化拾取和放置设备中并基于要被处理的半导体封装的设计和规范而被选择。在一个实施例中，载体150上邻近半导体管芯124之间的间隙157或距离D1是200μm。第三半导体管芯124由自动化拾取和放置设备选择，被放置在载体150上，并且被定位在载体150上的第一行中。重复该拾取和放置操作直到跨越载体150的宽度W1设置第一行大概54个半导体管芯124为止。
另一半导体管芯124由自动化拾取和放置设备选择，被放置在载体150上，并且被定位在载体150上与第一行邻近的第二行中。半导体管芯124的邻近行之间的距离D1被预先选择且被编程到自动化拾取和放置设备中。在一个实施例中，第一行半导体管芯124和第二行半导体管芯124之间的距离D1是200μm。重复该拾取和放置操作直到跨越载体150的长度L1设置大概58行半导体管芯124为止。宽度W1为560mm且长度L1为600mm的标准化载体（载体150）容纳大概54列和58行的10mm×10mm半导体管芯124，以供总数大概3000的半导体管芯124布置在载体150上。重复该拾取和放置操作直到载体150被部分或完全填充有半导体管芯124为止。利用标准化载体（诸如载体150），自动化拾取和放置设备可以在载体150上安装任何尺寸半导体管芯124以形成重构晶片156。随后可以使用对载体150来说标准化的后端处理设备来处理重构晶片156。
图4g示出具有被安装到载体150或设置在载体150上的半导体管芯132的重构晶片158的平面图。相同标准化载体150或尺寸与载体150相同的标准化载体被用于如用于处理重构晶片156那样处理重构晶片158。载体150可以支持半导体管芯在重构晶片上的任何配置。设置在载体150上的半导体管芯132的数目取决于半导体管芯132的尺寸以及重构晶片158的结构内半导体管芯132之间的距离D2。安装到载体150的半导体管芯132的数目可以大于、小于或等于从半导体晶片128单切的半导体管芯132的数目。载体150的较大表面积容纳更多半导体管芯132并降低制造成本，因为针对每重构晶片158处理更多半导体管芯132。
在一个示例中，半导体晶片128的直径为200mm，其中在半导体晶片128上形成数量为大概1000的个体5mm×5mm半导体管芯132。从一个或多个半导体晶片128单切半导体管芯132。制备例如具有560mm的标准宽度W1和600mm的标准长度L1的载体150。宽度W1为560mm的载体150的尺寸被定为跨越载体150的宽度W1容纳数量为大概107的半导体管芯132，该半导体管芯132具有5mm×5mm的尺度，以200μm的距离D2间隔开。长度L1为600mm的载体150的尺寸被定为跨越载体150的长度L1容纳数量为大概115的半导体管芯132，该半导体管芯132具有5mm×5mm的尺度，以200μm的距离D2间隔开。因此，载体150的表面积（宽度W1乘以长度L1）容纳大概12000个半导体管芯132，该半导体管芯132具有5mm×5mm的尺度，以200μm的距离D2间隔开。半导体管芯132可以被放置在载体150上，其中半导体管芯132之间的间隙或距离D2小于200μm以增加半导体管芯132在载体150上的密度且进一步降低处理半导体管芯132的成本。
使用自动化拾取和放置设备来基于半导体管芯132的数量和尺寸并且基于载体150的尺度制备重构晶片158。例如，半导体管芯132被选择成具有5mm×5mm的尺度。载体150具有标准尺度，例如560mm的宽度W1和600mm的长度L1。利用半导体管芯132和载体150的尺度来对自动化设备进行编程以便处理重构晶片158。在将半导体晶片128单切之后，由自动化拾取和放置设备来选择第一半导体管芯132。在载体150上的由可编程自动化拾取和放置设备确定的位置处将第一半导体管芯132安装到载体150。第二半导体管芯132由自动化拾取和放置设备选择，被放置在载体150上，并且被定位在载体150上的第一行中。邻近半导体管芯132之间的距离D2被编程到自动化拾取和放置设备中并基于要被处理的半导体封装的设计和规范而被选择。在一个实施例中，载体150上邻近半导体管芯132之间的间隙或距离D2是200μm。第三半导体管芯132由自动化拾取和放置设备选择，被放置在载体150上，并且被定位在载体150上的第一行中。重复该拾取和放置操作直到跨越载体150的宽度W1设置一行大概107个半导体管芯132为止。
另一半导体管芯132由自动化拾取和放置设备选择，被放置在载体150上，并且被定位在载体150上与第一行邻近的第二行中。半导体管芯132的邻近行之间的距离D2被预先选择且被编程到自动化拾取和放置设备中。在一个实施例中，第一行半导体管芯132和第二行半导体管芯132之间的距离D2是200μm。重复该拾取和放置操作直到跨越载体150的长度L1设置大概115行半导体管芯132为止。宽度W1为560mm且长度L1为600mm的标准化载体（载体150）容纳大概107列和115行的5mm×5mm的半导体管芯132，以供总数大概12000的半导体管芯132设置在载体150上。重复该拾取和放置操作直到载体150被部分或完全填充有半导体管芯132为止。利用标准化载体（诸如载体150），自动化拾取和放置设备可以在载体150上安装任何尺寸半导体管芯以形成重构晶片158。可以使用与用于处理重构晶片156相同的载体150和相同的后端处理设备来处理重构晶片158。
来自图4f的重构晶片156和来自图4g的重构晶片158二者使用相同载体150或者使用具有对重构晶片156和158二者来说相同的标准化尺寸的载体。针对重构晶片的后端处理而设计的处理设备针对载体150而标准化，并能够处理在载体150上形成的重构晶片以及在载体150上放置的任何尺寸半导体管芯的任何配置。因为重构晶片156和158二者使用相同标准化载体150，所以可以在相同生产线上处理重构晶片。因此，标准化载体（载体150）的目的是简化制造半导体封装所需的设备。
在另一示例中，重构晶片158包括半导体管芯124和132，其中每个半导体管芯124和132具有相同的尺度，并且半导体管芯源自具有不同直径的半导体晶片120和128。半导体晶片120的直径为450mm，其中在半导体晶片120上形成数量为大概2200的个体8mm×8mm半导体管芯124。从一个或多个半导体晶片120单切尺度为8mm×8mm的半导体管芯124。半导体晶片128的直径为300mm，其中在半导体晶片128上形成数量为大概900的个体8mm×8mm半导体管芯132。从半导体晶片128单切半导体管芯132。制备例如具有560mm的标准宽度W1和600mm的标准长度L1的载体150。宽度W1为560mm的载体150的尺寸被定为跨越载体150的宽度W1容纳数量为大概69的半导体管芯124或132，该半导体管芯124或132具有8mm×8mm的尺度，以100μm的距离D1或D2间隔开。长度L1为560mm的载体150的尺寸被定为跨越载体150的长度L1容纳数量为大概74的半导体管芯124或132，该半导体管芯124或132具有8mm×8mm的尺度，以100μm的距离D1或D2间隔开。载体150的表面积（宽度W1乘以长度L1）容纳大概5000个半导体管芯124或132，该半导体管芯124或132具有8mm×8mm的尺度，以100μm的距离D1或D2间隔开。半导体管芯124和132可以被放置在载体150上，其中半导体管芯124或132之间的间隙或距离D1或D2小于100μm以增加半导体管芯124和132在载体150上的密度且进一步降低处理半导体管芯124和132的成本。
使用自动化拾取和放置设备来基于半导体管芯124和132的数量和尺寸并且基于载体150的尺度制备重构晶片158。在将半导体晶片128单切之后，由自动化拾取和放置设备来选择第一半导体管芯124或132。8mm×8mm的半导体晶片124或132可以源自直径为450mm的半导体晶片120或者源自直径为300mm的半导体晶片128。可替换地，8mm×8mm半导体管芯可以源自具有不同直径的另一半导体晶片。在载体150上的由可编程自动化拾取和放置设备确定的位置处将第一半导体管芯124或132安装到载体150。第二半导体管芯124或132由自动化拾取和放置设备选择，被放置在载体150上，并且被定位在载体150上的第一行中。邻近半导体管芯124或132之间的距离D1或D2被编程到自动化拾取和放置设备中并基于要被处理的半导体封装的设计和规范而被选择。在一个实施例中，载体150上邻近半导体管芯124或132之间的间隙157或距离D1或D2是100μm。重复该拾取和放置操作直到跨越载体150的宽度W1设置一行大概69个半导体管芯124或132为止。
另一半导体管芯124或132由自动化拾取和放置设备选择，被放置在载体150上，并且被定位在载体150上与第一行邻近的第二行中。在一个实施例中，第一行半导体管芯124或132和第二行半导体管芯124或132之间的距离D1或D2是100μm。重复该拾取和放置操作直到跨越载体150的长度L1设置大概74行半导体管芯124或132为止。宽度W1为560mm且长度L1为600mm的标准化载体（载体150）容纳大概69列和74行的8mm×8mm半导体管芯124和132，以供总数大概5000的半导体管芯124布置在载体150上。重复该拾取和放置操作直到载体150被部分或完全填充有半导体管芯124或132为止。因此，重构晶片158可以包括从任何尺寸半导体晶片单切的半导体管芯124和132。载体150的尺寸与半导体管芯124和132的尺寸无关并与半导体晶片120和128的尺寸无关。可以使用与用于处理重构晶片156相同的载体150和相同的后端处理设备来处理重构晶片158。对于具有从不同尺寸的引入晶片单切的相同尺寸半导体管芯的重构晶片来说，标准化载体150允许相同材料被用于每个重构晶片。因此，针对载体150上的重构晶片156或158的材料清单保持不变。一致且可预测的材料清单允许针对半导体封装的改进成本分析和规划。
在另一实施例中，重构晶片158包含设置在载体150上的各种的半导体管芯尺寸。例如，10mm×10mm半导体管芯124被安装到载体150，且5mm×5mm半导体管芯132被安装到载体150以形成重构晶片158。重构晶片包含相同重构晶片上的多个尺寸的半导体管芯。换言之，重构晶片158的一部分包含一个尺寸半导体管芯，且重构晶片的另一部分包含另一尺寸半导体管芯。使用与用于处理具有设置在载体150上的统一尺寸半导体管芯的重构晶片156相同的后端处理设备来处理包含同时在载体150上的不同尺寸半导体管芯124和132的重构晶片158。
概括来说，载体150具有用于从各种尺寸的半导体晶片单切的各种尺寸和数量的半导体管芯的容量。载体150的尺寸不随所处理的半导体管芯的尺寸而变化。标准化载体（载体150）在尺寸上固定并且可以容纳多个尺寸的半导体管芯。标准化载体150的尺寸与半导体管芯或半导体晶片的尺度无关。与较大的半导体管芯相比更多的小半导体管芯可以适合于载体150上。适合于载体150上的半导体管芯124或132的数目随半导体管芯124或132的尺寸或者半导体管芯124或132之间的空间或距离D1或D2而变化。例如，长度为L1且宽度为W1的载体150在载体150的表面区域上容纳的5mm×5mm半导体管芯132的数目比在载体150的表面区域上容纳的10mm×10mm半导体管芯124的数目更多。载体150的尺寸和形状保持固定并与半导体管芯124或132的尺寸或者从其单切出半导体管芯124或132的半导体晶片120或128的尺寸无关。载体150提供了使用处理设备的普通集合将重构晶片156和158制造成具有来自不同尺寸半导体晶片120和128的不同尺寸半导体管芯124和132的许多不同类型的半导体封装的灵活性。
图4h示出使用载体150来制造半导体封装的工艺。使用处理设备160来对半导体管芯执行后端制造工艺，诸如沉积密封剂和绝缘层、沉积导电层、形成凸块、回流、标记、单切以及其他后端工艺。针对标准化载体（诸如载体150）的尺寸和形状来设计处理设备160。处理设备160与载体150兼容，因为针对载体150的标准化尺寸和形状来定制处理设备160的机械和电部件。
由控制系统162来控制处理设备160。控制系统162可以是用于根据载体150上的半导体管芯的尺寸和形状配置处理设备160的软件程序或算法。对控制系统162进行编程和定制以使处理设备160处理在标准化载体150上形成的每一个不同重构晶片（诸如重构晶片156和158）。
通过对载体150的尺度进行标准化，处理设备160可以保持不变，因为载体150的尺度不以半导体管芯尺寸和半导体晶片尺寸为变量而改变。对于载体150上的每一个重构晶片，控制系统162使用各种算法。例如，可以使用控制系统162来在载体150上的半导体管芯124的初始拾取和放置操作期间优化间隔。重构晶片156的规范被输入到控制系统162中。控制系统162被编程为控制处理设备160拾取个体半导体管芯124并以间隔的距离D1将半导体管芯124放置到载体150上以形成重构晶片156。重构晶片156包括例如10mm×10mm半导体管芯124和标准尺度的载体150（宽度W1和长度L1）。处理设备160被配置有控制系统162以对载体150上的重构晶片156执行后端处理。控制系统162指导处理设备160根据10mm×10mm尺寸的半导体管芯124和标准尺寸载体150来执行沉积和其他制造步骤。
控制系统162允许针对标准化载体150上的每个重构晶片来定制处理设备160。不需要为不同尺寸的半导体管芯来重新构建处理设备160。在处理重构晶片156之后，处理设备160准备好处理载体150上具有相同或不同半导体管芯尺寸和间隔的另一重构晶片。重构晶片158的规范被输入到控制系统162中。控制系统162被编程为控制处理设备160拾取个体半导体管芯132并以间隔的距离D2将半导体管芯132放置到载体150上以形成重构晶片158。重构晶片158包括例如5mm×5mm半导体管芯132和标准尺度的载体150（宽度W1和长度L1）。处理设备160被配置有控制系统162以对载体150上的重构晶片158执行后端处理。控制系统162指导处理设备160根据5mm×5mm尺寸的半导体管芯132和标准尺寸载体150来执行沉积和其他制造步骤。
处理设备160保持不变，不管处理设备160是处理重构晶片156或158还是标准化载体150上的其他重构晶片。控制系统162是可编程的，且处理设备160可容易适配于使用载体150的任何重构晶片。因此，处理设备160的机械和物理特性被设计成适应标准化载体150的物理特性，而还可利用控制系统162对处理设备160编程以便对半导体管芯在载体150上的任何配置执行制造工艺。
处理设备160用于从载体150上的重构晶片制造各种各样的半导体封装。例如，处理设备160可以用于将重构晶片156或158处理成扇入式WLCSP、重构或eWLCSP、扇出式WLCSP、倒装芯片封装、3D封装（诸如PoP）、或其他半导体封装。控制系统162被用于修改和控制处理设备160的操作以便根据要被生产的半导体封装来执行后端制造步骤。因此，处理设备160可以用于制造这里描述的每个半导体封装。可以跨越共享相同尺寸载体150的多个产品生产线使用处理设备160。因此，可以降低与半导体管芯的尺寸、半导体晶片的尺寸以及半导体封装的类型的改变相关联的成本。降低了处理设备160的投资风险，因为在载体150被标准化的情况下简化了设备160的设计。
在图4i中，使用浆料印刷、传递模制、液体密封剂模制、真空层压、旋涂或其他适合的敷料器将密封剂或模塑料164沉积在半导体管芯124和载体150上。密封剂164可以是聚合物复合材料，诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯、或具有适当填料的聚合物。密封剂164是非导电的并且在环境上保护半导体器件免于外部元件和污染物。在另一实施例中，密封剂164是绝缘或介电层，其包含使用印刷、旋涂、喷涂、具有热量或不具有热量的真空或压力层压或者其他适合工艺而沉积的光敏低固化温度介电抗蚀剂、光敏复合抗蚀剂、层压复合膜、具有填料的绝缘浆料、焊接掩模抗蚀剂膜、液体或粒状模塑料、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料或者具有类似绝缘和结构性质的其他介电材料的一个或多个层。在一个实施例中，密封剂164是具有或不具有在低于200℃处固化的绝缘填料的低温固化光敏介电聚合物。
特别地，沿着基底衬底侧表面148设置密封剂164。密封剂164还覆盖半导体管芯124的背表面136。在一个实施例中，密封剂164是不透明的并且在颜色上是深色或黑色的。密封剂164可以被用来对重构晶片156进行激光标记以便进行对准和单切。可以在后续的背研磨步骤中使密封剂164变薄。还可以沉积密封剂164以使得密封剂164与半导体管芯124的背表面136共面并且不覆盖背表面136。将与密封剂164的背侧表面166相对的密封剂164的表面168设置在载体150和界面层152上，以使得密封剂164的表面168可以与半导体管芯124的有源表面138共面。
在图4j中，通过化学蚀刻、机械剥皮、CMP、机械研磨、热烘焙、UV光、激光扫描或湿法脱模来去除载体140和界面层152，以暴露绝缘层142、导电层140和密封剂164的表面168。
使用诸如印刷、PVD、CVD、溅射、电解电镀和无电解镀之类的图案化和金属沉积工艺来将导电层170形成在绝缘层142和导电层140上。导电层170可以是Al、Cu、Sn、钛（Ti）、Ni、Au、Ag或其他适合导电材料的一个或多个层。导电层170的一部分沿着绝缘层142且平行于半导体管芯124的有源表面138水平延伸，以便横向地再分布与导电层140的电互连。导电层170操作为用于半导体管芯124的电信号的RDL。导电层170被形成在半导体管芯124的覆盖区上并且不延伸超出半导体管芯124的覆盖区以及到密封剂164上。换言之，半导体管芯124的邻近半导体管芯124的外围区没有导电层170以使得密封剂164仍然暴露。在一个实施例中，在距半导体管芯124的侧壁144距离D3处形成导电层170，并且距离D3为至少1μm。导电层170的一部分电连接到导电层140。导电层170的其他部分根据半导体管芯124的连通性而电共用或电隔离。
在图4k中，使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压将绝缘或钝化层172形成在绝缘层142和导电层170上。绝缘层172可以是SiO2、Si3N4、SiON、Ta2O5、Al2O3、或者具有类似绝缘和结构性质的其他材料的一个或多个层。在一个实施例中，绝缘层172是在小于200℃处低温固化的光敏介电聚合物。在一个实施例中，绝缘层172被形成在半导体管芯124的覆盖区内并且不延伸超出半导体管芯124的覆盖区到密封剂164上。换言之，半导体管芯124的邻近半导体管芯124的外围区没有绝缘层172以使得密封剂164仍然暴露。在另一个实施例中，绝缘层172被形成在绝缘层142、半导体管芯124和密封剂164上。通过利用图案化光致抗蚀剂层的蚀刻工艺或者通过LDA来去除绝缘层172的一部分以便形成暴露导电层170的开口。
使用蒸发、电解电镀、无电解镀、落球或丝网印刷工艺将导电凸块材料沉积在导电层170上。在一个实施例中，利用球落模板来沉积凸块材料，即不需要掩模。凸块材料可以是Al、Sn、Ni、Au、Ag、铅（Pb）、Bi、Cu、焊料和其组合与可选的助焊剂溶液。例如，凸块材料可以是共熔的Sn/Pb、高铅焊料或无铅焊料。使用适合的附着或接合工艺将凸块材料接合到导电层170。在一个实施例中，通过将凸块材料加热到其熔点以上来使该凸块材料回流以形成球或凸块174。在一些应用中，凸块174被第二次回流以便改进与导电层170的电接触。凸块174还可以被压缩接合或热压缩接合到导电层170。凸块174表示能够在导电层170上形成的一种类型的互连结构。互连结构还可以使用接合线、导电浆料、柱形凸块、微凸块或其他电互连。可以在凸块形成之前或之后或者在去除载体150之后执行激光标记。
共同地，绝缘层172、导电层170和凸块174构成在半导体管芯124上以及在半导体管芯124的覆盖区内形成的堆积的互连结构176。半导体管芯124的邻近半导体管芯124的外围区没有互连结构176以使得密封剂164仍然暴露。堆积的互连结构176可以包括少到一个RDL或导电层（诸如导电层170）以及一个绝缘层（诸如绝缘层172）。附加的绝缘层和RDL可以在形成凸块174之前在绝缘层172上形成，以便根据半导体管芯124的设计和功能提供遍及该封装的附加垂直和水平电连通性。
在图4l中，利用锯片或激光切割工具180将半导体管芯124单切成个体eWLCSP 182。沿着侧表面184通过密封剂164和基底衬底材料122单切该重构晶片156以从半导体管芯124的侧面去除密封剂164并从半导体管芯124的侧面去除基底衬底材料122的一部分。因此，在形成eWLCSP 182期间将基底衬底材料122切割或单切两次，一次在晶片级且一次在重构晶片级。由此，介电材料较不易于破裂，并且改进了eWLCSP 182的可靠性。
在单切之后仍沿着半导体管芯124的侧面设置基底衬底材料122的一部分。邻近半导体管芯124的基底衬底材料122的厚度为至少1μm。换言之，半导体管芯124的侧壁144和侧表面184之间的距离D4为至少1μm。eWLCSP 182在单切之前或之后经受电气测试。
图4m示出在单切之后使密封剂覆盖半导体管芯124的背表面136的eWLCSP 182。半导体管芯124通过导电层140和170电连接到凸块174以得到通过互连结构176的外部互连。互连结构176不延伸超出半导体管芯124的覆盖区并因此形成扇入式封装。密封剂164保持在半导体管芯124的背表面136上。半导体管芯124的背表面136上的密封剂164消除了对背侧保护层或背侧层压件的需要，从而降低了eWLCSP 182的成本。在单切期间从半导体管芯124的侧面完全去除密封剂164以暴露基底衬底材料122的侧表面184。在一个实施例中，eWLCSP 182具有大概4.445mm的长度×3.875mm的宽度的尺度，具有用于凸块174的0.35-0.50mm的节距。在另一实施例中，eWLCSP 182可以被形成有14mm的长度和14mm的宽度。通过使用为单个标准化载体尺寸设计的设备在标准化载体150上形成重构晶片来制造eWLCSP 182，这降低了eWLCSP 182的设备和材料成本。使用标准化载体150以较高的体积来制造eWLCSP 182，由此简化了制造工艺并降低了单位成本。
图5示出具有暴露的背表面136和侧壁184的eWLCSP 190。半导体管芯124通过导电层140和170电连接到凸块174以得到通过互连结构176的外部互连。互连结构176不延伸超出半导体管芯124的覆盖区并因此形成扇入式封装。在研磨操作期间从半导体管芯124的背表面136完全去除密封剂164。在单切期间从半导体管芯124的侧面完全去除密封剂164以暴露基底衬底材料122的侧表面184。在一个实施例中，eWLCSP 190具有大概4.4mm的长度×3.9mm的宽度的尺度，具有用于凸块174的0.35-0.50mm的节距。通过使用为单个标准化载体尺寸设计的设备在标准化载体150上形成重构晶片来制造eWLCSP 190，这降低了eWLCSP 190的设备和材料成本。使用标准化载体150以较高的体积来制造eWLCSP 190，由此简化了制造工艺并降低了单位成本。
图6示出具有UBM 194、背侧绝缘层196和暴露的侧表面184的可替换eWLCSP 192。在最终的再钝化之后使用PVD、CVD、蒸发、电解电镀、无电解镀或其他适合的金属沉积工艺将导电层194形成在导电层170的暴露部分以及绝缘层172上。导电层194可以是Al、Cu、Sn、Ni、Au、Ag、W或其他适合导电材料。导电层194是电连接到导电层170和140的UBM。UBM 194可以是具有粘附层、阻挡层以及种子或湿润层的多金属堆叠。粘附层被形成在导电层170上并且可以是Ti、氮化钛（TiN）、钨化钛（TiW）、Al或铬（Cr）。阻挡层被形成在粘附层上并且可以是Ni、NiV、铂（Pt）、钯（Pd）、TiW或铬铜（CrCu）。阻挡层阻止Cu扩散到半导体管芯124的有源表面138中。种子层被形成在阻挡层上并且可以是Cu、Ni、NiV、Au或Al。UBM 194提供与导电层170的低电阻互连以及对焊接扩散的阻挡和针对焊接可湿润性的种子层。
半导体管芯124通过导电层140、170和194电连接到凸块174以得到通过互连结构176的外部互连。导电层170和194以及绝缘层142和172不延伸超出半导体管芯124的覆盖区并因此形成扇入式封装。背侧绝缘层或背侧保护层196被形成在半导体管芯124的背表面136上以得到机械保护和免于由暴露于来自光或其他发射的光子引起的降级的保护。背侧绝缘层196包含光敏低固化温度介电抗蚀剂、光敏复合抗蚀剂、层压复合膜、具有填料的绝缘浆料、焊接掩模抗蚀剂膜、液体模塑料、粒状模塑料、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料或者具有类似绝缘和结构性质的其他介电材料的一个或多个层。使用印刷、旋涂、喷涂、具有热量或不具有热量的真空或压力层压或者其他适合工艺来沉积背侧绝缘层196。在一个实施例中，背侧绝缘层196是具有或不具有在低于200℃处固化的绝缘填料的低温固化光敏介电聚合物。背侧绝缘层196是背侧保护层并且提供针对半导体管芯124的机械保护以及免于光的保护。在一个实施例中，背侧绝缘层196的厚度在大概从5μm到150μm的范围内。
在单切期间从半导体管芯124的侧面完全去除密封剂164以暴露基底衬底材料122的侧表面184。在一个实施例中，eWLCSP 192具有大概4.4mm的长度×3.9mm的宽度的尺度，具有用于凸块174的0.35-0.50mm的节距。在另一实施例中，eWLCSP 192可以被形成有14mm的长度和14mm的宽度。通过使用为单个标准化载体尺寸设计的设备在标准化载体150上形成重构晶片来制造eWLCSP 192，这降低了eWLCSP 192的设备和材料成本。使用标准化载体150以较高的体积来制造eWLCSP 192，由此简化了制造工艺并降低了单位成本。
图7a-7i关于图1和图2a-2c图示形成具有薄侧壁密封的重构或嵌入式扇入式WLCSP或eWLCSP的工艺。图7a示出半导体晶片200的一部分的横截面视图。半导体晶片200包括用于结构支撑的基底衬底材料202（诸如硅、锗、砷化镓、磷化铟或碳化硅）。在如上所述通过非有源、管芯间晶片区域或锯道206分离的晶片200上形成多个半导体管芯或部件204。锯道206提供切割区域以便将半导体晶片200单切成个体半导体管芯204。半导体管芯204具有边缘或侧壁208。在一个实施例中，半导体晶片200的直径是200-300mm。在另一实施例中，半导体晶片200的直径是100-450mm。在将半导体晶片200单切成个体半导体管芯204之前，该半导体晶片200可以具有任何直径。
每个半导体管芯204具有背表面或非有源表面210和有源表面212，其包含被实施为根据半导体管芯204的电气设计和功能而在半导体管芯204内形成且电互连的介电层、导电层、无源器件和有源器件的模拟或数字电路。例如，该电路可以包括一个或多个晶体管、二极管、以及在有源表面212内形成以实施模拟电路或数字电路（诸如DSP、ASIC、存储器或其他信号处理电路）的其他电路元件。半导体管芯204还可以包含用于RF信号处理的IPD，诸如电感器、电容器和电阻器。
使用PVD、CVD、电解电镀、无电解镀工艺或其他适合的金属沉积工艺来将导电层214形成在有源表面212上。导电层214可以是Al、Cu、Sn、Ni、Au、Ag或其他适合导电材料的一个或多个层。导电层214操作为电连接到有源表面212上的电路的接触焊盘。导电层214可以被形成为在距半导体管芯204的边缘208第一距离处并排设置的接触焊盘，如图7a中所示。可替换地，导电层214可以被形成为接触焊盘，该接触焊盘在多个行中偏移以使得第一行接触焊盘被设置成距半导体管芯204的边缘208第一距离，并且与第一行交替的第二行接触焊盘被设置成距半导体管芯204的边缘208第二距离。
使用PVD、CVD、印刷、旋涂、喷涂、烧结或热氧化将第一绝缘或钝化层216形成在半导体管芯204和导电层214上。绝缘层216包含SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、聚合物或者具有类似结构和绝缘性质的其他介电材料的一个或多个层。绝缘层216覆盖有源表面212并且为有源表面212提供保护。绝缘层216被共形地施加到半导体管芯124的有源表面212和导电层214上并且不延伸到半导体管芯204的边缘208上或者超出半导体管芯204的覆盖区。半导体管芯204的邻近半导体管芯204的外围区没有绝缘层216。通过使用激光器218 的LDA或穿过图案化光致抗蚀剂层的蚀刻工艺来去除绝缘层216的一部分以便通过绝缘层216暴露导电层214，并且绝缘层216的该部分提供了后续的电互连。
半导体晶片200经受作为质量控制工艺的一部分的电气测试和检查。人工目视检查和自动化光学系统被用来对半导体晶片200执行检查。可以在半导体晶片200的自动化光学分析中使用软件。目视检查方法可以采用诸如扫描电子显微镜、高强度或紫外光或者金相显微镜之类的设备。针对结构特性（包括翘曲、厚度变化、表面颗粒、不规则性、裂缝、脱层和褪色）来检查半导体晶片200。
半导体管芯204内的有源和无源部件经受对电气性能和电路功能的晶片级处的测试。使用探头或其他测试器件来针对功能和电气参数测试每个半导体管芯124。探头被用来进行与每个半导体管芯204上的节点或接触焊盘214的电接触并向接触焊盘提供电刺激。半导体管芯204对该电刺激做出反应，测量该反应并且将其与预期反应进行比较以测试半导体管芯204的功能。电气测试可以包括电路功能、引线完整性、电阻率、连续性、可靠性、结深度、ESD、RF性能、驱动电流、阈值电流、泄漏电流、以及部件类型所专用的操作参数。半导体晶片200的检查和电气测试使通过的半导体管芯204能够被指定为供在半导体封装中使用的KGD。
在图7b中，使用锯片或激光切割工具220通过锯道206将半导体晶片200单切成个体半导体管芯204。在锯道区域206内沿着基底衬底材料202的一部分通过沿着基底衬底侧表面222进行切割来对半导体晶片200进行单切，以允许基底衬底材料202的一部分保持设置在半导体管芯204的侧壁208上。邻近半导体管芯204的基底衬底材料202的厚度为至少1μm。换言之，侧壁208和基底衬底侧表面222之间的距离D5为至少1μm。可以针对KGD后单切的标识来检查和电气测试个体半导体管芯204。
图7c示出包含牺牲基底材料（诸如硅、聚合物、氧化铍、玻璃或用于结构支撑的其他适合的低成本刚性材料）的载体或临时衬底230的一部分的横截面视图。界面层或双面胶带232被形成在载体230上作为临时粘附接合膜、蚀刻终止层或热释放层。使用例如拾取和放置操作将来自图7b的半导体管芯204安装到载体230和界面层232，其中有源表面212被定向成朝向载体230。
载体230可以是具有用于多个半导体管芯204的容量的圆形或矩形面板（大于300mm）。载体230可以具有比半导体晶片200的表面积更大的表面积。较大的载体降低了半导体封装的制造成本，因为可以在较大的载体上处理更多的半导体管芯从而降低了每单位的成本。针对所处理的载体或晶片的尺寸来设计和配置半导体封装和处理设备。
为了进一步降低制造成本，与半导体管芯204的尺寸或半导体晶片200的尺寸无关地选择载体230的尺寸。也就是说，载体230具有固定或标准化尺寸，它可以容纳从一个或多个半导体晶片200单切的各种尺寸半导体管芯204。在一个实施例中，载体230是直径为330mm的圆形。在另一实施例中，载体230是宽为560mm且长为600mm的矩形。半导体管芯204可以具有10mm×10mm的尺度，其被放置在标准化载体230上。可替换地，半导体管芯204可以具有20mm×20mm的尺度，其被放置在相同标准化载体230上。因此，标准化载体230可以处理任何尺寸半导体管芯204，这允许后续的半导体处理设备针对普通载体而标准化，即与管芯尺寸或引入的晶片尺寸无关。可以使用根据任何引入的晶片尺寸处理任何半导体管芯尺寸的处理工具、设备和材料清单的普通集合来为标准载体设计和配置半导体封装设备。普通或标准化载体230通过减少或消除对基于管芯尺寸或引入的晶片尺寸的专用半导体工艺线的需要来降低制造成本和资本风险。通过从所有半导体晶片中选择用于任何尺寸半导体管芯的预定载体尺寸，可以实施灵活的生产线。
图7d示出具有被设置在载体230上的半导体管芯204的重构晶片240的平面图。载体230是具有用于从各种尺寸的半导体晶片单切的各种尺寸和数量的半导体管芯的容量的标准化形状和尺寸。在一个实施例中，载体230的形状为矩形并且宽度W2为560mm且长度L2为600mm。安装到载体230的半导体管芯204的数目可以大于从半导体晶片200单切的半导体管芯204的数目。载体230的较大表面积容纳更多半导体管芯204并降低制造成本，因为针对每重构晶片240处理了更多半导体管芯204。
标准化载体230在尺寸上固定并且可以容纳多个尺寸的半导体管芯。标准化载体230的尺寸与半导体管芯或半导体晶片的尺度无关。与较大的半导体管芯相比更多的小半导体管芯可以适合于载体230上。例如，载体230在载体230的表面区域上容纳的5mm×5mm管芯的数目比在载体230的表面区域上容纳的10mm×10mm管芯的数目更多。
例如，尺度为10mm×10mm的半导体管芯204被放置在载体230上，其中邻近半导体管芯204之间的距离D6为200μm。从半导体晶片200单切的半导体管芯204的数目是大概600个半导体管芯，其中半导体晶片200的直径为300mm。可适合于载体230上的10mm×10mm半导体管芯204的数目是超过3000个半导体管芯。可替换地，尺度为5mm×5mm的半导体管芯204被放置在载体230上，其中邻近半导体管芯204之间的距离D6为200μm。从半导体晶片200单切的半导体管芯204的数目是大概100个半导体管芯，其中半导体晶片200的直径为200mm。可适合于载体230上的5mm×5mm半导体管芯204的数目是超过12000个半导体管芯。
载体230的尺寸不随所处理的半导体管芯的尺寸而变化。适合于载体230上的半导体管芯204的数目随半导体管芯204的尺寸以及半导体管芯204之间的空间或距离D6而变化。载体230的尺寸和形状保持固定并与半导体管芯204的尺寸或者从其单切出半导体管芯204的半导体晶片200的尺寸无关。载体230和重构晶片240提供了使用处理设备的普通集合（诸如来自图4h的处理设备160）制造具有来自不同尺寸半导体晶片200的不同尺寸半导体管芯204的许多不同类型的半导体封装的灵活性。
在图7e中，使用浆料印刷、传递模制、液体密封剂模制、真空层压、旋涂或其他适合的敷料器将密封剂或模塑料244沉积在半导体管芯204和载体230上。密封剂244可以是聚合物复合材料，诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯、或具有适当填料的聚合物。密封剂244是非导电的并且在环境上保护半导体器件免于外部元件和污染物。在另一实施例中，密封剂244是绝缘或介电层，其包含使用印刷、旋涂、喷涂、具有热量或不具有热量的真空或压力层压或者其他适合工艺而沉积的光敏低固化温度介电抗蚀剂、光敏复合抗蚀剂、层压复合膜、具有填料的绝缘浆料、焊接掩模抗蚀剂膜、液体或粒状模塑料、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料或者具有类似绝缘和结构性质的其他介电材料的一个或多个层。在一个实施例中，密封剂244是具有或不具有在低于200℃处固化的绝缘填料的低温固化光敏介电聚合物。
特别地，沿着基底衬底侧表面222设置密封剂244。密封剂244还覆盖半导体管芯204的背表面210。在一个实施例中，密封剂244是不透明的并且在颜色上是深色或黑色的。密封剂244可以被用来对重构晶片240进行激光标记以便进行对准和单切。可以在后续的背研磨步骤中使密封剂244变薄。还可以沉积密封剂244以使得密封剂的背表面246与半导体管芯204的背表面210共面并且不覆盖背表面210。将与背侧表面246相对的密封剂244的表面248设置在载体230和界面层232上，以使得密封剂244的表面248可以与半导体管芯204的有源表面212共面。
在图7f中，通过化学蚀刻、机械剥皮、CMP、机械研磨、热烘焙、UV光、激光扫描或湿法脱模来去除载体230和界面层232，以暴露绝缘层216、导电层214和密封剂244的表面248。
使用诸如印刷、PVD、CVD、溅射、电解电镀和无电解镀之类的图案化和金属沉积工艺来将导电层250形成在绝缘层216和导电层214上。导电层250可以是Al、Cu、Sn、Ti、Ni、Au、Ag或其他适合导电材料的一个或多个层。导电层250的一部分沿着绝缘层216且平行于半导体管芯204的有源表面212水平延伸，以便横向地再分布与导电层214的电互连。导电层250操作为用于半导体管芯204的电信号的RDL。导电层250被形成在半导体管芯204的覆盖区上并且不延伸超出半导体管芯204的覆盖区以及到密封剂244上。换言之，半导体管芯204的邻近半导体管芯204的外围区没有导电层250。在一个实施例中，导电层250被形成在半导体管芯204的覆盖区内，并且距半导体管芯204的边缘或侧壁208的D7为至少1μm。导电层250的一部分电连接到导电层214。导电层250的其他部分根据半导体管芯204的连通性而电共用或电隔离。
在图7g中，使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压将绝缘或钝化层260形成在绝缘层216和导电层250上。绝缘层260可以是SiO2、Si3N4、SiON、Ta2O5、Al2O3、或者具有类似绝缘和结构性质的其他材料的一个或多个层。在一个实施例中，绝缘层260是在小于200℃处低温固化的光敏介电聚合物。在一个实施例中，绝缘层260被形成在绝缘层216、半导体管芯204上并且延伸超出半导体管芯204的覆盖区以及到密封剂244的表面248上距离D8，距离D8为1μm或更多。绝缘层260覆盖半导体管芯204和密封剂244之间的界面以在处理期间保护该界面并且改进器件的可靠性。通过利用图案化光致抗蚀剂层的蚀刻工艺或者通过LDA来去除绝缘层260的一部分以便形成暴露导电层250的开口。
使用蒸发、电解电镀、无电解镀、落球或丝网印刷工艺将导电凸块材料沉积在导电层250上。在一个实施例中，利用球落模板来沉积凸块材料，即不需要掩模。凸块材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料和其组合与可选的助焊剂溶液。例如，凸块材料可以是共熔的Sn/Pb、高铅焊料或无铅焊料。使用适合的附着或接合工艺将凸块材料接合到导电层250。在一个实施例中，通过将凸块材料加热到其熔点以上来使该凸块材料回流以形成球或凸块262。在一些应用中，凸块262被第二次回流以便改进与导电层250的电接触。凸块262还可以被压缩接合或热压缩接合到导电层250。凸块262表示能够在导电层250上形成的一种类型的互连结构。互连结构还可以使用接合线、导电浆料、柱形凸块、微凸块或其他电互连。可以在凸块形成之前或之后或者在去除载体230之后执行激光标记。
共同地，绝缘层260、导电层250和凸块262构成在半导体管芯204以及密封剂244上形成的堆积的互连结构264。可替换地，堆积的互连结构264被完全形成在半导体管芯204的覆盖区内。堆积的互连结构264可以包括少到一个RDL或导电层（诸如导电层250）以及一个绝缘层（诸如绝缘层260）。附加的绝缘层和RDL可以在形成凸块262之前在绝缘层260上形成，以便根据半导体管芯204的设计和功能提供遍及该封装的附加垂直和水平电连通性。
在图7h中，利用锯片或激光切割工具270将半导体管芯204单切成个体eWLCSP 272。通过密封剂244单切重构晶片240。在单切之后，仍然沿着半导体管芯204的侧面来设置密封剂244的一部分。在单切之前或之后，eWLCSP 272经受电气测试。
在图7i中，示出具有在半导体管芯204的侧壁208和背表面210上形成的密封剂的eWLCSP 272。半导体管芯204通过导电层214和250电连接到凸块262以得到通过互连结构264的外部互连。互连结构264的导电层不延伸超出半导体管芯204的覆盖区并因此形成扇入式封装。绝缘层260覆盖半导体管芯204和密封剂244之间的界面以在处理期间保护该界面并且改进器件的可靠性。在可选的研磨操作之后，密封剂244保持在半导体管芯204的背表面210上。密封剂244保持在基底衬底侧表面222上以得到半导体管芯204的机械保护和免于由暴露于来自光或其他发射的光子引起的降级的保护。因此，密封剂244被形成在半导体管芯204的五个侧面上，即在四个基底衬底侧表面222以及背表面210上。半导体管芯204的背表面210上的密封剂244消除了对背侧保护层或背侧层压件的需要，从而降低了eWLCSP 272的成本。
对于eWLCSP 272来说，基底衬底侧表面222上的密封剂244的厚度小于150μm。在一个实施例中，eWLCSP 272具有4.595mm的长度×4.025mm的宽度×0.470mm的高度的尺度，具有用于凸块262的0.4mm的节距，其中半导体管芯204具有4.445mm的长度和3.875mm的宽度。在另一实施例中，基底衬底侧表面222上的密封剂244的厚度是75μm或更小。eWLCSP 272具有6.075mm的长度×6.075mm的宽度×0.8mm的高度的尺度，具有用于凸块262的0.5mm的节距，其中半导体管芯204具有6.0mm的长度×6.0mm的宽度×0.470mm的高度的尺度。在另一实施例中，eWLCSP 272具有5.92mm的长度×5.92mm的宽度×0.765mm的高度的尺度，具有用于凸块262的0.5mm的节距，其中半导体管芯204具有5.75mm的长度×5.75mm的宽度×0.535mm的高度的尺度。在另一实施例中，基底衬底侧表面222上的密封剂244的厚度是25μm或更小。在又一实施例中，eWLCSP 272可以被形成为具有14mm的长度和14mm的宽度。通过使用为单个标准化载体尺寸设计的设备在标准化载体230上形成重构晶片来制造eWLCSP 272，这降低了eWLCSP 272的设备和材料成本。使用标准化载体230以较高的体积来制造eWLCSP 272，由此简化了制造工艺并降低了单位成本。
图8示出在单切之后在半导体管芯204的侧壁208上具有密封剂并且具有背侧绝缘层276的eWLCSP 274。半导体管芯204通过导电层214和250电连接到凸块262以得到通过互连结构264的外部互连。互连结构264的导电层不延伸超出半导体管芯204的覆盖区并因此形成扇入式封装。绝缘层260覆盖半导体管芯204和密封剂244之间的界面以在处理期间保护该界面并且改进器件的可靠性。背侧绝缘层或背侧保护层276被形成在半导体管芯204的背表面210上以得到机械保护和免于由暴露于来自光或其他发射的光子引起的降级的保护。背侧绝缘层276包含光敏低固化温度介电抗蚀剂、光敏复合抗蚀剂、层压复合膜、具有填料的绝缘浆料、焊接掩模抗蚀剂膜、液体模塑料、粒状模塑料、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料或者具有类似绝缘和结构性质的其他介电材料的一个或多个层。使用印刷、旋涂、喷涂、具有热量或不具有热量的真空或压力层压或者其他适合工艺来沉积背侧绝缘层276。在一个实施例中，背侧绝缘层276是具有或不具有在低于200℃处固化的绝缘填料的低温固化光敏介电聚合物。背侧绝缘层276是背侧保护层并且提供针对半导体管芯204的机械保护以及免于光的保护。在一个实施例中，背侧绝缘层276的厚度在大概从5μm到150μm的范围内。
密封剂244覆盖基底衬底侧表面222以保护半导体管芯204免于由暴露于来自光或其他发射的光子引起的降级。对于eWLCSP 274来说，基底衬底侧表面222上的密封剂244的厚度小于150μm。在一个实施例中，eWLCSP 274具有4.595mm的长度×4.025mm的宽度×0.470mm的高度的尺度，具有用于凸块262的0.4mm的节距，其中半导体管芯204具有4.445mm的长度和3.875mm的宽度。在另一实施例中，基底衬底侧表面222上的密封剂244的厚度是75μm或更小。eWLCSP 274具有6.075mm的长度×6.075mm的宽度×0.8mm的高度的尺度，具有用于凸块262的0.5mm的节距，其中半导体管芯204具有6.0mm的长度×6.0mm的宽度×0.470mm的高度的尺度。在另一实施例中，eWLCSP 274具有5.92mm的长度×5.92mm的宽度×0.765mm的高度的尺度，具有用于凸块262的0.5mm的节距，其中半导体管芯204具有5.75mm的长度×5.75mm的宽度×0.535mm的高度的尺度。在另一实施例中，基底衬底侧表面222上的密封剂244的厚度是25μm或更小。在又一实施例中，eWLCSP 274可以被形成为具有14mm的长度和14mm的宽度。通过使用为单个标准化载体尺寸设计的设备在标准化载体230上形成重构晶片来制造eWLCSP 274，这降低了eWLCSP 274的设备和材料成本。使用标准化载体230以较高的体积来制造eWLCSP 274，由此简化了制造工艺并降低了单位成本。
图9a-9p关于图1和图2a-2c图示形成重构或嵌入式扇入式WLCSP的工艺。图9a示出半导体晶片290，其具有用于结构支撑的基底衬底材料292（诸如硅、锗、砷化镓、磷化铟或碳化硅）。在如上所述通过非有源、管芯间晶片区域或锯道296分离的晶片290上形成多个半导体管芯或部件294。锯道296提供切割区域以便将半导体晶片290单切成个体半导体管芯294。在将半导体晶片290单切成个体半导体管芯294之前，该半导体晶片290可以具有任何直径。在一个实施例中，半导体晶片290的直径是200-300mm。在另一实施例中，半导体晶片290的直径是100-450mm。半导体管芯294可以具有任何尺寸，并且在一个实施例中，半导体管芯294具有10mm×10mm的尺度。
图9a还示出与半导体晶片290类似的半导体晶片300。半导体晶片300包括用于结构支撑的基底衬底材料302（诸如硅、锗、砷化镓、磷化铟或碳化硅）。在如上所述通过非有源、管芯间晶片区域或锯道306分离的晶片300上形成多个半导体管芯或部件304。锯道306提供切割区域以便将半导体晶片300单切成个体半导体管芯304。半导体晶片300可以具有与半导体晶片290相同的直径或不同的直径。在将半导体晶片300单切成个体半导体管芯304之前，该半导体晶片300可以具有任何直径。在一个实施例中，半导体晶片300的直径是200-300 mm。在另一实施例中，半导体晶片300的直径是100-450mm。半导体管芯304可以具有任何尺寸，并且在一个实施例中，半导体管芯304小于半导体管芯294并且具有5mm×5mm的尺度。
图9b示出半导体晶片290的一部分的横截面视图。每个半导体管芯294具有背表面或非有源表面310和有源表面312，其包含被实施为根据管芯的电气设计和功能而在管芯内形成且电互连的介电层、导电层、无源器件和有源器件的模拟或数字电路。例如，该电路可以包括一个或多个晶体管、二极管、以及在有源表面312内形成以实施模拟电路或数字电路（诸如DSP、ASIC、存储器或其他信号处理电路）的其他电路元件。半导体管芯294还可以包含用于RF信号处理的IPD，诸如电感器、电容器和电阻器。
使用PVD、CVD、电解电镀、无电解镀工艺或其他适合的金属沉积工艺来将导电层314形成在有源表面312上。导电层314可以是Al、Cu、Sn、Ni、Au、Ag或其他适合导电材料的一个或多个层。导电层314操作为电连接到有源表面312上的电路的接触焊盘。导电层314可以被形成为在距半导体管芯294的边缘第一距离处并排设置的接触焊盘，如图9b中所示。可替换地，导电层314可以被形成为接触焊盘，该接触焊盘在多个行中偏移以使得第一行接触焊盘被设置成距半导体管芯294的边缘第一距离，并且与第一行交替的第二行接触焊盘被设置成距半导体管芯294的边缘第二距离。
使用PVD、CVD、印刷、旋涂、喷涂、烧结或热氧化将第一绝缘或钝化层316形成在半导体管芯294和导电层314上。绝缘层316包含SiO2、Si3N4、SiON、Ta2O5、Al2O3、HfO2、BCB、PI、PBO、聚合物或者具有类似结构和绝缘性质的其他介电材料的一个或多个层。在一个实施例中，绝缘层316是具有或不具有在低于200℃处固化的绝缘填料的低温固化光敏介电聚合物。绝缘层316覆盖有源表面312并且为其提供保护。通过使用激光器318 的LDA或穿过图案化光致抗蚀剂层的蚀刻工艺来去除绝缘层316的一部分以便通过绝缘层316的表面320暴露导电层314，并且绝缘层316的该部分提供了后续的电互连。
半导体晶片290经受作为质量控制工艺的一部分的电气测试和检查。人工目视检查和自动化光学系统被用来对半导体晶片290执行检查。可以在半导体晶片290的自动化光学分析中使用软件。目视检查方法可以采用诸如扫描电子显微镜、高强度或紫外光或者金相显微镜之类的设备。针对结构特性（包括翘曲、厚度变化、表面颗粒、不规则性、裂缝、脱层和褪色）来检查半导体晶片290。
半导体管芯294内的有源和无源部件经受对电气性能和电路功能的晶片级处的测试。使用探头或其他测试器件来针对功能和电气参数测试每个半导体管芯294。探头被用来进行与每个半导体管芯294上的节点或接触焊盘314的电接触并向接触焊盘提供电刺激。半导体管芯294对该电刺激做出反应，测量该反应并且将其与预期反应进行比较以测试半导体管芯的功能。电气测试可以包括电路功能、引线完整性、电阻率、连续性、可靠性、结深度、ESD、RF性能、驱动电流、阈值电流、泄漏电流、以及部件类型所专用的操作参数。半导体晶片290的检查和电气测试使通过的半导体管芯294能够被指定为供在半导体封装中使用的KGD。
在图9c中，使用锯片或激光切割工具322通过锯道296将半导体晶片290单切成具有侧壁或侧表面324的个体半导体管芯294。类似地，使用锯片或激光切割工具322通过锯道306将来自图9a的半导体晶片300单切成个体半导体管芯304。可以针对KGD后单切的标识来检查和电气测试个体半导体管芯294和304。。
图9d示出包含牺牲基底材料（诸如硅、聚合物、氧化铍、玻璃或用于结构支撑的其他适合的低成本刚性材料）的载体或临时衬底330的一部分的横截面视图。界面层或双面胶带332被形成在载体330上作为临时粘附接合膜、蚀刻终止层或热释放层。
载体330是具有用于多个半导体管芯的容量的标准化载体并且可以容纳从具有任何直径的半导体晶片单切的多个尺寸的半导体管芯。例如，载体330可以是直径为305mm或更大的圆形面板或者可以是长度为300mm或更大且宽度为300mm或更大的矩形面板。载体330可以具有比半导体晶片290或300的表面积更大的表面积。在一个实施例中，半导体晶片290的直径为300mm并且包含长度为10mm且宽度为10mm的半导体管芯294。在一个实施例中，半导体晶片300的直径为200mm并且包含长度为5mm且宽度为5mm的半导体管芯304。载体330可以容纳10mm×10mm半导体管芯294和5mm×5mm半导体管芯304。载体330承载的5mm×5mm半导体管芯304的数量比承载的10mm×10mm半导体管芯294的数量更多。在另一实施例中，半导体管芯294和304具有相同的尺度。载体330在尺寸和形状上被标准化以容纳任何尺寸半导体管芯。较大的载体降低了半导体封装的制造成本，因为可以在较大的载体上处理更多的半导体管芯从而降低了每单位的成本。
针对所处理的载体和半导体管芯的尺寸来设计和配置半导体封装和处理设备。为了进一步降低制造成本，与半导体管芯294或304的尺寸无关地以及与半导体晶片290和300的尺寸无关地选择载体330的尺寸。也就是说，载体330具有固定或标准化尺寸，它可以容纳从一个或多个半导体晶片290或300单切的各种尺寸的半导体管芯294和304。在一个实施例中，载体330是直径为330mm的圆形或圆。在另一实施例中，载体330是宽为560mm且长为600mm的矩形。
在处理设备的设计期间选择标准化载体（载体330）的尺寸和尺度以便开发对半导体器件的所有后端半导体制造来说统一的生产线。不管要被制造的半导体封装的尺寸和类型如何，载体330在尺寸上保持不变。例如，半导体管芯294可以具有10mm×10mm的尺度且被放置在标准化载体330上。可替换地，半导体管芯294可以具有20mm×20mm的尺度且被放置在相同标准化载体330上。因此，标准化载体330可以处理任何尺寸半导体管芯294和304，这允许后续的半导体处理设备针对普通载体而标准化，即与管芯尺寸或引入的晶片尺寸无关。可以使用根据任何引入的晶片尺寸处理任何半导体管芯尺寸的处理工具、设备和材料清单的普通集合来为标准载体设计和配置半导体封装设备。普通或标准化载体330通过减少或消除对基于管芯尺寸或引入的晶片尺寸的专用半导体工艺线的需要来降低制造成本和资本风险。通过从所有半导体晶片中选择用于任何尺寸半导体管芯的预定载体尺寸，可以实施灵活的生产线。
在图9e中，使用例如拾取和放置操作将来自图9c的半导体管芯294安装到载体330和界面层332，其中绝缘层316被定向成朝向载体330。半导体管芯294被安装到载体330的界面层332以形成重构或重配置晶片336。在一个实施例中，绝缘层316被嵌入在界面层332内。例如，半导体管芯294的有源表面312可以与界面层332的表面334共面。在另一实施例中，绝缘层316被安装在界面层332上以使得半导体管芯294的有源表面312从界面层332偏移。
重构晶片336可以被处理成许多类型的半导体封装，包括扇入式WLCSP、重构或eWLCSP、扇出式WLCSP、倒装芯片封装、3D封装（诸如PoP）、或其他半导体封装。根据所得到的半导体封装的规范来配置重构晶片336。在一个实施例中，以高密度布置（即相隔300μm或更小）将半导体管芯294放置在载体330上以用于处理扇入式器件。以半导体管芯294之间的间隙或距离D9分离地将半导体管芯294放置到载体330上。基于要被处理的半导体封装的设计和规范来选择半导体管芯294之间的距离D9。在一个实施例中，半导体管芯294之间的距离D9为50μm或更小。在另一个实施例中，半导体管芯294之间的距离D9为100μm或更小。优化载体330上半导体管芯294之间的距离D9以便以最低的单位成本制造半导体封装。
图9f示出具有被安装到载体330或设置在载体330上的半导体管芯294的重构晶片336的平面图。载体330是标准化形状和尺寸，并因此构成标准化载体。载体330具有用于从各种尺寸的半导体晶片单切的各种尺寸和数量的半导体管芯的容量。在一个实施例中，载体330的形状为矩形并且宽度W3为560mm且长度L3为600mm。在另一实施例中，载体330的形状为矩形并且宽度W3为330mm且长度L3为330mm。在另一实施例中，载体330的形状为圆形并且直径为330mm。
设置在载体330上的半导体管芯294的数目取决于半导体管芯294的尺寸和重构晶片336的结构内半导体管芯294之间的距离D9。安装到载体330的半导体管芯294的数目可以大于、小于或等于从半导体晶片290单切的半导体管芯294的数目。载体330的较大表面积容纳更多半导体管芯294并降低制造成本，因为针对每重构晶片336处理了更多半导体管芯294。在一个示例中，半导体晶片290的直径为300mm，其中在半导体晶片290上形成数量为大概600的个体10mm×10mm半导体管芯294。从一个或多个半导体晶片290单切半导体管芯294。制备例如具有560mm的标准宽度W3和600mm的标准长度L3的载体330。宽度W3为560mm的载体330的尺寸被定为跨越载体330的宽度W3容纳数量为大概54的半导体管芯294，该半导体管芯294具有10mm×10mm的尺度且以200μm的距离D9间隔开。长度L3为600mm的载体330的尺寸被定为跨越载体330的长度L3容纳数量为大概58的半导体管芯294，该半导体管芯294具有10mm×10mm的尺度，以200μm的距离D9间隔开。因此，载体330的表面积（宽度W3乘以长度L3）容纳数量为大概3000的半导体管芯294，该半导体管芯294具有10mm×10mm的尺度，且半导体管芯294之间的间隙或距离D9为200μm。半导体管芯294可以被放置在载体330上，其中半导体管芯294之间的间隙或距离D9小于200μm以增加半导体管芯294在载体330上的密度且进一步降低处理半导体管芯294的成本。
使用自动化拾取和放置设备来基于半导体管芯294的数量和尺寸并且基于载体330的尺度制备重构晶片336。例如，半导体管芯294被选择成具有10mm×10mm的尺度。载体330具有标准尺度，例如560mm的宽度W3和600mm的长度L3。利用半导体管芯294和载体330的尺度来对自动化设备进行编程以便处理重构晶片336。在将半导体晶片120单切之后，由自动化拾取和放置设备来选择第一半导体管芯294。在载体330上的由可编程自动化拾取和放置设备确定的位置处将第一半导体管芯294安装到载体330。第二半导体管芯294由自动化拾取和放置设备选择，被放置在载体330上，并且被定位在载体330上的第一行中。邻近半导体管芯294之间的距离D9被编程到自动化拾取和放置设备中并基于要被处理的半导体封装的设计和规范而被选择。在一个实施例中，载体330上邻近半导体管芯294之间的间隙或距离D9是200μm。第三半导体管芯294由自动化拾取和放置设备选择，被放置在载体330上，并且与邻近半导体管芯294相距200μm的距离D9而被定位在载体330上的第一行中。重复该拾取和放置操作直到跨越载体330的宽度W3设置第一行大概54个半导体管芯294为止。
另一半导体管芯294由自动化拾取和放置设备选择，被放置在载体330上，并且被定位在载体330上与第一行邻近的第二行中。半导体管芯294的邻近行之间的距离D9被预先选择且被编程到自动化拾取和放置设备中。在一个实施例中，第一行半导体管芯294和第二行半导体管芯294之间的距离D9是200μm。重复该拾取和放置操作直到跨越载体330的长度L3设置大概58行半导体管芯294为止。宽度W3为560mm且长度L3为600mm的标准化载体（载体330）容纳大概54列和58行的10mm×10mm半导体管芯294，以供总数大概3000的半导体管芯294设置在载体330上。重复该拾取和放置操作直到载体330被部分或完全填充有半导体管芯294为止。利用标准化载体（诸如载体330），自动化拾取和放置设备可以在载体330上安装任何尺寸半导体管芯294以形成重构晶片336。随后可以使用对载体330来说标准化的后端处理设备来处理重构晶片336。
图9g示出具有被安装到载体330或设置在载体330上的半导体管芯304的重构晶片338的平面图。相同标准化载体330或尺寸与载体330相同的标准化载体被用于如用于处理重构晶片336那样处理重构晶片338。载体330可以支持半导体管芯在重构晶片上的任何配置。设置在载体330上的半导体管芯304的数目取决于半导体管芯304的尺寸以及重构晶片338的结构内半导体管芯304之间的距离D10。安装到载体330的半导体管芯304的数目可以大于、小于或等于从半导体晶片300单切的半导体管芯304的数目。载体330的较大表面积容纳更多半导体管芯304并降低制造成本，因为针对每重构晶片338处理了更多半导体管芯304。
在一个示例中，半导体晶片300的直径为200mm，其中在半导体晶片300上形成数量为大概1000的个体5mm×5mm半导体管芯304。从一个或多个半导体晶片300单切半导体管芯304。制备例如具有560mm的标准宽度W3和600mm的标准长度L3的载体330。宽度W3为560mm的载体330的尺寸被定为跨越载体330的宽度W3容纳数量为大概107的半导体管芯304，该半导体管芯304具有5mm×5mm的尺度，以200μm的距离D10间隔开。长度L3为600mm的载体330的尺寸被定为跨越载体330的长度L3容纳数量为大概115的半导体管芯304，该半导体管芯304具有5mm×5mm的尺度，以200μm的距离D10间隔开。因此，载体330的表面积（宽度W3乘以长度L3）容纳大概12000个半导体管芯304，该半导体管芯304具有5mm×5mm的尺度，以200μm的距离D10间隔开。半导体管芯304可以被放置在载体330上，其中半导体管芯304之间的间隙或距离D10小于200μm以增加半导体管芯304在载体330上的密度且进一步降低处理半导体管芯304的成本。
使用自动化拾取和放置设备来基于半导体管芯304的数量和尺寸并且基于载体330的尺度制备重构晶片338。例如，半导体管芯304被选择成具有5mm×5mm的尺度。载体330具有标准尺度，例如560mm的宽度W3和600mm的长度L3。利用半导体管芯304和载体330的尺度来对自动化设备进行编程以便处理重构晶片338。在将半导体晶片300单切之后，由自动化拾取和放置设备来选择第一半导体管芯304。在载体330上的由可编程自动化拾取和放置设备确定的位置处将第一半导体管芯304安装到载体330。第二半导体管芯304由自动化拾取和放置设备选择，被放置在载体330上，并且与第一半导体管芯304相距距离D10而被定位在载体330上的第一行中。邻近半导体管芯304之间的距离D10被编程到自动化拾取和放置设备中并基于要被处理的半导体封装的设计和规范而被选择。在一个实施例中，载体330上邻近半导体管芯304之间的间隙或距离D10是200μm。第三半导体管芯304由自动化拾取和放置设备选择，被放置在载体330上，并且被定位在载体330上的第一行中。重复该拾取和放置操作直到跨越载体330的宽度W3设置一行大概107个半导体管芯304为止。
另一半导体管芯304由自动化拾取和放置设备选择，被放置在载体330上，并且被定位在载体330上与第一行邻近的第二行中。半导体管芯304的邻近行之间的距离D10被预先选择且被编程到自动化拾取和放置设备中。在一个实施例中，第一行半导体管芯304和第二行半导体管芯304之间的距离D10是200μm。重复该拾取和放置操作直到跨越载体330的长度L3设置大概115行半导体管芯304为止。宽度W3为560mm且长度L3为600mm的标准化载体（载体330）容纳大概107列和115行的5mm×5mm半导体管芯304，以供总数大概12000的半导体管芯304设置在载体330上。重复该拾取和放置操作直到载体330被部分或完全填充有半导体管芯304为止。利用标准化载体（诸如载体330），自动化拾取和放置设备可以在载体330上安装任何尺寸半导体管芯以形成重构晶片338。可以使用与用于处理重构晶片336相同的载体330和相同的后端处理设备来处理重构晶片338。
来自图9f的重构晶片336和来自图9g的重构晶片338二者使用相同载体330或者使用具有对重构晶片336和338二者来说相同的标准化尺寸的载体。针对重构晶片的后端处理而设计的处理设备针对载体330而标准化，并能够处理在载体330上形成的重构晶片以及在载体330上放置的任何尺寸半导体管芯的任何配置。因为重构晶片336和338二者使用相同标准化载体330，所以可以在相同生产线上处理重构晶片。因此，标准化载体330的目的是简化制造半导体封装所需的设备。
在另一示例中，重构晶片338包括半导体管芯294和304，其中每个半导体管芯294和304具有相同的尺度，并且半导体管芯源自具有不同直径的半导体晶片290和300。半导体晶片290的直径为450mm，其中在半导体晶片290上形成数量为大概2200的个体8mm×8mm半导体管芯294。从一个或多个半导体晶片290单切尺度为8mm×8mm的半导体管芯294。另外，半导体晶片300的直径为300mm，其中在半导体晶片300上形成数量为大概900的个体8mm×8mm半导体管芯304。从一个或多个半导体晶片300单切尺度为8mm×8mm的半导体管芯304。制备例如具有560mm的标准宽度W3和600mm的标准长度L3的载体330。宽度W3为560mm的载体330的尺寸被定为跨越载体330的宽度W3容纳数量为大概69的半导体管芯294或304，该半导体管芯294或304具有8mm×8mm的尺度，以100μm的距离D9或D10间隔开。长度L3为560mm的载体330的尺寸被定为跨越载体330的长度L3容纳数量为大概74的半导体管芯294或304，该半导体管芯294或304具有8mm×8mm的尺度，以100μm的距离D9或D10间隔开。载体330的表面积（宽度W3乘以长度L3）容纳大概5000个半导体管芯294或304，该半导体管芯294或304具有8mm×8mm的尺度，以100μm的距离D9或D10间隔开。半导体管芯294和304可以被放置在载体330上，其中半导体管芯294或304之间的间隙或距离D9或D10小于100μm以增加半导体管芯294和304在载体330上的密度且进一步降低处理半导体管芯294和304的成本。
使用自动化拾取和放置设备来基于半导体管芯294和304的数量和尺寸并且基于载体330的尺度制备重构晶片338。在将半导体晶片300单切之后，由自动化拾取和放置设备来选择第一半导体管芯294或304。8mm×8mm半导体晶片294或304可以源自直径为450mm的半导体晶片290或者源自直径为300mm的半导体晶片300。可替换地，8mm×8mm半导体管芯源自具有不同直径的另一半导体晶片。在载体330上的由可编程自动化拾取和放置设备确定的位置处将第一半导体管芯294或304安装到载体330。第二半导体管芯294或304由自动化拾取和放置设备选择，被放置在载体330上，并且被定位在载体330上的第一行中。邻近半导体管芯294或304之间的距离D9或D10被编程到自动化拾取和放置设备中并基于要被处理的半导体封装的设计和规范而被选择。在一个实施例中，载体330上邻近半导体管芯294或304之间的间隙或距离D9或D10是100μm。重复该拾取和放置操作直到跨越载体330的宽度W3设置一行大概69个半导体管芯294或304为止。
另一半导体管芯294或304由自动化拾取和放置设备选择，被放置在载体330上，并且被定位在载体330上与第一行邻近的第二行中。在一个实施例中，第一行半导体管芯294或304和第二行半导体管芯294或304之间的距离D9或D10是100μm。重复该拾取和放置操作直到跨越载体330的长度L3设置大概74行半导体管芯294或304为止。宽度W3为560mm且长度L3为600mm的标准化载体（载体330）容纳大概69列和74行的8mm×8mm半导体管芯294和304，以供总数大概5000的半导体管芯294设置在载体330上。重复该拾取和放置操作直到载体330被部分或完全填充有半导体管芯294或304为止。因此，重构晶片338可以包括从任何尺寸半导体晶片单切的半导体管芯294和304。载体330的尺寸与半导体管芯294和304的尺寸无关且与半导体晶片290和300的尺寸无关。可以使用与用于处理重构晶片336相同的载体330和相同的后端处理设备来处理重构晶片338。对于具有从不同尺寸的引入晶片单切的相同尺寸半导体管芯的重构晶片来说，标准化载体330允许相同材料被用于每个重构晶片。因此，针对载体330上的重构晶片336或338的材料清单保持不变。一致且可预测的材料清单允许针对半导体封装的改进成本分析和规划。
在另一实施例中，重构晶片338包含设置在载体330上的各种半导体管芯尺寸。例如，10mm×10mm半导体管芯294被安装到载体330，且5mm×5mm半导体管芯304被安装到载体330以形成重构晶片338。重构晶片包含相同重构晶片上的多个尺寸的半导体管芯。换言之，重构晶片338的一部分包含一个尺寸半导体管芯，且重构晶片的另一部分包含另一尺寸半导体管芯。使用与用于处理具有设置在载体330上的统一尺寸半导体管芯的另一重构晶片336相同的后端处理设备来处理包含同时在载体330上的不同尺寸的半导体管芯294和304的重构晶片338。
概括来说，载体330具有用于从各种尺寸的半导体晶片单切的各种尺寸和数量的半导体管芯的容量。载体330的尺寸不随所处理的半导体管芯的尺寸而变化。标准化载体（载体330）在尺寸上固定并且可以容纳多个尺寸的半导体管芯。标准化载体330的尺寸与半导体管芯或半导体晶片的尺度无关。与较大的半导体管芯相比更多的小半导体管芯可以适合于载体330上。适合于载体330上的半导体管芯294或304的数目随半导体管芯294或304的尺寸或者半导体管芯294或304之间的空间或距离D9或D10而变化。例如，长度为L3且宽度为W3的载体330在载体330的表面区域上容纳的5mm×5mm半导体管芯304的数目比在载体330的表面区域上容纳的10mm×10mm半导体管芯294的数目更多。例如，载体300保持有大概3000个10mm×10mm半导体管芯或大概12000个5mm×5mm半导体管芯。载体330的尺寸和形状保持固定并与半导体管芯294或304的尺寸或者从其单切出半导体管芯294或304的半导体晶片290或300的尺寸无关。载体330提供了使用处理设备的普通集合将重构晶片336和338制造成具有来自不同尺寸半导体晶片290和300的不同尺寸半导体管芯294和304的许多不同类型的半导体封装的灵活性。
图9h示出使用载体330来制造半导体封装的工艺。使用处理设备340来对半导体管芯执行后端制造工艺，诸如沉积密封剂和绝缘层、沉积导电层、形成凸块、回流、标记、单切以及其他后端工艺。针对标准化载体（诸如载体330）的尺寸和形状来设计处理设备340。处理设备340与载体330兼容，因为针对载体330的标准化尺寸和形状来定制处理设备340的机械和电部件。
由控制系统342来控制处理设备340。控制系统342可以是用于根据载体330上的半导体管芯的尺寸和形状配置处理设备340的软件程序或算法。对控制系统342进行编程和定制以使处理设备340处理在标准化载体330上形成的每一个不同重构晶片（诸如重构晶片336和338）。
通过对载体330的尺度进行标准化，处理设备340可以保持不变，因为载体330的尺度不以半导体管芯尺寸和半导体晶片尺寸为变量而改变。对于载体330上的每一个重构晶片，控制系统342使用各种算法。例如，可以使用控制系统342来在载体330上的半导体管芯294的初始拾取和放置操作期间优化间隔。重构晶片336的规范被输入到控制系统342中。控制系统342被编程为控制处理设备340拾取个体半导体管芯294并以间隔的距离D9将半导体管芯294放置到载体330上以形成重构晶片336。重构晶片336包括例如10mm×10mm半导体管芯294和标准尺度的载体330（宽度W3和长度L3）。处理设备340被配置有控制系统342以对载体330上的重构晶片336执行后端处理。控制系统342指导处理设备340根据10mm×10mm尺寸的半导体管芯294和标准尺寸载体330来执行沉积和其他制造步骤。
控制系统342允许针对标准化载体330上的每个重构晶片来定制处理设备340。不需要为不同尺寸的半导体管芯来重新构建处理设备340。在处理重构晶片336之后，处理设备340准备好处理载体330上具有相同或不同半导体管芯尺寸和间隔的另一重构晶片。重构晶片338的规范被输入到控制系统342中。控制系统342被编程为控制处理设备340拾取个体半导体管芯304并以间隔的距离D10将半导体管芯304放置到载体330上以形成重构晶片338。重构晶片338包括例如5mm×5mm半导体管芯304和标准尺度的载体330（宽度W3和长度L3）。处理设备340被配置有控制系统342以对载体330上的重构晶片338执行后端处理。控制系统342指导处理设备340根据半导体管芯304的5mm×5mm尺寸和标准尺寸载体330来执行沉积和其他制造步骤。
处理设备340保持不变，不管处理设备340是处理重构晶片336或338还是标准化载体330上的其他重构晶片。控制系统342是可编程的，且处理设备340可容易适配于使用载体330的任何重构晶片。因此，处理设备340的机械和物理特性被设计成适应标准化载体330的物理特性，而还可利用控制系统342对处理设备340编程以便对半导体管芯在载体330上的任何配置执行制造工艺。
处理设备340用于从载体330上的重构晶片制造各种各样的半导体封装。例如，处理设备340可以用于将重构晶片336或338处理成扇入式WLCSP、重构或eWLCSP、扇出式WLCSP、倒装芯片封装、3D封装（诸如PoP）、或其他半导体封装。控制系统342被用于修改和控制处理设备340的操作以便根据要被生产的半导体封装来执行后端制造步骤。因此，处理设备340可以用于制造这里描述的每个半导体封装。可以跨越共享相同尺寸载体330的多个产品生产线使用处理设备340。因此，可以降低与半导体管芯的尺寸、半导体晶片的尺寸以及半导体封装的类型的改变相关联的成本。降低了处理设备340的投资风险，因为在载体330被标准化的情况下简化了处理设备340的设计。
在图9i中，使用浆料印刷、传递模制、液体密封剂模制、真空层压、旋涂或其他适合的敷料器将密封剂或模塑料344沉积在半导体管芯294和载体330上。密封剂344可以是聚合物复合材料，诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯、或具有适当填料的聚合物。密封剂344是非导电的并且在环境上保护半导体器件免于外部元件和污染物。在另一实施例中，密封剂344是绝缘或介电层，其包含使用印刷、旋涂、喷涂、具有热量或不具有热量的真空或压力层压或者其他适合工艺而沉积的光敏低固化温度介电抗蚀剂、光敏复合抗蚀剂、层压复合膜、具有填料的绝缘浆料、焊接掩模抗蚀剂膜、液体或粒状模塑料、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料或者具有类似绝缘和结构性质的其他介电材料的一个或多个层。在一个实施例中，密封剂344是具有或不具有在低于200℃处固化的绝缘填料的低温固化光敏介电聚合物。
特别地，沿着半导体管芯294的侧表面324设置密封剂344，并且因此，密封剂344覆盖半导体管芯294的每个侧表面324。因此，密封剂344覆盖或接触半导体管芯294的至少四个表面，即半导体管芯294的四个侧表面324。密封剂344还覆盖半导体管芯294的背表面310。密封剂344保护半导体管芯294免于由暴露于来自光或其他发射的光子引起的降级。在一个实施例中，密封剂344是不透明的并且在颜色上是深色或黑色的。图9i示出被密封剂344覆盖的复合衬底或重构晶片336。密封剂344可以被用来对重构晶片336进行激光标记以便进行对准和单切。密封剂344被形成在半导体管芯294的背表面310上，并可以在后续的背研磨步骤中变薄。还可以沉积密封剂344以使得密封剂344与背表面310共面并且不覆盖半导体管芯294的背表面310。
在图9j中，密封剂344的背侧表面346经受利用研磨机345的研磨操作以对密封剂344进行平坦化并减小其厚度。还可以使用化学蚀刻来去除密封剂344且对其进行平坦化并且形成平面背侧表面347。在一个实施例中，密封剂344的厚度保持半导体管芯294的背表面310上的覆盖。在一个实施例中，在沉积或背研磨之后保持在半导体管芯294的背表面310上的密封剂344的厚度的范围从大概170μm到230μm或更小。在另一实施例中，保持在半导体管芯294的背表面310上的密封剂344的厚度的范围从大概5μm到150μm。密封剂344的与背侧表面346相对的表面348被设置在载体330和界面层332上，以使得密封剂344的表面348可以与半导体管芯294的有源表面312共面。
图9k图示从半导体管芯294的背表面310完全去除密封剂344的可替换背研磨步骤。在完成图9k中的研磨操作之后，半导体管芯294的背表面310被暴露。还可以通过研磨操作来减小半导体管芯294的厚度。在一个实施例中，半导体管芯294的厚度为225-305μm或更小。
在图9l中，在完成图9k中的背研磨步骤之后，将绝缘或钝化层349形成在半导体管芯294的密封剂344和背表面310上。绝缘层349包含光敏低固化温度介电抗蚀剂、光敏复合抗蚀剂、层压复合膜、具有填料的绝缘浆料、焊接掩模抗蚀剂膜、液体模塑料、粒状模塑料、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料或者具有类似绝缘和结构性质的其他介电材料的一个或多个层。使用印刷、旋涂、喷涂、具有热量或不具有热量的真空或压力层压或者其他适合工艺来沉积绝缘层349。在一个实施例中，绝缘层349是具有或不具有在低于200℃处固化的绝缘填料的低温固化光敏介电聚合物。绝缘层349是背侧保护层并且提供针对半导体管芯294的机械保护以及免于光的保护。在一个实施例中，绝缘层349的厚度在大概从5μm到150μm的范围内。
通过化学蚀刻、机械剥皮、CMP、机械研磨、热烘焙、UV光、激光扫描或湿法脱模来去除载体330和界面层332，以暴露绝缘层316、导电层314和密封剂344的表面348。
在图9m中，使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压将绝缘或钝化层350形成在绝缘层316和导电层314上。绝缘层350可以是SiO2、Si3N4、SiON、Ta2O5、Al2O3、或者具有类似绝缘和结构性质的其他材料的一个或多个层。在一个实施例中，绝缘层350是在小于200℃处低温固化的光敏介电聚合物。在一个实施例中，绝缘层350被形成在半导体管芯294的覆盖区内并且不延伸超出半导体管芯294的覆盖区且到密封剂344的表面348上。换言之，半导体管芯294的邻近半导体管芯294的外围区没有绝缘层350。在另一个实施例中，绝缘层350被形成在绝缘层316、半导体管芯294和密封剂344的表面348上，并且通过利用图案化光致抗蚀剂层的蚀刻工艺或者通过LDA来去除绝缘层350在密封剂344的表面348上的部分。通过利用图案化光致抗蚀剂层的蚀刻工艺或者通过LDA来去除绝缘层350的一部分以形成暴露导电层314的开口352。
在图9n中，使用诸如印刷、PVD、CVD、溅射、电解电镀和无电解镀之类的图案化和金属沉积工艺来将导电层354形成在绝缘层350和导电层314上。导电层354可以是Al、Cu、Sn、Ti、Ni、Au、Ag或其他适合导电材料的一个或多个层。导电层354的一部分沿着绝缘层350且平行于半导体管芯294的有源表面312水平延伸，以便横向地再分布与导电层314的电互连。导电层354操作为用于半导体管芯294的电信号的RDL。导电层354被形成在半导体管芯294的覆盖区上并且不延伸超出半导体管芯294的覆盖区以及到密封剂344的表面348上。换言之，半导体管芯294的邻近半导体管芯294的外围区没有导电层354以使得密封剂344的表面348仍从导电层354暴露。导电层354的一部分电连接到导电层314。导电层354的其他部分根据半导体管芯294的连通性而电共用或电隔离。
使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压将绝缘或钝化层356形成在绝缘层350和导电层354上。绝缘层356可以是SiO2、Si3N4、SiON、Ta2O5、Al2O3、或者具有类似绝缘和结构性质的其他材料的一个或多个层。在一个实施例中，绝缘层356是在小于200℃处低温固化的光敏介电聚合物。在一个实施例中，绝缘层356被形成在半导体管芯294的覆盖区内并且不延伸超出半导体管芯294的覆盖区到密封剂344上。换言之，半导体管芯294的邻近半导体管芯294的外围区没有绝缘层356以使得密封剂344的表面348仍从绝缘层356暴露。在另一个实施例中，绝缘层356被形成在绝缘层316、半导体管芯294和密封剂344上，且通过利用图案化光致抗蚀剂层的蚀刻工艺或者通过LDA来去除绝缘层350在密封剂344上的部分。通过利用图案化光致抗蚀剂层的蚀刻工艺或者通过LDA来去除绝缘层350的一部分以便形成暴露导电层354的开口358。
在图9o中，在最终的再钝化之后使用PVD、CVD、蒸发、电解电镀、无电解镀或其他适合的金属沉积工艺将导电层360形成在导电层354的暴露部分以及绝缘层356上。导电层360可以是Al、Cu、Sn、Ni、Au、Ag、W或其他适合导电材料。导电层360是电连接到导电层354和314的UBM。UBM 360可以是具有粘附层、阻挡层以及种子或湿润层的多金属堆叠。粘附层被形成在导电层354上并可以是Ti、TiN、TiW、Al或Cr。阻挡层被形成在粘附层上并可以是Ni、NiV、Pt、Pd、TiW或CrCu。阻挡层阻止Cu扩散到半导体管芯294的有源表面312中。种子层被形成在阻挡层上并可以是Cu、Ni、NiV、Au或Al。UBM 360提供与导电层354的低电阻互连以及对焊接扩散的阻挡和针对焊接可湿润性的种子层。
使用蒸发、电解电镀、无电解镀、落球或丝网印刷工艺将导电凸块材料沉积在导电层360上。在一个实施例中，利用球落模板来沉积凸块材料，即不需要掩模。凸块材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料和其组合与可选的助焊剂溶液。例如，凸块材料可以是共熔的Sn/Pb、高铅焊料或无铅焊料。使用适合的附着或接合工艺将凸块材料接合到导电层360。在一个实施例中，通过将凸块材料加热到其熔点以上来使该凸块材料回流以形成球或凸块362。在一些应用中，凸块362被第二次回流以便改进与导电层360的电接触。凸块362还可以被压缩接合或热压缩接合到导电层360。凸块362表示能够在导电层360上形成的一种类型的互连结构。互连结构还可以使用接合线、导电浆料、柱形凸块、微凸块或其他电互连。可以在凸块形成之前或之后或者在去除载体330之后执行激光标记。
共同地，绝缘层350和356、导电层354和360以及凸块362构成在半导体管芯294上以及在半导体管芯294的覆盖区内形成的堆积的互连结构366。半导体管芯294的邻近半导体管芯294的外围区没有互连结构366以使得密封剂344的表面348仍然从互连结构366暴露。堆积的互连结构366可以包括少到一个RDL或导电层（诸如导电层354）以及一个绝缘层（诸如绝缘层350）。附加的绝缘层和RDL可以在形成凸块362之前在绝缘层356上形成，以便根据半导体管芯294的设计和功能提供遍及该封装的附加垂直和水平电连通性。
在图9p中，利用锯片或激光切割工具370通过密封剂344将半导体管芯294单切成个体eWLCSP 372。在单切之前或之后，eWLCSP 372经受电气测试。重构晶片336被单切成eWLCSP 372以在半导体管芯294的侧表面324上留下密封剂344的薄层。可替换地，重构晶片336被单切以从侧表面324完全去除密封剂344。
图10示出在单切之后在半导体管芯294的侧壁324上具有密封剂且在半导体管芯294的背表面310上具有绝缘层349的eWLCSP 372。半导体管芯294通过导电层314、354和360电连接到凸块362以得到通过互连结构366的外部互连。互连结构366不延伸超出半导体管芯294的覆盖区并因此形成扇入式封装。绝缘层349被形成在半导体管芯294的背表面310上以得到机械保护和免于由暴露于来自光或其他发射的光子引起的降级的保护。
密封剂344覆盖半导体管芯294的侧表面324以保护半导体管芯294免于由暴露于来自光或其他发射的光子引起的降级。对于eWLCSP 372来说，侧表面324上的密封剂344的厚度小于150μm。在一个实施例中，eWLCSP 372具有4.595mm的长度×4.025mm的宽度×0.470mm的高度的尺度，具有用于凸块362的0.4mm的节距，其中半导体管芯294具有4.445mm的长度和3.875mm的宽度。在另一实施例中，半导体管芯294的侧表面324上的密封剂344的厚度是75μm或更小。eWLCSP 372具有6.075mm的长度×6.075mm的宽度×0.8mm的高度的尺度，具有用于凸块362的0.5mm的节距，其中半导体管芯294具有6.0mm的长度×6.0mm的宽度×0.470mm的高度的尺度。在另一实施例中，eWLCSP 372具有5.92mm的长度×5.92mm的宽度×0.765mm的高度的尺度，具有用于凸块362的0.5mm的节距，其中半导体管芯294具有5.75mm的长度×5.75mm的宽度×0.535mm的高度的尺度。在另一实施例中，半导体管芯294的侧表面324上的密封剂344的厚度是25μm或更小。在又一实施例中，eWLCSP 372可以被形成为具有14mm的长度和14mm的宽度。通过使用为单个标准化载体尺寸设计的设备在标准化载体330上形成重构晶片来制造eWLCSP 372，这降低了eWLCSP 372的设备和材料成本。使用标准化载体330以较高的体积来制造eWLCSP 372，由此简化了制造工艺并降低了单位成本。
图11示出在半导体管芯294的背表面310上具有绝缘层349并且具有半导体管芯294的暴露侧壁324的可替换eWLCSP 380。半导体管芯294通过导电层314、354和360电连接到凸块362以得到通过互连结构366的外部互连。互连结构366不延伸超出半导体管芯294的覆盖区并因此形成扇入式封装。绝缘层349被形成在半导体管芯294的背表面310上以得到机械保护和免于由暴露于来自光或其他发射的光子引起的降级的保护。在单切期间从半导体管芯294的侧表面324完全去除密封剂344以暴露侧表面324。eWLCSP 380的长度和宽度与半导体管芯294的长度和宽度相同。在一个实施例中，eWLCSP 380具有大概4.4mm的长度×3.9mm的宽度的尺度，具有用于凸块362的0.35-0.50mm的节距。在另一实施例中，eWLCSP 380可以被形成为具有14mm的长度和14mm的宽度。通过使用为单个标准化载体尺寸设计的设备在标准化载体330上形成重构晶片来制造eWLCSP 380，这降低了eWLCSP 380的设备和材料成本。使用标准化载体330以较高的体积来制造eWLCSP 380，由此简化了制造工艺并降低了单位成本。
图12示出具有在半导体管芯294的侧壁324和背表面310上形成的密封剂的另一eWLCSP 384。半导体管芯294通过导电层314、354和360电连接到凸块362以得到通过互连结构366的外部互连。互连结构366不延伸超出半导体管芯294的覆盖区并因此形成扇入式封装。在图9j中所示的研磨操作之后，密封剂344保持在半导体管芯294的背表面310上。在单切之后，密封剂344保持在半导体管芯294的侧表面324上以得到机械保护和免于由暴露于来自光或其他发射的光子引起的降级的保护。因此，密封剂344被形成在半导体管芯294的五个侧面上，即在四个侧表面324以及背表面310上。半导体管芯294的背表面310上的密封剂344消除了对背侧保护层或背侧层压件的需要，从而降低了eWLCSP 384的成本。
对于eWLCSP 384来说，侧表面324上的密封剂344的厚度小于150μm。在一个实施例中，eWLCSP 384具有4.595mm的长度×4.025mm的宽度×0.470mm的高度的尺度，具有用于凸块362的0.4mm的节距，其中半导体管芯294具有4.445mm的长度和3.875mm的宽度。在另一实施例中，半导体管芯294的侧表面324上的密封剂344的厚度是75μm或更小。eWLCSP 384具有6.075mm的长度×6.075mm的宽度×0.8mm的高度的尺度，具有用于凸块362的0.5mm的节距，其中半导体管芯294具有6.0mm的长度×6.0mm的宽度×0.470mm的高度的尺度。在另一实施例中，eWLCSP 384具有5.92mm的长度×5.92mm的宽度×0.765mm的高度的尺度，具有用于凸块362的0.5mm的节距，其中半导体管芯294具有5.75mm的长度×5.75mm的宽度×0.535mm的高度的尺度。在另一实施例中，半导体管芯294的侧表面324上的密封剂344的厚度是25μm或更小。在又一实施例中，eWLCSP 384可以被形成为具有14mm的长度和14mm的宽度。通过使用为单个标准化载体尺寸设计的设备在标准化载体330上形成重构晶片来制造eWLCSP 384，这降低了eWLCSP 384的设备和材料成本。使用标准化载体330以较高的体积来制造eWLCSP 384，由此简化了制造工艺并降低了单位成本。
图13示出具有背侧密封剂和暴露侧壁的另一eWLCSP 386。半导体管芯294通过导电层314、354和360电连接到凸块362以得到通过互连结构366的外部互连。互连结构366不延伸超出半导体管芯294的覆盖区并因此形成扇入式封装。在图9j中所示的研磨操作之后，密封剂344保持在半导体管芯294的背表面310上。半导体管芯294的背表面310上的密封剂344消除了对背侧保护层或背侧层压件的需要，从而降低了eWLCSP 386的成本。在单切期间从半导体管芯294的侧表面324完全去除密封剂344以暴露侧表面324。eWLCSP 386的长度和宽度与半导体管芯294的长度和宽度相同。在一个实施例中，eWLCSP 386具有大概4.445mm的长度×3.875mm的宽度的尺度，其中具有用于凸块362的0.35-0.50mm的节距。在另一实施例中，eWLCSP 386可以被形成为具有14mm的长度和14mm的宽度。通过使用为单个标准化载体尺寸设计的设备在标准化载体330上形成重构晶片来制造eWLCSP 386，这降低了eWLCSP 386的设备和材料成本。使用标准化载体330以较高的体积来制造eWLCSP 386，由此简化了制造工艺并降低了单位成本。
图14示出具有半导体管芯294的暴露背表面310和侧壁324的另一eWLCSP 388。半导体管芯294通过导电层314、354和360电连接到凸块362以得到通过互连结构366的外部互连。互连结构366不延伸超出半导体管芯294的覆盖区并因此形成扇入式封装。在图9k中所示的研磨操作期间，从半导体管芯294的背表面310完全去除密封剂344。在单切期间从半导体管芯294的侧表面324完全去除密封剂344以暴露侧表面324。在eWLCSP 388中，没有密封剂344仍然覆盖半导体管芯294的表面。eWLCSP 388的长度和宽度与半导体管芯294的长度和宽度相同。在一个实施例中，eWLCSP 388具有大概4.4mm的长度×3.9mm的宽度的尺度，其中具有用于凸块362的0.35-0.50mm的节距。通过使用为单个标准化载体尺寸设计的设备在标准化载体330上形成重构晶片来制造eWLCSP 388，这降低了eWLCSP 388的设备和材料成本。使用标准化载体330以较高的体积来制造eWLCSP 388，由此简化了制造工艺并降低了单位成本。
图15a-15k关于图1和图2a-2c图示形成重构或嵌入式扇入式WLCSP的工艺。从图9b继续，图15a示出半导体晶片290的一部分的横截面视图。导电层314被形成在半导体管芯294的有源表面312上。绝缘层316被形成在有源表面312和导电层314上，其中通过绝缘层316形成开口以暴露导电层314。
在图15a中，绝缘层410被形成在绝缘层316和导电层314上。绝缘层410包含SiO2、Si3N4、SiON、Ta2O5、Al2O3或者具有类似绝缘和结构性质的其他材料的一个或多个层。使用PVD、CVD、印刷、旋涂、喷涂、烧结、热氧化或其他适合的工艺来沉积绝缘层410。在一个实施例中，绝缘层410是在低于200℃处低温固化的光敏介电聚合物。在一个实施例中，绝缘层410被形成在绝缘层316、半导体管芯294上且在基底半导体材料292上的半导体管芯294的覆盖区之外。换言之，半导体管芯294的邻近半导体管芯294的外围区包括绝缘层410。通过暴露或显影工艺、LDA、蚀刻或其他适合的工艺来去除绝缘层410的一部分以便形成暴露导电焊盘314的开口412。
在图15b中，使用诸如印刷、PVD、CVD、溅射、电解电镀和无电解镀之类的图案化和金属沉积工艺来将导电层414形成在绝缘层410和导电层314上。导电层414可以是Al、Cu、Sn、Ti、Ni、Au、Ag或其他适合导电材料的一个或多个层。导电层414的一部分沿着绝缘层410且平行于半导体管芯294的有源表面312水平延伸，以便横向地再分布与导电层314的电互连。导电层414操作为用于半导体管芯294的电信号的RDL。导电层414被形成在半导体管芯294的覆盖区上并且不延伸超出半导体管芯294的覆盖区。换言之，半导体管芯294的邻近半导体管芯294的外围区没有导电层414。导电层414的一部分电连接到导电层314。导电层414的其他部分根据半导体管芯294的连通性而电共用或电隔离。
使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压将绝缘或钝化层416形成在绝缘层410和导电层414上。绝缘层416可以是SiO2、Si3N4、SiON、Ta2O5、Al2O3、或者具有类似绝缘和结构性质的其他材料的一个或多个层。在一个实施例中，绝缘层416是在小于200℃处低温固化的光敏介电聚合物。在一个实施例中，绝缘层416被形成在半导体管芯294上且在基底半导体材料292上的半导体管芯294的覆盖区之外。在另一个实施例中，绝缘层416被形成在半导体管芯294的覆盖区内并且不延伸超出半导体管芯294的覆盖区。通过利用图案化光致抗蚀剂层的蚀刻工艺或者通过LDA来去除绝缘层416的一部分以便形成暴露导电层414的开口418。
在图15c中，使用锯片或激光切割工具420通过锯道296将半导体晶片290单切成个体半导体管芯294。还通过绝缘层316、绝缘层410和绝缘层416单切半导体晶片290以形成侧壁或侧表面422。侧表面422包括半导体管芯294和绝缘层316、410和416的侧面。可以针对KGD后单切的标识来检查和电气测试个体半导体管芯294。。
在图15d中，使用例如拾取和放置操作将来自图15c的半导体管芯294安装到载体430和界面层432，其中有源表面312被定向成朝向载体430。半导体管芯294被安装到载体430的界面层432以形成重构或重配置晶片436。
载体430可以是具有用于多个半导体管芯294的容量的圆形或矩形面板（大于300mm）。载体430可以具有比半导体晶片290或300的表面积更大的表面积。较大的载体降低了半导体封装的制造成本，因为可以在较大的载体上处理更多的半导体管芯从而降低了每单位的成本。针对所处理的载体或晶片的尺寸来设计和配置半导体封装和处理设备。
为了进一步降低制造成本，与半导体管芯294的尺寸以及半导体晶片290和300的尺寸无关地选择载体430的尺寸。也就是说，载体430具有固定或标准化尺寸，它可以容纳从一个或多个半导体晶片290和300单切的各种尺寸半导体管芯294。在一个实施例中，载体430是直径为330mm的圆形。在另一实施例中，载体430是宽为560mm且长为600mm的矩形。半导体管芯294可以具有10mm×10mm的尺度，其被放置在标准化载体430上。可替换地，半导体管芯294可以具有20mm×20mm的尺度，其被放置在相同标准化载体430上。因此，标准化载体430可以处理任何尺寸半导体管芯294，这允许后续的半导体处理设备针对普通载体而标准化，即与管芯尺寸或引入的晶片尺寸无关。可以使用根据任何引入的晶片尺寸处理任何半导体管芯尺寸的处理工具、设备和材料清单的普通集合来为标准载体设计和配置半导体封装设备。普通或标准化载体430通过减少或消除对基于管芯尺寸或引入的晶片尺寸的专用半导体工艺线的需要来降低制造成本和资本风险。通过从所有半导体晶片中选择用于任何尺寸半导体管芯的预定载体尺寸，可以实施灵活的生产线。
重构晶片436可以被处理成许多类型的半导体封装，包括扇入式WLCSP、重构或eWLCSP、扇出式WLCSP、倒装芯片封装、3D封装（诸如PoP）、或其他半导体封装。根据所得到的半导体封装的规范来配置重构晶片436。在一个实施例中，以高密度布置（即相隔300μm或更小）将半导体管芯294放置在载体430上以用于处理扇入式器件。以半导体管芯294之间的间隙或距离D12分离地将半导体管芯294放置到载体430上。基于要被处理的半导体封装的设计和规范来选择半导体管芯294之间的距离D12。在一个实施例中，半导体管芯294之间的距离D12为50μm或更小。在另一个实施例中，半导体管芯294之间的距离D12为100μm或更小。优化载体430上半导体管芯294之间的距离D12以便以最低的单位成本制造半导体封装。
图15e示出具有设置在载体430上的半导体管芯294的重构晶片436的平面图。载体430是标准化形状和尺寸，具有用于从各种尺寸的半导体晶片单切的各种尺寸和数量的半导体管芯的容量。在一个实施例中，载体430的形状为矩形并且宽度W4为560mm且长度L4为600mm。安装到载体430的半导体管芯294的数目可以大于、小于或等于从半导体晶片290单切的半导体管芯294的数目。载体430的较大表面积容纳更多半导体管芯294并降低制造成本，因为针对每重构晶片436处理了更多半导体管芯294。
标准化载体（载体430）在尺寸上固定并且可以容纳多个尺寸的半导体管芯。标准化载体430的尺寸与半导体管芯或半导体晶片的尺度无关。与较大的半导体管芯相比更多的小半导体管芯可以适合于载体430上。例如，载体430在载体430的表面区域上容纳的5mm×5mm管芯的数目比在载体430的表面区域上容纳的10mm×10mm管芯的数目更多。
例如，具有10mm×10mm尺度的半导体管芯294被放置在载体430上，其中邻近半导体管芯294之间的距离D12为200μm。从半导体晶片290单切的半导体管芯294的数目是大概600个半导体管芯，其中半导体晶片290的直径为300mm。可适合于载体430上的10mm×10mm半导体管芯294的数目是大概3000个半导体管芯。可替换地，具有5mm×5mm尺度的半导体管芯294被放置在载体430上，其中邻近半导体管芯294之间的距离D12为200μm。从半导体晶片290单切的半导体管芯294的数目是大概1000个半导体管芯，其中半导体晶片290的直径为200mm。可适合于在载体430上的5mm×5mm半导体管芯294的数目是大概12000个半导体管芯。
载体430的尺寸不随所处理的半导体管芯的尺寸而变化。适合于载体430上的半导体管芯294的数目随半导体管芯294的尺寸以及半导体管芯294之间的空间或距离D12而变化。载体430的尺寸和形状保持固定并与半导体管芯294的尺寸或者从其单切出半导体管芯294的半导体晶片290的尺寸无关。载体430和重构晶片436提供了使用处理设备的普通集合（诸如来自图9h的处理设备340）制造具有来自不同尺寸半导体晶片290的不同尺寸半导体管芯294的许多不同类型的半导体封装的灵活性。
在图15f中，使用浆料印刷、传递模制、液体密封剂模制、真空层压、旋涂或其他适合的敷料器将密封剂或模塑料438沉积在半导体管芯294和载体430上。密封剂438可以是聚合物复合材料，诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯、或具有适当填料的聚合物。密封剂438是非导电的并且在环境上保护半导体器件免于外部元件和污染物。在另一实施例中，密封剂438是绝缘或介电层，其包含使用印刷、旋涂、喷涂、具有热量或不具有热量的真空或压力层压或者其他适合工艺而沉积的光敏低固化温度介电抗蚀剂、光敏复合抗蚀剂、层压复合膜、具有填料的绝缘浆料、焊接掩模抗蚀剂膜、液体或粒状模塑料、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料或者具有类似绝缘和结构性质的其他介电材料的一个或多个层。在一个实施例中，密封剂438是具有或不具有在低于200℃处固化的绝缘填料的低温固化光敏介电聚合物。
特别地，沿着半导体管芯294的侧表面422设置密封剂438，并且因此，密封剂438覆盖半导体管芯294的每个侧表面422以及绝缘层316、410和416。因此，密封剂438覆盖或接触半导体管芯294的至少四个表面，即半导体管芯294的四个侧表面422。密封剂438还覆盖半导体管芯294的背表面310。密封剂438保护半导体管芯294免于由暴露于来自光或其他发射的光子引起的降级。在一个实施例中，密封剂438是不透明的并且在颜色上是深色或黑色的。密封剂438可以被用来对重构晶片436进行激光标记以便进行对准和单切。在另一实施例中，沉积密封剂438以使得密封剂438与半导体管芯294的背表面310共面并且不覆盖背表面310。
在图15g中，密封剂344的背侧表面440经受利用研磨机442的研磨操作以对密封剂438进行平坦化并减小其厚度。还可以使用化学蚀刻来去除密封剂438且对其进行平坦化并且形成平面背侧表面444。在一个实施例中，密封剂438的厚度保持半导体管芯294的背表面310上的覆盖。在另一实施例中，在背研磨步骤期间暴露半导体管芯294的背表面310。还可以通过研磨操作减小半导体管芯294的厚度。在一个实施例中，半导体管芯294的厚度是225-305μm或更小。
图15h示出由密封剂438覆盖的重构晶片436。在一个实施例中，在沉积或背研磨之后保持在半导体管芯294的背表面310上的密封剂438的厚度的范围从大概170μm到230μm或更小。在另一实施例中，保持在半导体管芯294的背表面310上的密封剂438的厚度的范围从大概5μm到150μm。密封剂438的与背侧表面440相对的表面448被设置在载体430和界面层432上。
在图15i中，通过化学蚀刻、机械剥皮、CMP、机械研磨、热烘焙、UV光、激光扫描或湿法脱模来去除载体430和界面层432，以暴露绝缘层416、导电层414和密封剂438的表面448。
在图15j中，在最终的再钝化之后使用PVD、CVD、蒸发、电解电镀、无电解镀或其他适合的金属沉积工艺将导电层460形成在导电层414的暴露部分以及绝缘层416上。导电层460可以是Al、Cu、Sn、Ni、Au、Ag、W或其他适合导电材料。导电层460是电连接到导电层414和314的UBM。UBM 460可以是具有粘附层、阻挡层以及种子或湿润层的多金属堆叠。粘附层被形成在导电层414上并可以是Ti、TiN、TiW、Al或Cr。阻挡层被形成在粘附层上并可以是Ni、NiV、Pt、Pd、TiW或CrCu。阻挡层阻止Cu扩散到半导体管芯294的有源表面312中。种子层被形成在阻挡层上并可以是Cu、Ni、NiV、Au或Al。UBM 460提供与导电层414的低电阻互连以及对焊接扩散的阻挡和针对焊接可湿润性的种子层。
使用蒸发、电解电镀、无电解镀、落球或丝网印刷工艺将导电凸块材料沉积在导电层460上。在一个实施例中，利用球落模板来沉积凸块材料，即不需要掩模。凸块材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料和其组合与可选的助焊剂溶液。例如，凸块材料可以是共熔的Sn/Pb、高铅焊料或无铅焊料。使用适合的附着或接合工艺将凸块材料接合到导电层460。在一个实施例中，通过将凸块材料加热到其熔点以上来使该凸块材料回流以形成球或凸块462。在一些应用中，凸块462被第二次回流以便改进与导电层460的电接触。凸块462还可以被压缩接合或热压缩接合到导电层460。凸块462表示能够在导电层460上形成的一种类型的互连结构。互连结构还可以使用接合线、导电浆料、柱形凸块、微凸块或其他电互连。可以在凸块形成之前或之后或者在去除载体430之后执行激光标记。
共同地，绝缘层410和416、导电层414和460以及凸块462构成在半导体管芯294上以及在半导体管芯294的覆盖区内形成的堆积的互连结构466。半导体管芯294的邻近半导体管芯294的外围区没有互连结构466，且密封剂438的表面448仍然从互连结构466暴露。堆积的互连结构466可以包括少到一个RDL或导电层（诸如导电层414）以及一个绝缘层（诸如绝缘层410）。附加的绝缘层和RDL可以在形成凸块462之前在绝缘层416上形成，以便根据半导体管芯294的设计和功能提供遍及该封装的附加垂直和水平电连通性。
在图15k中，利用锯片或激光切割工具470通过密封剂438将半导体管芯294单切成个体eWLCSP 472。重构晶片436被单切成eWLCSP 472以在半导体管芯294的侧表面422以及绝缘层316、410和416上留下密封剂438的薄层。可替换地，重构晶片436被单切以从侧表面422完全去除密封剂438。eWLCSP 472在单切之前或之后经受电气测试。
图16示出在半导体管芯294的侧壁422和背表面310上形成密封剂的eWLCSP 472。半导体管芯294通过导电层314、414和460电连接到凸块462以得到通过互连结构466的外部互连。互连结构466不延伸超出半导体管芯294的覆盖区并因此形成扇入式封装。在图15g中所示的研磨操作之后，密封剂438保持在半导体管芯294的背表面310上。密封剂438保持在半导体管芯294的侧表面422以及绝缘层316、410和416上以得到机械保护和免于由暴露于来自光或其他发射的光子引起的降级的保护。因此，密封剂438被形成在半导体管芯294的五个侧面上，即在四个侧表面422以及背表面310上。半导体管芯294的背表面310上的密封剂438消除了对背侧保护层或背侧层压件的需要，从而降低了eWLCSP 472的成本。
对于eWLCSP 472来说，侧表面422上的密封剂438的厚度小于150μm。在一个实施例中，eWLCSP 472具有4.595mm的长度×4.025mm的宽度×0.470mm的高度的尺度，具有用于凸块462的0.4mm的节距，其中半导体管芯294具有4.445mm的长度和3.875mm的宽度。在另一实施例中，半导体管芯294的侧表面324上的密封剂438的厚度是75μm或更小。eWLCSP 472具有6.075mm的长度×6.075mm的宽度×0.8mm的高度的尺度，具有用于凸块462的0.5mm的节距，其中半导体管芯294具有6.0mm的长度×6.0mm的宽度×0.470mm的高度的尺度。在另一实施例中，eWLCSP 472具有5.92mm的长度×5.92mm的宽度×0.765mm的高度的尺度，具有用于凸块462的0.5mm的节距，其中半导体管芯294具有5.75mm的长度×5.75mm的宽度×0.535mm的高度的尺度。在另一实施例中，侧表面422上的密封剂438的厚度是25μm或更小。在又一实施例中，eWLCSP 472可以被形成为具有14mm的长度和14mm的宽度。通过使用为单个标准化载体尺寸设计的设备在标准化载体430上形成重构晶片来制造eWLCSP 472，这降低了eWLCSP 472的设备和材料成本。使用标准化载体430以较高的体积来制造eWLCSP 472，由此简化了制造工艺并降低了单位成本。
图17示出在半导体管芯294的背表面310上具有密封剂438并且具有半导体管芯294的暴露侧壁422的另一eWLCSP 480。半导体管芯294通过导电层314、414和460电连接到凸块462以得到通过互连结构466的外部互连。互连结构466不延伸超出半导体管芯294的覆盖区并因此形成扇入式封装。在图15g中所示的研磨操作之后，密封剂438保持在半导体管芯294的背表面310上。半导体管芯294的背表面310上的密封剂438消除了对背侧保护层或背侧层压件的需要，从而降低了eWLCSP 480的成本。在单切期间从半导体管芯294的侧表面422以及绝缘层316、410和416完全去除密封剂438以暴露侧表面422。eWLCSP 480的长度和宽度与半导体管芯294的长度和宽度相同。在一个实施例中，eWLCSP 480具有大概4.445mm的长度×3.875mm的宽度的尺度，其中具有用于凸块462的0.35-0.50mm的节距。在另一实施例中，eWLCSP 480可以被形成为具有14mm的长度和14mm的宽度。通过使用为单个标准化载体尺寸设计的设备在标准化载体430上形成重构晶片来制造eWLCSP 480，这降低了eWLCSP 480的设备和材料成本。使用标准化载体430以较高的体积来制造eWLCSP 480，由此简化了制造工艺并降低了单位成本。
图18示出在单切之后在半导体管芯294的侧壁422和背侧绝缘层484上具有密封剂的eWLCSP 482。半导体管芯294通过导电层314、414和460电连接到凸块462以得到通过互连结构466的外部互连。互连结构466不延伸超出半导体管芯294的覆盖区并因此形成扇入式封装。从半导体管芯294的背表面310完全去除密封剂438。背侧绝缘层484被形成在半导体管芯294的背表面310上以得到机械保护和免于由暴露于来自光或其他发射的光子引起的降级的保护。背侧绝缘层484包含光敏低固化温度介电抗蚀剂、光敏复合抗蚀剂、层压复合膜、具有填料的绝缘浆料、焊接掩模抗蚀剂膜、液体模塑料、粒状模塑料、聚酰亚胺、BCB、PBO、SiO2、Si3N4、SiON、Ta2O5、Al2O3、预浸料或者具有类似绝缘和结构性质的其他介电材料的一个或多个层。使用印刷、旋涂、喷涂、具有热量或不具有热量的真空或压力层压或者其他适合工艺来沉积背侧绝缘层484。在一个实施例中，背侧绝缘层484是具有或不具有在低于200℃处固化的绝缘填料的低温固化光敏介电聚合物。背侧绝缘层484是背侧保护层并且提供针对半导体管芯294的机械保护以及免于光的保护。在一个实施例中，背侧绝缘层484的厚度在大概从5μm到150μm的范围内。
密封剂438覆盖半导体管芯294的侧表面422以保护半导体管芯294免于由暴露于来自光或其他发射的光子引起的降级。对于eWLCSP 482来说，侧表面422上的密封剂438的厚度小于150μm。在一个实施例中，eWLCSP 482具有4.595mm的长度×4.025mm的宽度×0.470mm的高度的尺度，具有用于凸块462的0.4mm的节距，其中半导体管芯294具有4.445mm的长度和3.875mm的宽度。在另一实施例中，侧表面422上的密封剂438的厚度是75μm或更小。eWLCSP 482具有6.075mm的长度×6.075mm的宽度×0.8mm的高度的尺度，具有用于凸块462的0.5mm的节距，其中半导体管芯294具有6.0mm的长度×6.0mm的宽度×0.470mm的高度的尺度。在另一实施例中，eWLCSP 482具有5.92mm的长度×5.92mm的宽度×0.765mm的高度的尺度，具有用于凸块462的0.5mm的节距，其中半导体管芯294具有5.75mm的长度×5.75mm的宽度×0.535mm的高度的尺度。在另一实施例中，侧表面422上的密封剂438的厚度是25μm或更小。在又一实施例中，eWLCSP 482可以被形成为具有14mm的长度和14mm的宽度。通过使用为单个标准化载体尺寸设计的设备在标准化载体430上形成重构晶片来制造eWLCSP 482，这降低了eWLCSP 482的设备和材料成本。使用标准化载体430以较高的体积来制造eWLCSP 482，由此简化了制造工艺并降低了单位成本。
图19示出具有背侧绝缘层484和暴露侧壁422的可替换eWLCSP 488。半导体管芯294通过导电层314、414和460电连接到凸块462以得到通过互连结构466的外部互连。互连结构466不延伸超出半导体管芯294的覆盖区并因此形成扇入式封装。从半导体管芯294的背表面310完全去除密封剂438。背侧绝缘层484被形成在半导体管芯294的背表面310上以得到机械保护和免于由暴露于来自光或其他发射的光子引起的降级的保护。在单切期间从半导体管芯294的侧表面324完全去除密封剂438以暴露侧表面422。eWLCSP 488的长度和宽度与半导体管芯294的长度和宽度相同。在一个实施例中，eWLCSP 488具有大概4.4mm的长度×3.9mm的宽度的尺度，其中具有用于凸块462的0.35-0.50mm的节距。在另一实施例中，eWLCSP 488可以被形成为具有14mm的长度和14mm的宽度。通过使用为单个标准化载体尺寸设计的设备在标准化载体430上形成重构晶片来制造eWLCSP 488，这降低了eWLCSP 488的设备和材料成本。使用标准化载体430以较高的体积来制造eWLCSP 488，由此简化了制造工艺并降低了单位成本。
图20示出eWLCSP 486，其与eWLCSP 482类似但没有导电层460。凸块462被直接形成在导电层414上。使用适合的附着或接合工艺将凸块材料接合到导电层414。在一个实施例中，通过将凸块材料加热到其熔点以上来使该凸块材料回流以形成球或凸块462。在一些应用中，凸块462被第二次回流以便改进与导电层414的电接触。凸块462还可以被压缩接合或热压缩接合到导电层414。凸块462表示能够在导电层414上形成的一种类型的互连结构。互连结构还可以使用接合线、导电浆料、柱形凸块、微凸块或其他电互连。
半导体管芯294通过导电层314和414电连接到凸块462以得到通过互连结构466的外部互连。互连结构466不延伸超出半导体管芯294的覆盖区并因此形成扇入式封装。从半导体管芯294的背表面310完全去除密封剂438。背侧绝缘层484被形成在半导体管芯294的背表面310上以得到机械保护和免于由暴露于来自光或其他发射的光子引起的降级的保护。密封剂438覆盖半导体管芯294的侧表面422以保护半导体管芯294免于由暴露于来自光或其他发射的光子引起的降级。对于eWLCSP 486来说，侧表面422上的密封剂438的厚度小于150μm。通过使用为单个标准化载体尺寸设计的设备在标准化载体430上形成重构晶片来制造eWLCSP 486，这降低了eWLCSP 486的设备和材料成本。使用标准化载体430以较高的体积来制造eWLCSP 486，由此简化了制造工艺并降低了单位成本。
图21示出具有半导体管芯294的暴露背表面310和侧壁422的另一eWLCSP 490。半导体管芯294通过导电层314、414和460电连接到凸块462以得到通过互连结构466的外部互连。互连结构466不延伸超出半导体管芯294的覆盖区并因此形成扇入式封装。在图15g中示出的研磨操作期间，从半导体管芯294的背表面310完全去除密封剂438。在单切期间从半导体管芯294的侧表面422完全去除密封剂438以暴露侧表面422。eWLCSP 490的长度和宽度与半导体管芯294的长度和宽度相同。在一个实施例中，eWLCSP 490具有大概4.4mm的长度×3.9mm的宽度的尺度，其中具有用于凸块462的0.35-0.50mm的节距。通过使用为单个标准化载体尺寸设计的设备在标准化载体430上形成重构晶片来制造eWLCSP 490，这降低了eWLCSP 490的设备和材料成本。使用标准化载体430以较高的体积来制造eWLCSP 490，由此简化了制造工艺并降低了单位成本。
尽管已经详细说明了本发明的一个或多个实施例，但是本领域技术人员将认识到，可以在不偏离如随后的权利要求中所阐述的本发明范围的情况下对这些实施例做出修改和改编。

Claims (15)

1.一种制作半导体器件的方法，包括：
提供标准化载体；
将半导体管芯设置在所述标准化载体上，所述标准化载体的尺寸与所述半导体管芯的尺寸无关；
将密封剂沉积在所述半导体管芯和标准化载体上；以及
通过所述密封剂进行单切以形成半导体封装。
2.根据权利要求1的方法，其中通过所述密封剂进行单切还包括从所述半导体管芯的侧面去除所述密封剂。
3.根据权利要求1的方法，其中通过所述密封剂进行单切还包括留下在所述半导体管芯的侧面上设置的所述密封剂的部分。
4.根据权利要求1的方法，还包括：
提供包括多个所述半导体管芯和基底半导体材料的半导体晶片；以及
通过所述基底半导体材料的第一部分单切所述半导体晶片以分离所述半导体管芯。
5.根据权利要求4的方法，其中通过所述密封剂进行单切还包括通过所述基底半导体材料的第二部分进行单切以从所述半导体管芯的侧面去除所述基底半导体材料的第二部分。
6.一种制作半导体器件的方法，包括：
提供载体；
将半导体管芯设置在所述载体上，所述载体的尺寸与所述半导体管芯的尺寸无关；
去除所述载体；以及
在所述半导体管芯上形成互连结构，同时使得所述半导体管芯周围的外围区没有互连结构。
7.根据权利要求6的方法，还包括：
在所述半导体管芯周围的外围区中沉积密封剂以覆盖所述半导体管芯的侧表面；以及
通过所述密封剂进行单切以留下在所述半导体管芯的侧表面上设置的密封剂。
8.根据权利要求6的方法，还包括：
提供包括多个所述半导体管芯和基底半导体材料的半导体晶片；以及
通过所述基底半导体材料的第一部分单切所述半导体晶片以分离所述半导体管芯。
9.根据权利要求8的方法，还包括通过所述基底半导体材料的第二部分进行单切以从所述半导体管芯的侧面去除所述基底半导体材料的第二部分。
10.根据权利要求6的方法，还包括：
将密封剂沉积在所述半导体管芯上以及所述半导体管芯周围的外围区中；以及
通过所述密封剂进行单切以从所述外围区去除所述密封剂。
11.根据权利要求6的方法，还包括：
提供包括多个所述半导体管芯的半导体晶片；以及
对所述半导体晶片进行单切以分离所述半导体管芯，其中设置在所述载体上的半导体管芯的数目与从所述半导体晶片单切的半导体管芯的数目无关。
12.一种半导体器件，包括：
载体；
设置在所述载体上的半导体管芯，所述载体的尺寸与所述半导体管芯的尺寸无关；以及
沉积在所述半导体管芯上的密封剂。
13.根据权利要求12的半导体器件，还包括在所述半导体管芯的第一表面上形成的绝缘层。
14.根据权利要求12的半导体器件，还包括沉积在所述半导体管芯的侧表面上的密封剂。
15.根据权利要求14的半导体器件，其中沉积在所述半导体管芯的侧表面上的密封剂具有50微米μm或更小的厚度。
CN201310671468.9A 2013-01-03 2013-12-11 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法 Active CN103915353B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910163351.7A CN110085557B (zh) 2013-01-03 2013-12-11 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法
CN202311025039.4A CN116936380A (zh) 2013-01-03 2013-12-11 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361748742P 2013-01-03 2013-01-03
US61/748742 2013-01-03
US14/036,525 US9721862B2 (en) 2013-01-03 2013-09-25 Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US14/036525 2013-09-25

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201910163351.7A Division CN110085557B (zh) 2013-01-03 2013-12-11 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法
CN202311025039.4A Division CN116936380A (zh) 2013-01-03 2013-12-11 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法

Publications (2)

Publication Number Publication Date
CN103915353A true CN103915353A (zh) 2014-07-09
CN103915353B CN103915353B (zh) 2019-05-07

Family

ID=51016235

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201910163351.7A Active CN110085557B (zh) 2013-01-03 2013-12-11 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法
CN201310671468.9A Active CN103915353B (zh) 2013-01-03 2013-12-11 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法
CN202311025039.4A Pending CN116936380A (zh) 2013-01-03 2013-12-11 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910163351.7A Active CN110085557B (zh) 2013-01-03 2013-12-11 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311025039.4A Pending CN116936380A (zh) 2013-01-03 2013-12-11 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法

Country Status (5)

Country Link
US (4) US9721862B2 (zh)
KR (2) KR101917893B1 (zh)
CN (3) CN110085557B (zh)
SG (2) SG10201605125PA (zh)
TW (5) TWI761766B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068574A (zh) * 2015-10-20 2017-08-18 台湾积体电路制造股份有限公司 半导体器件和方法
CN112310060A (zh) * 2019-08-01 2021-02-02 联发科技股份有限公司 半导体封装结构
CN113410366A (zh) * 2020-03-17 2021-09-17 欣兴电子股份有限公司 发光二极管封装结构及其制作方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620413B2 (en) 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9721862B2 (en) 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US9704824B2 (en) 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
KR101488608B1 (ko) 2013-07-19 2015-02-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9704769B2 (en) 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
US9786586B1 (en) * 2016-08-21 2017-10-10 Micron Technology, Inc. Semiconductor package and fabrication method thereof
EP3364450A1 (en) * 2017-02-16 2018-08-22 Nexperia B.V. Chip scale package
TWI804584B (zh) * 2018-02-28 2023-06-11 美商瑞西恩公司 用於重工倒裝晶片組件的裝置及方法
US10283424B1 (en) * 2018-03-08 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer structure and packaging method
WO2020021666A1 (ja) * 2018-07-25 2020-01-30 株式会社Ｆｕｊｉ 決定装置及びこれを備えるチップ装着装置
CN110867386A (zh) * 2019-10-23 2020-03-06 广东芯华微电子技术有限公司 板级晶圆扇入封装方法
KR20210101574A (ko) * 2020-02-10 2021-08-19 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US11222867B1 (en) * 2020-07-09 2022-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package and manufacturing method thereof
US11217551B1 (en) 2021-03-23 2022-01-04 Chung W. Ho Chip package structure and manufacturing method thereof
WO2023272645A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 封装芯片及其制作方法、再布线封装芯片及其制作方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136137A (en) * 1998-07-06 2000-10-24 Micron Technology, Inc. System and method for dicing semiconductor components
US7109587B1 (en) * 2004-05-25 2006-09-19 National Semiconductor Corporation Apparatus and method for enhanced thermal conductivity packages for high powered semiconductor devices
US20090011543A1 (en) * 2007-07-03 2009-01-08 Tjandra Winata Karta Enhanced Reliability of Wafer-Level Chip-Scale Packaging (WLCSP) Die Separation Using Dry Etching
US20090196011A1 (en) * 2008-01-31 2009-08-06 Hajime Kobayashi Device mounting board and manufacturing method therefor, and semiconductor module
US20110014746A1 (en) * 2009-07-17 2011-01-20 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Conductive TSV in Peripheral Region of Die Prior to Wafer Singulaton
US20110221055A1 (en) * 2010-03-15 2011-09-15 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Repassivation Layer with Reduced Opening to Contact Pad of Semiconductor Die
US20110241222A1 (en) * 2010-03-31 2011-10-06 Recai Sezi Semiconductor Package and Manufacturing Method
CN102244012A (zh) * 2010-05-13 2011-11-16 新科金朋有限公司 半导体器件及其制造方法
US20120187568A1 (en) * 2011-01-21 2012-07-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming FO-WLCSP with Multiple Encapsulants
US20120273960A1 (en) * 2011-04-30 2012-11-01 Stats Chippac, Ltd. Semiconductor Device and Method of Embedding TSV Semiconductor Die Within Encapsulant with TMV for Vertical Interconnect in POP
US20120286429A1 (en) * 2011-05-12 2012-11-15 Stats Chippac, Ltd. Semiconductor Device and Method of Singulating Thin Semiconductor Wafer on Carrier Along Modified Region Within Non-Active Region Formed by Irradiating Energy
CN102903642A (zh) * 2011-07-29 2013-01-30 万国半导体(开曼)股份有限公司 一种将芯片底部和周边包封的芯片级封装方法
CN103035578A (zh) * 2011-10-06 2013-04-10 新科金朋有限公司 形成具有较大载体的重构晶片的半导体器件和方法
US20130087931A1 (en) * 2011-10-06 2013-04-11 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Reconstituted Wafer with Larger Carrier to Achieve More EWLB Packages per Wafer with Encapsulant Deposited Under Temperature and Pressure

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2936669B2 (ja) 1990-08-07 1999-08-23 株式会社デンソー 樹脂封止型半導体装置
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
JPH0574932A (ja) 1991-09-17 1993-03-26 Fujitsu Ltd 半導体ウエハのダイシング方法
JP3455948B2 (ja) 2000-05-19 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6525407B1 (en) 2001-06-29 2003-02-25 Novellus Systems, Inc. Integrated circuit package
US7135356B2 (en) 2002-02-07 2006-11-14 Semiconductor Components Industries, L.L.C. Semiconductor device and method of producing a high contrast identification mark
US20030170450A1 (en) 2002-03-05 2003-09-11 Stewart Steven L. Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US7388294B2 (en) 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
TWI250622B (en) 2003-09-10 2006-03-01 Siliconware Precision Industries Co Ltd Semiconductor package having high quantity of I/O connections and method for making the same
WO2005078789A1 (en) 2004-01-13 2005-08-25 Infineon Technologies Ag Chip-sized filp-chip semiconductor package and method for making the same
DE102005046737B4 (de) 2005-09-29 2009-07-02 Infineon Technologies Ag Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
US8575018B2 (en) 2006-02-07 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump structure with multi-layer UBM around bump formation area
JP5555400B2 (ja) 2006-08-04 2014-07-23 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
JP4812525B2 (ja) 2006-06-12 2011-11-09 パナソニック株式会社 半導体装置および半導体装置の実装体および半導体装置の製造方法
GB0613360D0 (en) * 2006-07-05 2006-08-16 Iti Scotland Ltd Bar code authentication
US7745910B1 (en) 2007-07-10 2010-06-29 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
US9941245B2 (en) 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
KR100887479B1 (ko) 2007-10-09 2009-03-10 주식회사 네패스 내균열성 반도체 패키지 및 그 제조 방법
US8456002B2 (en) * 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US8035210B2 (en) 2007-12-28 2011-10-11 Stats Chippac Ltd. Integrated circuit package system with interposer
CN101521165B (zh) 2008-02-26 2012-01-11 上海凯虹电子有限公司 芯片级封装方法
JP5588601B2 (ja) 2008-05-14 2014-09-10 ローム株式会社 半導体装置の製造方法
US7964450B2 (en) 2008-05-23 2011-06-21 Stats Chippac, Ltd. Wirebondless wafer level package with plated bumps and interconnects
TW201003880A (en) * 2008-05-30 2010-01-16 Advanced Micro Devices Inc Semiconductor device comprising a chip internal electrical test structure allowing electrical measurements during the fabrication process
US8327684B2 (en) 2008-10-21 2012-12-11 Teledyne Scientific & Imaging, Llc Method for adjusting resonance frequencies of a vibrating microelectromechanical device
US8916452B2 (en) 2008-11-23 2014-12-23 Stats Chippac, Ltd. Semiconductor device and method of forming WLCSP using wafer sections containing multiple die
KR101227078B1 (ko) 2008-11-25 2013-01-29 삼성전자주식회사 반도체 패키지 및 그 형성방법
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9082806B2 (en) 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9064936B2 (en) 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8367476B2 (en) 2009-03-12 2013-02-05 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
EP2406821A2 (en) 2009-03-13 2012-01-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
JP5543125B2 (ja) 2009-04-08 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置および半導体装置の製造方法
KR101169531B1 (ko) 2009-07-03 2012-07-27 가부시키가이샤 테라미크로스 반도체구성체 및 그 제조방법과 반도체장치 및 그 제조방법
US8263434B2 (en) 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8039304B2 (en) 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
TWI528514B (zh) 2009-08-20 2016-04-01 精材科技股份有限公司 晶片封裝體及其製造方法
US9397050B2 (en) 2009-08-31 2016-07-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming pre-molded semiconductor die having bumps embedded in encapsulant
EP2296168A1 (en) 2009-09-09 2011-03-16 Kulicke & Soffa Die Bonding GmbH Tool for picking a planar object from a supply station
US8772087B2 (en) * 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
US8008121B2 (en) * 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US8460972B2 (en) 2009-11-05 2013-06-11 Freescale Semiconductor, Inc. Method of forming semiconductor package
JP5636669B2 (ja) 2009-11-30 2014-12-10 キョーラク株式会社 発泡成形品の製造方法
US8535978B2 (en) 2011-12-30 2013-09-17 Deca Technologies Inc. Die up fully molded fan-out wafer level packaging
US8822281B2 (en) * 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
JP5460388B2 (ja) 2010-03-10 2014-04-02 新光電気工業株式会社 半導体装置及びその製造方法
US8759209B2 (en) 2010-03-25 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming a dual UBM structure for lead free bump connections
US9431316B2 (en) 2010-05-04 2016-08-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming channels in back surface of FO-WLCSP for heat dissipation
US8258012B2 (en) * 2010-05-14 2012-09-04 Stats Chippac, Ltd. Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die
KR101678054B1 (ko) * 2010-06-28 2016-11-22 삼성전자 주식회사 반도체 패키지 및 그 반도체 패키지 제조방법
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
CN102339763B (zh) 2010-07-21 2016-01-27 飞思卡尔半导体公司 装配集成电路器件的方法
US8501618B2 (en) * 2010-07-26 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming RDL wider than contact pad along first axis and narrower than contact pad along second axis
US9202713B2 (en) * 2010-07-26 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming RDL over contact pad with high alignment tolerance or reduced interconnect pitch
US8193610B2 (en) 2010-08-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming B-stage conductive polymer over contact pads of semiconductor die in Fo-WLCSP
US8501544B2 (en) 2010-08-31 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material over semiconductor die and carrier to reduce die shifting during encapsulation
US8993377B2 (en) 2010-09-29 2015-03-31 Stats Chippac, Ltd. Semiconductor device and method of bonding different size semiconductor die at the wafer level
EP2453474A1 (en) 2010-11-10 2012-05-16 Nxp B.V. Semiconductor device packaging method and semiconductor device package
US8659166B2 (en) 2010-11-18 2014-02-25 Headway Technologies, Inc. Memory device, laminated semiconductor substrate and method of manufacturing the same
US9171769B2 (en) 2010-12-06 2015-10-27 Stats Chippac, Ltd. Semiconductor device and method of forming openings through encapsulant to reduce warpage and stress on semiconductor package
US8445990B2 (en) 2010-12-10 2013-05-21 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor within interconnect layer vertically separated from semiconductor die
US8878071B2 (en) 2011-01-20 2014-11-04 International Business Machines Corporation Integrated device with defined heat flow
TWI528466B (zh) 2011-01-21 2016-04-01 史達晶片有限公司 形成沈積在半導體晶粒上用於應力緩和之絕緣層的半導體裝置及方法
US8492203B2 (en) 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
US8409917B2 (en) * 2011-03-22 2013-04-02 Stats Chippac Ltd. Integrated circuit packaging system with an interposer substrate and method of manufacture thereof
US8367475B2 (en) 2011-03-25 2013-02-05 Broadcom Corporation Chip scale package assembly in reconstitution panel process format
US9087701B2 (en) * 2011-04-30 2015-07-21 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within substrate for vertical interconnect in POP
US8642385B2 (en) 2011-08-09 2014-02-04 Alpha & Omega Semiconductor, Inc. Wafer level package structure and the fabrication method thereof
US8524577B2 (en) 2011-10-06 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming reconstituted wafer with larger carrier to achieve more eWLB packages per wafer with encapsulant deposited under temperature and pressure
US8486803B2 (en) * 2011-10-13 2013-07-16 Alpha & Omega Semiconductor, Inc. Wafer level packaging method of encapsulating the bottom and side of a semiconductor chip
CN103117232B (zh) 2011-11-16 2015-07-01 美新半导体（无锡）有限公司 晶圆级封装方法及其封装结构
US8664040B2 (en) 2011-12-20 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Exposing connectors in packages through selective treatment
US9842798B2 (en) 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
TWI463619B (zh) 2012-06-22 2014-12-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US9349663B2 (en) 2012-06-29 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-package structure having polymer-based material for warpage control
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
CN203288575U (zh) 2012-10-02 2013-11-13 新科金朋有限公司 半导体装置
US8975726B2 (en) 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US9245804B2 (en) 2012-10-23 2016-01-26 Nxp B.V. Using a double-cut for mechanical protection of a wafer-level chip scale package (WLCSP)
US9721862B2 (en) 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US9704824B2 (en) 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136137A (en) * 1998-07-06 2000-10-24 Micron Technology, Inc. System and method for dicing semiconductor components
US7109587B1 (en) * 2004-05-25 2006-09-19 National Semiconductor Corporation Apparatus and method for enhanced thermal conductivity packages for high powered semiconductor devices
US20090011543A1 (en) * 2007-07-03 2009-01-08 Tjandra Winata Karta Enhanced Reliability of Wafer-Level Chip-Scale Packaging (WLCSP) Die Separation Using Dry Etching
US20090196011A1 (en) * 2008-01-31 2009-08-06 Hajime Kobayashi Device mounting board and manufacturing method therefor, and semiconductor module
US20110014746A1 (en) * 2009-07-17 2011-01-20 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Conductive TSV in Peripheral Region of Die Prior to Wafer Singulaton
US20110221055A1 (en) * 2010-03-15 2011-09-15 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Repassivation Layer with Reduced Opening to Contact Pad of Semiconductor Die
US20110241222A1 (en) * 2010-03-31 2011-10-06 Recai Sezi Semiconductor Package and Manufacturing Method
CN102244012A (zh) * 2010-05-13 2011-11-16 新科金朋有限公司 半导体器件及其制造方法
US20120187568A1 (en) * 2011-01-21 2012-07-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming FO-WLCSP with Multiple Encapsulants
US20120273960A1 (en) * 2011-04-30 2012-11-01 Stats Chippac, Ltd. Semiconductor Device and Method of Embedding TSV Semiconductor Die Within Encapsulant with TMV for Vertical Interconnect in POP
US20120286429A1 (en) * 2011-05-12 2012-11-15 Stats Chippac, Ltd. Semiconductor Device and Method of Singulating Thin Semiconductor Wafer on Carrier Along Modified Region Within Non-Active Region Formed by Irradiating Energy
CN102903642A (zh) * 2011-07-29 2013-01-30 万国半导体(开曼)股份有限公司 一种将芯片底部和周边包封的芯片级封装方法
CN103035578A (zh) * 2011-10-06 2013-04-10 新科金朋有限公司 形成具有较大载体的重构晶片的半导体器件和方法
US20130087931A1 (en) * 2011-10-06 2013-04-11 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Reconstituted Wafer with Larger Carrier to Achieve More EWLB Packages per Wafer with Encapsulant Deposited Under Temperature and Pressure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068574A (zh) * 2015-10-20 2017-08-18 台湾积体电路制造股份有限公司 半导体器件和方法
CN107068574B (zh) * 2015-10-20 2020-06-05 台湾积体电路制造股份有限公司 半导体器件和方法
US11699598B2 (en) 2015-10-20 2023-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
CN112310060A (zh) * 2019-08-01 2021-02-02 联发科技股份有限公司 半导体封装结构
CN113410366A (zh) * 2020-03-17 2021-09-17 欣兴电子股份有限公司 发光二极管封装结构及其制作方法

Also Published As

Publication number Publication date
KR20180123455A (ko) 2018-11-16
US20170294406A1 (en) 2017-10-12
US20200227383A1 (en) 2020-07-16
TW202322294A (zh) 2023-06-01
TW201820553A (zh) 2018-06-01
TWI761766B (zh) 2022-04-21
SG10201605125PA (en) 2016-08-30
TW201428907A (zh) 2014-07-16
TW202230650A (zh) 2022-08-01
SG2013080122A (en) 2014-08-28
TWI689054B (zh) 2020-03-21
US9721862B2 (en) 2017-08-01
US11488932B2 (en) 2022-11-01
CN103915353B (zh) 2019-05-07
TWI829515B (zh) 2024-01-11
KR102009117B1 (ko) 2019-08-08
US20140183718A1 (en) 2014-07-03
CN110085557A (zh) 2019-08-02
TWI795236B (zh) 2023-03-01
TW202021061A (zh) 2020-06-01
CN110085557B (zh) 2023-09-15
KR101917893B1 (ko) 2018-11-12
US20230015504A1 (en) 2023-01-19
CN116936380A (zh) 2023-10-24
KR20140089299A (ko) 2014-07-14
US10658330B2 (en) 2020-05-19
TWI620282B (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
US11488933B2 (en) Semiconductor device and method of forming embedded wafer level chip scale packages
US11488932B2 (en) Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
CN103943553B (zh) 半导体器件和形成具有垂直互连单元的低轮廓扇出式封装的方法
CN102376595B (zh) 形成具有导电层和导电通孔的fo-wlcsp的方法和半导体器件
CN103715108A (zh) 半导体装置和将密封剂沉积在嵌入式wlcsp中的方法
TWI651783B (zh) 形成嵌入式晶圓級晶片尺寸封裝的半導體裝置和方法
CN104733379A (zh) 在半导体管芯上形成细节距的rdl的半导体器件和方法
CN103681468A (zh) 在Fo-WLCSP中形成双面互连结构的半导体器件和方法
CN103165477A (zh) 形成垂直互连结构的方法和半导体器件
CN104253058A (zh) 在扇出型wlcsp上堆叠半导体小片的方法及半导体装置
CN103681368A (zh) 半导体装置和将线柱形成为fo-wlp中的垂直互连的方法
CN103681607A (zh) 半导体器件及其制作方法
CN102194718A (zh) 半导体器件及其制造方法
CN104037124A (zh) 形成用于fo-ewlb中电源/接地平面的嵌入导电层的半导体器件和方法
TW201513238A (zh) 半導體裝置和在重組晶圓中控制翹曲之方法
CN203288575U (zh) 半导体装置
CN104701194A (zh) 半导体器件和在半导体封装中使用标准化的载体的方法
CN203386745U (zh) 在Fo-WLCSP中具有双面互连结构的半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant