CN110867386A - 板级晶圆扇入封装方法 - Google Patents
板级晶圆扇入封装方法 Download PDFInfo
- Publication number
- CN110867386A CN110867386A CN201911010193.8A CN201911010193A CN110867386A CN 110867386 A CN110867386 A CN 110867386A CN 201911010193 A CN201911010193 A CN 201911010193A CN 110867386 A CN110867386 A CN 110867386A
- Authority
- CN
- China
- Prior art keywords
- wafer
- packaging
- layer
- fan
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 51
- 235000012431 wafers Nutrition 0.000 claims abstract description 115
- 239000010410 layer Substances 0.000 claims abstract description 67
- 239000003292 glue Substances 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 20
- 239000012790 adhesive layer Substances 0.000 claims abstract description 13
- 239000000654 additive Substances 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 239000010935 stainless steel Substances 0.000 claims description 3
- 229910001220 stainless steel Inorganic materials 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 7
- 238000012858 packaging process Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000465 moulding Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明提供了一种板级晶圆扇入封装方法，包括以下步骤：S101、在一封装载板至少一面上粘贴键合胶层，并将至少一个晶圆粘贴在键合胶层上；S102、在至少一个晶圆的远离所述键合胶层的面上进行塑封；S103、去除靠近所述至少一个晶圆的键合胶层以及所述封装载板；S104、基于晶圆上的晶片定位线确定曝光显影的位置，并基于所述曝光显影的位置在所述晶圆的远离塑封层的一面制备金属线路层。本发明采用板级技术实现晶圆整体扇入封装，可实现同时封装单片或多片晶圆的扇入封装，单板产出封装器件数量和效率是传统晶圆扇入封装的几倍；晶圆整体封装可以有效地避免划片、单芯片贴片等工艺以及塑封过程中芯片偏移等问题，进而提高封装的可靠性，同时实现成本的降低。
Description
技术领域
本发明涉及芯片封装领域，具体涉及一种板级晶圆扇入封装方法。
背景技术
自上个世纪 60 年代以来，半导体技术的发展一直遵循着摩尔定律。但当集成电路的特征尺寸降低到 14nm 以下时，半导体技术逐渐逼近硅工艺的极限。由此带来的研发费用和用于升级晶圆制造的装置和设备等费用，使得提供这种在半导体器件制造方面的成本是非常昂贵的。未来产品发展的方向是高密度集成和体积微型化，在后摩尔时代要实现产品性能提升有赖于先进封装的技术突破，然而板级扇出型封装便是先进封装代表之一。如果要实现芯片产品的高密度集成，需要在一般难点在精细线路制作方面。在制作高端封装基板的细线路方面一般采用 SAP(Semi-Additive Process)半加成法。
晶圆整体板级扇入封装利用板级技术实现晶圆级封装。传统的晶圆扇入封装制程是通过半导体设备实现的。由于设备限制，单次封装尺寸最大为12英寸（300mm×300mm），相比于板级封装技术所获得的封装器件数量相对较少且成本较高。同时，板级封装技术涉及到晶圆划片、芯片重排贴片工艺，重排贴片过程中芯片的I/O位置不平行或偏移；并且后续塑封过程中可能引起芯片偏移现象，这些问题严重影响了芯片封装的可靠性。
因此，现有技术存在缺陷，急需改进。
发明内容
本发明的目的是提供一种板级晶圆扇入封装方法，可以提高单次封装体数量且避免芯片偏移。
本发明发提供了一种板级晶圆扇入封装方法，包括以下步骤：
S101、在封装载板的至少一个面上至少一个面设置键合胶层，并将至少一个晶圆粘贴在所述键合胶层上；
S102、在所述键合胶层上设置塑封层，所述塑封层将所述晶圆包裹在内；
S103、去除所述键合胶层以及所述封装载板；
S104、基于所述晶圆上的芯片定位线确定曝光显影的位置，并基于所述曝光显影的位置在所述晶圆的芯片I/O接口端制备电气互连的金属线路层，进一步回流植球，分割完成扇入型封装。
在本发明所述的板级晶圆扇入封装方法中，在所述步骤S101中，所述晶圆经背抛减薄后，整体粘贴在带有键合胶层上。
在本发明所述的板级晶圆扇入封装方法中，在所述步骤S101中，所述载板上单面粘贴临时键合胶层或双面粘贴临时键合胶层，两面粘贴临时键合胶层可以至少封装2个整体晶圆。
在本发明所述的板级晶圆扇入封装方法中，在所述步骤S101中，所述晶圆未经划片直接作为一个整体粘贴在所述键合胶层上。
在本发明所述的板级晶圆扇入封装方法中，在所述步骤S101中，所述晶圆的I/O接口面可先压ABF层、开孔、压Cu箔，减成做金属线路后，晶圆整体粘贴在临时键合胶层上；在S104步骤中进行回流和分割。
在本发明所述的板级晶圆扇入封装方法中，在所述步骤S101中，所述晶圆的1/O接口面可先压ABF层、开孔、半加成法制作金属线路，随后晶圆整体粘贴在临时键合胶层上；在S104步骤中进行回流和分割。
在本发明所述的板级晶圆扇入封装方法中，所述步骤S104中，采用半加成法制备所述金属线路层，并且直接采用晶圆上芯片的定位线，在I/O接口端进行对准以及完成电气互连线路金属线路层制备。
在本发明所述的板级晶圆扇入封装方法中，所述封装载板形状为方形或圆形，其材质可以为玻璃封装载板、有机封装载板、不锈钢封装载板、合金封装载板、玻璃封装载板、FR2封装载板、FR4封装载板、FR5封装载板或BT封装载板。
在本发明所述的板级晶圆扇入封装方法中，所述封装载板拆除方式可采用热拆解、机械拆解或激光拆解的方式，以实现整体封装晶圆从所述封装载板卸除。
在本发明所述的板级晶圆扇入封装方法中，在步骤S101中，所述至少一个面包括所述封装载板的正面以及背面，而所述背面以及正面的键合胶层上均粘贴至少一个晶圆；
而在所述步骤S102中，在所述封装载板的正面以及背面均设置一个塑封层，所述塑封层将对应面上的所述晶圆包裹在内。
本发明采用板级技术实现扇入封装，可实现同时封装单片或多片晶圆的扇入封装，单板产出封装器件数量是传统晶圆扇入封装的几倍；晶圆整体封装可以有效地避免划片、单芯片贴片等工艺以及塑封过程中芯片偏移等问题，还可以从降低成本。
附图说明
图1是本发明实施例中的大板级晶圆扇入封装方法的一种流程图。
图2是本发明实施例中的大板级晶圆扇入封装方法的步骤S101对应的俯视图。
图3以及图4是本发明实施例中的大板级晶圆扇入封装方法的步骤S101对应的剖视图。
图5是本发明实施例中的大板级晶圆扇入封装方法的步骤S103对应的剖视图。
图6是本发明实施例中的大板级晶圆扇入封装方法的步骤S104对应的剖视图。
图7是本发明实施例中的大板级晶圆扇入封装方法的另一种实施例中的步骤S101对应的俯视图。
图8是本发明实施例中的大板级晶圆扇入封装方法的另一种实施例中的步骤S101对应的剖视图。
图9是本发明实施例中的大板级晶圆扇入封装方法的另一种实施例中的步骤S102对应的剖视图。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
请参照图1，图1是本发明一些实施例中的一种大板级晶圆扇入封装方法的流程图。该板级晶圆扇入封装方法，包括以下步骤：
S101、在封装载板的至少一个面上设置键合胶层，并将至少一个晶圆粘贴在所述键合胶层上。
其中，如图2及图3所示，该封装载板10为600mm×600mm的正方形板。该封装载板10可以为玻璃封装载板、有机封装载板、不锈钢封装载板、合金封装载板、玻璃封装载板、FR2封装载板、FR4封装载板、FR5封装载板或BT封装载板。晶圆的数量可以为2~16个，该多个晶圆呈矩形阵列排布。该至少一个晶圆30的数量为四个，该四个晶圆30呈矩形阵列排布。在该步骤中，可以采用压膜机将键合胶层20粘贴所述封装载板10表面。
在本实施例中，步骤S101中，该晶圆30未经划片直接作为一个整体粘贴在所述键合胶层上。
在一些实施例中，该步骤S101中，晶圆30可以经过划片操作被分割成多个独立的芯片，然后将该晶圆30的各个芯片粘贴在所述键合胶层上。
由于，在每一晶圆30的上表面均设置有支撑膜31，因此，在执行该步骤S102之前，要去除每一晶圆30上的支撑膜31并进行清洗（参照图4）。
在一些实施例中，该载板上单面粘贴临时键合胶层或双面粘贴临时键合胶层，两面粘贴临时键合胶层可以至少封装2个整体晶圆。
在一些实施例中，在步骤S101中，所述晶圆的I/O接口面可先压ABF层、开孔、压Cu箔，减成做金属线路后，晶圆整体粘贴在临时键合胶层上；在S104步骤中进行回流和分割。
在一些实施例中，在步骤S101中，所述晶圆的1/O接口面可先压ABF层、开孔、半加成法制作金属线路，随后晶圆整体粘贴在临时键合胶层上；在S104步骤中进行回流和分割。
S102、在所述键合胶层上设置塑封层，所述塑封层将所述晶圆包裹在内。
其中，如图5所示，在该步骤中，可以采用树脂、粉末塑料或塑料颗粒设置进行塑封，以形成塑封层40。
S103、去除所述键合胶层以及所述封装载板。
如图5所示，在该步骤中，可以采用热拆解、机械拆解或激光拆解的方式去除所述键合胶层20，以卸除所述封装载板10。当然可以理解地，还可以采用其他方法来去除该封装载板。
S104、基于所述晶圆上的芯片定位线确定曝光显影的位置，并基于所述曝光显影的位置在所述晶圆的芯片I/O接口端制备电气互连的金属线路层，进一步回流植球，分割完成扇入型封装。
在该步骤中，可以采用半加成法制备所述金属线路层。当然，在制作前需要现在该晶圆的远离塑封层的一面设置电介质层60。然后，在I/O接口端进行对准以及完成电气互连线路金属线路层制备。具体为，基于晶圆上的晶片定位线来确定I/O接口的位置以及曝光显影的位置，并基于I/O接口的位置以及曝光显影的位置在所述晶圆的远离塑封层40的一面制备金属线路层。在设置电介质层后可以采用真空溅射金属种子层、闪蚀、显影曝光以及电镀完成金属线路层的制作。金属线路层通过贯穿该电介质层的通孔与对应的晶圆30电连接。
在一些实施例中，如图7、图8以及图9所示，在步骤S101中，该晶圆30经过划片操作，使得所述晶圆30上形成多个纵横交错的切槽30a，使得所述晶圆30表面被所述切槽30a分隔成多个相互分离的区域，然后将经过划片操作的晶圆30粘贴在所述键合胶层上。晶圆划片过程中划片深度可以是晶圆厚度的1/2到3/4，也即是该切槽30a的深度为该晶圆30厚度的1/2到3/4。
本发明采用板级技术实现扇入封装，可实现同时封装单片或多片晶圆的扇入封装，单板产出封装器件数量是传统晶圆扇入封装的几倍；晶圆整体封装可以有效地避免划片、单芯片贴片等工艺以及塑封过程中芯片偏移等问题，还可以从降低成本。
可以理解地，请参照图7、图8以及图9所示，在一些实施例中，该步骤S101中，该至少一个面包括所述封装载板10的正面以及背面，而所述背面以及正面的键合胶层20上均粘贴至少一个晶圆30；对应的，在所述步骤S102中，在所述封装载板10的正面以及背面均设置一个塑封层40，所述塑封层40将对应面上的所述晶圆30包裹在内，其通过双面均进行封装可以提高封装效率。
在本说明书的描述中，参考术语“一个实施方式”、“某些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种板级晶圆扇入封装方法，其特征在于，包括以下步骤：
S101、在封装载板的至少一个面上设置键合胶层，并将至少一个晶圆粘贴在所述键合胶层上；
S102、在所述键合胶层上设置塑封层，所述塑封层将所述晶圆包裹在内；
S103、去除所述键合胶层以及所述封装载板；
S104、基于所述晶圆上的芯片定位线确定曝光显影的位置，并基于所述曝光显影的位置在所述晶圆的芯片I/O接口端制备电气互连的金属线路层，进一步回流植球，分割完成扇入型封装。
2.根据权利要求1所述的板级晶圆扇入封装方法，其特征在于，在所述步骤S101中，所述晶圆经背抛减薄后，整体粘贴在带有键合胶层上。
3.根据权利要求1所述的板级晶圆扇入封装方法，其特征在于，在所述步骤S101中，所述载板上单面粘贴临时键合胶层或双面粘贴临时键合胶层，两面粘贴临时键合胶层可以至少封装2个整体晶圆。
4.根据权利要求1所述的板级晶圆扇入封装方法，其特征在于，在所述步骤S101中，在所述晶圆上方设置包裹塑封层或所述粘贴晶圆的载板两侧设置包括塑封层。
5.根据权利要求1所述的板级晶圆扇入封装方法，其特征在于，在所述步骤S101中，所述晶圆的I/O接口面可先压ABF层、开孔、压Cu箔，减成做金属线路后，晶圆整体粘贴在临时键合胶层上；在S104步骤中进行回流和分割。
6.根据权利要求1所述的板级晶圆扇入封装方法，其特征在于，在所述步骤S101中，所述晶圆的1/O接口面可先压ABF层、开孔、半加成法制作金属线路，随后晶圆整体粘贴在临时键合胶层上；在S104步骤中进行回流和分割。
7.根据权利要求1所述的板级晶圆扇入封装方法，其特征在于，所述步骤S104中，采用半加成法制备所述金属线路层，并且直接采用晶圆上芯片的定位线，在I/O接口端进行对准以及完成电气互连线路金属线路层制备。
8.根据权利要求1所述的板级晶圆扇入封装方法，其特征在于，所述封装载板形状为方形或圆形，其材质可以为玻璃封装载板、有机封装载板、不锈钢封装载板、合金封装载板、玻璃封装载板、FR2封装载板、FR4封装载板、FR5封装载板或BT封装载板。
9.根据权利要求1所述的板级晶圆扇入封装方法，其特征在于，所述封装载板拆除方式可采用热拆解、机械拆解或激光拆解的方式，以实现整体封装晶圆从所述封装载板卸除。
10.根据权利要求1所述的板级晶圆扇入封装方法，其特征在于，在步骤S101中，所述至少一个面包括所述封装载板的正面以及背面，而所述背面以及正面的键合胶层上均粘贴至少一个晶圆；
而在所述步骤S102中，在所述封装载板的正面以及背面均设置一个塑封层，所述塑封层将对应面上的所述晶圆包裹在内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911010193.8A CN110867386A (zh) | 2019-10-23 | 2019-10-23 | 板级晶圆扇入封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911010193.8A CN110867386A (zh) | 2019-10-23 | 2019-10-23 | 板级晶圆扇入封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110867386A true CN110867386A (zh) | 2020-03-06 |
Family
ID=69653046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911010193.8A Pending CN110867386A (zh) | 2019-10-23 | 2019-10-23 | 板级晶圆扇入封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110867386A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1825590A (zh) * | 2005-02-21 | 2006-08-30 | 卡西欧计算机株式会社 | 半导体器件及其制造方法 |
| CN105992625A (zh) * | 2014-09-18 | 2016-10-05 | 英特尔公司 | 将wlcsp部件嵌入到e-wlb和e-plb中的方法 |
| CN108231606A (zh) * | 2016-11-29 | 2018-06-29 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
| CN110085557A (zh) * | 2013-01-03 | 2019-08-02 | 新科金朋有限公司 | 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法 |
| US20190252278A1 (en) * | 2018-02-15 | 2019-08-15 | Didrew Technology (Bvi) Limited | Multiple wafers fabrication technique on large carrier with warpage control stiffener |
| CN110178209A (zh) * | 2017-01-17 | 2019-08-27 | Nepes 株式会社 | 半导体封装件的制造方法 |
-
2019
- 2019-10-23 CN CN201911010193.8A patent/CN110867386A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1825590A (zh) * | 2005-02-21 | 2006-08-30 | 卡西欧计算机株式会社 | 半导体器件及其制造方法 |
| CN110085557A (zh) * | 2013-01-03 | 2019-08-02 | 新科金朋有限公司 | 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法 |
| CN105992625A (zh) * | 2014-09-18 | 2016-10-05 | 英特尔公司 | 将wlcsp部件嵌入到e-wlb和e-plb中的方法 |
| CN108231606A (zh) * | 2016-11-29 | 2018-06-29 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
| CN110178209A (zh) * | 2017-01-17 | 2019-08-27 | Nepes 株式会社 | 半导体封装件的制造方法 |
| US20190252278A1 (en) * | 2018-02-15 | 2019-08-15 | Didrew Technology (Bvi) Limited | Multiple wafers fabrication technique on large carrier with warpage control stiffener |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI446419B (zh) | 堆疊裝置的製造方法及裝置晶圓處理方法 | |
| TWI634821B (zh) | 形成無核心基材之基材帶及方法 | |
| TWI533412B (zh) | 半導體元件封裝結構及其形成方法 | |
| US7691672B2 (en) | Substrate treating method and method of manufacturing semiconductor apparatus | |
| TWI585910B (zh) | 扇出型背對背晶片堆疊封裝構造及其製造方法 | |
| US7445963B2 (en) | Semiconductor package having an interfacial adhesive layer | |
| US20160086930A1 (en) | Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor | |
| TWI578490B (zh) | 製造堆疊封裝式半導體封裝的方法 | |
| US20180350706A1 (en) | System in package process flow | |
| CN103681533B (zh) | 包括块体金属的扇出封装件 | |
| TWI409923B (zh) | 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法 | |
| CN112233986B (zh) | 芯片封装结构的制作方法及塑封模具 | |
| WO2020094096A1 (zh) | 超薄来料封装方法 | |
| US9881898B2 (en) | System in package process flow | |
| CN112005338A (zh) | 在具有翘曲控制增强件的大载体上同时制造多晶圆的方法 | |
| WO2020253146A1 (zh) | 一种芯片的封装方法 | |
| JP2009272512A (ja) | 半導体装置の製造方法 | |
| CN213936169U (zh) | 一种二次塑封封装结构 | |
| WO2023103964A1 (zh) | 封装结构及其制作方法 | |
| CN110867386A (zh) | 板级晶圆扇入封装方法 | |
| WO2022095695A1 (zh) | Mcm封装结构及其制作方法 | |
| CN104659019A (zh) | 扇出式封装结构及其形成方法 | |
| CN114724967A (zh) | 一种具有tsv的异构芯片封装结构的封装方法 | |
| CN114373688A (zh) | 一种三维扇出型晶圆级封装方法及封装结构 | |
| CN114203690A (zh) | 扇出式堆叠芯片的封装方法及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200306 |