TWI533412B - 半導體元件封裝結構及其形成方法 - Google Patents

半導體元件封裝結構及其形成方法 Download PDF

Info

Publication number
TWI533412B
TWI533412B TW100127473A TW100127473A TWI533412B TW I533412 B TWI533412 B TW I533412B TW 100127473 A TW100127473 A TW 100127473A TW 100127473 A TW100127473 A TW 100127473A TW I533412 B TWI533412 B TW I533412B
Authority
TW
Taiwan
Prior art keywords
substrate
die
dielectric layer
layer
semiconductor device
Prior art date
Application number
TW100127473A
Other languages
English (en)
Other versions
TW201208004A (en
Inventor
楊文焜
Original Assignee
金龍國際公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/855,705 external-priority patent/US8350377B2/en
Application filed by 金龍國際公司 filed Critical 金龍國際公司
Publication of TW201208004A publication Critical patent/TW201208004A/zh
Application granted granted Critical
Publication of TWI533412B publication Critical patent/TWI533412B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

半導體元件封裝結構及其形成方法
本發明內容是關於一個形成面板型態封裝之晶粒埋入式(embedded dice inside)基板結構；更特別的是擴散式面板型態封裝(fan-out panel level package)具有覆蓋於雙面之重佈層，以增加可靠度和降低此元件的大小(特別是在厚度方面)。
在半導體元件的領域中，隨著元件尺寸不斷地縮小，元件密度也不斷地提高。在封裝或是內部連線方面的技術需求也必須要提高以符合上述情況。傳統上，在覆晶連接方法(flip-chip attachment method)中，一焊料凸塊陣列形成於上述晶粒的表面。上述焊料凸塊的形成可以藉由使用一焊接複合材料(solder composite material)，經過一焊接點遮罩(solder mask)來製造出所要的焊料凸塊圖案。晶片封裝的功能包含功率傳送(power distribution)、訊號傳送(signal distribution)、散熱(heat dissipation)、保護與支撐等等。當半導體變的更複雜，傳統的封裝技術，例如導線架封裝(lead frame package)、收縮式封裝(flex package)、硬式封裝技術(rigid package technique)，已無法滿足在一個更小的晶片上製造高密度元件之需求。
再者，因為傳統的封裝技術將晶圓上大的晶粒分成小的晶粒後，再分別加以封裝。因此，這些技術的製程是耗時的。至此晶片封裝技術高度地被積體電路的發展所影響；所以，隨著電路大小之需求，也產生封裝技術之需求。依據上述理由，今日的封裝技術的發展趨勢是朝向球狀矩陣排列、覆晶、晶片尺寸封裝和晶圓級封裝。“晶圓級封裝”如同字面上的解釋，就是整個封裝與所有的內部連線跟其他製程一樣，都是在晶圓在切割成小晶粒之前被完成。一般來說，在完成所有組裝與封裝程序後，個別的半導體封包將從一個晶圓被分成複數個半導體晶粒。此晶圓級封裝具有極小尺寸與極優電性的結合。
藉由晶粒在完整的晶圓上製造與測試，晶圓級封裝技術是一個先進的封裝技術。之後，上述晶圓被切割成晶粒，以依照表面鑲嵌線(surface-mount line)裝配。因為上述晶圓級封裝技術將整片晶圓當成一個物件來利用，而非利用一晶片或是晶粒，因此在進行切割程序(scribing process)之前，就已經完成封裝與測試。更者，由於晶圓級封裝是如此先進的技術，所以可以省略打線(wire bonding)，黏晶(die mount)，覆膠(molding)及/或底膠填充(under-fill)之技術。藉由使用晶圓級封裝技術，可以節省成本與製程時間；且此技術之最終結構與此晶粒一樣；因此，此技術可以滿足電子元件小型化之需求。
雖然晶圓級封裝技術用有上述的優點，仍有一些存在的問題，影響著此技術的可接受度。例如，晶圓級封裝技術中其結構中一材料與主機板此兩材料間之熱膨漲係數差異；此者成為結構機械性不穩定(mechanical instability)的關鍵性因素。上述結構之總終端陣列數被晶片大小所限制。在切割此晶圓之前，無法使用整片晶圓封裝中的多晶片及系統級封裝。美國專利6,239,482B1(圖十五)揭露一具有機械性彎曲問題之封裝。這是因為前述先前技術將矽晶片12埋入於上述基板18或是核心區域，而且只用黏著材料20來支撐上述晶粒12。眾所週知，在機械性彎曲(mechanical bending)的過程中，由於矽晶粒與基板材料18以及黏著材料20的硬度(hardness)與材料性質皆有所不同，此彎曲效應(bending effect)將造成材料邊界破裂，使重佈層金屬線(RDL)32遭到損壞，可靠度測試(reliability test)也因此於機械應力項目失效。更者，由於介電層太厚(介電層22與16)，以及介電層22、16、金屬30與材料20等等之間的熱膨漲係數不匹配，亦造成不佳的可靠度與良率。一揭露於美國專利6,506,632B1(圖十六)的封裝也面臨到同樣機構之問題。
更者，前述先前技術在形成面板型態封裝時需要複雜的製程。上述製程需要封裝用覆膠工具(mold tool)，以及封裝材料的注射或是注射上述黏著材料的點膠機(dispenser)。由於封裝化合物或環氧樹酯(epoxy)在熱固化之後會翹曲，晶粒與上述化合物的表面難以控制在相同的水平面，所以需要化學機械研磨製程來研磨此不平的表面。成本也因此而提高。
本發明提供一具有應力緩衝性質與尺寸縮小化的晶粒埋入式基板結構，來解決上述的問題，並且提供一個較佳的主機板級(Board Level)可靠度測試，例如彎曲、振動測試等等。
本發明內容之一目的為提供一具有極佳的熱膨漲係數匹配性能與縮小化尺寸的擴散式面板型態封裝。
本發明之另一目的為提供一擴散式面板型態封裝，其基板具有晶粒容納開口以改善機械可靠度與縮小元件的尺寸。
本發明之又一目的為提供一形成面板型態基板之方法，以簡易方式將晶粒埋入以重新分配晶粒/晶片與基板，並填充黏著材料以形成應力緩衝層以黏接數種材料來形成面板型態基板的結構。
本發明之又一目的為提供一擴散式面板型態封裝，其具有一重佈層(Redistribution Layers-RDL)來增加擴散式導線(fan-out trace)的數目，並且提供系統級封裝(System in Package-SIP)解決方案。因此，透過重佈層來重新分配連接墊的間距(the pitch of pads)與導電連接線的大小(dimension of conductive trace)，本發明可以改善散熱的能力。
本發明內容揭露一基板結構，包含：一第一基板具有一晶粒金屬墊(它可以是一墊區域，而且不須要是金屬)，導線圖案形成於兩面(上表面與底表面)，一晶粒其背側有黏著材料，藉此來與上述第一基板中的晶粒金屬墊黏接；一第二基板具有晶粒容納開口，且其兩面皆有導線圖案；一黏著材料(應力緩衝材料)被填入於上述晶粒背面與上述第一基板上表面之間的間隙；以及上述晶粒側壁與上述晶粒容納開口的側壁之間的間隙；以及上述第二基板的背側。本發明更包含形成於基板兩面的重佈層，其中上述基板的兩面亦包含凸塊底層金屬結構；接下來進行表面鑲嵌製程，將晶圓級晶片尺寸封裝、晶片尺寸封裝、球狀矩陣排列/基板陣列矩陣，覆晶等等，與其它被動元件焊接至上述基板的上表面，形成系統級封裝結構。
前述基板材料包含具環氧樹酯的耐高溫玻璃纖維板，玻璃纖維板(FR4,FR5)，雙馬來醯亞胺三氮雜苯樹脂(BT)，矽，印刷電路板材料，玻璃，或是陶瓷。上述基板可選擇性地包含合金或金屬。此基板以使用雙馬來醯亞胺三氮雜苯樹脂(BT)為佳，因為其具有薄細與高玻璃轉換溫度的材料特性。此材料內含玻璃纖維，所以具有較佳的製程容許度(process window)。上述材料之熱膨漲係數亦與主機板相近，大約落在14至17附近。上述黏著材料以使用矽橡膠為佳，藉由填充來具有較高的延展性、低介電常數、降低溼度的攝取，以具備應力緩衝特性。上述介電層材料包含一彈性介電層(elastic dielectric layer)、一感光層(photosensitive layer)、一矽基介電層(silicone dielectric based layer)、一矽氧烷聚合物層(siloxane polymer layer)、一聚醯亞胺層(PI)、一矽樹脂層(Silicone resin layer)。
本發明內容更揭露一形成半導體元件封裝的方法，包括：提供一具有對準標記之工具，而暫時圖案膠形成於上述工具之上表面；藉由上述對準標記，將一第二基板對準與 附著於上述暫時圖案膠上面；再次藉由上述對準標記，將一晶粒對準與附著於上述暫時圖案膠上面，配置於上述第二基板內部的通道區域。從上述晶粒的背側與上述第二基板的底側將黏著材料印刷上去；將一第一基板與黏著材料連接在一起，以形成一面板型態基板(須要靠著對準來使上述第一基板與晶粒墊的背側相配-通常這可以利用上述第一與第二基板上的對準目標完成對準的動作)；最後移在除暫時圖案膠之後，將上述面板型基板與上述工具分開。
上述方法更包含在上述晶粒與上述第二基板的上表面形成至少一增層，及/或在上述第一基板的底表面。本方法更包含形成導電穿孔來連接上述第二基板上表面與底表面的導線，及上述第一基板上表面與底表面的導線。上述晶粒的連線墊與上述第二基板的孔洞墊利用上述暫時圖案膠上面的圖案來與其附著。上述對準標記包含一單晶粒對準標記以及上述第二基板之對準目標。上述晶粒藉由使用一挑選與放置微對準製程(pick and place fine alignment process)來與暫時圖案膠附著。上述面板型態基板藉由一薄型機械刀片以及或許在加熱條件下(高溫環境)來與上述工具分開。
本發明揭露一種半導體元件封裝結構，包含一具有一晶粒金屬墊之第一基板，一第一導線電路位於所述第一基板之上表面和一第二導線電路位於所述第一基板之底表面，其中所述晶粒金屬墊包含一對準標記；一晶粒配置於所述晶粒金屬墊之上；一第二基板具有一晶粒容納開口來容納所述晶粒，一第三導線電路位於所述第二基板之上表面和一第四導線電路位於所述第二基板之底表面，其中所述晶粒之厚度等於所述第二基板之厚度；以及一黏著層，填入於所述第一基板之上表面及所述第二基板及所述晶粒之底表面；以及一第一介電層位於所述晶粒及所述第二基板之上及所述晶粒側壁及所述晶粒容納開口側壁之間。
本發明更揭露一種形成半導體元件封裝的方法，包含準備一第一基板及一第二基板，其中所述第一基板包含一上方具有對準標記之一晶粒金屬墊；使用雷射或沖壓方法形成晶粒容納開口貫穿於所述第二基板；準備一黏著材料；利用所述黏著材料將所述第一基板黏著於所述第二基板上；使用晶粒金屬墊之對準標記將晶粒對準，並以所述黏著材料將晶粒黏著於晶粒金屬墊上；形成一第一介電層於第二基板及晶粒之上表面，且將第一介電層推壓入所述晶粒側壁及所述晶粒容納開口側壁間之間隙於真空狀態；於第一介電層中形成複數個孔洞區域；以及形成重佈層於複數個孔洞區域及於第一介電層之上。
本發明現在將以大量的參考用發明實施例與附加圖示來加以描述。然而必須要知道是，這些參考用發明實施例僅供圖示之用。除了這裡提到的參考實施例，本發明可以在這裡沒有詳細提及之處，以其它廣大範圍的實施例來執行。而且本發明概念將不被申請專利範圍的說明所侷限。
本發明揭露一個晶粒或多晶片埋入式基板結構；上述基板具有覆蓋於二側表面之建構層(dual built up layers)。圖十二圖示一系統級封裝(system in package)結構的截面圖，上述基板具有晶粒埋入式結構、雙邊增層(double side build up layers)、以及被動元件、晶圓級晶片尺寸封裝(wafer level chip scale package，WL-CSP)、晶片尺寸封裝(chip scale package，CSP)、球狀矩陣排列(ball grid array，BGA)、覆晶(flip-chip)等等。根據本發明內容，表面鑲嵌位於上部增層，而終端接腳位於對側。上述封裝結構包含一具有晶粒金屬墊101a(以利於傳熱)之第一基板100，一導線圖案101位於第一基板100之上表面，而另一導線圖案102位於第一基板100之底表面。一連接導電穿孔103形成以穿過第一基板100來連接導線圖案101、102，此配置為當作接地或是散熱器(heat sink)之用。一晶粒/晶片120其背面有黏著材料122，藉此來和第一基板100上的晶粒金屬墊101a附著。上述晶粒120其上有鋁墊(輸出/輸入墊)121。晶粒120配置於第二基板104之晶粒容納開口，並且與黏著材料122附著。一第二基板104位於第一基板100之上，其中晶粒容納開口與一導線圖案105位於第二基板104之上表面，而另一導線圖案106則位於上述第二基板104之底表面。上述黏著材料(應力緩衝材料)122被填入於晶粒120背面與第一基板100上表面之間的間隙；以及晶粒120側壁與晶粒容納開口之側壁間的間隙；以及第二基板104的背側。於晶粒120的底表面印刷、塗膜、或是噴流黏著材料122，藉此將晶粒120密封。在一實施例中，黏著材料122覆蓋於第二基板104的上表面、晶粒120除了鋁墊121區域之外的表面、第二基板104的孔洞以及增層的下方。藉由黏著材料122，晶粒120的表面水平面與第二基板104的表面水平面是在同一個水平面。一導電穿孔159貫穿於第一基板100與第二基板104，以連接第二基板104上表面與底表面的導線(105與106)及第一基板100上表面與底表面的導線(101與102)。在一實施例中，上述導電穿孔159連接上述晶粒墊101a與上述第一基板100之底表面導線102，此配置為當作接地和散熱之用。一第一介電層161形成於晶粒120與第二基板104之上，並且具有一孔洞區域使得孔洞160能形成於其上。以獲得較佳可靠度為考量，第一介電層161能越薄越好。一重佈層(RDL)162形成於孔洞160與第一介電層161之上，以和孔洞160耦合。第一增層形成於晶粒120電路側之上方與第二基板104表面之上方。一第二(上)介電層163形成於第一介電層161與重佈層金屬導線162之上，而第二介電層163具有孔洞區域使得凸塊底層金屬164形成於其內。第二增層可以形成於第一基板100之底側，或是附蓋於第一增層之上。這表示第三介電層400形成於第一基板底表面之導線電路上，而第三介電層具有孔洞區域使得重佈層形成於其上。焊接金屬墊165形成於金屬凸塊底座(under bump metallurgy)164上。焊膏(solder paste)或是焊接點(導電凸塊)180形成於金屬墊165上。複數個晶片尺寸封裝、晶圓級晶片尺寸封裝、球狀矩陣排列、覆晶以及被動元件181、182、183藉由焊球(solder ball)180焊接於金屬墊上；上述金屬墊為增層之電路側(終端金屬墊之對邊)之金屬凸塊底座。
介電材料161與163和黏著材料122作為應力緩衝區域，來吸收晶粒120與第二基板104或是第一基板100之間的熱機械應力(thermal mechanical stress)；而上述應力是在溫度循環(temperature cycling)過程中，或是由介電材料之彈性性質導致之彎曲所造成。上述之系統級封裝建構了一柵格陣列(land grid array package-LGA)式封裝。
第一基板100與第二基板104之材料以有機基板例如環氧樹脂(耐高溫玻璃纖維板(FR5)、雙馬來醯亞胺三氮雜苯樹脂(BT))以及印刷電路板為佳。第一基板100與第二基板104之熱膨脹係數與主機板(印刷電路板)一樣為佳。上述有機基板以具有高玻璃轉換溫度(Tg)之環氧樹脂(耐高溫玻璃纖維板、雙馬來醯亞胺三氮雜苯樹脂)為佳，上述材料可以輕易地形成電路圖案以及內部連線穿孔中。金屬銅之熱膨脹係數大約為16，也可應用於第一與第二基板材料之中。而玻璃、陶瓷以及矽也可用來當作基板。上述黏著材料122以矽橡膠基彈性材料為佳。
上述環氧樹脂(耐高溫玻璃纖維板、雙馬來醯亞胺三氮雜苯樹脂)之有機基板的熱膨脹係數在X/Y方向約為14~17，在Z方向約為30~60，因此可以選擇熱膨脹係數與上述基板相近之晶粒重新分佈工具；如此可以降低黏著材料在溫度固化過程中晶粒位移問題。如果溫度循環的高溫階段接近玻璃轉換溫度，上述耐高溫玻璃纖維板/雙馬來醯亞胺三氮雜苯樹脂在溫度循環之後似乎無法回到原先的位置。在面板型態封裝的製程中需使用到幾個高溫製程，例如介電材料與黏著材料的溫度固化製程等等；如果使用材料的熱膨脹係數不匹配，則會造成面板形式中的晶粒位移。
上述第一與第二基板可以為圓形，例如晶圓形式，其直徑可以是200mm、300mm或是更高。上述第一與第二基板也可以是矩形例如面板的形式。其尺寸最好為基板/軟性電路板(flexible printed circuit)製程時的大小，因為如此可以完全地使用到上述基板/軟性電路板製造機台，同時亦可降低單位成本。
在本發明之一實施例中，第一與第二介電層(161和163)以彈性介電材料為佳，彈性介電材料為矽氧烷聚合物、dow corning w15000系列及其組合所構成之矽橡膠基介電材料。在另一實施例中，第一與第二介電層(161和163)由聚醯亞胺(polyimldes)或矽膠基樹脂(silicone based resin)所構成。第一與第二介電層(161和163)以簡單製程所形成之感光層為佳。
在本發明之一實施例中，彈性介電層為一種材料其熱膨脹係數大於100(ppm/℃)，延展率大約為百分之四十(在百分之三十至百分之五十之間為佳)，而上述材料的硬度界於塑膠與橡膠之間。上述彈性介電層的厚度端視溫度循環測試時累積於重佈層/介電層介面之應力而定。
在本發明之一實施例中，上述重佈層材料包含鈦/銅/金合金或是鈦/銅/鎳/金合金，而重佈層之厚度在2um至15um之間的範圍(如果有需要，可以增加厚度至25um)。Ti/Cu合金係利用濺鍍(sputtering)技術所形成，可做為種晶金屬層；而Cu/Au合金或是Cu/Ni/Au合金則是利用電鍍技術所形成。使用電鍍製程來形成重佈層可使其具有足夠的厚度與較佳的機械性質，以抵抗在溫度循環和機械彎曲的過程中的熱膨係數不匹配。上述金屬墊可以為金屬鋁或金屬銅或其組合。
本發明內容中形成具有埋入式晶粒基板結構之製程，包含：準備一第一基板100與一第二基板104(以玻璃纖維板(FR4)/耐高溫玻璃纖維板(FR5)/雙馬來醯亞胺三氮雜苯樹脂(BT)之原料為佳)；及用來當作導線電路圖案，分別形成於第一基板100之上與底表面之接觸金屬墊101、102；以及用來當作導線電路，分別形成第二基板104之上與底表面之接觸金屬墊105、106，如圖一所示。接觸金屬墊101、102、105、106和基板之晶粒金屬墊101a可以用電鍍銅/鎳/金結構的方法來形成。上述連結導電穿孔103可以形成以貫穿第一基板100，連接晶粒金屬墊101a與接觸金屬墊102，以利於接地與散熱器(其可在製作基板之過程被預先製造)。晶粒容納開口107利用雷射切割或是機械沖床(多晶粒沖床)製做為每邊稍大於晶粒大小加上大約100um至200um，如圖二所示。上述開口之深度與晶粒厚度相近(或多厚約為25um)。
下一步為提供一工具110，為了對晶粒/基板作定位與對準，其具有對準標記(alignment key)111(位於單一晶粒之上)與暫時圖案膠(temporary pattern glues)112形成於工具110之上表面，如圖三所示。上述工具110之對準標記111包含單晶粒對準標記與第二基板104之對準目標。暫時圖案膠112以覆蓋於鋁墊與基板之金屬孔洞為佳，但其須要平衡設計以維持晶粒在一平坦之水準。暫時圖案膠112被印刷(或點膠)於工具110之上以黏著晶粒與第二基板之表面。暫時圖案膠具有圖案以附著晶粒120之鋁焊墊121以及第二基板104之孔洞金屬墊105。
之後，本發明之製程包含第二基板104與工具110之暫時圖案膠112之對準與附著，舉例而言，接觸金屬墊105可藉由對準與暫時圖案膠112附著，如圖四所示。接下來，晶粒依據接下來的步驟製備，包含晶背研磨至所要的厚度，舉例而言為127或200微米；透過藍膠膜152(blue tape)將晶圓附著於一框架150上，再沿著切割線153將框架150上之晶粒151切割，最後以映像(mapping)的方式將晶圓加以區分，如圖九所示。具有晶粒墊121之晶粒120對準(藉由對準標記111)並附著至其面朝下工具110之暫時圖案膠112之上；其中晶粒藉由使用挑選與放置微對準系統，被對準與放置到工具上；上述挑選與微對準系統具有覆晶的功能，能將晶粒以期望的間距重新分配至工具上，如圖五所示。上述暫時圖案膠112黏附第二基板104晶粒容納開口內之晶粒120(於主動表面側)於工具110之上。接下來，印刷一黏著材料(填充材料)122，例如彈性核心膠體材料(elastic core paste material)至晶粒120之背側與第二基板之底側。上述填充材料122被填充於晶粒120之間之空間(間隙)，覆蓋於晶粒120背側以及第二基板之底側，如圖六所示。黏著材料122以能夠覆蓋接觸金屬墊之表面為佳105。接下來，第一基板100真空附著至黏著材料122，如圖七所示。固化製程利用紫外線或熱固化法，將黏著材料122固化，以連接第一基板100。面板焊接(Bonding)機為用來將第一基板100焊接至第二基板104與晶粒120之背側，以形成一部件。上述部件之厚度130可以被控制。完成真空焊接後，接著移除暫時圖案膠112，再將工具110從上述部件中分開，以形成面板基板(具有內埋式晶粒120、第一基板100、第二基板以及黏著材料122)，如圖八所示。上述面板基板分離方法包含將上述物件放置於加熱板上或是烤箱中，當烤箱的溫度約於100℃時，上述暫時圖案膠112會變得柔軟並且喪失黏著性，然後施加一外力於上述面板基板之邊緣，同時使用一薄型機械刀片140來將面板基板相同邊緣之暫時圖案膠112刮除；因此面板基板與工具110分開，如圖七A所示。此外，可以使用溶劑來清除面板基板以移除暫時圖案膠殘留物。在一實施例中，暫時圖案膠之材料包含聚二甲基矽氧烷樹脂(polydimethy-siloxane gum)和樹脂分散劑(resin dispersion)。
上述面板基板與工具110分開之後，執行一清潔製程；藉由施加一濕式及/或乾式(電漿)清潔來清洗晶粒之表面。在上述面板基板形成後，接下來的製程為在晶粒與第二基板104之上表面形成增層結構，如圖十所示。也可採取另一種選擇，在第一基板100之底側形成增層結構；可以在利用基板/軟性電路板製程的同時形成上層與底層增層結構。形成增層結構的第一步為利用旋轉/噴霧的方式，塗膜或是形成一第一介電層於電路側。第一介電層161於是形成於晶粒120與第二基板104之上方，第一介電層161具有孔洞160形成於其中，利用曝光、顯影、固化步驟之微影製程可以暴露出鋁連接墊121(晶粒輸入/輸出墊)和接觸金屬墊105(基板輸入/輸出墊)，在某些例子中，需要蝕刻製程。隨後執行電漿清潔步驟來清洗孔洞與鋁墊之表面。接下來執行電腦數值控制(computer numerical control，CNC)鑽孔或是雷射鑽孔，在第二基板104之上接觸金屬墊105至第一基板100之下接觸金屬墊106之間形成穿孔；接著填充導電材料，例如銅(Cu)於上述穿孔，以形成導電穿孔159。上述導電穿孔159為形成以連接第二基板104之上與下導線電路和第一基板100之上與下導線電路。下一步再濺鍍上鈦/銅作為種子金屬層160於第一介電層161、孔洞及穿孔之上。之後，在第一介電層161與種晶金屬層160之上塗佈光阻(可以使用乾膜層)，接著再對光阻加以曝光、顯影，以形成重佈金屬層之圖案。然後，再執行電鍍製程以形成銅/金或銅/鎳/金之重佈層金屬。最後，利用剝除上述光阻以及濕蝕刻法形成重佈層金屬線162於種晶金屬層160上。一般而言，上述製程可以同時建構出上述導電穿孔159與重佈層。
接著，是將一第二(上)介電層塗膜、印刷、或壓膜於上述第一介電層161與重佈層金屬線162上。上述第二介電層163因此形成於第一介電層161與重佈層金屬線162上，並且其中具有金屬凸塊底座孔洞。利用曝光、顯影、固化步驟之微影製程可以暴露重佈層金屬線162，在某些例子中需要蝕刻製程。下一步再濺鍍鈦/銅(0.05/0.3um)作為種晶金屬層164於第二介電層163及金屬凸塊底座孔洞之上。接著，在第二介電層163與種晶金屬層164塗佈上光阻(乾膜壓層)，接著再對上述光阻加以曝光、顯影以形成焊接金屬墊之圖案。然後，再執行電鍍製程，以在種晶金屬層(種晶金屬層)164上形成銅/鎳/金(3/3/0.2um)之焊接金屬墊165。最後，再剝除上述光阻，以金屬濕蝕刻法來清洗焊接金屬墊165。可重複上述之種晶層、光阻及電鍍或剝除/蝕刻製程，以在面板基板之單面及/或兩面形成多層重佈層與介電層。
之後，可將面板型態基板切割成子面板型態基板以進行最終測試。舉例而言，將二十英吋大小之面板170切割成四片十英吋大小之子面板171，如圖十一所示。接下來，將焊接球植入或焊接點180印刷於焊接金屬墊165上。印刷完焊接球植入或是焊接膠(solder paste)後，在焊接球側(對球狀矩陣型封裝而言)執行一熱回流(heat re-flow)製程。接著，利用傳統焊接製程，將用於晶圓級晶片尺寸封裝、晶片尺寸封裝、球狀矩陣排列、覆晶等封裝之被動元件如電容182、電阻183以及其他晶粒181附著於晶粒120之電路之上(重佈層之上)之焊接點180，如圖十二所示。上述之子面板171可再被切割成複數個單元。接下來，執行測試。模組化最終測試可以藉由使用垂直的或環氧樹脂探針卡接觸該終端金屬墊102來執行。在一實施例中，為了電磁抗擾(EMI)之目的，可在電容182、電阻183與其它晶粒181上方覆蓋金屬覆蓋物184，如圖十三所示。上述面板型基板200之單元基板結構可以參考圖十四，其包含晶粒201；一第一基板203，其上側與底側具有導線電路；一第二基板202，其具有晶粒容納開口、上側與底側之導線電路，和黏著材料(應力緩衝層)204。測試結束後，上述封裝分別被挑選與放置於托盤(Tray)、膠帶式滾筒(Tape&Reel)。
本發明之另一實施例係一球狀矩陣排列封裝之最終終端形式，如圖十七與圖十八所示。圖十七與圖十八中的封裝結構皆包含上側增層與底側增層。上述上側增層與底側增層之形成皆與圖十和圖十三相似，其述描述之細節在此被省略。上述底側增層包含一介電層400、孔洞401、重佈層402、一介電層403、孔洞(金屬凸塊底座)404以及焊接球405。上述焊接球405為藉由印刷的方式形成於上述孔洞(金屬凸塊底座)404之上。
本發明之另一實施例係堆疊至少兩個具有埋入式晶粒(可以為多晶粒)之基板，其具有導電穿孔以內連接電信號，如圖十九所示。圖十九的封裝結構包含一晶粒120、一晶粒600具有一鋁焊接墊603、上側增層、中增層以及底側增層，上述上側增層、中增層以及底側增層之形成與圖十與圖十三相似，其描述之細節在此被省略。上側增層包含一介電層606、孔洞604、重佈層605及一介電層607。上述晶粒/晶片600之背側具有黏著材料(應力緩衝層)601，並附著於第二基板104之晶粒墊162之上。介電層607上可以選擇性地形成一上核心膠體620。上述導電穿孔159可以藉由電腦數值控制鑽孔或是雷射鑽孔來形成。
請參考圖二十，係為本發明之另一實施例。所述半導體元件封裝包含一第一基板700，所述第一基板700具有一導線電路701及一具有對準標記之晶粒金屬墊701a位於其上表面，另具有一導線電路702位於其底表面。一連接導電穿孔703係設置於第一基板700，以連接晶粒金屬墊701a及導線電路702，用以接地及散熱。此外，半導體元件封裝包含一第二基板704。所述第二基板704具有一導線電路705位於其上表面，及一導線電路706於其底表面，及具有一容納晶粒720之晶粒容納開口。晶粒720之上表面設置有連接墊721。連接墊721之材料可使用鋁(aluminum)。於本發明之一實施例中，晶粒720之厚度可實質上約等於第二基板704之厚度。
一黏著材料722係設置於第一基板700之上表面，以及第二基板704與晶粒720之底表面，用以將晶粒720及第二基板704黏著於第一基板700之上。本發明之一實施例中，黏著材料722可使用亁膜式。黏著層722之厚度約為10至30 μm。在一實施例中，黏著材料722可為透明，以作為發光應用。導電穿孔759形成於從導線電路702至導線電路705之間，藉由貫穿第一基板700及第二基板704所形成，且所述導電穿孔759係填滿導電材料，用以連接第二基板704之導線電路705、706及第一基板700之導線電路701、702。
一具有複數個孔洞區域760之第一介電層723係設置於第二基板704及晶粒720之上表面，且設置於晶粒720側壁及晶粒容納開口側壁之間。本發明之一實施例中，第一介電層723之材料可為亁膜式或液態介電材料。一重佈層761係設置於孔洞區域760內及第一介電層723上，用以耦合連接墊721與導線電路705，更進一步通過導線電路705耦合至導電穿孔759。一第二介電層762係設置於第一介電層723及重佈層761上。在一實施例中，第一介電層723及第二介電層762可為透明，以作為發光應用。一上標記，例如一商標或部分號碼，可利用雷射或印刷方法，形成於第二介電層762，且柵格陣列式(LGA type)封裝或球狀矩陣排列式(BGA type)封裝的終端墊可形成於導線電路702上。請參考圖二十八，於本發明擴散式球狀矩陣排列封裝之一實施例中，數個開口設置於第二介電層762，用以配置金屬凸塊底座於其中，以及複數個焊球780可設置於所述金屬凸塊底座上。一標記，例如一商標或部分數字，可使用導線電路702形成於第一基板700之底表面。
請參考圖二十一至圖二十七，係描述本發明之一種形成半導體元件封裝方法的另一實施例。首先，準備一第一基板700及一第二基板704。所述第一基板700具有一導線電路701及一具有對準標記之晶粒金屬墊701a位於其上表面，且具有一導線電路702位於其底表面。而所述第二基板704具有一導線電路705位於其上表面，且具有一導線電路位於其底表面，如圖二十一所示。
其次，利用雷射或沖壓方法於所述第二基板704上形成一晶粒容納開口707，如圖二十二所示。接著，準備一黏著材料722，如圖二十三所示。利用上述黏著材料722，將所述第一基板700黏著於所述第二基板704於真空狀態，如圖二十四所示。接著，使用晶粒金屬墊701a之對準標記，將晶粒720對準，並利用黏著材料722之附著力，將晶粒720黏著於該晶粒金屬墊701a，如圖二十五所示。接著，將黏著材料722硬化。
接著，形成第一介電層723於第二基板704及晶粒720之上表面，且將所述第一介電層723推壓入晶粒720側壁及晶粒容納開口707側壁間之間隙，如圖二十六所示，其可填滿第二基板704之粗糙度，且可控制第一介電層之最後表面平整度。不需填滿晶粒側壁及不具有導電穿孔之晶粒容納開口側壁間的間隙，因為所述導電穿孔可為真空狀態，其將不會影響溫度循環的問題。接著，使用光學處理或雷射形成第一介電層723之孔洞區域，如圖二十七所示。接著，將第一介電層723硬化。其他形成重佈層、導電穿孔、第二介電層等之程序係類似於上述實施例之敘述，故在此省略。
請參考圖二十九，本發明一實施例中，可於形成介電層之前，形成一發光材料791，例如磷(phosphor)，於晶粒720之上，作為發光應用，以及形成一反射層790，例如銀(Ag)、金(Au)或鋁(Al)，於晶粒容納開口707側壁及晶粒金屬墊701a之上，作為發光應用，以加強光反射因子。在一實施例中，發光材料791可覆蓋於晶粒720上。在一實施例中，可將反射層電鍍於晶粒容納開口707側壁及晶粒金屬墊701a上。
本發明內容的優點為：
上述製程可以輕易的形成面板型結構，並且輕易的控制面板的粗糙(平整)度。上述基板之厚度可以被輕易的控制，而且在製程中也可以排除晶粒位移之問題。可以省略射出成型工具；也不須導入化學機械研磨製程；本製程也不會產生翹曲。藉由面板型態封裝製程，上述面板型基板可以輕易地被完成。上述增層底下材料(主機板和基板)熱膨脹係數的匹配可以使具有較佳可靠度，並且在基板之X/Y方向也不會產生熱應力，彈性介電材料的使用可以吸收Z方向之應力。單元材料在分離(切割)的過程中會被切割。
上述基板被預置為具有預先形成之晶粒容納開口，內部連線穿孔(如果這是需要的)以及終端接觸金屬(對有機基板而言)；上述晶粒容納開口之尺寸為每邊比晶粒之大小增加約100um~200um，藉由填充彈性核心膠體，上述開口可以作為應力緩衝釋放區域，吸收由矽晶粒與基板(耐高溫玻璃纖維板/雙馬來醯亞胺三氮雜苯樹脂)之間熱膨脹係數不匹配，所造成之熱應力。此外，也可以在晶粒與基板側壁間隙之間填充彈性介電材料，以吸收由熱膨脹係數不匹配所造成之機械彎曲及/或熱應力。由於同時在上表面與底表面施加上述簡單增層，故可增加封裝生產率(減少製造週期)。上述終端墊形成於晶粒主動表面之對邊。
上述晶粒之放置製程係使用挑選與放置製程。在本發明中，彈性核心膠體(樹脂、環氧樹脂化合物、矽橡膠等等)被回填於晶粒邊緣與穿孔側壁間之間隙，之後與第一基板連接，以成為熱應力之釋放緩衝，最後再執行真空熱固化。面板形成之過程克服熱膨脹係數不匹配問題。上述晶粒與基板之間的深度差約為25um，而介電層與重佈層皆形成於面板之上與底表面。只有矽橡膠介電材料(以矽氧烷材料為佳)被塗佈於主動表面與基板表面(以玻璃纖維板/耐高溫玻璃纖維板/雙馬來醯亞胺三氮雜苯樹脂為佳)。由於介電層為一感光層，接觸金屬墊可藉由光罩製程而被打開。上述晶粒與基板(包括第一與第二基板)連接在一起。上述封裝與主機板(母板)級封裝之可靠度也比以前更好。特別對主機板級封裝溫度循環測試而言，由於基板與印刷電路板(母板)之熱膨脹係數一致，故不會有任何施加於焊接凸塊/球之熱機械應力；對主機板級封裝機械彎曲測試而言，支撐機械強度之機板底側可以吸收基板上側之晶粒區域與邊界區域之應力；具有保護功能之封裝結構，其厚度相當薄，其不會超過200um~300um。其成本低廉而製程簡單。該製程也能夠輕易地形成複數晶粒封裝(可以一個接著一個地將晶粒埋入面板基板以形成複數晶粒封裝)。
雖然本發明之參考實施例已被加以描述，然而對該領域具有通常知識者應能理解本發明內容不被上述之實施例所限制。再者，在本發明之精神與概念範疇內，可以提出各種變化與修正。本發明由下述專利申請範圍所定義。
16．．．介電層
18．．．基板材料
20．．．黏著材料
22．．．介電層
30．．．金屬
32．．．重佈層
100．．．第一基板
101．．．導線圖案
101a．．．晶粒金屬墊
102．．．導線圖案
103．．．導電穿孔
104．．．第二基板
105．．．導線圖案
106．．．導線圖案
107．．．晶粒容納開口
110．．．工具
111．．．對準標記
112．．．暫時圖案膠
120．．．晶粒/晶片
121．．．鋁墊
122．．．黏著材料/應力緩衝材料
130．．．厚度
140．．．薄型機械刀片
150．．．框架
151．．．晶粒
152．．．藍膠膜
153．．．畫線槽
159．．．導電穿孔
160．．．孔洞/種晶金屬層
161．．．第一介電層
162．．．重佈層金屬線
163．．．第二介電層
164．．．種晶金屬層/金屬凸塊底座
165．．．焊接金屬墊
170．．．面板
171．．．子面板
180．．．焊接點
181．．．晶粒
182．．．電容
183．．．電阻
184．．．金屬覆蓋物
202．．．第二基板
203．．．第一基板
204．．．黏著材料/應力緩衝層
400．．．介電層
401．．．孔洞
402．．．重佈層
403．．．介電層
404．．．孔洞/金屬凸塊底座
405．．．焊接球
600．．．晶粒
601．．．黏著材料/應力緩衝層
603．．．鋁質接線墊
604．．．孔洞
605．．．重佈層
606．．．介電材料
607．．．介電層
620．．．核心膠體
700．．．第一基板
701．．．導線電路
701a．．．晶粒金屬墊
702．．．導線電路
703．．．連接導電穿孔
704．．．第二基板
705．．．導線電路
706．．．導線電路
707．．．晶粒容納開口
720．．．晶粒
721．．．連接墊
722．．．黏著材料
723．．．第一介電層
759．．．導電穿孔
760．．．孔洞區域
761．．．重佈層
762．．．第二介電層
780．．．焊球
790．．．反射層
圖一根據本發明之實施例，圖示一未加工基板其結構之截面圖。
圖二根據本發明之實施例，圖示一具有晶粒容納開口的基板之截面圖。
圖三根據本發明之實施例，圖示一晶粒重新分配工具之截面圖，工具之上表面有對準圖案與暫時膠。
圖四根據本發明之實施例，圖示一具有晶粒容納開口的第二基板，其與工具相連結的截面圖。
圖五根據本發明之實施例，圖示一具有晶粒容納開口並且與工具相連結之第二基板與一晶粒的截面圖。
圖六根據本發明之實施例，圖示黏著性材料填充入面板型基板的截面圖。
圖七根據本發明之實施例，圖示第一基板與黏著性材料真空連接的截面圖。
圖七A根據本發明之實施例，圖示面板型基板與工具分開的截面圖。
圖八根據本發明之實施例，圖示一晶粒埋入式之面板型基板。
圖九根據本發明之實施例，圖示位於導線型封裝上的未加工晶圓之俯視圖。
圖十根據本發明之實施例，圖示一晶粒埋入式側邊增層基板之俯視圖。
圖十一根據本發明之實施例，圖示被切成子面板型基板以進行焊接與最終測試的面板型基板之俯視圖。
圖十二根據本發明之實施例，圖示系統級封裝結構之截面圖。
圖十三根據本發明之實施例，圖示金屬覆蓋物附著於系統級封裝表面之截面圖。
圖十四根據本發明之實施例，圖示一基板結構之截面圖。
圖十五圖示一先前技術之截面圖。
圖十六圖示一先前技術之截面圖。
圖十七根據本發明之實施例，圖示一晶粒埋入式基板之截面圖，其雙面增層以球狀矩陣排列的形式位於上表面與底表面。
圖十八根據本發明之實施例，圖示一球狀矩陣排列形式的系統級封裝之橫截面圖。
圖十九根據本發明之實施例，圖示一堆疊式結構之多晶封裝之截面圖。
圖二十根據本發明之另一實施例，圖示一半導體元件封裝之橫截面圖。
圖二十一至圖二十七根據本發明之另一實施例，圖示形成一半導體元件封裝之方法的流程圖。
圖二十八根據本發明之擴散型球狀矩陣排列式之一實施例，圖示一半導體元件封裝之橫截面圖。
圖二十九根據本發明之一實施例，圖示一半導體元件封裝之橫截面圖。
100．．．第一基板
101．．．導線圖案
101a．．．晶粒金屬墊
102．．．導線圖案
103．．．導電穿孔
104．．．第二基板
105．．．導線圖案
106．．．導線圖案
120．．．晶粒/晶片
121．．．鋁質墊
159．．．導電穿孔
160．．．孔洞
161．．．第一介電層
162．．．重佈層金屬線
163．．．第二介電層
164．．．種晶金屬層
165．．．焊接金屬墊
180．．．焊接點
181．．．晶粒
182．．．電容
183．．．電阻
184．．．金屬覆蓋物

Claims (10)

  1. 一種半導體元件封裝結構，包含：一第一基板，其具有一位於該第一基板之上表面的晶粒金屬墊，一第一導線電路位於該第一基板之該上表面和一第二導線電路位於該第一基板之一底表面，其中該晶粒金屬墊包含一對準標記；一晶粒，其配置於該晶粒金屬墊之上；一第二基板，其具有一晶粒容納開口來容納該晶粒，一第三導線電路位於該第二基板之一上表面和一第四導線電路位於該第二基板之一底表面，其中該晶粒之厚度實質上約等於該第二基板之厚度；一黏著層，其填入於該第一基板之該上表面與該第二基板之該底表面之間，及填入於該第一基板之該上表面與該晶粒之一底表面之間，用以將該晶粒及該第二基板直接黏著於該第一基板上，且該黏著層並未密封該晶粒，該黏著層並未填入該晶粒之側壁與該晶粒容納開口之側壁之間；以及一第一介電層，其設置於該晶粒及該第二基板之上，及設置於該晶粒之一側壁及該晶粒容納開口之一側壁之間；其中該第一介電層包含複數個孔洞區域。
  2. 如請求項1所述之半導體元件封裝結構，更包含複數導 電穿孔，其藉由貫穿該第一基板與該第二基板所形成，來連接該第一導線電路、該第二導線電路、該第三導線電路、及該第四導線電路。
  3. 如請求項1所述之半導體元件封裝結構，更包含一重佈層位於該複數個孔洞區域內及該第一介電層之上，用以耦合該晶粒之連接墊與該第三導線電路，而進一步透過第三導電線路耦合至形成貫穿於該第一基板及該第二基板間之該導電穿孔。
  4. 如請求項3所述之半導體元件封裝結構，更包含一形成於該第一介電層與該重佈層上之第二介電層，其中該第二介電層具有開口以使凸塊底層金屬形成於其中以連接該重佈層。
  5. 如請求項1所述之半導體元件封裝結構，更包含於貫穿該第一基板以形成之導電穿孔，以連接該晶粒金屬墊與該第二導線電路。
  6. 一種形成半導體元件封裝之方法，包含下列步驟：準備一第一基板及一第二基板，其中該第一基板包含一晶粒金屬墊，該晶粒金屬墊上具有一對準標記；利用雷射或沖壓方法，形成一晶粒容納開口貫穿該第二基板； 準備一黏著材料；利用該黏著材料將該第一基板黏著於該第二基板，使得該黏著材料設置於該第一基板之上表面與該第二基板之底表面之間；利用該晶粒金屬墊之該對準標記對準一晶粒，並利用該黏著材料之黏著力，將該晶粒黏著於該晶粒金屬墊上，使得該黏著材料設置於該第一基板之該上表面與該晶粒之底表面之間，並使得該黏著材料並未填入該晶粒之側壁與該晶粒容納開口之側壁之間，用以將該晶粒及該第二基板直接黏著於該第一基板上，且該黏著材料並未密封該晶粒；形成一第一介電層於該第二基板及該晶粒之上，且將該第一介電層推壓入該晶粒側壁與該晶粒容納開口之間的間隙；形成複數個孔洞區域於該第一介電層；形成一重佈層於該複數個孔洞區域內及該第一介電層上。
  7. 如請求項6所述之形成半導體元件封裝之方法，更包含形成一第二介電層於該第一介電層及該重佈層之上。
  8. 如請求項6所述之形成半導體元件封裝之方法，更包含形成貫穿於該第一與該第二基板之導電穿孔。
  9. 如請求項6所述之形成半導體元件封裝之方法，其中該第一基板係利用該黏著材料於真空狀態下，黏著於該第二基板。
  10. 如請求項6所述之形成半導體元件封裝之方法，其中該第一介電層係於真空狀態下，推壓入該晶粒側壁及該晶粒容納開口側壁之間的間隙。
TW100127473A 2010-08-13 2011-08-02 半導體元件封裝結構及其形成方法 TWI533412B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/855,705 US8350377B2 (en) 2008-09-25 2010-08-13 Semiconductor device package structure and method for the same

Publications (2)

Publication Number Publication Date
TW201208004A TW201208004A (en) 2012-02-16
TWI533412B true TWI533412B (zh) 2016-05-11

Family

ID=45795058

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100127473A TWI533412B (zh) 2010-08-13 2011-08-02 半導體元件封裝結構及其形成方法

Country Status (2)

Country Link
CN (1) CN102376687A (zh)
TW (1) TWI533412B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8659142B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
WO2013052373A1 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US10373930B2 (en) * 2012-08-10 2019-08-06 Cyntec Co., Ltd Package structure and the method to fabricate thereof
JP6185995B2 (ja) * 2012-08-27 2017-08-23 インヴェンサス・コーポレイション 共通サポートシステム及び超小型電子アセンブリ
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
CN103904062B (zh) * 2012-12-28 2017-04-26 欣兴电子股份有限公司 内埋式电子元件封装结构
JP5763116B2 (ja) * 2013-03-25 2015-08-12 株式会社東芝 半導体装置の製造方法
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9318411B2 (en) * 2013-11-13 2016-04-19 Brodge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9209154B2 (en) * 2013-12-04 2015-12-08 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
CN103700642B (zh) * 2013-12-26 2017-05-10 颀中科技（苏州）有限公司 覆晶封装结构
TWI550792B (zh) * 2014-01-21 2016-09-21 吉帝偉士股份有限公司 半導體裝置、半導體積層模組構造、積層模組構造及此等之製造方法
CN104851812B (zh) * 2014-02-19 2017-10-20 钰桥半导体股份有限公司 半导体元件及其制作方法
US9711379B2 (en) 2014-04-30 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3D stacked-chip package
US9331021B2 (en) 2014-04-30 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer package and method of forming same
US9754918B2 (en) 2014-05-09 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D chip-on-wafer-on-substrate structure with via last process
US9666520B2 (en) * 2014-04-30 2017-05-30 Taiwan Semiconductor Manufactuing Company, Ltd. 3D stacked-chip package
TWI565008B (zh) * 2014-05-07 2017-01-01 金龍國際公司 半導體元件封裝結構及其形成方法
US9449837B2 (en) 2014-05-09 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. 3D chip-on-wafer-on-substrate structure with via last process
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
KR101634067B1 (ko) * 2014-10-01 2016-06-30 주식회사 네패스 반도체 패키지 및 그 제조방법
US20170012028A1 (en) * 2015-07-09 2017-01-12 Inotera Memories, Inc. Recoverable device for memory base product
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
CN108369939B (zh) * 2015-12-22 2022-07-01 英特尔公司 具有电磁干扰屏蔽的半导体封装
US9570372B1 (en) * 2016-03-24 2017-02-14 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
TWI753898B (zh) * 2016-04-20 2022-02-01 南韓商三星電子股份有限公司 半導體模組以及製造其的方法
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
KR20200114313A (ko) * 2019-03-28 2020-10-07 삼성전자주식회사 반도체 패키지
US11239168B2 (en) 2019-07-30 2022-02-01 Industrial Technology Research Institute Chip package structure
TWI753337B (zh) * 2019-07-30 2022-01-21 財團法人工業技術研究院 晶片封裝結構

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178964B2 (en) * 2007-03-30 2012-05-15 Advanced Chip Engineering Technology, Inc. Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
US20080157398A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Semiconductor device package having pseudo chips
US8237257B2 (en) * 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
US8106504B2 (en) * 2008-09-25 2012-01-31 King Dragon International Inc. Stacking package structure with chip embedded inside and die having through silicon via and method of the same

Also Published As

Publication number Publication date
TW201208004A (en) 2012-02-16
CN102376687A (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
TWI533412B (zh) 半導體元件封裝結構及其形成方法
TWI417995B (zh) 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法
US8350377B2 (en) Semiconductor device package structure and method for the same
TWI409923B (zh) 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
US7655501B2 (en) Wafer level package with good CTE performance
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
TWI352413B (en) Semiconductor device package with die receiving th
US20080217761A1 (en) Structure of semiconductor device package and method of the same
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
US20080116564A1 (en) Wafer level package with die receiving cavity and method of the same
US20090166873A1 (en) Inter-connecting structure for semiconductor device package and method of the same
US20080157396A1 (en) Wafer level package with die receiving through-hole and method of the same
US20080211075A1 (en) Image sensor chip scale package having inter-adhesion with gap and method of the same
JP2008211213A (ja) 減少した構造を有するマルチチップパッケージおよびそれを形成するための方法
KR20080075450A (ko) 다이 수용 캐비티를 갖는 웨이퍼 레벨 이미지 센서 패키지및 그 방법
JP2008182225A (ja) ダイ収容スルーホールを備えたウエハレベルパッケージおよびその方法
CN102034768B (zh) 具有晶粒埋入式以及双面覆盖重增层的基板结构及其方法
US20080197480A1 (en) Semiconductor device package with multi-chips and method of the same
TW200933844A (en) Wafer level package with die receiving through-hole and method of the same
TWI394260B (zh) 具有多晶粒之半導體元件封裝結構及其方法
TW201011877A (en) Method for forming metal line and UBM in wafer level package

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees