TWI565008B

TWI565008B - 半導體元件封裝結構及其形成方法

Info

Publication number: TWI565008B
Application number: TW103116279A
Authority: TW
Inventors: 楊文焜; 楊喻翔
Original assignee: 金龍國際公司
Priority date: 2014-05-07
Filing date: 2014-05-07
Publication date: 2017-01-01
Also published as: TW201543621A

Description

半導體元件封裝結構及其形成方法

本發明關於一種半導體元件封裝結構，特別係關於一種含有晶粒嵌入之雙層基板半導體元件封裝結構。

在半導體元件的領域中，隨著元件尺寸不斷地縮小，元件密度也不斷地提高。在封裝或是內部連線方面的技術需求也必須要提高以符合上述情況。傳統上，在覆晶(flip-chip)連接方法中，一焊料凸塊陣列形成於晶粒的表面。上述焊料凸塊的形成可以藉由使用一焊接複合材料，經過一焊接遮罩(solder mask)來製造出所要的焊料凸塊圖案。晶片封裝的功能包含功率傳送、訊號傳送、散熱、保護與支撐等等。當半導體變的更複雜，傳統的封裝技術，例如導線架封裝、收縮式封裝(flex package)、硬式封裝技術，已無法滿足在一個更小的晶片上製造高密度元件之需求。今日的封裝技術的發展趨勢是朝向球狀矩陣排列(BGA)、覆晶球狀矩陣排列(FC-BGA)、晶片尺寸封裝(CSP)和晶圓級封裝(WL-CSP)。

現今影像感測器廣泛使用在數位相機、手機、行動電話及其他應用。在製造影像感測器的技術上，特別是互補式金氧半場效電晶體(CMOS)影像感測器，都有很大的進步。舉例而言，對於高解析度及低功率消耗的需求，都促使影像感測器朝最小化及整合方面邁進。在絕大部分的影像感測器常使用一種稱為孔扎式光電二極體(pinned photodiode)及嵌入式光電二極體(buried photodiode)的光電二極體，因為這種光電二極體有較低的雜訊表現。

有許多影像感測器晶片使用覆晶式封固結構，都企圖發展將影像感測器封裝架構簡單化。美國專利6,144,507揭露一種直接將影像感測器晶片附著於印刷電路板(PCB)上之技術。一影像感測晶片藉由覆晶式封裝方式附著在印刷電路板裡的一個孔洞上，及一透明蓋體也直接附著在晶片的主動側表面或是黏合在影像感測晶片附著於其上的印刷電路板裡孔洞上的相對側。雖然這些方法消除了引線焊接的困難處，然而印刷電路板相對於影像感測晶片及透明蓋體的尺寸通常會非常大。

美國專利5,786,589揭露一種附著捲帶式晶粒接合板(TAB sheet)至玻璃基板的技術，以及膠黏一影像感測晶片至一具有導電薄膜之捲帶式晶粒接合膠片(TAB tape)的技術。因為捲帶式晶粒接合型態連接導線，所以這種設計需要一種特殊的基板附接技術。再者，導電薄膜可能會干擾影像感測晶片上之感測電路，並且需要形成一虛擬配線或是壩體結構來補償這個問題。

美國專利6,885,107揭露一種傳統影像感測晶片封裝結構。其採用一種在基板底層具有複數焊錫球及晶粒外露於基板之BGA封裝。根據此發明所提供之影像感測器封裝結構之製作具有前述及其他之有利特點及方法。一影像感測晶片利用一覆晶方式附著在一透明基板之一第一表面上之導電佈線。影像感測晶片之主動面則藉由附著後在影像感測晶片之主動面及基板之第一表面之周圍空間沈積封膠焊珠來保護以避免污染，因此省略了先前技術另外所需之壩體結構或間隔框架。分散的導電元件如焊錫球及柱狀物則黏附在導電佈線末端而形成一陣列圖形，該分散的導電元件從第一表面上之導電佈線橫向外擴至大致上超過該影像感測晶片之一背表面之共用平面。這樣的結構包含了一種板上晶片(BOC)的封裝排列。因此，因為該結構的焊錫球高度及押出模接受結構而讓基板厚度無法減小而限制了封裝結構縮小的尺寸。

先前技術形成影像感測晶片封裝包括複雜的製程，以及封裝結構的尺寸無法被縮減。此外，這些先前技術僅揭露單晶片之封裝並無說明多晶片的結構。因此，基於這些先前技術的缺點，本發明提一種更簡單製程來製作並且具有更佳的可靠度之半導體元件封裝結構。

如前所述，本發明關於一種半導體元件封裝結構。

本發明之目的在於提供一種具有預先形成穿透孔洞及晶粒接受開口的雙層基板之單一或多個晶片之封裝結構。

本發明之另一目的在於提供一種具有晶粒開口窗的雙層基板之半導體元件封裝結構，用以改善可靠性及縮減封裝結構的尺寸。

本發明之又一目的在於提供一種具有利用銅箔基板及電鍍銅/金或銅/鎳/金(合金)金屬可增加電性傳導形成之佈線圖位於雙層基板下方及上方之半導體元件封裝結構。

根據本發明之一觀點，提供一種半導體元件封裝結構，包含一基板、黏著層與一晶粒。上述基板具有導電穿孔以內連接基板之一上表面之上的一第一導線電路以及基板之一底部表面之上的一第二導線電路，其中一接觸導電凸塊係形成於導電穿孔區域以外的第一導線電路之上。上述黏著層係形成於基板之上表面與第一導線電路之上，其中黏著層係僅形成於晶粒之下以黏著晶粒與基板。上述晶粒具有一凸塊結構形成於晶粒之焊接墊之上，其中晶粒之凸塊結構係電性連接基板之第一導線電路之接觸導電凸塊(無需佈線層)。

在一觀點中，一第二接觸導電凸塊形成於基板之第二導線電路之上。

在另一觀點中，上述封裝結構更包括一保護層形成於基板之上表面與晶粒之底部表面之上。

在又一觀點中，上述封裝結構更包括一第二基板，具有一晶粒接收開口、一第三導線電路形成於第二基板之一上表面之上以及一第四導線電路形成於第二基板之一底部表面之上，其中一第二接觸導電凸塊係形成於第三導線電路之上；一佈線層結構，形成於第二基板之上表面之上以電性連接第二基板之第四導線電路。

在一觀點中，上述封裝結構更包括一介電層形成於晶粒與第二基板之上，具有一開口以利於介層形成於其中；一保護層形成於介電層與佈線層之上。

在一觀點中，上述封裝結構更包括一主動元件及/或被動元件電性連接佈線層。

在另一觀點中，上述封裝結構更包括一第三基板，具有一第二晶粒接收開口、一第五導線電路形成於第三基板之一上表面之上以及一第六導線電路形成於第三基板之一底部表面之上，其中一第三接觸導電凸塊係形成於第六導線電路之上；一第二晶粒，具有一第二凸塊結構形成於第二晶粒之焊接墊之上，其中第二晶粒之第二凸塊結構電性連接第三基板之第六導線電路之第三接觸導電凸塊；一保護層，形成以覆蓋第二晶粒與第三基板之上。

在一觀點中，一種半導體元件封裝結構，包含一第一基板，具有一晶粒接收開口、一第一導線電路形成於第一基板之一上表面之上與一第二導線電路形成於第一基板之一底部表面之上，其中一接觸導電凸塊係形成於第二導線電路之上；一晶粒，具有一凸塊結構形成於晶粒之焊接墊之上；一第一黏著層，形成於晶粒與基板之底部表面之上，並填入晶粒與第一基板之間的間隙以黏著晶粒與第一基板；一第二基板，具有一晶粒開口窗、一第三導線電路形成於第二基板之一上表面之上與一第四導線電路形成於第二基板之一底部表面之上，其中一第二接觸導電凸塊係形成於第四導線電路之上；其中晶粒之凸塊結構電性連接第二基板之第四導線電路之第二接觸導電凸塊；以及一第二黏著層，形成於晶粒開口窗之外的第二基板之下以黏著晶粒與第二基板。

在一觀點中，第二基板之晶粒開口窗的大小係小於第一基板之晶粒接收開口的大小。上述晶片為微機電感測晶片，例如影像感測晶片、導航感測晶片、壓力感測晶片、CDR(流體)感測晶片、音效感測晶片或生醫感測晶片。

根據本發明之一觀點，提供一種形成半導體元件封裝之方法，包含底下步驟：準備一第一基板及一第二基板，其中第一基板包含一導線電路與一對準標記形成於其上表面之上，以及一接觸導電凸塊形成於導線電路之上。然後，利用雷射或沖壓方法，形成一晶粒容納開口貫穿第二基板。之後，準備一黏著材料，利用該黏著材料以黏著第二基板至第一基板，使得黏著材料形成於第一基板之上表面與第二基板之底部表面之間，以直接附著第二基板於第一基板之上，除了接觸導電凸塊區域之外。接下來，利用對準標記以對準一具有凸塊結構於其焊接墊上之晶粒，並利用黏著材料之附著力，將晶粒黏著於接觸導電凸塊之上，使得晶粒之凸塊結構電性連接第一基板之導線電路之接觸導電凸塊。然後，形成一介電層於第二基板及晶粒之上，且將介電層推壓入晶粒側壁與晶粒容納開口之間的間隙。之後，形成複數個孔洞區域於介電層。最後，形成一佈線層於複數個孔洞區域內及介電層之上。

此些優點及其他優點從以下較佳實施例之敘述及申請專利範圍將使讀者得以清楚了解本發明。

100‧‧‧基板

101a‧‧‧對準標記

101‧‧‧導線圖案

102‧‧‧導線圖案

103‧‧‧導電穿孔

104、107‧‧‧接觸導電凸塊

105‧‧‧接觸導電凸塊

106‧‧‧黏著層

110‧‧‧晶粒

111‧‧‧焊墊

112‧‧‧導電凸塊

120‧‧‧保護層

121‧‧‧焊接球

122‧‧‧標號

130‧‧‧第二基板

131‧‧‧導線圖案

132‧‧‧導線圖案

133‧‧‧接觸導電凸塊

150‧‧‧介電層

151‧‧‧佈線層(RDL)

151a‧‧‧散熱墊

152‧‧‧介層(via)

160‧‧‧被動元件

161‧‧‧接觸導電凸塊

170‧‧‧主動元件

171‧‧‧接觸導電凸塊

200‧‧‧第二基板

210‧‧‧晶粒

211‧‧‧焊墊

212‧‧‧接觸導電凸塊

300‧‧‧第一基板

301‧‧‧導線圖案

302‧‧‧導線圖案

303‧‧‧接觸導電凸塊

304‧‧‧黏著層

310‧‧‧感測晶粒/晶片

311‧‧‧感測陣列

312‧‧‧接觸導電凸塊

313‧‧‧導電凸塊

320‧‧‧第二基板

321‧‧‧導線圖案

322‧‧‧導線圖案

323‧‧‧黏著層

324‧‧‧接觸導電凸塊

500‧‧‧第三基板

501‧‧‧導線圖案

502‧‧‧導線圖案

如下所述之對本發明的詳細描述與實施例之示意圖，應使本發明更被充分地理解；然而，應可理解此僅限於作為理解本發明應用之參考，而非限制本發明於一特定實施例之中。

第一圖顯示根據本發明之一實施例之半導體元件封裝結構之截面圖；第二圖顯示根據本發明之另一實施例之具有保護層之半導體元件封裝結構之截面圖；第三圖顯示根據本發明之另一實施例之具有焊接球之半導體元件封裝結構之截面圖；第四圖顯示根據本發明之又一實施例之具有第二基板之半導體元件封裝結構之截面圖；第五圖顯示根據本發明之又一實施例之具有第二基板與佈線層之半導體元件封裝結構之截面圖；第六圖顯示根據本發明之半導體元件封裝結構之層與層間(側邊部分)之截面圖；第七圖顯示根據本發明之一實施例之具有多晶片之堆疊半導體元件封裝結構之截面圖；第八圖顯示根據本發明之一實施例的第一基板、第二基板及晶粒連接前之截面圖；第九圖顯示根據本發明之一實施例之具有主動與被動元件於佈線層上之半導體元件封裝結構之截面圖；第十圖顯示根據本發明之另一實施例之具有多晶片之堆疊半導體元件封裝結構之截面圖；第十一圖顯示根據本發明之一實施例之用於微機電感測晶片之半導體元件封裝結構之截面圖。

此處本發明將針對發明具體實施例及其觀點加以詳細描述，此類描述為解釋本發明之結構或步驟流程，其係供以說明之用而非用以限制本發明之申請專利範圍。因此，除說明書中之具體實施例與較佳實施例外，本發明亦可廣泛施行於其他不同的實施例中。

第一圖顯示根據本發明之第一實施例之半導體元件封裝結構之截面圖。如第一圖所示，半導體元件封裝結構包括一基板100、一黏著層106與一晶粒110。基板100包含一導線圖案101形成於基板100之上表面之上，及一導線圖案102形成於基板100之下表面之上。一連接導電穿孔103形成以穿過基板100而連接導線圖案101、102以利於電性連接。連接導電穿孔103可以藉由電鍍製程以銅金屬填入其中。於連接導電穿孔103區域之外，接觸導電凸塊104與107形成於導線圖案101之上，而接觸導電凸塊105形成於導線圖案102之上。上述晶粒110具有焊(鋁)墊111形成於其上。晶粒110具有導電凸塊112形成於焊墊111之上，晶粒110朝下以使得導電凸塊112電性連接基板100之導電凸塊107(至導線圖案101)。接觸導電凸塊112之材料包括焊接凸塊、焊接球、金凸塊或柱形凸塊。晶粒110配置於基板100之上。晶粒110之厚度大約為50~250微米。黏著層106形成於基板100之上表面之上與基板100之導線圖案101之上，其中黏著層106形成於晶粒110與基板100之間以黏著晶粒110之上表面(主動區域表面，在另一例子中，利用TSV技術可以為非主動區域表面以延伸至晶粒背部上的凸塊結構)與基板100之上表面。再者，無黏著層形成於晶粒大小區域之外(除了晶粒區域之外)的基板100之上。黏著層106僅形成於晶粒110之下以黏著晶粒110與基板100。因此，黏著層106為“底部填充”黏著層(位於晶粒110之下)。黏著層106係於高真空、高壓的條件之下透過乾式薄膜而形成基板100之上。“底部填充”黏著層之大小可以控制。然後，執行一光學微影製程以打開基板100上的“凸塊”區域以裸露黏著層106。黏著層106於壓力之下溫度150℃進行烘烤，最終於溫度180℃進行烘烤，而具有彈性的性質。接下來，焊接凸塊進行迴焊製程以焊接晶粒與基板之間的“凸塊”。在本實施例中，無需佈線層(RDL)形成於裸晶封裝結構之中。

導電穿孔103可以填入導電材料，例如金屬、合金。在一實施例中，其可以透過電鍍技術藉由銅材料以形成。在較佳實施例中，基板100為有機基板，例如為樹脂型態FR4/FR5(耐高溫玻璃纖維板)、BT(Bismaleimide triazine)系列材料之有機基板，或印刷電路板。在較佳實施例中，有機基板具有高的玻璃轉換溫度(Tg)之樹脂型態FR4/FR5/BT(雙馬來醯亞胺三氮雜苯樹脂)系列材料之有機基板，上述材料可以容易的形成電路圖案與內連接穿孔。銅金屬(膨脹係數約16)也可以被使用。另外，玻璃、陶瓷、矽可以被用於作為基板的材料。上述黏著材料106最好係以具有矽橡膠基彈性材料的高分子(polymer)所構成。上述環氧樹脂FR5/BT(耐高溫玻璃纖維板、雙馬來醯亞胺三氮雜苯樹脂)之有機基板的熱膨脹係數在X/Y方向約為14~17，在Z方向約為30~60，因此可以選擇熱膨脹係數與上述基板相近之晶粒重新分佈工具；如此可以降低黏著材料在溫度固化過程中晶粒位移問題。在本發明之一實施例中，導線圖案101、102之材料包括銅、銅/金合金及銅/鎳/金合金，導線圖案(佈線層)的厚度為5~25微米(若需要也可以比25微米更厚。銅箔基板係亦如金屬晶種層以層疊形成，而銅/金合金或銅/鎳/金合金係以電鍍形成；利用電鍍製程所成形之佈線層有足夠的厚度及較佳的機械特性，能在溫度循環和機械彎曲中承受熱膨脹係數不匹配之問題。導電墊可為金或銅/金或鋁或及其組合。所有的導電穿孔係藉由雷射切割或電腦數值控制(CNC)所形成。

在一實施例中，半導體元件封裝結構更包括一保護層120形成於基板100之上表面之上與晶粒110之底部表面之上以覆蓋晶粒110與基板100，如第二圖所示。在另一實施例中，接觸導電凸塊105可以由焊接球121所取代，如第三圖所示。保護層120係為一乾式薄膜具有高/低填充層以利於形成尖銳結構(sharp structure)以保護晶粒。

在一實施例中，基於第二圖，半導體元件封裝結構更包括一第二基板130配置於保護層120與基板100之間，如第四圖所示。第二基板130包括一導線圖案131形成於第二基板130之上表面之上，及一導線圖案132形成於第二基板130之下表面之上。在一實施例中，導線圖案101、102可以預先形成於第一基板100之上。在一實施例中，導線圖案131、132可以預先形成於第二基板130之上。第二基板130具有一晶粒接收開口以接收晶粒/晶片110。晶粒110配置於第二基板130之晶粒接收開口之內。晶粒110的厚度大約為50~250微米。第二基板130透過一黏著層140而附著於第一基板100之上。第一基板100與第二基板130的厚度為50~100微米(若需要，也可以比100微米更厚、或比50微米還薄)。黏著層140(可以與黏著層106的材料相同)係形成於基板100之上表面之上與基板100之導線圖案101之上，其中黏著層140係形成於晶粒110/第二基板130以及基板100之間，以黏著晶粒110(之主動表面)/第二基板130之上表面以及基板100之上表面。黏著層140的厚度為30~100微米。類似地，執行一光學微影製程以打開基板100上的“凸塊”區域以裸露黏著層140。導線圖案132電性連接導線圖案101(透過導電凸塊104)。在本實施例中，保護層120係形成於第二基板130之上表面與晶粒110之底部表面，以覆蓋晶粒110與第二基板130，如第四圖所示。在一實施例中，保護層120的材料可以填入晶粒110與第二基板130之間的間隙。間隙的寬度小於200微米(若需要也可以大於200微米)。

在一實施例中，基於第四圖，半導體元件封裝結構更包括一介電層150、一佈線層(redistributed metal layer；RDL)151與一介層(via)152，如第五圖所示。介電層150係形成於第二基板130之上表面之上與晶粒110之底部表面之上，以覆蓋晶粒110與第二基板130。執行一光學微影製程以打開第二基板130上的“介層”區域以裸露第二基板130之接觸墊。在一實施例中，佈線層151與介層152可以在連續製程中形成。介電層150係形成於晶粒110與第二基板130之上，具有開口以利於介層152形成於其中，其盡可能如介電層150一般薄以利於較佳的可靠度。佈線層151係形成於介電層150與介層152之上以耦合介層152。在本實施例中，介電層150填入晶粒110與第二基板130之間的間隙。保護層120覆蓋介電層150與佈線層151。

第六圖顯示上述封裝結構中層與層之間的詳細結構，以標號122來表示。標號122表示了第一基板100與第二基板130之間而分別透過導電凸塊104與133而互相內連接的示意圖。

在一實施例中，基於第五圖，堆疊的半導體元件封裝結構可以藉由重複的實施上述製作流程而達到，如第七圖所示。在堆疊的晶片封裝結構中，其包括多個晶片封裝MCP1與MCP2，其中MCP2可以包括晶粒/晶片210配置於第二基板200之上，而MCP1則包括晶粒/晶片110配置於第一基板100之上。保護層120仍為封裝結構的最上層。

第八圖係根據本發明之一實施例的第一基板、第二基板及晶粒連接前之截面圖。形成本發明之封裝結構之方法包括預備第一基板100與第二基板130(較佳係為有機基板FR4/FR5/BT原始材料)。第一基板100包含一導線圖案101形成於基板100之上表面之上，及一導線圖案102形成於基板100之下表面之上。二第二基板130包含一導線圖案131形成於第二基板130之上表面之上，及一導線圖案132形成於第二基板130之下表面之上。導線圖案層101、102、131、132可以為藉由電鍍製程所形成的銅/鎳/金合金。一連接導電穿孔103可以形成以穿過第一基板100，而相同概念之下，另一連接導電穿孔(未圖示)可以形成以穿過第二基板130。第二基板130具有一預製的晶粒接收開口，其大小大於晶粒大小的每一側(邊)大約100~200微米，其係藉由雷射切割機械沖壓(多晶粒沖床)而形成。第二基板130藉由黏著層140而附著(黏著膜)於第一基板100之上，並透過凸塊結構互相內連接。

下一個步驟，將晶粒110配置於第二基板130之晶粒接收開口之中，其係藉由拾取、對準與置放晶粒110於第二基板130之此晶粒開口區域之中，以及藉由晶粒/基板置放與對準工具而將其附著於黏膠層140之上。對準標記101a係用於晶粒110對準之用。關於對準，晶粒110之上的導電凸塊112對準晶粒110之下方的導電凸塊107，而第二基板130之上的導電凸塊133對準第二基板130之下方的導電凸塊104。接下來，在適當的真空度、壓力與溫度條件之下，利用一板式接合製程以下壓晶粒/第二基板以使其接合至第一基板。之後，介電層150形成於第二基板130之上表面之上，以及晶粒110之底部表面之上，並填入晶粒110與第二基板130之間的間隙；然後，打開第二基板130上之“介層”區域。佈線層151形成於介層152與介電層150之上以耦合介層152。最後，保護層120形成以覆蓋介電層150與佈線層151。

根據上述封裝結構，形成一半導體元件封裝結構之方法包括底下之步驟：預備具有對準標記之承載工具(玻璃載具)；設置具有導線圖案(電路)於其兩面之上的底部基板、與一黏著層位於底部基板之表面之上，然後依照對準標記的對準程序以對準承載工具上的底部基板；接下來，設置具有導線圖案(電路)於其兩面之上的頂部基板、與一晶粒開口區域，之後對準與拾取頂部基板於底部基板之黏著層之上；對準與拾取(覆晶)一具有金屬凸塊結構之晶粒於此晶粒開口區域之上並附著於底部基板之黏著層之上；利用一製程步驟以板式接合機構(器)以接合具有黏著層之底部基板、底部基板與晶粒以及承載工具於一起，而於高真空度、高溫與壓力之層板條件之下以黏著頂部基板、底部基板與晶粒於一起，並且迴焊(提升溫度至共熔點)此金屬凸塊以電性內連接底部基板、底部基板與晶粒。上述接合製程條件如所述：置放“面板”(基板與晶片)以及工具(玻璃載具)於一反應室之中、板式接合機構(器)之底部平台之上，具有熱板功能；轉變真空壓力到至少10^-2托(torr)；設定上平台(up stage)於“面板+工具”上的壓力達到至少100公斤(端視面板大小而定)；固定上平台於一預定的位置；提升溫度至120~180℃幾分鐘(藉由黏著層以附著基板與晶片)；提升溫度至250~300℃大約1(或幾)分鐘、“迴焊於共熔點”，然後藉由水冷卻方式降低溫度至50~80℃幾分鐘；釋放真空並同時氮氣清除；從“面板+工具”釋放上平台；打開反應室並移除“面板+工具”；然後分離工具以完成板式接合製程。

上述方法更包括在一真空度、高穩與壓力之條件下，接合一保護層薄膜於頂部基板之上表面之上與晶粒之底部表面之上。上述方法更包括形成焊接凸塊、焊接球或金凸塊於底部基板之導線圖案(電路)之底部表面之上。上述方法更包括形成一金屬佈線層於頂部基板之上表面之上。上述方法更包括表面附著被動及/或主動元件於金屬佈線層之上。

在一實施例中，基於第五圖，在佈線層151形成之後，一主動元件(積體電路)170及/或一被動元件160也附著(SMT)於晶粒110與第二基板130之上；其中接觸導電凸塊161電性連接佈線層151、散熱墊151a與被動元件160，而接觸導電凸塊171電性連接佈線層151、散熱墊151a與主動元件170，如第九圖所示。被動元件160可以為電容或電阻。另外，晶圓級封裝(WL-CSP)、晶片尺寸封裝(CSP)、覆晶(flip-chip)和球狀矩陣排列(BGA)之晶粒亦可配置於第二基板130之佈線層151之上。

在一實施例中，基於第五圖，在佈線層151形成之後，一第三基板500與一晶粒210配置於晶粒110與第二基板130之上；其中晶粒210之上的接觸導電凸塊212電性連接第二基板130之上的接觸導電凸塊134(或介層152)，而第三基板500具有導線圖案501、502分別形成於第三基板500之上表面之上與底部表面之上，如第十圖所示。晶粒210具有焊墊211形成於其上。保護層120形成晶粒210與第三基板500之上以覆蓋晶粒210與第三基板500，並填入晶粒210與第三基板500之間的間隙之中。

用於微機電感測元件(MEMS sensor device)之封裝結構包括一第一基板300、一感測晶粒/晶片310、一黏著層304、另一黏著層323以及一第二基板320，如第十一圖所示。第一基板300包括一導線圖案301形成於第一基板300之上表面之上，一導線圖案302形成於第一基板300之底部表面之上。一接觸導電凸塊303形成於第一基板300之導線圖案302之上。第一基板300具有一晶粒接收開口以接收晶粒/晶片310，其具有一感測陣列311形成於其上。上述感測晶粒310具有導電焊墊(金或鋁墊)111(I/O墊)形成於其上。感測晶粒310配置於第一基板300之晶粒接收開口之中。在一實施例中，感測晶片310為影像感測晶片、導航感測晶片、壓力感測晶片、CDR(流體)感測晶片、音效感測晶片或生醫感測晶片。第二基板320形成於第一基板300之上，具有一晶粒開口窗區域以暴露感測陣列311、導線圖案321形成於第二基板320之上表面之上與導線圖案322形成於第二基板320之底部表面之上。接觸導電凸塊324形成於導線圖案322之上以耦合晶粒310之上的導電凸塊313。第二基板320之晶粒開口窗的大小係小於第一基板300之晶粒接收開口的大小。黏著層304形成於第一基板300之底部表面之上與第一基板300之導線圖案302之上，並填入感測晶片310與第一基板300之間的間隙，以黏著感測晶片310與第一基板300。黏著層323係形成/填入第二基板320之下晶粒開口窗之外的區域。因此，沒有黏著材料形成於接觸導電凸塊312、324與晶粒開口窗之區域上。因此，黏著層323為“底部填充”黏著層(於第二基板320之下)。執行一光學微影製程與一顯影製程以打開第一基板300上的“凸塊”區域以暴露接觸導電凸塊303。

在一實施例中，第一基板、第二基板、第三基板或其他基板之材料包括FR4/FR5、BT、PI、陶瓷、玻璃、矽或金屬。

本發明之優點包括：(i)利用焊接/柱形凸塊結構以內連接基板與晶粒之間，由於晶粒與基板之間的熱膨脹係數不匹配所造成的問題而具有較佳的可靠度；(ii)利用黏著層作為底部填充功能以保護晶粒與提升可靠度；(iii)於導電穿孔之外建立導電凸塊結構以取代填充材料填入於穿孔之中以內連接基板與晶粒/晶片之間，因此製程簡單且良率更佳；(iv)利用簡單的面板式接合方法，其可以避免晶粒於Z方向傾斜而導致感測晶片的效能問題。

本系統晶片封裝結構及製程皆比欠缺揭露多晶片及雙層結構的傳統影像感測晶片封裝來的簡單。而本發明晶片封裝結構厚度可以容易控制，並可消除在製程中會造成晶片移位的問題。基板為一具有預先形成晶粒開口窗、內部連結穿透孔之預先準備基板；晶粒開口窗尺寸等於晶粒尺寸每邊增加大約100微米(um)至200微米；藉由填充彈性核心膠體，上述開口可以作為應力緩衝釋放區域，吸收由矽晶粒與基板(耐高溫玻璃纖維板/雙馬來醯亞胺三氮雜苯樹脂)之間熱膨脹係數不匹配所造成之熱應力。由於同時在上表面與底表面施加上述簡單增層，故可增加封裝生產率(減少製造週期)。晶粒及基板(即第一基板及第二基板)黏合在一起。上述封裝與主機板(母板)級封裝之可靠度也比以前更好。特別對主機板級封裝溫度循環測試而言，由於基板與印刷電路板(母板)之熱膨脹係數一致，故不會有任何施加於焊錫凸塊/球之熱機械應力；對主機板級封裝機械彎曲測試而言，支撐機械強度之基板底側可以吸收基板上側之晶粒區域與邊界區域之應力。

除描述於此之外，可藉由敘述於本發明中之實施例及實施方式所達成之不同改良方式，皆應涵蓋於本發明之範疇中。因此，揭露於此之圖式及範例皆用以說明而非用以限制本發明，本發明之保護範疇僅應以列於其後之申請專利範圍為主。