JP2010199148A - 半導体センサデバイス及びその製造方法、パッケージ及びその製造方法、モジュール及びその製造方法、並びに電子機器 - Google Patents
半導体センサデバイス及びその製造方法、パッケージ及びその製造方法、モジュール及びその製造方法、並びに電子機器 Download PDFInfo
- Publication number
- JP2010199148A JP2010199148A JP2009039571A JP2009039571A JP2010199148A JP 2010199148 A JP2010199148 A JP 2010199148A JP 2009039571 A JP2009039571 A JP 2009039571A JP 2009039571 A JP2009039571 A JP 2009039571A JP 2010199148 A JP2010199148 A JP 2010199148A
- Authority
- JP
- Japan
- Prior art keywords
- sensor device
- layer
- semiconductor
- semiconductor sensor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L1/00—Measuring force or stress, in general
- G01L1/18—Measuring force or stress, in general using properties of piezo-resistive materials, i.e. materials of which the ohmic resistance varies according to changes in magnitude or direction of force applied to the material
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P1/00—Details of instruments
- G01P1/02—Housings
- G01P1/023—Housings for acceleration measuring devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0236—Shape of the insulating layers therebetween
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02375—Top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0239—Material of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1356—Disposition
- H01L2224/13562—On the entire exposed surface of the core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1413—Square or rectangular array
- H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1413—Square or rectangular array
- H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
【課題】アンダーフィル材を用いずに高い接続信頼性を有し、リペア可能な構成を備え、低コスト化及び環境への負荷の軽減が図れる半導体センサデバイスを提供する。
【解決手段】本発明の半導体センサデバイス1は、第一基板21に形成されたセンサ回路、該センサ回路と電気的に接続された第一導電部23、該第一導電部と電気的に接続された第一再配線層25、を少なくとも備える半導体センサチップ11と、第二基板31に形成され、前記センサ回路からの電気信号を処理する処理回路、該処理回路と電気的に接続された第二導電部33、該第二導電部と電気的に接続された第二再配線層35、を少なくとも備える半導体チップ12と、を備え、前記第一再配線層と前記第二再配線層とが導電性の接続部材13を介して電気的に接続されてなる半導体センサデバイスであって、前記第一再配線層および/または前記第二再配線層の厚さが8μm以上20μm以下である。
【選択図】図1
【解決手段】本発明の半導体センサデバイス1は、第一基板21に形成されたセンサ回路、該センサ回路と電気的に接続された第一導電部23、該第一導電部と電気的に接続された第一再配線層25、を少なくとも備える半導体センサチップ11と、第二基板31に形成され、前記センサ回路からの電気信号を処理する処理回路、該処理回路と電気的に接続された第二導電部33、該第二導電部と電気的に接続された第二再配線層35、を少なくとも備える半導体チップ12と、を備え、前記第一再配線層と前記第二再配線層とが導電性の接続部材13を介して電気的に接続されてなる半導体センサデバイスであって、前記第一再配線層および/または前記第二再配線層の厚さが8μm以上20μm以下である。
【選択図】図1
Description
本発明は、圧力センサや加速度センサなどの半導体センサチップと、これらの信号を処理する半導体チップとを少なくとも備え、半導体センサチップと半導体チップとが導電性の接続部材を介して電気的に接続された半導体センサデバイス及びその製造方法に係る。より詳細には、接続部材により接続された後、半導体チップと半導体センサチップとの間を分離しリペア可能な構成とすることにより、実装歩留まりの向上を図り、ひいては低コスト化とともに環境負荷の軽減が可能な半導体センサデバイス及びその製造方法に関する。また、本発明は、上記の半導体センサデバイスを搭載してなる、パッケージ及びその製造方法、モジュール及びその製造方法、並びに電子機器に関する。
近年、圧力センサや加速度センサ等のMEMS(Micro Electro-Mechanical Systems)センサを搭載した半導体センサデバイスは、自動車部品、ゲーム機、医療機器、家電品など様々な分野で使用されており、その用途はますます拡大している。特に最近は、携帯機器への搭載を目的に、高精度かつ小型のMEMSセンサが要求されている。小型化を実現するための手法の一つとして、MEMSセンサとASIC(Application Specific Integrated Circuit) とを積層してパッケージ化する方法が提案されている(例えば、特許文献1、2参照)。
代表的な構造を図18に示す。この半導体センサデバイス100は、MEMSセンサチップ111とASIC112とを、バンプ113を介してフリップチップ接続により積層することによってなり、ASIC112とパッケージ筐体114とは、ワイヤボンディング115により電気的に接続され半導体センサデバイスパッケージを形成している。
このような半導体センサデバイス100では、MEMSセンサチップ111に形成された電極パッドと、ASIC112に形成され、MEMSセンサチップ111の電極パッドに対応した電極パッドとが導電性のバンプ113により電気的に接続されているため、ワイヤボンドを用いた接続と比較し大幅な小型化が実現できる。
このような半導体センサデバイス100では、MEMSセンサチップ111に形成された電極パッドと、ASIC112に形成され、MEMSセンサチップ111の電極パッドに対応した電極パッドとが導電性のバンプ113により電気的に接続されているため、ワイヤボンドを用いた接続と比較し大幅な小型化が実現できる。
しかしながら、バンプのみで接合する場合、接合強度の劣化による剥離、または両チップ間に発生する熱的な応力の影響でバンプにクラックが発生することによる接合部の破壊などの虞がある。これを抑制するためには、チップとASICとの間にアンダーフィル材を挿入する手法が知られているが、MEMSセンサチップのフリップチップ接続では接合面がセンサの動作面となるため、アンダーフィル材を用いることが一般的には困難である。そのため、バンプのみの接合で高い接続信頼性を有することが重要となる。
一方で、近年の電子機器の高機能化は目覚ましく、それとともにMEMSセンサや半導体センサデバイスも高度化、複雑化してきている。複数の半導体デバイスを一つのパッケージ化することによりさらなる高密度化、高機能化を実現するシステムインパッケージ(SiP:System in Package) においても、今後はMEMSセンサなどが搭載され、その種類や数はますます増えていくと考えられる。このような事情から、今後は、実装(パッケージング)歩留まりの向上及び、それにも関連する実装(パッケージング)コストの削減がこれまで以上に重要になってくると思われる。
実装(パッケージング)歩留まりの向上及び実装(パッケージング)コストの低減のためには、半導体デバイスや半導体センサ個々の歩留まりの向上はもちろんのこと、実装(パッケージング)工程中の不具合や完成したパッケージにおける特性不良に対し、半導体チップと半導体センサチップとの間を分離し、良品チップを個別にリペア(修繕)できるような構成にしておくことが、低コスト化及びそれに付随した環境負荷の低減の観点から望ましい。
本発明は、上記事情に鑑みてなされたものであり、アンダーフィル材を用いることなく高い接続信頼性を有すると共に、接続部材により接続された後、半導体チップと半導体センサチップとの間を分離しリペア可能な構成を備えることにより、低コスト化および環境への負荷の軽減を図ることが可能な新しい構造を有する半導体センサデバイスを提供することを目的とする。
前記課題を解決するため、本発明の請求項1に係る半導体センサデバイスは、第一基板に形成されたセンサ回路、該センサ回路と電気的に接続された第一導電部、該第一導電部と電気的に接続された第一再配線層、を少なくとも備える半導体センサチップと、第二基板に形成され、前記センサ回路からの電気信号を処理する処理回路、該処理回路と電気的に接続された第二導電部、該第二導電部と電気的に接続された第二再配線層、を少なくとも備える半導体チップと、を備え、前記第一再配線層と前記第二再配線層とが導電性の接続部材を介して電気的に接続されてなる半導体センサデバイスであって、前記第一再配線層および/または前記第二再配線層の厚さが8μm以上20μm以下であることを特徴とする。
本発明の請求項2に係る半導体センサデバイスは、請求項1において、前記第一再配線層の厚さが8μm以上20μm以下であって、前記第一導電部を介し前記センサ回路と電気的に接続された前記第一再配線層と前記センサ回路との間に、第一緩衝層を配したことを特徴とする。
本発明の請求項3に係る半導体センサデバイスは、請求項2において、前記第一緩衝層の厚さが5μm以上20μm以下であることを特徴とする。
本発明の請求項3に係る半導体センサデバイスは、請求項2において、前記第一緩衝層の厚さが5μm以上20μm以下であることを特徴とする。
本発明の請求項4に係る半導体センサデバイスは、請求項2または3において、前記第二導電部を介し前記処理回路と電気的に接続された前記第二再配線層と前記処理回路との間に、第二緩衝層を配したことを特徴とする。
本発明の請求項5に係る半導体センサデバイスは、請求項1乃至4のいずれか1項において、前記第一基板と前記第二基板の線膨張係数が同程度であることを特徴とする。
本発明の請求項6に係るパッケージは、請求項1乃至5のいずれか1項に記載の半導体センサデバイスを、前記半導体チップがパッケージ筐体と接着するように搭載してなることを特徴とする。
本発明の請求項7に係るモジュールは、請求項1乃至5のいずれか1項に記載の半導体センサデバイスを、前記半導体チップがモジュール基板と接着するように搭載してなることを特徴とする。
本発明の請求項8に係る電子機器は、請求項1乃至5のいずれか1項に記載の半導体センサデバイス、請求項6に記載のパッケージ、または請求項7に記載のモジュールを少なくとも1つ以上備えたこと特徴とする。
本発明の請求項9に係る半導体センサデバイスの製造方法は、請求項1に記載の半導体センサデバイスの製造方法であって、前記半導体センサチップを用い、前記第一再配線層を覆うように第一保護層を形成し、該第一再配線層が露出するように一部を開口して第一露呈部を形成する工程と、前記第一露呈部の上に前記接続部材として半田バンプを形成する工程と、前記半導体チップを用い、前記第二再配線層を覆うように第二保護層を形成し、該第二再配線層が露出するように一部を開口して第二露呈部を形成する工程と、前記半田バンプを前記第二露呈部と電気的に接続する工程と、を少なくとも備えたことを特徴とする。
本発明の請求項10に係るパッケージの製造方法は、請求項9に記載の各工程に加え、前記半導体チップをパッケージ筐体に接着する工程と、前記露呈部に接続していない前記第二導電部と前記パッケージ筐体との間を電気的に接続する工程と、を少なくとも備えたことを特徴とする。
本発明の請求項11に係るモジュールの製造方法は、請求項9に記載の各工程に加え、前記半導体チップをモジュール基板に接着する工程と、前記露呈部に接続していない前記第二導電部と前記モジュール基板との間を電気的に接続する工程と、を少なくとも備えたことを特徴とする。
本発明の請求項1に係る半導体センサデバイスは、半導体センサチップのセンサ回路と入出力電極部を介して電気的に接続された第一再配線層と、半導体チップの処理回路と入出力電極部を介して電気的に接続された第二再配線層とが、導電性の接続部材を介して電気的に接続された構成を有する。このような構成では、両チップの接合部分は、アンダーフィル材を用いずに直接導電性の接続部材により接合され、接続部材と再配線層との間に拡散が生じて接合界面に合金層が形成されている。そのため、不良チップに対し、接続部材を溶融することにより前記合金部分から半導体チップと半導体センサチップとの間を分離し、不良チップと判断された一方のチップを良品チップにリペアすることが可能となる。この時、前記合金層は5μm程度であることから、前記第一再配線層および/または前記第二再配線層の厚さを8μm以上20μm以下としたことにより、前記合金部分から不良チップを取り除く際に再配線層の一部が減損しても、新たに良品チップを接合するために充分な厚さを再配線層が維持できる。したがって、本発明によれば、不良チップを個々にリペア可能な構成を備えるため、高密度なSiPにおいても実装(パッケージング)歩留まりが向上し、ひいては低コスト化および環境への負荷の軽減が実現できる半導体センサデバイスが得られる。
本発明の請求項2に係る半導体センサデバイスは、請求項1に記載の半導体センサデバイスにおいて、第一再配線層の厚さを8μm以上20μm以下とし、その再配線層とセンサ回路との間に第一緩衝層として絶縁層を配した構成とした。この絶縁層が応力を吸収する働きをし、第一再配線層の厚さが厚くても第一再配線層からの歪みをセンサ回路に伝えにくくなる。これにより、センサ回路への影響が軽減され、ひいては安定したセンサ特性を得ることが可能となる。また、第一緩衝層の存在により第一再配線層は、入出力電極部の直上に限らず所望の位置に半導体チップとの接合部を配置できるため、半導体センサデバイスの設計の自由度が向上する。したがって、本発明によれば、応力の影響を受け難く安定したセンサ特性が得られるとともに、積層する半導体チップや半導体センサチップの構造や、大きさなどに対して実装(パッケージング)の自由度を備えた構造の半導体センサデバイスを提供することができる。
本発明の請求項3に係る半導体センサデバイスは、請求項2に記載の半導体センサデバイスにおいて、第一緩衝層の厚さが5μm以上20μm以下であることにより、より効率的に応力緩和の役割を果たす。これにより、センサ回路への影響が著しく軽減されるので、1チップあたりのリペア作業を要した箇所の多少に依存せず、常に安定したセンサ特性が確保された半導体センサデバイスを提供することができる。
本発明の請求項4に係る半導体センサデバイスでは、半導体チップの処理回路と電気的に接続された第二再配線層と、前記処理回路との間に、第二緩衝層を配した構成とした。これにより、入出力電極部の直上に限らず所望の位置に半導体センサチップと接続するための接合部を配置できるため、半導体センサデバイスの設計の自由度がさらに向上する。したがって、本発明によれば、小型のチップサイズパッケージにおいて、実装の自由度を備えた構造の半導体センサデバイスを提供することができる。
本発明の請求項5に係る半導体センサデバイスでは、前記第一基板と前記第二基板の線膨張係数が同程度である構成とした。これにより、積層時の応力による半導体センサチップの特性変動を効果的に低減することが可能となる。したがって、本発明によれば、応力による影響を受けにくい、長期安定性に優れた構造の半導体センサデバイスを提供することができる。
本発明の請求項6に係るパッケージでは、上述した半導体センサデバイスを、前記半導体チップがパッケージ筐体と接着するように搭載してなる構成とした。これにより、基板実装時におけるパッケージ筐体からの応力が、半導体チップ及び接続部材を介して半導体センサチップへ伝達されることになる。ゆえに、当該応力が半導体センサチップに及ぼす影響を低減することができる。したがって、長期安定性に優れた構造のパッケージを提供することができる。
本発明の請求項7に係るモジュールでは、上述した半導体センサデバイスを、前記半導体チップがモジュール基板と接着するように搭載してなる構成とした。これにより、基板実装時におけるモジュール基板からの応力が、半導体チップ及び接続部材を介して半導体センサチップへ伝達されることになる。ゆえに、当該応力が半導体センサチップに及ぼす影響を低減することができる。したがって、長期安定性に優れた構造のモジュールを提供することができる。
本発明の請求項8に係る電子機器では、上述した半導体センサデバイス、パッケージ、またはモジュールを少なくとも1つ以上備えてなる構成とした。これにより、薄化された半導体センサチップを採用することができ、これを用いてなるパッケージまたはモジュールの低背化(高さの抑制)が可能となるので、これらを搭載した電子機器の薄型化が図れる。
本発明の請求項9に係る半導体センサデバイスの製造方法は、前記半導体センサチップを用い、前記第一再配線層を覆うように第一保護層を形成し、該第一再配線層が露出するように一部を開口して第一露呈部を形成する工程と、前記第一露呈部の上に前記接続部材として半田バンプを形成する工程と、前記半導体チップを用い、前記第二再配線層を覆うように第二保護層を形成し、該第二再配線層が露出するように一部を開口して第二露呈部を形成する工程と、前記半田バンプを前記第二露呈部と電気的に接続する工程と、を少なくとも備えてなる構成とした。これにより、半導体センサチップと半導体チップとが半田バンプを介して結合された構成の半導体センサデバイスを、従来技術を利用して、効率良く製造することができる
本発明の請求項10に係るパッケージの製造方法は、請求項9に記載の各工程に加え、前記半導体チップをパッケージ筐体に接着する工程と、前記露呈部に接続していない前記第二導電部と前記パッケージ筐体との間を電気的に接続する工程と、を少なくとも備えてなる構成とした。これにより、完成した半導体センサデバイスが備える既存の第二導電部のうち、露呈部に接続していない第二導電部を外部接続用として用い、ワイヤボンド等の従来技術を利用することによって、半導体センサデバイスとパッケージ筐体との電気的な接続を容易に構築することが可能となる。
本発明の請求項11に係るモジュールの製造方法は、請求項9に記載の各工程に加え、前記半導体チップをモジュール基板に接着する工程と、前記露呈部に接続していない前記第二導電部と前記モジュール基板との間を電気的に接続する工程と、を少なくとも備えてなる構成とした。これにより、完成した半導体センサデバイスが備える既存の第二導電部のうち、露呈部に接続していない第二導電部を外部接続用として用い、ワイヤボンド等の従来技術を利用することによって、半導体センサデバイスとモジュール基板との電気的な接続を容易に構築することが可能となる。
<半導体センサデバイス>
以下、本発明に係る半導体センサデバイスの実施形態を図面に基づいて説明する。
本実施例では、半導体センサチップをなすMEMSセンサとして、1mm角で厚さが200μmのピエゾ抵抗式の半導体圧力センサを用いた。ピエゾ抵抗式の半導体圧力センサは、Si(シリコン)からなる基板を用い、圧力に応じて撓む薄いダイアフラムと当該ダイアフラム上にピエゾ抵抗素子が設けられており、圧力の変化をピエゾ抵抗素子からの出力変化として検出することにより圧力を検知する。
以下、本発明に係る半導体センサデバイスの実施形態を図面に基づいて説明する。
本実施例では、半導体センサチップをなすMEMSセンサとして、1mm角で厚さが200μmのピエゾ抵抗式の半導体圧力センサを用いた。ピエゾ抵抗式の半導体圧力センサは、Si(シリコン)からなる基板を用い、圧力に応じて撓む薄いダイアフラムと当該ダイアフラム上にピエゾ抵抗素子が設けられており、圧力の変化をピエゾ抵抗素子からの出力変化として検出することにより圧力を検知する。
図1は、本発明に係る半導体センサデバイス1の基本的な構造を示す模式的な断面図(a)と、模式的な平面図(b)であり、図1(a)は図1(b)に示すA−A線に沿った断面を表している。すなわち、図1(b)は当該デバイスを上面から眺めた模式図である。本例は、半導体センサチップをなす圧力センサ部11と半導体チップをなすASIC部12が導電性の接続部材をなす半田バンプ13により接合され、積層されてなるものである。
図2は、圧力センサ部11をより詳細に示した図であり、図2は図1と同様に、模式的な断面図(a)と、模式的な平面図(b)からなる。図2(a)は図2(b)に示すB−B線に沿った断面を表している。すなわち、図2(b)は圧力センサ部を上面から眺めた模式図である。ここでは、図2(a)、図2(b)ともに、便宜的に回路等が設けられている面を上面としており、図1に示した実際の構造の上面とは異なる。
以下では、図2を参照して、圧力センサ部11をより詳細に説明する。第一基板21はその内部(上面近傍)に空隙22を設けることにより、薄肉化されたダイアフラム部21aを備えており、該ダイアフラム部21a上に、ピエゾ抵抗素子23Aが設けられ、該ピエゾ抵抗素子がブリッジ回路を組むようにセンサ回路23Bおよび信号の入出力端子として機能する第一導電部(「I/Oパッド部」とも呼ぶ(ここでは4個))23Cが設けられている。本実施例では、ピエゾ抵抗素子23A及びその周辺回路は、不純物ドーピング層からなり、センサ回路23B及び第一導電部23Cは、適宜パターニングされた例えばAl(アルミニウム)薄膜からなる。この時、センサ回路23Bを形成する材料はこれに限定されるものではなく、不純物ドーピング層により形成されていても良いし、Al以外にもAl−Si等の合金や他の金属であっても良い。
ダイアフラム部21aを除く外周域には、少なくとも第一導電部23が開口するように、例えば厚さ10μmのポリイミド樹脂からなる第一緩衝層24が設けられ、さらに該第一緩衝層24上には、第一導電部23Cと電気的に接続するように例えばCu(銅)膜からなる第一再配線層25が設けられている。ここで、第一再配線層25が第一導電部23Cと接続する部分を25xとする。なお、第一緩衝層24の材料としてはこれに限定されるものではなく、他の絶縁樹脂や絶縁体薄膜でも良く、パタ−ン形状も、少なくともダイアフラム部21aと第一導電部23Cに重なる領域が開口していればどのような形状でも良い。また、第一再配線層25もこれに限定されるものではなく、他の金属、または異なる複数の金属層の積層としても良い。
第一再配線層25上には、少なくとも第一再配線層25を覆うように第一保護層26が形成され、第一再配線層25が露出するように一部を開口することで、半田バンプ13を設けるための第一露呈部(「第一ランド部」とも呼ぶ)25yを形成している。第一保護層26も例えばポリイミド樹脂が用いられ、第一緩衝層24と同様の形状を形成している。また、開口径、つまりランド径(第一ランド部25yが円形とした場合)は例えば150μmとされる。なお、第一保護層26の材料もこれに限定されるものではなく、他の絶縁樹脂や絶縁体薄膜でも良く、パタ−ン形状も、少なくともダイアフラム部21aとランド部25yに重なる領域が開口していればどのような形状でも良く、第一緩衝層24と異なるパタ−ン形状であっても良い。なお、本例に示すように、第一緩衝層24および第一保護層26を島状に形成し、端面がチップの端にかからないようにしておくことにより、第一緩衝層24および/または第一保護層26の剥離、特にダイシング(個片化)時の剥離を著しく低減することができ、ひいては圧力センサの歩留りや信頼性を向上することが可能となる。また、ランド径も接続強度を充分保つことのできる範囲で適宜設計できる。ランド部25y上には、半田バンプ13が設けられており、ASIC12と電気的に接続するように接合されている。半田バンプ13としては、例えばSn−Ag−Cu系の鉛フリ−半田を用いた.なお、半田バンプ13の材料はこれに限定されるものではなく、他の組成の半田でも構わない。
図3は、ASIC部12をより詳細に示した図であり、図3は図1と同様に、模式的な断面図(a)と、模式的な平面図(b)からなる。図3(a)は図3(b)に示すC−C線に沿った断面を表している。すなわち、図3(b)はASIC部を上面から眺めた模式図である。
以下では、図3を参照して、ASIC部12をより詳細に説明する。第二基板31に出力増幅回路(不図示)、温度補償回路等(不図示)および信号の入出力端子として機能する第二導電部(「I/Oパッド部」とも呼ぶ(図3では8個))33が設けられ、その上に第二緩衝層34が設けられている。ASIC12は、例えば大きさが2mm角で厚さが200μmのものを用いた。第二緩衝層34は、例えば厚さ10μmのポリイミド樹脂からなり、少なくとも第二導電部33が開口するようにパタ−ニングされている。なお、第二緩衝層34の材料としてはこれに限定されるものではなく、他の絶縁樹脂や絶縁体薄膜でも良く、パタ−ン形状も、少なくとも使用する第二導電部33と重なる領域が開口していればどのような形状でも良い。
圧力センサと接続する第二導電部33(図3では便宜的に右半分の4個の第二導電部群33a)には、これら第二導電部33と電気的に接続するように例えばCu膜からなる第二再配線層35(35a、35b)が形成されている。ここで、第二再配線層35が第二導電部33と接続する部分を35xとする。なお、第二再配線層35の材料はこれに限定されるものではなく、他の金属、または異なる複数の金属層の積層としても良い。また、ASIC12には、外部と信号のやり取りをする第二導電部33(図3では便宜的に左半分の4個の第二導電部群33b)も配されている。
第二再配線層35上には、少なくとも第二再配線層35を覆うように第二保護層36が形成され、第二再配線層35が露出するように一部を開口することで、半田バンプ13を設けるための第二露呈部(「第二ランド部」とも呼ぶ)35yを形成している。第二保護層36は、例えばポリイミド樹脂が用いられ、第二緩衝層34を覆うように形成されている。また、開口径、つまりランド径(第二ランド部35yが円形とした場合)は積層する圧力センサ11のランド径に合わせて150μmとした。この時、第二保護層36の材料もこれに限定されるものではなく、他の絶縁樹脂や絶縁体薄膜でも良い。パタ−ン形状も、少なくとも第二ランド部と重なる領域が開口していればどのような形状でも良く、第二緩衝層34を全て覆わなくても構わない。また、第二ランド部35yのランド径も適宜設計できるが、積層後の構造的なバランスを考慮すると、積層する圧力センサ11の第一ランド部のランド径と同等としておくことが好ましい。第二ランド部35y上には、半田バンプ13が接合し、積層される圧力センサ11と電気的に接続する。
このように、本発明における半導体センサデバイス1は、圧力センサ11及びASIC12ともに入出力端子となる導電部とは別の位置に、該導電部と電気的に接続されたランド部25y、35yを備えた構成であり、当該ランド部25y、35y上に形成した接続部材を介して電気的に接続するように積層されたことを特徴としている。
以上説明したように本構造では、両チップの接合をアンダーフィル材を用いずに直接半田バンプを介して接合している。従って、半田を溶融することで簡便にチップ個別にリペアすることが可能となる。
但しその場合、半田バンプと再配線層との間に拡散が生じ接合界面におおよそ5μm程度の合金層が形成される。その合金部分から不良チップを取り除き新たに良品チップへと交換するためには、従来の再配線層の厚さでは入出力端子に損傷を与える虞がある。そこで本発明における半導体センサデバイス1では、接合部をなす第一再配線層25の厚さαおよび/または第二再配線層35の厚さα’を8μm以上20μm以下と規定したことにより、前記合金部分から不良チップを取り除く際に再配線層の一部が減損しても、新たに良品チップを接合するために充分な厚さを再配線層が維持できる。したがって、本発明によれば、本体に損傷を与えることなく不良チップを個別にリペア可能となるため、高密度なSiPにおいても実装歩留まりが向上し、ひいては低コスト化および環境への負荷の軽減が実現できる半導体センサデバイスが得られる。なお、後述するように、本構造では第一緩衝層24を設けることで、第一配線層からの応力を緩和している。しかしながら、第一配線層の厚さが厚くなると、第一配線層からの応力を第一緩衝層で緩和しきれなくなり、その影響が顕著になる。また、後述する製造方法にもあるように、当該第一および第二配線層はめっき等の従来用いられる薄膜製造方法により形成されるため、厚い膜の形成には時間を要し、それだけコストアップに繋がり、本発明の目的である環境負荷の低減からも芳しくない。そこで、αおよび/またはα’の上限については、上記応力緩和の観点と製造コストの観点とから20μmとした。
第一再配線層25の厚さαを8μm以上20μm以下とし、第一再配線層25とセンサ回路との間に第一緩衝層24を配した構成とすることにより、第一緩衝層24が応力を吸収する作用を担い、第一再配線層25の厚さが厚くても第一再配線層25からの歪みをセンサ回路に伝えにくくなる。ここで、第一緩衝層24の厚さは5μm以上20μm以下であることが好ましい。厚さが5μm以上あれば、上記応力緩和の観点から十分である。しかしながら、20μmより厚い緩衝層を設けると、緩衝層自体の応力がセンサ回路に影響を与えることになり好ましくない。そこで、第一緩衝層の厚さは、5μm以上20μm以下とした。つまり、第一再配線層25の厚さを8μm以上20μm以下とし、さらに第一緩衝層の厚さを5μm以上20μm以下とする限り、第一再配線層および第一緩衝層がそれぞれの範囲内においてどのような値をとった(すなわち、如何なる組合せ)としても、第一再配線からの応力を第一緩衝層が緩和し、かつ、第一緩衝層自体の応力も小さくでき、センサ回路への影響を抑制できる。
それに加えて、第一緩衝層24を設けたことにより、第一再配線層25と半田バンプ13との接続部(第一ランド部)25yは、第一再配線層25と第一導電部23との接続部25xの直上に限らず所望の位置に設けることができる。これにより、半導体チップとの接合部を第一導電部23の位置によらず自由に配置可能となり、半導体センサデバイスの設計の自由度が向上する。したがって、本発明によれば、応力の影響を受け難く安定したセンサ特性が得られるとともに、外部基板の要求に応じた実装の自由度を備えた構造の半導体センサデバイスを提供することができる。
この時、第二再配線層35と半導体チップの処理回路との間に、第二緩衝層34を配した構成とすることが好ましい。これにより、第二再配線層35と半田バンプ13との接続部(第二ランド部)35yは、第二再配線層35と第二導電部33との接続部35xの直上に限らず所望の位置に設けることができる。これにより、半導体センサチップとの接合部を第二導電部33の位置によらず自由に配置可能となり、半導体センサデバイスの設計の自由度がさらに向上する。したがって、本発明によれば、小型のチップサイズパッケ−ジにおいて、実装の自由度を備えた構造の半導体センサデバイスを提供することができる。
<パッケージ>
次に、本発明に係るセンサデバイスを搭載したパッケ−ジについて説明する。図4は、パッケージの一例を示した模式的な断面図である。パッケ−ジ筐体51に、当該センサデバイス1のASIC12が接着するように、接着剤53を用いて搭載されている。ここでは、パッケ−ジ筐体51として、大きさが3mm角で、全体の厚さが0.8mmの3層セラミックパッケ−ジを用いた。なお、パッケ−ジ筐体はこれに限定されず、他の大きさや層数を有するセラミックパッケ−ジや、樹脂パッケ−ジなどを適宜用いることができる。
次に、本発明に係るセンサデバイスを搭載したパッケ−ジについて説明する。図4は、パッケージの一例を示した模式的な断面図である。パッケ−ジ筐体51に、当該センサデバイス1のASIC12が接着するように、接着剤53を用いて搭載されている。ここでは、パッケ−ジ筐体51として、大きさが3mm角で、全体の厚さが0.8mmの3層セラミックパッケ−ジを用いた。なお、パッケ−ジ筐体はこれに限定されず、他の大きさや層数を有するセラミックパッケ−ジや、樹脂パッケ−ジなどを適宜用いることができる。
ASIC12上の圧力センサ11と接続していない第二導電部(I/Oパッド)33(図3では便宜的に左半分の4個の第二導電部群33b)のうち、外部と配線が必要なI/Oパッド54については、ワイヤボンドによりパッケ−ジ筐体51に設けられた電極パッド56と電気的に接続している。さらにここでは図示していないが、パッケ−ジ筐体51には当該電極パッド56と電気的に接続するように配線やスル−ホ−ル電極、裏面電極や側面電極等が適宜設けられており、センサデバイスからの信号を外部に取り出すことができる。本例では、径が25μmの金(Au)線を用いてワイヤボンドを行ったが、特にこれに限定されるものではない。パッケ−ジ筐体51の上面には、必要に応じてパッケ−ジ筐体と同等の大きさの蓋体57を設けることができる。
本例では、蓋体57として、大きさが3mm角、厚さ200μmで、中央部に径が30μmの外気導入口58を有するセラミック製の蓋体を用い、接着剤にてパッケ−ジ筐体に接着した。なお、蓋体としてはこれに限定されず、蓋として機能すれば他の大きさや厚さとすることができ、材料も樹脂や金属等を適宜用いることができ、接着方法もはんだ等を用いるなど、他の方法でも構わない。外気導入口の径も適宜設定することができ、場所も中央部でなくとも良く、例えば側面に設けることもでき、また、当該外気導入口については、蓋体57ではなくパッケ−ジ筐体51に設けても良い。なお、本例のように、パッケ−ジ筐体51の上面に蓋体57を設ける場合には、当該蓋体と接触しないように、ワイヤボンド55のル−プ高さを低く、好ましくは積層された圧力センサ11の上面よりも低くすることが望ましい。
<モジュール>
次に、本発明に係るセンサデバイスを搭載したモジュールについて説明する。図5は、モジュールの一例を示した模式的な断面図である。モジュ−ル基板61上に、本発明によるセンサデバイスのASIC62が接着するように、接着剤63を用いて搭載されている。ASIC62とモジュ−ル基板61間は、ワイヤボンド64により電気的に接続されている。モジュ−ル基板上には、ここでは図示していないが、他の電子デバイスやチップ部品が搭載されていても良い。
次に、本発明に係るセンサデバイスを搭載したモジュールについて説明する。図5は、モジュールの一例を示した模式的な断面図である。モジュ−ル基板61上に、本発明によるセンサデバイスのASIC62が接着するように、接着剤63を用いて搭載されている。ASIC62とモジュ−ル基板61間は、ワイヤボンド64により電気的に接続されている。モジュ−ル基板上には、ここでは図示していないが、他の電子デバイスやチップ部品が搭載されていても良い。
図4、5に示したように、本発明におけるパッケ−ジ及びモジュ−ルでは、センサデバイスのASICをパッケ−ジ筐体またはモジュ−ル基板に接着して実装している。これにより、パッケ−ジ筐体またはモジュ−ル基板からの応力が、積層した圧力センサに影響を及ぼすのを低減することができる。特に本実施例のように、Siからなる圧力センサとASICとを積層した場合、同等の線膨張係数を有するため、応力による圧力センサの特性変動を効果的に低減することが可能となる。なお、本発明では、ASICの厚さは適宜設定することができるが、上述した応力の影響を効果的に低減させるには、系統的な調査の結果、100μm以上の厚さがあることが好ましい。
また、本実施例にあるように、MEMSセンサとしてSiからなる圧力センサを用いた場合、外部から回路面に光が照射されると、励起したキャリアにより出力が変動するという問題点がある。しかしながら、本発明によるセンサデバイスでは、圧力センサ部の回路面がASICと対向するように積層される。そのため、外部からの光が直接回路面に照射するのを防ぐことができ、本実施例にあるように、筐体上面に設けられる蓋に自由に外気導入口を設けることができる。
<半導体センサデバイスの製造方法>
以下では、本発明に係るセンサデバイスの作製方法について、圧力センサ部については図6〜図9を、ASIC部については図10〜図13を、それぞれ用いて説明する。
図6〜図13は図1と同様に、模式的な断面図(a)と、模式的な平面図(b)からなる。各図の(a)は、各図の(b)に示す線分(D−D線〜K−K線)に沿った断面を表している。すなわち、各図の(b)はASIC部を上面から眺めた模式図である。
以下では、本発明に係るセンサデバイスの作製方法について、圧力センサ部については図6〜図9を、ASIC部については図10〜図13を、それぞれ用いて説明する。
図6〜図13は図1と同様に、模式的な断面図(a)と、模式的な平面図(b)からなる。各図の(a)は、各図の(b)に示す線分(D−D線〜K−K線)に沿った断面を表している。すなわち、各図の(b)はASIC部を上面から眺めた模式図である。
以下では、図6〜図9を用いて、図3に示した圧力センサ部の製造工程の一例を説明する。圧力センサの詳細については既に説明したとおりであり、ここでは詳細は省略する。なお、各図はチップ単位で描いてあるが、実際の工程はウェハレベルでなされている。
まず、図6に示すように、圧力センサ部を構成する第一基板21の回路面上に、感光性のポリイミド樹脂を一様に塗布し、必要な熱処理等を行った後、露光現像を行い、少なくともダイアフラム21a上と使用するI/Oパッド23C(ここでは4個)上が開口(開口部24a)するようにパタ−ニングをし、第一絶縁層24を形成する。ここでは、各I/Oパッド周辺に、厚さが10μmでアイランド形状を有する4個の第一緩衝層24を形成した。なお、第一緩衝層の材料としてはポリイミドに限定されず、他の絶縁樹脂や絶縁体薄膜でも良く、パタ−ン形状も、少なくともダイアフラム部とI/Oパッドが開口していれば、どのような形状でも良く、さらに厚さも絶縁層として機能すれば特に限定されない。
次に、図7に示すように、第一緩衝層24上に、I/Oパッドと電気的に接続するように、第一再配線層25を形成する。本実施例では、ウェハ全面にシ−ド層を形成後、めっきにより厚さ10μmのCu膜を形成し、その後適宜パタ−ニングして第一再配線層25を作製した。なお、再配線層の作製方法としてはこれに限定されず、例えば異なる複数の金属層を重ねても良い。
次に、図8に示すように、感光性のポリイミド樹脂を一様に塗布し、必要な熱処理等を行った後、露光現像を行い、少なくとも第一再配線層25上を覆うように第一保護層26を形成する。当該第一保護層26は、第一再配線層25が露出するように一部が開口(開口部26a)されており、半田バンプを設けるための第一ランド部25y(25)が形成されている。本例では、第一緩衝層24と同等の大きさを有するアイランド状の第一保護層26を形成し、第一ランド部25y(25)のランド径は150μmとした。なお、第一保護層においても、材料としてはポリイミドに限定されず、他の絶縁樹脂や絶縁体薄膜を用いることができ、パタ−ン形状も、少なくともタイアフラム部とランド部が開口していれば良く、第一緩衝層と異なるパタ−ン形状であっても良い。
次に、図9に示すように、ランド77上に、Sn−Ag−Cu系の鉛フリ−はんだからなる半田バンプ13を設ける。本実施例においては、はんだペ−ストをマスク印刷した後、熱処理することで半田バンプを形成した。なお、半田バンプ13の材料は、他の組成のはんだでも良く、製法もボール搭載法など他の方法でも構わない。また、本実施例においては、圧力センサ上には半田バンプを設けたが、本発明においては、後述するASICのランド上に設けても良く、いずれか一方、または両方に設けても構わない。
以下では、図10〜図13を用いて、図3に示したASIC部の製造工程の一例を説明する。ASIC部の詳細については既に説明したとおりであり、ここでは詳細は省略する。なお、各図はチップ単位で描いてあるが、実際の工程はウェハレベルでなされている。
まず、図10に示すように、ASIC部を構成する第二基板31の回路面上に、感光性のポリイミド樹脂を一様に塗布し、必要な熱処理を行った後、露光現像を行い、少なくとも使用するI/Oパッド33[33a、33b(ここでは8個)]上が開口するようにパタ−ニングをし、第二緩衝層34を形成する。ここでは、I/Oパッドを除く全面に、厚さが10μmの第二緩衝層を形成した。なお、第二緩衝層の材料としてはポリイミドに限定されず、他の絶縁樹脂や絶縁体薄膜でも良く、さらに厚さも絶縁層として機能すれば特に限定されない。
次に、図11に示すように、圧力センサと接続するI/Oパッド[ここでは便宜的に右半分の4個のI/Oパッド群33a(33)]に、これらI/Oパッドと電気的に接続するように第二再配線層35が形成されている。本例においては、めっき法により成膜した銅(Cu)膜を適宜パタ−ニングすることで、厚さが10μmの第二再配線層35を作製した。なお、第二再配線層35は、他の金属、他の製法でも作製することができ、厚さも特に限定されず、例えば異なる複数の金属層を重ねても良い。また、再配線層の本数やパタ−ンも、本実施例に示したものは一例であり、積層するMEMSセンサの種類や大きさ等によって適宜選定される。この際、積層するMEMSセンサが、外部と信号のやり取りをするI/Oパッド[ここでは便宜的に左半分の4個のI/Oパッド群33b(33)]を干渉しないように再配線層のパタ−ンが形成されることが好ましい。
次に、図12に示すように、第二再配線層35上に、少なくとも第二再配線層35を覆うように第二保護層36を形成する。当該第二保護層は、再配線層84が露出するように一部が開口されており、MEMSセンサ部の半田バンプと接続するための第二ランド部35y(35)が設けられている。本例では、感光性のポリイミド樹脂を一様に塗布し、必要な熱処理等を行った後、露光現像を行い、I/Oパッド群33b(33)上および第二ランド部35y(35)が開口するようにパタ−ニングをし、厚さが10μmの第二保護層を形成した。なお、第二保護層の材料もポリイミドに限定されず、他の絶縁樹脂や絶縁体薄膜でも良く、パタ−ン形状も、少なくとも使用するI/Oパッドおよびランドが開口していれば、どのような形状でも良く、さらに厚さも絶縁層として機能すれば特に限定されない。
最後に、図13に示すように、圧力センサ11の半田バンプ13が第二ランド部35y(35)と接続するように積層し、リフロ−処理してセンサデバイス1が完成する。本例では、図13で説明した工程により作製した圧力センサを各チップに個片化し、それをASICウェハ(複数個のASIC部が形成されたウェハ)上に搭載した後、ASIC部を個片化してセンサデバイスを作製した。なお、予め圧力センサ部11及びASIC部12ともに個片化したものを積層しても構わない。
<パッケージの製造方法>
次に、図14を用いて、本発明によるセンサデバイスを搭載したパッケ−ジの作製方法を説明する。図14(a)〜図14(c)は、当該パッケ−ジの作製方法の一例を工程順に並べた模式的な断面図である。
まず、図14(a)に示すように、パッケ−ジ筐体91の内底部に接着剤92を塗布し、本発明によるセンサデバイス1を構成するASIC部12の第二基板31が当該接着剤92により接合されるようにセンサデバイス1を搭載する。なお、本例では、センサデバイス1をパッケ−ジ筐体91に搭載したが、本発明はこの構成に限定されるものではない。たとえば、図15に示すように、予め個片化したASIC部12の第二基板31を接着剤102によりパッケ−ジ筐体103に搭載しておき[図10(a)]、その後、圧力センサ部11をASIC部12上に積層する[図10(b)]ことも可能である。
次に、図14を用いて、本発明によるセンサデバイスを搭載したパッケ−ジの作製方法を説明する。図14(a)〜図14(c)は、当該パッケ−ジの作製方法の一例を工程順に並べた模式的な断面図である。
まず、図14(a)に示すように、パッケ−ジ筐体91の内底部に接着剤92を塗布し、本発明によるセンサデバイス1を構成するASIC部12の第二基板31が当該接着剤92により接合されるようにセンサデバイス1を搭載する。なお、本例では、センサデバイス1をパッケ−ジ筐体91に搭載したが、本発明はこの構成に限定されるものではない。たとえば、図15に示すように、予め個片化したASIC部12の第二基板31を接着剤102によりパッケ−ジ筐体103に搭載しておき[図10(a)]、その後、圧力センサ部11をASIC部12上に積層する[図10(b)]ことも可能である。
次いで、図14(b)に示すように、ASIC部12上のI/Oパッド95(外部との接続用)とパッケ−ジ筐体91の電極96とをワイヤボンド97により電気的に接続する。この際、センサデバイス1をパッケ−ジ筐体91に接着するときの熱処理や、圧力センサ部11をASIC部12上に積層する際の熱処理で、ASIC部12上の外部と接続されるI/Oパッド95上には、ワイヤボンドの喰い付きを悪くするような皮膜(酸化層など)が形成される虞がある。そこで、当該皮膜を除去し、ワイヤボンドの喰い付きをよくする目的で、ここでは図示しないが、ワイヤボンディングの工程の前に、少なくとも外部接続用のI/Oパッド表面をArプラズマ等によりクリ−ニングしておくことが望ましい。
最後に、図14(c)に示すように、パッケ−ジ筐体91の上面に、必要に応じて蓋体98を設ける。本実施例においては、パッケ−ジ筐体と同等の大きさで、中央部に外気導入口99を有するセラミック製の蓋体を、接着剤にてパッケ−ジ筐体に接着した。なお、接着方法は接着剤に限定されず、はんだ等を用いるなど他の方法でも構わない。また、本実施例のように、パッケ−ジ筐体上面に蓋体を設ける場合には、当該蓋体と接触しないように、ワイヤボンド97のル−プ高さを低く、好ましくは積層されたセンサの上面よりも低くするように設けることが望ましい。
<モジュールの製造方法>
次に、図16を用いて、本発明によるセンサデバイスを搭載したモジュ−ルの作製方法を説明する。図16は、当該モジュ−ルの作製方法の一例を工程順に並べた模式的な断面図である。
まず、図16(a)に示すように、モジュ−ル基板111の所定の場所に接着剤112を塗布し、本発明によるセンサデバイス1を構成するASIC部12の第二基板31が当該接着剤112により接合されるようにセンサデバイス1を搭載する。
次に、図16を用いて、本発明によるセンサデバイスを搭載したモジュ−ルの作製方法を説明する。図16は、当該モジュ−ルの作製方法の一例を工程順に並べた模式的な断面図である。
まず、図16(a)に示すように、モジュ−ル基板111の所定の場所に接着剤112を塗布し、本発明によるセンサデバイス1を構成するASIC部12の第二基板31が当該接着剤112により接合されるようにセンサデバイス1を搭載する。
次いで、図16(b)に示すように、ASIC部12上のI/Oパッド115(外部との接続用)とモジュ−ル基板111の接続端子116とをワイヤボンド117により電気的に接続する。この際、センサデバイス1をモジュ−ル基板111に接着するときの熱処理で、ASIC部12上の外部と接続されるI/Oパッド115上には、ワイヤボンドの喰い付きを悪くするような皮膜(酸化層など)が形成される虞がある。そこで、当該皮膜を除去し、ワイヤボンドの喰い付きをよくする目的で、ここでは図示しないが、ワイヤボンディングの工程の前に、少なくとも外部接続用のI/Oパッド115の表面をArプラズマ等によりクリ−ニングしておくことが望ましい。
なお、本例では、センサデバイス1をモジュ−ル基板111に搭載したが、本発明はこの構成に限定されるものではない。たとえば、図17に示すように、予め個片化したASIC部12の第二基板31を接着剤122によりモジュ−ル基板123に搭載しておき[図17(a)]、その後、圧力センサ部11をASIC部12上に積層する[図17(b)]ことも可能である。この際、圧力センサ部12を搭載するのと一緒に、他の電子デバイス125やチップ部品126をリフロ−実装すると効率的なモジュ−ルの作製が可能である。
本発明に係る半導体センサデバイスは、例えば圧力センサや加速度センサなどのMEMSセンサと、これらの信号を処理するASICとを少なくとも含むセンサデバイス、特に薄型化や小型化、あるいは高密度化等が求められている各種の電子部品に好適である。
α 第一再配線層の厚さ、α’ 第二再配線層の厚さ、1 半導体センサデバイス、11 圧力センサ部(半導体センサチップ)、12 ASIC部(半導体チップ)、13 半田バンプ(導電性の接続部材)、21 第一基板、22 ダイアフラム部、23 第一導電部、24 第一緩衝層、25 第一再配線層、26 第一保護層、31 第二基板、33 第二導電部、34 第二緩衝層、35 第二再配線層、36 第二保護層。
Claims (11)
- 第一基板に形成されたセンサ回路、該センサ回路と電気的に接続された第一導電部、該第一導電部と電気的に接続された第一再配線層、を少なくとも備える半導体センサチップと、
第二基板に形成され、前記センサ回路からの電気信号を処理する処理回路、該処理回路と電気的に接続された第二導電部、該第二導電部と電気的に接続された第二再配線層、を少なくとも備える半導体チップと、を備え、
前記第一再配線層と前記第二再配線層とが導電性の接続部材を介して電気的に接続されてなる半導体センサデバイスであって、
前記第一再配線層および/または前記第二再配線層の厚さが8μm以上20μm以下であることを特徴とする半導体センサデバイス。 - 前記第一再配線層の厚さが8μm以上20μm以下であって、前記第一導電部を介し前記センサ回路と電気的に接続された前記第一再配線層と前記センサ回路との間に、第一緩衝層を配したことを特徴とする請求項1に記載の半導体センサデバイス。
- 前記第一緩衝層の厚さが5μm以上10μm以下であることを特徴とする請求項2に記載の半導体センサデバイス。
- 前記第二導電部を介し前記処理回路と電気的に接続された前記第二再配線層と前記処理回路との間に、第二緩衝層を配したことを特徴とする請求項2または3に記載の半導体センサデバイス。
- 前記第一基板と前記第二基板の線膨張係数が同程度であることを特徴とする請求項1乃至4のいずれか1項に記載の半導体センサデバイス。
- 請求項1乃至5のいずれか1項に記載の半導体センサデバイスを、前記半導体チップがパッケ−ジ筐体と接着するように搭載してなることを特徴とするパッケ−ジ。
- 請求項1乃至5のいずれか1項に記載の半導体センサデバイスを、前記半導体チップがモジュ−ル基板と接着するように搭載してなることを特徴とするモジュ−ル。
- 請求項1乃至5のいずれか1項に記載の半導体センサデバイス、請求項6に記載のパッケ−ジ、または請求項7に記載のモジュ−ルを少なくとも1つ以上備えたこと特徴とする電子機器。
- 請求項1に記載の半導体センサデバイスの製造方法であって、
前記半導体センサチップを用い、前記第一再配線層を覆うように第一保護層を形成し、該第一再配線層が露出するように一部を開口して第一露呈部を形成する工程と、
前記第一露呈部の上に前記接続部材として半田バンプを形成する工程と、
前記半導体チップを用い、前記第二再配線層を覆うように第二保護層を形成し、該第二再配線層が露出するように一部を開口して第二露呈部を形成する工程と、
前記半田バンプを前記第二露呈部と電気的に接続する工程と、を少なくとも備えたことを特徴とする半導体センサデバイスの製造方法。 - 請求項9に記載の各工程に加え、前記半導体チップをパッケ−ジ筐体に接着する工程と、前記露呈部に接続していない前記第二導電部と前記パッケ−ジ筐体との間を電気的に接続する工程と、を少なくとも備えたことを特徴とするパッケ−ジの製造方法。
- 請求項9に記載の各工程に加え、前記半導体チップをモジュ−ル基板に接着する工程と、前記露呈部に接続していない前記第二導電部と前記モジュ−ル基板との間を電気的に接続する工程と、を少なくとも備えたことを特徴とするモジュ−ルの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009039571A JP2010199148A (ja) | 2009-02-23 | 2009-02-23 | 半導体センサデバイス及びその製造方法、パッケージ及びその製造方法、モジュール及びその製造方法、並びに電子機器 |
EP09840312A EP2388816A1 (en) | 2009-02-23 | 2009-12-18 | Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device |
PCT/JP2009/007036 WO2010095205A1 (ja) | 2009-02-23 | 2009-12-18 | 半導体センサデバイス,半導体センサデバイスの製造方法,パッケージ,パッケージの製造方法,モジュール,及びモジュールの製造方法,及び電子機器 |
US13/213,505 US20110303993A1 (en) | 2009-02-23 | 2011-08-19 | Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009039571A JP2010199148A (ja) | 2009-02-23 | 2009-02-23 | 半導体センサデバイス及びその製造方法、パッケージ及びその製造方法、モジュール及びその製造方法、並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010199148A true JP2010199148A (ja) | 2010-09-09 |
Family
ID=42633508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009039571A Pending JP2010199148A (ja) | 2009-02-23 | 2009-02-23 | 半導体センサデバイス及びその製造方法、パッケージ及びその製造方法、モジュール及びその製造方法、並びに電子機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20110303993A1 (ja) |
EP (1) | EP2388816A1 (ja) |
JP (1) | JP2010199148A (ja) |
WO (1) | WO2010095205A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013129186A1 (ja) * | 2012-02-29 | 2013-09-06 | オムロン株式会社 | 圧力センサパッケージ及びその製造方法 |
JP2015232579A (ja) * | 2015-09-14 | 2015-12-24 | セイコーエプソン株式会社 | センサーデバイス、モーションセンサー、電子機器 |
KR20170043767A (ko) * | 2015-10-14 | 2017-04-24 | 엘지이노텍 주식회사 | 센서 및 이의 제조 방법 |
JP2017181196A (ja) * | 2016-03-29 | 2017-10-05 | ローム株式会社 | 電子部品 |
JP2019050478A (ja) * | 2017-09-08 | 2019-03-28 | 株式会社大真空 | Mems発振器 |
JP2021518682A (ja) * | 2018-03-22 | 2021-08-02 | エコー イメージング,インク. | 集積された超音波変換器 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140090485A1 (en) * | 2012-10-02 | 2014-04-03 | Robert Bosch Gmbh | MEMS Pressure Sensor Assembly |
US10379134B2 (en) | 2013-08-29 | 2019-08-13 | Jaquet Technology Group Ag | Sensor device for determining rotational speed of a rotatable object and turbocharger with such a sensor device |
DE102014200512B4 (de) * | 2014-01-14 | 2017-06-08 | Robert Bosch Gmbh | Mikromechanische Drucksensorvorrichtung und entsprechendes Herstellungsverfahren |
US20150364422A1 (en) * | 2014-06-13 | 2015-12-17 | Apple Inc. | Fan out wafer level package using silicon bridge |
US9527727B2 (en) * | 2014-09-26 | 2016-12-27 | Stmicroelectronics (Malta) Ltd | Packages for semiconductor devices and methods for assembling same |
DE102014223862A1 (de) * | 2014-11-24 | 2016-05-25 | Robert Bosch Gmbh | Anordnung mit einem Trägersubstrat und einem Leistungsbauelement |
WO2019014866A1 (zh) * | 2017-07-19 | 2019-01-24 | 深圳纽迪瑞科技开发有限公司 | 一种压力感应装置及压力感应设备 |
CN110243343B (zh) * | 2018-03-09 | 2022-07-29 | 精工爱普生株式会社 | 传感器模块、倾斜仪以及结构物监视装置 |
IT201800003693A1 (it) | 2018-03-16 | 2019-09-16 | St Microelectronics Srl | Sensore di sforzi, sistema di monitoraggio di integrita' strutturale per costruzioni e processo di fabbricazione di un sensore di sforzi |
CN109830477A (zh) * | 2019-03-01 | 2019-05-31 | 苏州日月新半导体有限公司 | 集成电路封装体及其制造方法与注塑治具 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243876A (ja) * | 1999-02-23 | 2000-09-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2006039391A (ja) * | 2004-07-29 | 2006-02-09 | Sony Corp | 光電子装置およびその製造方法 |
JP4380618B2 (ja) * | 2005-10-21 | 2009-12-09 | 株式会社デンソー | センサ装置 |
WO2007083748A1 (ja) * | 2006-01-19 | 2007-07-26 | Fujikura Ltd. | 圧力センサパッケージ及び電子部品 |
US20080088004A1 (en) * | 2006-10-17 | 2008-04-17 | Advanced Chip Engineering Technology Inc. | Wafer level package structure with build up layers |
JP4353976B2 (ja) * | 2006-12-22 | 2009-10-28 | Necエレクトロニクス株式会社 | システムインパッケージ |
JP5118982B2 (ja) * | 2007-01-31 | 2013-01-16 | 三洋電機株式会社 | 半導体モジュールおよびその製造方法 |
-
2009
- 2009-02-23 JP JP2009039571A patent/JP2010199148A/ja active Pending
- 2009-12-18 WO PCT/JP2009/007036 patent/WO2010095205A1/ja active Application Filing
- 2009-12-18 EP EP09840312A patent/EP2388816A1/en not_active Withdrawn
-
2011
- 2011-08-19 US US13/213,505 patent/US20110303993A1/en not_active Abandoned
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013129186A1 (ja) * | 2012-02-29 | 2013-09-06 | オムロン株式会社 | 圧力センサパッケージ及びその製造方法 |
JP2013181788A (ja) * | 2012-02-29 | 2013-09-12 | Omron Corp | 圧力センサパッケージ及びその製造方法 |
DE112013001218B4 (de) | 2012-02-29 | 2023-05-11 | Omron Corporation | Drucksensorgehäuse und Verfahren zu seiner Herstellung |
JP2015232579A (ja) * | 2015-09-14 | 2015-12-24 | セイコーエプソン株式会社 | センサーデバイス、モーションセンサー、電子機器 |
KR20170043767A (ko) * | 2015-10-14 | 2017-04-24 | 엘지이노텍 주식회사 | 센서 및 이의 제조 방법 |
KR102479586B1 (ko) | 2015-10-14 | 2022-12-21 | 엘지이노텍 주식회사 | 센서 및 이의 제조 방법 |
JP2017181196A (ja) * | 2016-03-29 | 2017-10-05 | ローム株式会社 | 電子部品 |
JP2019050478A (ja) * | 2017-09-08 | 2019-03-28 | 株式会社大真空 | Mems発振器 |
JP2021518682A (ja) * | 2018-03-22 | 2021-08-02 | エコー イメージング,インク. | 集積された超音波変換器 |
Also Published As
Publication number | Publication date |
---|---|
US20110303993A1 (en) | 2011-12-15 |
EP2388816A1 (en) | 2011-11-23 |
WO2010095205A1 (ja) | 2010-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010199148A (ja) | 半導体センサデバイス及びその製造方法、パッケージ及びその製造方法、モジュール及びその製造方法、並びに電子機器 | |
KR100750764B1 (ko) | 반도체 장치 | |
JP4594934B2 (ja) | 集積型電子チップ及び相互接続デバイス、並びにそれを製造するための方法 | |
CN107919345B (zh) | 芯片的叠层封装结构及叠层封装方法 | |
JP5460388B2 (ja) | 半導体装置及びその製造方法 | |
JP3701542B2 (ja) | 半導体装置およびその製造方法 | |
US8835221B2 (en) | Integrated chip package structure using ceramic substrate and method of manufacturing the same | |
US7498646B2 (en) | Structure of image sensor module and a method for manufacturing of wafer level package | |
US6960826B2 (en) | Multi-chip package and manufacturing method thereof | |
JP5207896B2 (ja) | 半導体装置及びその製造方法 | |
US7679178B2 (en) | Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof | |
US20070145603A1 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
JP2010278040A (ja) | 半導体装置の製造方法および半導体装置 | |
KR20070045894A (ko) | 적층형 반도체모듈 | |
JPH08213427A (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
JP4635202B2 (ja) | 両面電極パッケージの製造方法 | |
TW201606888A (zh) | 晶片封裝體及其製造方法 | |
JP2009516369A (ja) | チップアセンブリ及びそのチップアセンブリの製造方法 | |
US20070054439A1 (en) | Multi-chip stack structure | |
JP2010161419A (ja) | 半導体装置の製造方法 | |
TWI565008B (zh) | 半導體元件封裝結構及其形成方法 | |
JP2008047710A (ja) | 半導体基板、半導体装置およびこれらの製造方法 | |
TWI612632B (zh) | 封裝結構、晶片結構及其製法 | |
JP4439339B2 (ja) | 半導体装置およびその製造方法 | |
TWI399839B (zh) | 內置於半導體封裝構造之中介連接器 |