JP4594934B2 - 集積型電子チップ及び相互接続デバイス、並びにそれを製造するための方法 - Google Patents

集積型電子チップ及び相互接続デバイス、並びにそれを製造するための方法 Download PDF

Info

Publication number
JP4594934B2
JP4594934B2 JP2006526869A JP2006526869A JP4594934B2 JP 4594934 B2 JP4594934 B2 JP 4594934B2 JP 2006526869 A JP2006526869 A JP 2006526869A JP 2006526869 A JP2006526869 A JP 2006526869A JP 4594934 B2 JP4594934 B2 JP 4594934B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
chip
stud
attaching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006526869A
Other languages
English (en)
Other versions
JP2007506278A (ja
Inventor
ポッジ、バーンハード、エイチ
プラサド、チャンドリカ
ユー、ロイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007506278A publication Critical patent/JP2007506278A/ja
Application granted granted Critical
Publication of JP4594934B2 publication Critical patent/JP4594934B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、高性能半導体デバイス（ＣＭＯＳ論理デバイス、ＤＲＡＭメモリ・デバイスなどを含む）と、これらのデバイス間の相互接続部とを含む電子デバイス・モジュールの製造に関する。具体的には、本発明は、信頼性が改善され、費用が減少された高密度チップの相互接続部の製造に関する。
電子デバイスは、世代ごとに、より複雑になり続けており、同時に、これらそれぞれのデバイス素子はより小さくなってきている。より大きいデバイス密度及び複雑さへのこの傾向は、デバイスのパッケージング技術者に特別な課題を呈する。現在の半導体デバイスは、該デバイスを次のレベルの相互接続部に接続するために、ワイヤ・ボンド・パッド又はＣ４パッドの何れかを有する形態で製造され、これが、一般的に第１レベルのパッケージングと呼ばれる。
パッケージングの領域は、何年もの間、多くの半導体チップ技術においてシステム速度を改善することに対する主要な制約を象徴するものであった。同時に、デバイスのパッケージングは総費用の高い割合を占め、最近の費用モデルは、パッケージングの費用が最先端デバイスの総費用の８０％ほども占めることになることを示す。
パッケージング技術に課題を呈する複雑な大規模チップの例は、異なる機能を有する複数の相互接続されたチップを含むシステム・オン・ア・チップ（ＳＯＣ）である。大きいＳＯＣは、複数のチップが薄膜に結合され、チップ間の相互接続部がこの薄膜を介して行なわれる移動及び接合（Ｔ＆Ｊ）方法を用いて、別個のプロセッサ又はメモリ・チップから製造することができる。この方法の実施例を図１に示す。相互接続配線を有する薄膜構造がガラス・ウェハ又はプレート上に製造される。配線レベル１ａ及び２ａをそれぞれ有する薄膜により被覆されたチップ１及び２は、スタッド／バイア接続を用いて相互接続層２０に結合される。本実施例においては、スタッド１５が相互接続層上に形成されて、はんだ接続１６を用いてチップに取り付けられる。スタッドは、チップ上の層１０（典型的にはポリイミド）に形成されたバイア１１に位置合わせされる。チップ１及び２の裏面が平坦化されて接着層３で被覆され、そこに裏張りウェハ４が取り付けられる。ガラス・ウェハ又はプレートが相互接続層２０から除去されて、結合されたチップをもつ相互接続配線が残る。電子ボンディング・パッド２１がチップ間相互接続層２０上に形成され、そこにＣ４パッド２２が形成される。Ｔ＆Ｊ方法の詳細は特許文献１に説明されている。
上述のＴ＆Ｊ方法を用いるチップ間の配置は、約１μｍの配置精度で、２５μｍないし６０μｍ程度まで近接させることができる。チップ１及び２が異なる機能を有し、異なる工程によって製造できることは注目に値する。このように、Ｔ＆Ｊ方法は、異なるデバイスを近接して相互接続するシステム・オン・ア・チップの製造を可能にする（図２参照）。
ＳＯＣをマザーボードに接続するためにＣ４パッド又はワイヤ・ボンド・パッドを使用するには、該パッドの間隔に対する要求（典型的なＣ４のピッチは少なくとも１５０μｍであり、一般的に０．５ｍｍから２．５ｍｍの範囲に及ぶ）のために、パッケージされたデバイスの配線密度及び帯域幅に実際的な制限が課される。さらに、各Ｃ４接続は約５０ピコ秒の信号遅延を示す。
米国特許第６，４４４，５６０号明細書
したがって、（１）高密度デバイスのより効率的なパッケージングを可能にし、（２）より少ない費用でデバイス・モジュールを製造するために、上述のＴ＆Ｊ方法をチップ間相互接続方式からチップとパッケージとの集積技術まで拡張させることが望ましい。
本発明は、半導体デバイスと、該半導体デバイスをマザーボードに接続するためのコネクタ構造とを含む集積構造及びこのような構造を製造するための方法を提供する。
本発明の第１の態様によれば、本方法は、第１の層を、除去用放射線が透過するプレート上に形成するステップと、第２の層を、半導体デバイス上に形成するステップとを含む。第１の層には、マザーボードへの接続に必要とされる間隔に応じた第１の間隔距離だけ互いに離れているボンディング・パッドに接続される導体の第１の組が配設されている。第２の層には、半導体デバイスに接続される導体の第２の組が配設されている。次いで、第１の間隔距離より短い第２の間隔距離だけ互いに離れているスタッドが、第１の層及び第２の層の一方に形成され、第３の層が該第１の層及び該第２の層の他方に形成される。同様に、第２の間隔距離に応じた間隔でバイアが第３の層に形成される。次いで、スタッドがバイアに位置合わせされ、導体の第１の組と導体の第２の組とが該スタッドを介して接続されるように、半導体デバイスが第１の層に取り付けられる。本方法はまた、プレートを透過する除去用放射線を用いて第１の層と該プレートとの間の界面を除去し、それによって該プレートを分離するステップを含む。次いで、コネクタ構造がボンディング・パッドに取り付けられる。コネクタ構造は、ピン・グリッド・アレイ（ＰＧＡ）、ボール・グリッド・アレイ（ＢＧＡ）すなわちＣ４アレイ及びランド・グリッド・アレイ（ＬＧＡ）のうちの１つを形成する。
支持構造すなわち補強材が、該支持構造が半導体デバイスを囲むように第１の層に取り付けられることが好ましく、該支持構造は、該半導体デバイスが該第１の層に取り付けられる前又は後の何れにおいても取り付けることができる。支持構造は、ボンディング・パッドにより占められる領域に対応する領域を有する。支持構造は、マザーボードの熱膨張係数（ＴＣＥ）に近似する熱膨張係数（ＴＣＥ）を有することが好都合である。半導体デバイスと支持構造との間の間隙が有機充填材料で充填される。導体の第２の組は、典型的には、複数のＢＥＯＬ金属層であり、これらの金属層の数が、第１の間隔距離だけ互いに離れているボンディング・パッドへのファンアウトに必要とされる層の数より少ないことは注目に値する。
本発明の第２の態様によれば、第１の層と第２の層との間のコネクタがＣ４コネクタである、同様な方法が提供される。したがって、半導体デバイスと補強材との間の間隙に加えて、該半導体デバイスとＣ４コネクタを囲む第１の層との間に間隙が存在し、同様に充填材料で充填される。
本発明の付加的な態様によれば、半導体デバイスと、該半導体デバイスをマザーボードに接続するためのコネクタ構造とを含む集積構造が提供される。さらに、集積構造は、導体の第１の組が配設された第１の層を含み、該導体の第１の組は、該層の下面に配設されたボンディング・パッドに接続される。ボンディング・パッドは、マザーボードへの接続に必要とされる間隔に応じた第１の間隔距離だけ互いに離れている。第１の層に面する第２の層は、半導体デバイス上に配設され、かつこれと接触しており、該第２の層には、該半導体デバイスに接続される導体の第２の組が配設されている。複数のコネクタが導体の第１の組を導体の第２の組に接続し、これらの導体はスタッド／バイア・コネクタの組であるか、又は、Ｃ４コネクタの組の何れかである。これらのコネクタは、第１の間隔距離より短い第２の間隔距離だけ互いに離れている。支持構造すなわち補強材が第１の層の上面に取り付けられて半導体デバイスを囲み、該支持構造と該半導体デバイスとの間の間隙が充填材料で充填される。コネクタ構造がボンディング・パッドに接続され、これらのコネクタ構造は、ピン・グリッド・アレイ（ＰＧＡ）、ボール・グリッド・アレイ（ＢＧＡ）すなわちＣ４アレイ又はランド・グリッド・アレイ（ＬＧＡ）を形成することができる。
本発明によれば、個々のチップ上に必要とされるＢＥＯＬ金属層の数を減少させ、しかも、チップとチップの間、及び、チップと次のレベルのパッケージングとの間に効率的で費用効果がある相互接続部を提供するために、Ｔ＆Ｊ技術が用いられる。
第１の実施形態：スタッド／バイア接続を用いる配線層へのチップ接合
相互接続配線２７（好ましくはＣｕ）が透明基板２３上の誘電体層２６（典型的にはポリイミド又は酸化物）に埋め込まれる（図３参照）。基板２３は、典型的には、ホウ素フロート・ガラスのようなガラスから製造され、製造に用いられるウェハのサイズに対応した直径２００ｍｍのサイズを有する。導体２７を含む層２６は単一の層として示されるが、製造を容易にするために、多くの場合、多層構造として設計され製造されることが理解されるであろう。層２６における配線のレベルの数は、チップ接続部に適合するのに必要とされる接続部密度によって決まり、典型的には、３から５の金属層が必要とされる。Ｃｕ導体２７は、典型的には、Ｎｉ（しかしＣｕ、Ａｕ、Ｃｏ又はこれらの組み合わせとすることもできる）から形成されるボンディング・パッド２７ｐに接続する。ボンディング・パッド２７ｐは、マザーボードへの接続に必要とされる間隔に応じた間隔を有する。例えば、導体２７が、Ｃ４コネクタが少なくとも０．５ｍｍだけ離されることが要求されるＣ４技術を用いてマザーボードに接続される（工程の後の段階で）場合には、パッド２７ｐの間隔は同様に０．５ｍｍになる。図３に示すように、誘電材料の薄層がパッド２７ｐを覆うように与えられて、これによって該パッドを基板２３から分離することができる。
位置合わせ構造２５が配線層２６の上部に形成されて、チップに対して物理的及び電気的な接続を行なう（図４を参照）。本実施形態においては、位置合わせ構造は、チップの上に重なる別の層の上に形成されたバイアと位置合わせするための、相互接続配線層上に形成されたスタッドを有する。コネクタパッド２９ｐがＣｕ配線の上部レベルに接続されるように形成される。パッド２９ｐの上にはスタッド２９が形成され、該スタッドはＮｉ、Ｃｕ、ＮｉめっきされたＣｕ、Ｗ又は何らかの他の金属又は金属の組み合わせから形成することができる。配線層２６の上面が熱可塑性ポリマーの接着層の層２８で被覆され、スタッド２９がこの層から突出する。層２８は、配線層２６に対するチップの後工程での結合のための接着剤として働く。低融点合金材料の層３０が各スタッド２９の表面に形成され、これによって、チップ接合工程中の電気接続部の形成が容易になる。この材料は、典型的には、２μｍ又はそれより薄い９０／１０ Ｐｂ／Ｓｎのはんだであり、代替的な合金材料は、Ａｕ／Ｓｎ及びＳｎ／Ａｇを含む。合金材料を熱リフロー工程にかけて、層３０が図４に示す丸みを帯びた形状を有するようにし、これによって、スタッドをチップ上に形成されたバイア構造と位置合わせすることが容易になる。
チップ３１は、当該技術分野に知られる方法によって製造される。当該技術分野において理解されるように、金属配線層３３（誘電体層３２に埋め込まれ、これによって囲まれている）がチップの上面３１ｔに形成される。これらの配線層は、一般的に、「バック・エンド・オブ・ザ・ライン」層又はＢＥＯＬ層と呼ばれる。当該技術分野の現状とは対照的に、以下でより詳細に説明されるように、本実施形態におけるチップとパッケージとの間の接続は、チップ・パッケージに接続するためのＣ４パッド又はワイヤ・ボンド・パッドの減少した面積密度にファンアウトするＢＥＯＬ層を作る必要はなく、Ｃ４又はワイヤ・ボンド・パッドを用いることなく行われる。したがって、必要とされるＢＥＯＬ金属層３３の数は、一般的に、６又は７（このようなファンアウトに典型的に必要とされる数）から３又は４に減少される（図５参照）。これは、チップの収率を改善し、チップの処理費用を減少させる効果を有する。
最後の金属層は誘電体層３５で覆われる（図６参照）。層３５は、典型的には、薄膜パッケージング処理で用いられるポリイミド材料である。層３５には、バイア３６が形成されている。図６に示すように、バイアは、スタッド２９をバイア３６内に高精度で自己位置合わせにより配置するためのガイドとして、傾斜した壁角度をもって形成することができる。各バイア３６の底部には、下方の金属層に接続している導体がある。バイアの壁角度は、垂直に近くなるように又は傾斜するように調整することができる。チップは、典型的には、この点までウェハのレベルで製造され、次いで、パッケージへの接合のために個々のチップにダイシングされる。
チップ３１（ＢＥＯＬ配線３３と共に）及び位置合わせ構造２５（相互接続配線層２６と共に）を、並行して処理することができることに注目すべきである。ＢＥＯＬ金属配線層の数を、通常のチップのパッケージング方式に比較して少なくすることができるので、これもまた処理生産量を改善し、費用を減少させる効果を生じる。
図７に示すように、次いで、チップ３１が位置合わせ構造に位置合わせされて、スタッド２９がバイア３６に適合される。この位置合わせは、接着層２８が、層３５の表面と接触するようになる前に、わずかに「粘着性をもつ（ｔａｃｋｙ）」ように、適度に上昇した温度で実行されることが好ましい。このことは、チップ３１が、後工程での結合作業中に移動することを防止する。
図７に示すように、相互接続領域のサイズは、一般的に、チップ領域より大きい。これは、マザーボード上での接続部密度が低いためであり、ここでは、コネクタの典型的なピッチは０．５ｍｍから２．５ｍｍまでの範囲に及ぶ。チップを囲んでいる領域４０は、同様に、接着層２８を用いて薄膜の相互接続層の上部に取り付けられる補強材（１つ又は複数の補強材）で充填される。図８に示すように、補強材４１はその中央にチップ３１よりわずかに大きい穴を有する。付加的な開口部を補強材に作成して、チップ３１に隣接する表面２８ａ上に他のデバイス（例えば、デカップリング・コンデンサ）を取り付けることができる。補強材の上面には、熱可塑性ポリイミド又は他の接着剤の層４２が形成され、次いで、これはひっくり返されて層２８に取り付けられる。補強材はセラミック、金属又は有機材料から作ることができ、補強材の材料の選択は、機械的強度及び信頼性の要求によって決まる。さらに、補強材の材料は、マザーボードの熱膨張係数（ＴＣＥ）に近い熱膨張係数を有することが望ましい。図８に示すように、補強材４１の厚さは、剛材の裏面４１ｂとチップの裏面３１ｂとが同じ高さになるように選択することができる。或いは、補強材をより厚く作って、表面３１ｂへの、熱冷却はんだ、熱伝導化合物、又は何らかの他のヒートシンクの配置に、より良好に対応することができる。
接着層２８上への配置後、チップ３１及び補強材４１が、上昇した温度及び圧力での積層工程を用いて、薄膜相互接続構造（すなわち、配線層２６及びその上の接着層２８をもつ基板２３）に結合される。用いられる特定の材料によって、結合は、１５０℃ないし４００℃の温度、１０ないし２００ｐｓｉの圧力で実行することができる。結合動作は、積層処理工具の設計によって、フルサイズのガラス基板（製造において用いられる典型的なウェハのサイズ、直径２００ｍｍないし３００ｍｍ）上で実行してもよいし、或いは、より小さいダイシングされたサイズ（例えば、１００平方ｍｍないし３００平方ｍｍ）で実行してもよい。結合動作は、はんだ３０を流れさせ、少なくとも部分的にバイア３６を充填して、ＢＥＯＬ金属層３３への電気接続をする。このようにして、チップ３１から金属層３３、スタッド２９及び相互接続配線２７を通り、ボンディング・パッド２７ｐに至る電気接続が形成される。
次いで、チップと補強材との間の狭い間隙４３が有機材料（ポリイミド又はアンダーフィル材料の何れか）で充填され、そのチップ３１、補強材４１及び配線層２６が剛性のシステムを形成することを保障する。
次いで、図９に概略的に示すように、積層構造が、レーザ除去工程を受ける。レーザ放射４５が、透明プレート２３に入射し、該プレートを透通して、該プレートと層２６との間の界面を除去する。このことは、層２６からのプレートの層間剥離をもたらし、該プレートは除去される。次いで、相互接続層構造におけるパッド２７ｐが、ポリイミド残留物を灰化するか又はレーザ除去することによって露出される。
パッドが露出された後、チップ／補強材／相互接続構造が処理されて、マザーボードに接続するためのモジュールを生成する。この構造はこの時点で、典型的には、個々のモジュールにダイシングされて、適切な電気試験を受ける。次いで、図１０に示すように、コネクタ金属がパッド２７ｐ上に形成される。コネクタは、ピン・グリッド・アレイ（ＰＧＡ）ピン構造４７、ボール・グリッド・アレイ（ＢＧＡ）構造すなわちＣ４はんだボール４８、又はランド・グリッド・アレイ（ＬＧＡ）構造４９の形態とすることができる。上述したように、コンデンサなどを分離するために、チップ３１に隣接した補強材開口部に空間が与えられ、したがって、相互接続層の底面２６ｂ全体が、コネクタ構造４７、４８又は４９の配置に使用可能になる。
図１０に概略的に示すように、完成した構造は、通常の構成と比較して、改善した相互接続部密度とより高い信頼性の両方を有することに注目すべきである。チップへのコネクタ（本実施形態においては、スタッド２９）は、現行のパッケージされたデバイスにおける１５０μｍのピッチと比較して、１０μｍの典型的なピッチを有する。さらに、チップと相互接続部との間のＣ４はんだ接続がなくなるため、Ｃ４の疲労による信頼性問題が避けられる。さらに、補強材材料のＴＣＥをマザーボードのＴＣＥと適合するように補強材材料を選択した場合には、熱応力による信頼性の懸念が避けられる。
チップ３１と相互接続配線層２６との間のスタッド／バイア接続もまた、図４及び図６に示すスタッド及びバイアの位置を逆にすることによって実現することができ、すなわち、スタッドを該チップ３１のＢＥＯＬ配線層上に形成することができ、バイアをもつポリイミド層は該相互接続層２６上に形成されることを理解するであろう。
さらに、透明プレート２３は、チップを収容するのに都合の良いどのようなサイズ及び形状であってもよいことにも注目すべきである。例えば、各チップ３１が２５平方ｍｍであり、６０平方ｍｍの補強材の中央に配置される場合には、３×３のチップのアレイを２００平方ｍｍのプレート上で都合よく処理することができる。
チップが取り付けられる前に、相互接続層が剛性であることを保障することが望ましい場合には、図１１に示すように、チップ接合工程前に、補強材４１を接着層２８（該補強材に適用される接着層４２を用いて）に取り付けることができる。次いで、図７ないし図９を参照して上述したように、チップが取り付けられて結合され、プレート２３が除去されて、図１０に示す集積構造が生成される。
第２の実施形態：Ｃ４接続を用いる配線層へのチップ接合
本実施形態においては、チップ３１と相互接続配線２７との間の接続が通常のＣ４コネクタを用いて実現される。図１２に示すように、チップ６１は誘電体層６２に埋め込まれたＢＥＯＬ金属配線層を有し、最後の金属層がパッド６３に接続され、このパッド６３上にＣ４はんだボール６４が形成される。相互接続配線６７（好ましくはＣｕ）が、透明な基板６８上の誘電体層６６（典型的にはポリイミド又は酸化物）に埋め込まれる。第１の実施形態と同様、相互接続配線は、ボンディング・パッド６７ｐにも接続する（図１３参照、図３と比較されたい）。補強材４１は、その上部に接着層４２が設けられ、次いでひっくり返されて層６６に接合し、図１４の構造を形成する。第１の実施形態と同様に、補強材は、その中央にチップ６１よりわずかに大きい穴を有する。
次いで、チップが通常のＣ４チップ接合工程によって相互接続配線層に接合される（図１５）。次いで、チップの下及びＣ４コネクタの周りのあらゆる空間を含むチップと補強材との間の間隙全体が、有機材料７１で充填される（図１６）。このステップを「間隙充填」及び「Ｃ４アンダーフィル」工程の両方として見ることができる。最後に、第１の実施形態におけるように、透明な基板６８がレーザ除去工程によって層６６から除去され、ボンディング・パッド６７ｐが露出され、適切な構造（ＰＧＡ、ＢＧＡ、Ｃ４又はＬＧＡ）がマザーボードへの接続のために該パッドに取り付けられる（図１７）。
本発明は、一般的に、高性能半導体デバイスを含む電子デバイス・モジュールの製造に適用可能であり、具体的には、高密度の相互接続部の製造に適用可能である。本発明は、（１）スタッド／バイア接続の使用により、既存のシステムと比較して、チップの相互接続部のピッチが減少すること、（２）各チップがＴＣＥ調整可能な状態で補強材によって囲まれること、（３）チップ／パッケージの総費用が推定５０％減少されること、（４）チップ及び相互接続部を並行して製造することができること、（５）相互接続部の底面にはコネクタ以外の構成部品又は構造がないため、集積モジュールの領域全体が減少すること、という幾つかの利点を有する集積型高密度高性能のチップ相互接続システムを製造するための方法を提供する。
本発明は特定の実施形態について説明されたが、幾多の代替的手法、修正物及び変形物が当業者には明らかであることが前述の説明から明らかである。したがって、本発明は、本発明の範囲及び精神、並びに特許請求の範囲内にあるこのような全ての代替的手法、修正物及び変形物を含むことが意図される。
第１レベルのパッケージングへのＣ４接続を有する、前述のＴ＆Ｊ方法を用いて相互接続されたチップの概略断面図である。 図１のＴ＆Ｊ方法により製造されたシステム・オン・ア・チップ（ＳＯＣ）の概略図である。 本発明の第１の実施形態による、ガラス基板上に形成された相互接続配線層の概略断面図である。 配線層をチップに接続するための、図３の配線層上に形成されたスタッドの概略断面図である。 本発明による、バック・エンド・オブ・ザ・ライン（ＢＥＯＬ）金属層が形成されたチップの概略断面図である。 図３の配線層の上のスタッドと位置合わせするための、バイアが形成された付加的な層をもつ図５のチップの概略断面図である。 本発明の第１の実施形態による、相互接続配線層に接続されたチップを示す。 本発明の第１の実施形態による、相互接続配線層上に配置された補強材をもつ図７の構成を示す。 ガラス基板が相互接続配線層から除去される除去工程の概略図である。 本発明による、完成した集積デバイスの概略断面図である。 補強材がチップを接続する前に取り付けられた、配線層、補強材及び接続スタッドが形成された基板の概略断面図である。 本発明の第２の実施形態による、Ｃ４コネクタをもつチップの概略断面図である。 本発明の第２の実施形態による、集積デバイスの形成ステップを示す。 本発明の第２の実施形態による、集積デバイスの形成ステップを示す。 本発明の第２の実施形態による、集積デバイスの形成ステップを示す。 本発明の第２の実施形態による、集積デバイスの形成ステップを示す。 本発明の第２の実施形態による、集積デバイスの形成ステップを示す。
符号の説明
２３：プレート
２６：第１の層
２７：導体の第１の組
２７ｐ：ボンディング・パッド
２８：接着層
２９：スタッド
３１：半導体デバイス
３２：第２の層
３３：導体の第２の組
３６：バイア
４１：支持構造
４５：除去用放射線
４７、４６、４９：コネクタ構造

Claims (7)

  1. 半導体デバイスと、前記半導体デバイスをマザーボードに接続するためのコネクタ構造とを含む集積構造を製造するための方法であって、
    前記マザーボードへの接続に必要とされる間隔に応じた第１の間隔距離だけ互いに離れているボンディング・パッドに接続される第１の導体配線が設けられる第１の層を、除去用放射線が透過するプレート上に形成するステップと、
    前記半導体デバイスに接続される第２の導体配線が設けられる第２の層を前記半導体デバイス上に形成するステップと、
    前記第１の間隔距離より短い第２の間隔距離だけ互いに離れているスタッドを、前記第１の層及び前記第２の層のいずれか一方の層上に、該一方の層の導体配線に接続するように形成するステップと、
    前記第１の層及び前記第２の層のうちの前記スタッドが形成されない他方の層上に誘電体の第３の層を形成するステップと、
    前記第２の間隔距離に応じた間隔でバイアを前記第３の層に形成し、前記他方の層の導体配線への接続を与える導体を露出させるステップと、
    前記スタッドを前記バイアに位置合わせするステップと、
    前記第１の導体配線と前記第２の導体配線とが前記スタッドを介して接続されるように、前記半導体デバイスを前記第１の層に取り付けるステップと、
    前記ボンディング・パッドが前記第１の間隔距離で配置されて占められる、前記半導体デバイスより大きな面積を有する前記第１の層の相互接続領域を支持するように、支持構造を前記半導体デバイスを囲むように前記第１の層に取り付けるステップと、
    前記半導体デバイスと該半導体デバイスを囲んでいる前記支持構造との間の間隙を充填材料で充填するステップと、
    前記プレートを透過する除去用放射線を用いて、前記第１の層と該プレートとの間の界面を除去して、該プレートを分離するステップと、
    前記コネクタ構造を前記ボンディング・パッドに取り付けるステップと、
    を含む方法。
  2. 前記コネクタ構造は、ピン・グリッド・アレイ（ＰＧＡ）、ボール・グリッド・アレイ（ＢＧＡ）すなわちＣ４アレイ及びランド・グリッド・アレイ（ＬＧＡ）からなる群より選択される、請求項１に記載の方法。
  3. 前記支持構造を取り付けるステップが、前記半導体デバイスを取り付けるステップの前かつ前記分離するステップの前に実行される、請求項１または２に記載の方法。
  4. 前記支持構造を取り付けるステップが、前記半導体デバイスを取り付けるステップの後かつ前記分離するステップの前に実行される、請求項１または２に記載の方法。
  5. 前記支持構造が、前記マザーボードの熱膨張係数に近似する熱膨張係数を有する、請求項１〜４のいずれか１項に記載の方法。
  6. 前記コネクタ構造を取り付けるステップの前に、前記ボンディング・パッドを露出させるステップをさらに含む、請求項１〜５のいずれか１項に記載の方法。
  7. 前記スタッドが前記第１の層の上に形成され、該第１の層には、前記第３の層に結合するための接着層が形成される、請求項１〜６のいずれか１項に記載の方法。
JP2006526869A 2003-09-15 2004-06-29 集積型電子チップ及び相互接続デバイス、並びにそれを製造するための方法 Expired - Fee Related JP4594934B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/605,204 US6864165B1 (en) 2003-09-15 2003-09-15 Method of fabricating integrated electronic chip with an interconnect device
PCT/US2004/021327 WO2005036632A1 (en) 2003-09-15 2004-06-29 Integrated electronic chip and interconnect device and process for making the same

Publications (2)

Publication Number Publication Date
JP2007506278A JP2007506278A (ja) 2007-03-15
JP4594934B2 true JP4594934B2 (ja) 2010-12-08

Family

ID=34216264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006526869A Expired - Fee Related JP4594934B2 (ja) 2003-09-15 2004-06-29 集積型電子チップ及び相互接続デバイス、並びにそれを製造するための方法

Country Status (7)

Country Link
US (4) US6864165B1 (ja)
EP (1) EP1668685A4 (ja)
JP (1) JP4594934B2 (ja)
KR (1) KR100772604B1 (ja)
CN (1) CN100405561C (ja)
TW (1) TWI328867B (ja)
WO (1) WO2005036632A1 (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
TWI236122B (en) * 2004-02-27 2005-07-11 Via Tech Inc A low thermal expansion build-up layer packaging and a method to package a die using the same
TWI237883B (en) * 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8067837B2 (en) * 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
US20060145356A1 (en) * 2005-01-06 2006-07-06 International Business Machines Corporation On-chip cooling
TWI255518B (en) * 2005-01-19 2006-05-21 Via Tech Inc Chip package
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
JP4790297B2 (ja) * 2005-04-06 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
TWI281737B (en) * 2005-12-13 2007-05-21 Via Tech Inc Chip package and coreless package substrate thereof
JP2007242888A (ja) * 2006-03-08 2007-09-20 Sony Corp 半導体パッケージ製造方法
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
US8164773B2 (en) 2006-05-26 2012-04-24 Marvell World Trade Ltd. Wireless system-in-package and image processing control apparatus
KR100856326B1 (ko) * 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
US7985621B2 (en) * 2006-08-31 2011-07-26 Ati Technologies Ulc Method and apparatus for making semiconductor packages
US8373266B2 (en) * 2007-03-29 2013-02-12 Continental Automotive Systems, Inc. Heat sink mounted on a vehicle-transmission case
US7893527B2 (en) * 2007-07-24 2011-02-22 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof
WO2009031262A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation 配線基板
JP5245485B2 (ja) * 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
US8259454B2 (en) * 2008-04-14 2012-09-04 General Electric Company Interconnect structure including hybrid frame panel
KR100956688B1 (ko) * 2008-05-13 2010-05-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8637953B2 (en) * 2008-07-14 2014-01-28 International Business Machines Corporation Wafer scale membrane for three-dimensional integrated circuit device fabrication
US7989950B2 (en) * 2008-08-14 2011-08-02 Stats Chippac Ltd. Integrated circuit packaging system having a cavity
US8823160B2 (en) * 2008-08-22 2014-09-02 Stats Chippac Ltd. Integrated circuit package system having cavity
US9006028B2 (en) * 2008-09-12 2015-04-14 Ananda H. Kumar Methods for forming ceramic substrates with via studs
WO2010030962A2 (en) * 2008-09-12 2010-03-18 Kumar Ananda H Structures and methods for wafer packages, and probes
US7855455B2 (en) * 2008-09-26 2010-12-21 International Business Machines Corporation Lock and key through-via method for wafer level 3 D integration and structures produced
US8093099B2 (en) * 2008-09-26 2012-01-10 International Business Machines Corporation Lock and key through-via method for wafer level 3D integration and structures produced
US9064717B2 (en) * 2008-09-26 2015-06-23 International Business Machines Corporation Lock and key through-via method for wafer level 3D integration and structures produced thereby
US8143097B2 (en) * 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
US9875911B2 (en) 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8247895B2 (en) 2010-01-08 2012-08-21 International Business Machines Corporation 4D device process and structure
US8330262B2 (en) 2010-02-02 2012-12-11 International Business Machines Corporation Processes for enhanced 3D integration and structures generated using the same
JP2011176112A (ja) * 2010-02-24 2011-09-08 Renesas Electronics Corp 半導体集積回路及びその製造方法
US8710639B2 (en) * 2010-04-08 2014-04-29 Nec Corporation Semiconductor element-embedded wiring substrate
US8618652B2 (en) * 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8415792B2 (en) 2010-08-04 2013-04-09 International Business Machines Corporation Electrical contact alignment posts
JP2012049421A (ja) * 2010-08-30 2012-03-08 Keihin Corp 電子部品の実装構造
US8623763B2 (en) * 2011-06-01 2014-01-07 Texas Instruments Incorporated Protective layer for protecting TSV tips during thermo-compressive bonding
US20150325527A1 (en) * 2013-01-28 2015-11-12 Hewlett-Packard Development Company, Lp. Radiused alignment post for substrate material
US20140295623A1 (en) * 2013-03-29 2014-10-02 Kinsus Interconnect Technology Corp. Method of packaging a chip and a substrate
US9994741B2 (en) 2015-12-13 2018-06-12 International Business Machines Corporation Enhanced adhesive materials and processes for 3D applications
US9953934B2 (en) * 2015-12-16 2018-04-24 Intel Corporation Warpage controlled package and method for same
US20180053665A1 (en) * 2016-08-19 2018-02-22 Mediatek Inc. Pre-bumped redistribution layer structure and semiconductor package incorporating such pre-bumped redistribution layer structure
US20180130768A1 (en) * 2016-11-09 2018-05-10 Unisem (M) Berhad Substrate Based Fan-Out Wafer Level Packaging
US20180130720A1 (en) * 2016-11-09 2018-05-10 Unisem (M) Berhad Substrate Based Fan-Out Wafer Level Packaging
US20190259731A1 (en) * 2016-11-09 2019-08-22 Unisem (M) Berhad Substrate based fan-out wafer level packaging
US11062773B2 (en) * 2019-05-13 2021-07-13 Ememory Technology Inc. Near-memory computation system for analog computing

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160645A (ja) * 1984-02-01 1985-08-22 Hitachi Ltd 積層半導体集積回路装置
US4670770A (en) * 1984-02-21 1987-06-02 American Telephone And Telegraph Company Integrated circuit chip-and-substrate assembly
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4884122A (en) * 1988-08-05 1989-11-28 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
US4949148A (en) * 1989-01-11 1990-08-14 Bartelink Dirk J Self-aligning integrated circuit assembly
US5019535A (en) * 1989-03-28 1991-05-28 General Electric Company Die attachment method using nonconductive adhesive for use in high density interconnected assemblies
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5373627A (en) * 1993-11-23 1994-12-20 Grebe; Kurt R. Method of forming multi-chip module with high density interconnections
JPH08330360A (ja) * 1995-05-31 1996-12-13 Nec Corp 半導体装置及びその製造方法
US5791911A (en) * 1996-10-25 1998-08-11 International Business Machines Corporation Coaxial interconnect devices and methods of making the same
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
EP0926729A3 (en) * 1997-12-10 1999-12-08 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package and process for the production thereof
US5998868A (en) * 1998-02-04 1999-12-07 International Business Machines Corporation Very dense chip package
US6087199A (en) * 1998-02-04 2000-07-11 International Business Machines Corporation Method for fabricating a very dense chip package
US6025638A (en) * 1998-06-01 2000-02-15 International Business Machines Corporation Structure for precision multichip assembly
US6316786B1 (en) * 1998-08-29 2001-11-13 International Business Machines Corporation Organic opto-electronic devices
US6066513A (en) * 1998-10-02 2000-05-23 International Business Machines Corporation Process for precise multichip integration and product thereof
US6281452B1 (en) * 1998-12-03 2001-08-28 International Business Machines Corporation Multi-level thin-film electronic packaging structure and related method
US6110806A (en) * 1999-03-26 2000-08-29 International Business Machines Corporation Process for precision alignment of chips for mounting on a substrate
JP2001035960A (ja) * 1999-07-21 2001-02-09 Mitsubishi Electric Corp 半導体装置および製造方法
JP2001267474A (ja) * 2000-03-21 2001-09-28 Rohm Co Ltd 半導体装置
US6444560B1 (en) * 2000-09-26 2002-09-03 International Business Machines Corporation Process for making fine pitch connections between devices and structure made by the process
TW503531B (en) * 2000-09-28 2002-09-21 Toshiba Corp Multi-layered semiconductor apparatus
US6600224B1 (en) * 2000-10-31 2003-07-29 International Business Machines Corporation Thin film attachment to laminate using a dendritic interconnection
US6607942B1 (en) * 2001-07-26 2003-08-19 Taiwan Semiconductor Manufacturing Company Method of fabricating as grooved heat spreader for stress reduction in an IC package
US6472762B1 (en) * 2001-08-31 2002-10-29 Lsi Logic Corporation Enhanced laminate flipchip package using a high CTE heatspreader
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
JP3879516B2 (ja) * 2002-01-16 2007-02-14 日立電線株式会社 配線基板の製造方法及び配線基板
JP3908157B2 (ja) * 2002-01-24 2007-04-25 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法

Also Published As

Publication number Publication date
CN100405561C (zh) 2008-07-23
US20060278998A1 (en) 2006-12-14
US20050056943A1 (en) 2005-03-17
US6864165B1 (en) 2005-03-08
TWI328867B (en) 2010-08-11
US20050056942A1 (en) 2005-03-17
EP1668685A1 (en) 2006-06-14
KR100772604B1 (ko) 2007-11-02
WO2005036632A1 (en) 2005-04-21
US20070252287A1 (en) 2007-11-01
KR20060064651A (ko) 2006-06-13
EP1668685A4 (en) 2012-02-29
CN1846302A (zh) 2006-10-11
JP2007506278A (ja) 2007-03-15
TW200524119A (en) 2005-07-16

Similar Documents

Publication Publication Date Title
JP4594934B2 (ja) 集積型電子チップ及び相互接続デバイス、並びにそれを製造するための方法
US10535608B1 (en) Multi-chip package structure having chip interconnection bridge which provides power connections between chip and package substrate
US9748216B2 (en) Apparatus and method for a component package
TWI613740B (zh) 具有較高密度之積體電路封裝結構以及方法
US8835221B2 (en) Integrated chip package structure using ceramic substrate and method of manufacturing the same
JP4575782B2 (ja) ３次元デバイスの製造方法
EP0559366B1 (en) Stackable three-dimensional multiple chip semiconductor device and method for making the same
US9030029B2 (en) Chip package with die and substrate
US8689437B2 (en) Method for forming integrated circuit assembly
US6867501B2 (en) Semiconductor device and method for manufacturing same
US9472483B2 (en) Integrated circuit cooling apparatus
US20050136634A1 (en) Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP2008166824A (ja) マルチチップパッケージおよびその形成方法
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
TW200901396A (en) Semiconductor device package having chips
US20230098054A1 (en) Electronic substrate stacking
Hara et al. Active Si Interposer: Combination of Through-Si Vias and Redistribution

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20100617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees