JP2001267474A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001267474A JP2001267474A JP2000078673A JP2000078673A JP2001267474A JP 2001267474 A JP2001267474 A JP 2001267474A JP 2000078673 A JP2000078673 A JP 2000078673A JP 2000078673 A JP2000078673 A JP 2000078673A JP 2001267474 A JP2001267474 A JP 2001267474A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- wiring board
- semiconductor
- filler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】半導体チップの活性表面側の角部の欠けを防止
できる構造の半導体装置を提供する。 【解決手段】配線基板１の表面１１には、半導体チップ
２がフェースダウンで接合されている。配線基板１の表
面１１には、さらに、半導体チップ２の周囲を取り囲む
ようにスティフナ４が配置されている。配線基板１の表
面１１と半導体チップ２の活性表面２１との間には、た
とえば、半導体チップ２を配線基板１に接合し、さらに
スティフナ４を配置した後に、このスティフナ４と半導
体チップ２との間に生じる隙間から比較的高粘度な液状
の樹脂材料を注入することにより、充填材７が充填され
ている。この充填材７は、配線基板１の表面１１と半導
体チップ２の活性表面２１との間からはみ出して、半導
体チップ２の活性表面２１側の角部を覆っている。
できる構造の半導体装置を提供する。 【解決手段】配線基板１の表面１１には、半導体チップ
２がフェースダウンで接合されている。配線基板１の表
面１１には、さらに、半導体チップ２の周囲を取り囲む
ようにスティフナ４が配置されている。配線基板１の表
面１１と半導体チップ２の活性表面２１との間には、た
とえば、半導体チップ２を配線基板１に接合し、さらに
スティフナ４を配置した後に、このスティフナ４と半導
体チップ２との間に生じる隙間から比較的高粘度な液状
の樹脂材料を注入することにより、充填材７が充填され
ている。この充填材７は、配線基板１の表面１１と半導
体チップ２の活性表面２１との間からはみ出して、半導
体チップ２の活性表面２１側の角部を覆っている。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体チップを
配線基板や別の半導体チップなどの固体装置の表面にフ
ェースダウン状態で接合させた構造を有する半導体装置
に関する。
配線基板や別の半導体チップなどの固体装置の表面にフ
ェースダウン状態で接合させた構造を有する半導体装置
に関する。
【０００２】
【従来の技術】従来から、半導体チップを配線基板の表
面にフェースダウン状態で接合したフリップ・チップ・
ボンディング構造の半導体装置が知られている。このよ
うなフリップ・チップ・ボンディング構造の半導体装置
では、図４に示すように、半導体チップ９１は、その活
性表面が配線基板９２に対向しており、この配線基板９
２との間に設けられた複数個のバンプ９３によって、所
定間隔を保つように連結され、かつ、互いに電気的に接
続されている。そして、半導体チップ９１の活性表面と
配線基板９２の表面との間には、平面視におけるサイズ
が半導体チップ９１よりも小さい充填材９４が介在され
ていて、この半導体装置が高温下に曝された場合など
に、熱膨張率の相違のために半導体チップ９１および配
線基板９２に生じる熱応力が緩和されるようになってい
る。９５は、外部接続用の端子としての半田ボールであ
り、９６は、配線基板９２の補強のためのスティフナで
ある。
面にフェースダウン状態で接合したフリップ・チップ・
ボンディング構造の半導体装置が知られている。このよ
うなフリップ・チップ・ボンディング構造の半導体装置
では、図４に示すように、半導体チップ９１は、その活
性表面が配線基板９２に対向しており、この配線基板９
２との間に設けられた複数個のバンプ９３によって、所
定間隔を保つように連結され、かつ、互いに電気的に接
続されている。そして、半導体チップ９１の活性表面と
配線基板９２の表面との間には、平面視におけるサイズ
が半導体チップ９１よりも小さい充填材９４が介在され
ていて、この半導体装置が高温下に曝された場合など
に、熱膨張率の相違のために半導体チップ９１および配
線基板９２に生じる熱応力が緩和されるようになってい
る。９５は、外部接続用の端子としての半田ボールであ
り、９６は、配線基板９２の補強のためのスティフナで
ある。
【０００３】
【発明が解決しようとする課題】しかし、上述のような
構成では、たとえば、半導体チップ９１と配線基板９２
とを接合してなる半導体モジュールをモールド樹脂で封
止してパッケージ内に収容する際に、半導体チップ９１
の角部が欠けやすいという問題があった。とくに、半導
体チップ９１の活性表面側の角部が欠けると、半導体チ
ップ９１の特性が劣化してしまう。
構成では、たとえば、半導体チップ９１と配線基板９２
とを接合してなる半導体モジュールをモールド樹脂で封
止してパッケージ内に収容する際に、半導体チップ９１
の角部が欠けやすいという問題があった。とくに、半導
体チップ９１の活性表面側の角部が欠けると、半導体チ
ップ９１の特性が劣化してしまう。
【０００４】そこで、この発明の目的は、上述の技術的
課題を解決し、半導体チップの活性表面側の角部の欠け
を防止できる構造の半導体装置を提供することである。
課題を解決し、半導体チップの活性表面側の角部の欠け
を防止できる構造の半導体装置を提供することである。
【０００５】
【課題を解決するための手段および発明の効果】前記の
目的を達成するための請求項１記載の発明は、固体装置
の表面に、半導体チップをその活性表面を対向させたフ
ェースダウン状態で接合した構造を有する半導体装置で
あって、前記半導体チップの活性表面側の角部が、前記
固体装置の表面と前記半導体チップの活性表面との間か
らはみ出した合成樹脂製の充填材により覆われているこ
とを特徴とする半導体装置である。
目的を達成するための請求項１記載の発明は、固体装置
の表面に、半導体チップをその活性表面を対向させたフ
ェースダウン状態で接合した構造を有する半導体装置で
あって、前記半導体チップの活性表面側の角部が、前記
固体装置の表面と前記半導体チップの活性表面との間か
らはみ出した合成樹脂製の充填材により覆われているこ
とを特徴とする半導体装置である。
【０００６】前記固体装置は、配線基板であってもよい
し、前記半導体チップとは別の半導体チップであっても
よい。この発明によれば、半導体チップの活性表面側の
角部が充填材により覆われているので、たとえば、半導
体チップを固体装置に接合してなる半導体モジュールを
モールド樹脂で封止してパッケージ内に収容する際など
に、半導体チップの活性表面側の角部に欠けを生じるこ
とを防止できる。
し、前記半導体チップとは別の半導体チップであっても
よい。この発明によれば、半導体チップの活性表面側の
角部が充填材により覆われているので、たとえば、半導
体チップを固体装置に接合してなる半導体モジュールを
モールド樹脂で封止してパッケージ内に収容する際など
に、半導体チップの活性表面側の角部に欠けを生じるこ
とを防止できる。
【０００７】また、固体装置と半導体チップとの間に充
填材が設けられていることにより、この半導体装置が高
温下化に曝された場合などに、熱膨張率の相違のために
固体装置および半導体チップに生じる熱応力を緩和する
ことができ、固体装置や半導体チップが割れたりするこ
とを防止できる。請求項２記載の発明は、前記半導体チ
ップの周囲を取り囲むように配置されて、前記固体装置
を補強するための補強部材をさらに含むことを特徴とす
る請求項１記載の半導体装置である。
填材が設けられていることにより、この半導体装置が高
温下化に曝された場合などに、熱膨張率の相違のために
固体装置および半導体チップに生じる熱応力を緩和する
ことができ、固体装置や半導体チップが割れたりするこ
とを防止できる。請求項２記載の発明は、前記半導体チ
ップの周囲を取り囲むように配置されて、前記固体装置
を補強するための補強部材をさらに含むことを特徴とす
る請求項１記載の半導体装置である。
【０００８】この発明によれば、補強部材により固体装
置が補強されることにより、固体装置の平面性を保持す
ることができる。また、半導体チップの周囲に補強部材
が設けられていることにより、たとえば、半導体チップ
を固体装置に接合し、さらに補強部材を配置した後に、
この補強部材と半導体チップとの間に生じる隙間から液
状の合成樹脂材料を注入することにより、合成樹脂製の
充填材を形成することができる。そして、このとき、補
強部材が液状の樹脂材料のダムとなり、固体装置と半導
体チップとの間に注入された液状の樹脂材料が固体装置
上から漏れることを防止できる。
置が補強されることにより、固体装置の平面性を保持す
ることができる。また、半導体チップの周囲に補強部材
が設けられていることにより、たとえば、半導体チップ
を固体装置に接合し、さらに補強部材を配置した後に、
この補強部材と半導体チップとの間に生じる隙間から液
状の合成樹脂材料を注入することにより、合成樹脂製の
充填材を形成することができる。そして、このとき、補
強部材が液状の樹脂材料のダムとなり、固体装置と半導
体チップとの間に注入された液状の樹脂材料が固体装置
上から漏れることを防止できる。
【０００９】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の構成を図解的に示
す断面図である。この半導体装置は、いわゆるＦＣＢＧ
Ａ（Flip Chip Ball Grid Array）構造が適用された半
導体装置であり、たとえば、ポリイミド樹脂またはガラ
スエポキシ樹脂などの樹脂材料で形成された薄い配線基
板１を備えている。この配線基板１には、銅めっきなど
によって配線パターンが形成されている。
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の構成を図解的に示
す断面図である。この半導体装置は、いわゆるＦＣＢＧ
Ａ（Flip Chip Ball Grid Array）構造が適用された半
導体装置であり、たとえば、ポリイミド樹脂またはガラ
スエポキシ樹脂などの樹脂材料で形成された薄い配線基
板１を備えている。この配線基板１には、銅めっきなど
によって配線パターンが形成されている。
【００１０】配線基板１の表面１１には、たとえばＩＣ
チップなどの半導体チップ２がフェースダウンで接合さ
れている。すなわち、半導体チップ２は、トランジスタ
などの素子が形成された活性表層領域側の表面である活
性表面２１を配線基板１の表面１１に対向させた状態
で、金などの導電性材料で形成されたバンプ３を介し
て、配線基板１に接合されており、この配線基板１に形
成された配線パターンに電気的に接続されている。配線
基板１の表面１１には、さらに、半導体チップ２の周囲
を取り囲むようにスティフナ４（補強部材）が配置され
ている。このスティフナ４は、配線基板１を補強して、
配線基板１の平面性を保持するためのものである。
チップなどの半導体チップ２がフェースダウンで接合さ
れている。すなわち、半導体チップ２は、トランジスタ
などの素子が形成された活性表層領域側の表面である活
性表面２１を配線基板１の表面１１に対向させた状態
で、金などの導電性材料で形成されたバンプ３を介し
て、配線基板１に接合されており、この配線基板１に形
成された配線パターンに電気的に接続されている。配線
基板１の表面１１には、さらに、半導体チップ２の周囲
を取り囲むようにスティフナ４（補強部材）が配置され
ている。このスティフナ４は、配線基板１を補強して、
配線基板１の平面性を保持するためのものである。
【００１１】一方、配線基板１の半導体チップ２が接合
された表面１１と反対側の裏面１２には、外部接続用の
端子として複数個の半田ボール５が配設されている。ま
た、必要に応じて、半導体チップ２の活性表面２１とは
反対側の非活性表面２２には、図１に仮想線で示すよう
に、半導体チップから発生する熱を放熱するための放熱
板６が取り付けられる。配線基板１の表面１１と半導体
チップ２の活性表面２１との間には、たとえば、エポキ
シ樹脂などの合成樹脂からなる充填材７が充填されてい
る。この充填材７は、図２に拡大して示すように、平面
視におけるサイズが半導体チップ２よりも大きく、配線
基板１の表面１１と半導体チップ２の活性表面２１との
間からはみ出して、半導体チップ２の活性表面２１側の
角部を覆っている。したがって、たとえば、この配線基
板１および半導体チップ２などを含む半導体モジュール
をモールド樹脂で封止してパッケージ内に収容する際な
どに、半導体チップ２の活性表面２１側の角部に欠けを
生じることを防止できる。
された表面１１と反対側の裏面１２には、外部接続用の
端子として複数個の半田ボール５が配設されている。ま
た、必要に応じて、半導体チップ２の活性表面２１とは
反対側の非活性表面２２には、図１に仮想線で示すよう
に、半導体チップから発生する熱を放熱するための放熱
板６が取り付けられる。配線基板１の表面１１と半導体
チップ２の活性表面２１との間には、たとえば、エポキ
シ樹脂などの合成樹脂からなる充填材７が充填されてい
る。この充填材７は、図２に拡大して示すように、平面
視におけるサイズが半導体チップ２よりも大きく、配線
基板１の表面１１と半導体チップ２の活性表面２１との
間からはみ出して、半導体チップ２の活性表面２１側の
角部を覆っている。したがって、たとえば、この配線基
板１および半導体チップ２などを含む半導体モジュール
をモールド樹脂で封止してパッケージ内に収容する際な
どに、半導体チップ２の活性表面２１側の角部に欠けを
生じることを防止できる。
【００１２】また、この充填材７が設けられていること
により、この半導体装置が高温下に曝された場合など
に、熱膨張率の相違のために配線基板１および半導体チ
ップ２に生じる熱応力を緩和することができ、配線基板
１や半導体チップ２が割れたりすることを防止できる。
なお、充填材７は、たとえば、半導体チップ２を配線基
板１に接合し、さらにスティフナ４を配置した後に、こ
のスティフナ４と半導体チップ２との間に生じる隙間か
ら、比較的高粘度な液状の樹脂材料を注入し、この樹脂
材料を毛細管現象によって配線基板１と半導体チップ２
との間に進入させることにより形成することができる。
この場合、スティフナ４が液状樹脂材料のダム（堰）の
役割を果たすので、配線基板１と半導体チップ２との間
に注入された液状の樹脂材料が配線基板１上から漏れる
ことを防止できる。したがって、図２に二点鎖線で示す
ように、半導体チップ２とスティフナ４との間から配線
基板１の表面が露出しない程度に液状樹脂材料を多めに
注入することができ、こうすることにより、半導体チッ
プ２の活性表面２１側の角部を確実に保護することがで
きる。
により、この半導体装置が高温下に曝された場合など
に、熱膨張率の相違のために配線基板１および半導体チ
ップ２に生じる熱応力を緩和することができ、配線基板
１や半導体チップ２が割れたりすることを防止できる。
なお、充填材７は、たとえば、半導体チップ２を配線基
板１に接合し、さらにスティフナ４を配置した後に、こ
のスティフナ４と半導体チップ２との間に生じる隙間か
ら、比較的高粘度な液状の樹脂材料を注入し、この樹脂
材料を毛細管現象によって配線基板１と半導体チップ２
との間に進入させることにより形成することができる。
この場合、スティフナ４が液状樹脂材料のダム（堰）の
役割を果たすので、配線基板１と半導体チップ２との間
に注入された液状の樹脂材料が配線基板１上から漏れる
ことを防止できる。したがって、図２に二点鎖線で示す
ように、半導体チップ２とスティフナ４との間から配線
基板１の表面が露出しない程度に液状樹脂材料を多めに
注入することができ、こうすることにより、半導体チッ
プ２の活性表面２１側の角部を確実に保護することがで
きる。
【００１３】樹脂材料の粘度は、たとえば、その樹脂材
料中の溶剤の量やフィラーの量を調整したり、シリコン
が混入される場合には、そのシリコンの量を調整したり
することにより適当に変更できる。また、この方法以外
にも、たとえば、図３に示すように、半導体チップ２を
配線基板１に接合した後、配線基板１と半導体チップ２
との間に充填材７の材料を注入して、配線基板１と半導
体チップ２との間に介在された部分７１を形成した後、
この介在部分７１の側面を覆うように充填材７の材料を
塗布して、半導体チップ２の活性表面２１側の角部を保
護する保護部分７２を形成することにより、充填材７が
形成されてもよい。この場合においても、保護部分７２
を形成する際のダムとしてスティフナ４を利用すること
ができ、図３に二点鎖線で示すように、半導体チップ２
とスティフナ４との間から配線基板１の表面が露出しな
い程度に充填材７の材料を多めに注入して保護部分７２
を形成することにより、半導体チップ２の活性表面２１
側の角部を確実に保護することができる。
料中の溶剤の量やフィラーの量を調整したり、シリコン
が混入される場合には、そのシリコンの量を調整したり
することにより適当に変更できる。また、この方法以外
にも、たとえば、図３に示すように、半導体チップ２を
配線基板１に接合した後、配線基板１と半導体チップ２
との間に充填材７の材料を注入して、配線基板１と半導
体チップ２との間に介在された部分７１を形成した後、
この介在部分７１の側面を覆うように充填材７の材料を
塗布して、半導体チップ２の活性表面２１側の角部を保
護する保護部分７２を形成することにより、充填材７が
形成されてもよい。この場合においても、保護部分７２
を形成する際のダムとしてスティフナ４を利用すること
ができ、図３に二点鎖線で示すように、半導体チップ２
とスティフナ４との間から配線基板１の表面が露出しな
い程度に充填材７の材料を多めに注入して保護部分７２
を形成することにより、半導体チップ２の活性表面２１
側の角部を確実に保護することができる。
【００１４】さらには、半導体チップ２を配線基板１に
接合する前に、配線基板１の表面１１に設定された半導
体チップ２の接合領域に、半硬化させた充填材７の材料
を配置し、その後、熱または超音波を付与しつつ半導体
チップ２を配線基板１に圧接して、充填材７の材料を一
旦軟化させて配線基板１と半導体チップ２との間からは
み出させることにより、充填材７が形成されてもよい。
以上、この発明の一実施形態について説明したが、この
発明は、他の形態で実施することも可能である。たとえ
ば、上述の実施形態では、外部接続用の端子としてボー
ル状端子を備えたＦＣＢＧＡ構造を取り上げたが、この
発明は、ピン状のリード端子を備えたフリップ・チップ
・ボンディング構造に適用することもできる。
接合する前に、配線基板１の表面１１に設定された半導
体チップ２の接合領域に、半硬化させた充填材７の材料
を配置し、その後、熱または超音波を付与しつつ半導体
チップ２を配線基板１に圧接して、充填材７の材料を一
旦軟化させて配線基板１と半導体チップ２との間からは
み出させることにより、充填材７が形成されてもよい。
以上、この発明の一実施形態について説明したが、この
発明は、他の形態で実施することも可能である。たとえ
ば、上述の実施形態では、外部接続用の端子としてボー
ル状端子を備えたＦＣＢＧＡ構造を取り上げたが、この
発明は、ピン状のリード端子を備えたフリップ・チップ
・ボンディング構造に適用することもできる。
【００１５】また、この発明は、フリップ・チップ・ボ
ンディング構造に限らず、半導体チップの活性表面を別
の半導体チップの活性表面に対向させて接合するチップ
・オン・チップ構造の半導体装置にも適用することがで
きる。その他、特許請求の範囲に記載された事項の範囲
で種々の設計変更を施すことが可能である。
ンディング構造に限らず、半導体チップの活性表面を別
の半導体チップの活性表面に対向させて接合するチップ
・オン・チップ構造の半導体装置にも適用することがで
きる。その他、特許請求の範囲に記載された事項の範囲
で種々の設計変更を施すことが可能である。
【図１】この発明の一実施形態に係る半導体装置の構成
を図解的に示す断面図である。
を図解的に示す断面図である。
【図２】図１に示す半導体装置の要部を拡大して示す断
面図である。
面図である。
【図３】充填材の他の形成方法について説明するための
断面図である。
断面図である。
【図４】従来の半導体装置の構成を図解的に示す断面図
である。
である。
１ 配線基板（固体装置） １１ 表面（固体装置の表面） ２ 半導体チップ ２１ 活性表面 ４ スティフナ（補強部材） ７ 充填材
Claims (2)
- 【請求項１】固体装置の表面に、半導体チップをその活
性表面を対向させたフェースダウン状態で接合した構造
を有する半導体装置であって、 前記半導体チップの活性表面側の角部が、前記固体装置
の表面と前記半導体チップの活性表面との間からはみ出
した合成樹脂製の充填材により覆われていることを特徴
とする半導体装置。 - 【請求項２】前記半導体チップの周囲を取り囲むように
配置されて、前記固体装置を補強するための補強部材を
さらに含むことを特徴とする請求項１記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000078673A JP2001267474A (ja) | 2000-03-21 | 2000-03-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000078673A JP2001267474A (ja) | 2000-03-21 | 2000-03-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001267474A true JP2001267474A (ja) | 2001-09-28 |
Family
ID=18596053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000078673A Pending JP2001267474A (ja) | 2000-03-21 | 2000-03-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001267474A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1202343A2 (en) | 2000-10-23 | 2002-05-02 | Rohm Co., Ltd. | Semiconductor device and fabrication process therefor |
| JP2004022870A (ja) * | 2002-06-18 | 2004-01-22 | Fujitsu Ltd | フリップチップ型電子デバイス及びチップモジュール電子デバイス装置 |
| JP2007506278A (ja) * | 2003-09-15 | 2007-03-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積型電子チップ及び相互接続デバイス、並びにそれを製造するための方法 |
| JP2010245126A (ja) * | 2009-04-01 | 2010-10-28 | Denso Corp | 両面同時リフロー半田付け方法 |
| US10698288B2 (en) | 2017-01-31 | 2020-06-30 | Sumitomo Osaka Cement Co., Ltd. | Optical modulator |
-
2000
- 2000-03-21 JP JP2000078673A patent/JP2001267474A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1202343A2 (en) | 2000-10-23 | 2002-05-02 | Rohm Co., Ltd. | Semiconductor device and fabrication process therefor |
| EP1202343A3 (en) * | 2000-10-23 | 2004-09-15 | Rohm Co., Ltd. | Semiconductor device and fabrication process therefor |
| US6936499B2 (en) | 2000-10-23 | 2005-08-30 | Rohm Co., Ltd. | Semiconductor device and fabrication process therefor |
| US7192870B2 (en) | 2000-10-23 | 2007-03-20 | Rohm Co., Ltd. | Semiconductor device and fabrication process therefor |
| JP2004022870A (ja) * | 2002-06-18 | 2004-01-22 | Fujitsu Ltd | フリップチップ型電子デバイス及びチップモジュール電子デバイス装置 |
| JP2007506278A (ja) * | 2003-09-15 | 2007-03-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積型電子チップ及び相互接続デバイス、並びにそれを製造するための方法 |
| JP2010245126A (ja) * | 2009-04-01 | 2010-10-28 | Denso Corp | 両面同時リフロー半田付け方法 |
| US10698288B2 (en) | 2017-01-31 | 2020-06-30 | Sumitomo Osaka Cement Co., Ltd. | Optical modulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7148560B2 (en) | IC chip package structure and underfill process | |
| US11355462B2 (en) | Semiconductor device with a semiconductor chip connected in a flip chip manner | |
| US7116000B2 (en) | Underfilled, encapsulated semiconductor die assemblies and methods of fabrication | |
| US7192870B2 (en) | Semiconductor device and fabrication process therefor | |
| US5849606A (en) | Semiconductor device and manufacturing of the same | |
| US20050263906A1 (en) | Electronic system including a semiconductor device with at least one semiconductor die, a carrier, and an encapsulant that fills a space between the die and the carrier and covers intermediate conductive elements that connect the die and the carrier | |
| US20070273019A1 (en) | Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier | |
| US7906857B1 (en) | Molded integrated circuit package and method of forming a molded integrated circuit package | |
| KR101010556B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2002270717A (ja) | 半導体装置 | |
| JP2001267474A (ja) | 半導体装置 | |
| KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| US20220285305A1 (en) | Semiconductor device with a semiconductor chip connected in a flip chip manner | |
| KR20080044518A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| JP2003092464A (ja) | 回路基板、半導体パッケージの実装構造および半導体パッケージの実装方法 | |
| JP2000277564A (ja) | 半導体装置及びその製造方法 | |
| JP2000232198A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR101213029B1 (ko) | 반도체 패키지 | |
| JP2001257223A (ja) | バンプ付電子部品の実装構造 | |
| JP2001007257A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2013191898A (ja) | 半導体装置 | |
| KR20120036540A (ko) | 보호층형성영역을 정의하는 댐을 구비한 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050524 |