JP2004022870A - フリップチップ型電子デバイス及びチップモジュール電子デバイス装置 - Google Patents
フリップチップ型電子デバイス及びチップモジュール電子デバイス装置 Download PDFInfo
- Publication number
- JP2004022870A JP2004022870A JP2002176913A JP2002176913A JP2004022870A JP 2004022870 A JP2004022870 A JP 2004022870A JP 2002176913 A JP2002176913 A JP 2002176913A JP 2002176913 A JP2002176913 A JP 2002176913A JP 2004022870 A JP2004022870 A JP 2004022870A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- flip
- electronic device
- chamfered portion
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】フリップチップ型電子デバイス及びチップモジュール電子デバイス装置に関し、クラックの発生を防止して封止樹脂の材料に対する設計上の制約を低減する。
【解決手段】フリップチップ型電子デバイス１の素子形成面側の外周辺の少なくとも一部に面取り部２を設ける。
【選択図】 図１
【解決手段】フリップチップ型電子デバイス１の素子形成面側の外周辺の少なくとも一部に面取り部２を設ける。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はフリップチップ型電子デバイス及びチップモジュール電子デバイス装置に関するものであり、特に、フリップチップ実装方式によるシングルチップモジュールまたはマルチチップモジュールを使用する半導体デバイスにおける封止絶縁部にクラックが入ることを防止するためのチップ構成に特徴のあるフリップチップ型電子デバイス及びチップモジュール電子デバイス装置に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の実装構造として、所定の回路デバイスを形成したシリコンベアチップを半田バンプを用いて実装回路基板に直接フリップチップ方式で実装したのち、チップと実装回路基板の間隙に封止樹脂をアンダーフィルして封止することが行われている。
【０００３】
ここで、図７を参照して、従来のフリップチップ半導体を用いたチップモジュール半導体装置を説明する。
図７（ａ）参照
図７（ａ）は、従来のチップモジュール半導体装置の構成説明図であり、ウェハカットされたシリコンベアチップからなるフリップチップ半導体２１の回路デバイス形成面側に、エリア配置による半田バンプ３３を形成し、この半田バンプ３３を加熱溶融することによって実装回路基板３２との接続を行う。
【０００４】
次いで、フリップチップ半導体３１と実装回路基板３２との間隙にフィラー（充填物）を含む液体状の封止樹脂３４を、半田バンプおよびチップ面を覆い尽くすように注入し、高温架橋により封止樹脂３４を固体化する。
この場合、封止樹脂３４としては、エポキシ系樹脂に粉末状の無機物質をフィラーとして含有したものを使い、フリップチップ半導体３１と実装回路基板３２との間の熱膨張整合性や熱伝導性の向上などを図っている。
【０００５】
【発明が解決しようとする課題】
しかし、従来のフリップチップ実装構造においては、フリップチップ半導体３１の実装回路基板３２を向く面の四辺の直角突起構造により、封止樹脂３４の残留応力が応力集中現象により増大され、封止樹脂３４が破壊に至る現象が生じていたので、この様子を図７（ｂ）を参照して説明する。
【０００６】
図７（ｂ）参照
図７（ｂ）は、封止樹脂が破壊に至った場合の概略的断面図であり、封止樹脂３４にフリップチップ半導体３１の直角突起構造部近傍を起点とするクラック３５が発生する。
この様なクラック３５が発生すると、その後の高温製造過程で半田バンプ３３を構成する半田が溶融したときに、隣接した半田バンプ３３同士がクラック３５を介してお互いに接触し、絶縁不良になるという問題がある。
【０００７】
このため、封止樹脂の材料設計に際しては厳しい制約が課されることになり、強度、密着性など、さまざまな要求が封止樹脂に求められ、多大な実験を経て性能評価を判定後に封止樹脂を使用している。
この現象はチップ面の頂点付近においてさらに顕著になる。
【０００８】
したがって、本発明は、クラックの発生を防止して封止樹脂の材料に対する設計上の制約を低減することを目的とする。
【０００９】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、ここで、図１を参照して本発明における課題を解決するための手段を説明する。
なお、図における符号４は、バンプである。
図１参照
上記の課題を解決するために、本発明は、フリップチップ型電子デバイス１において、素子形成面側の外周辺の少なくとも一部に面取り部２を設けたことを特徴とする。
【００１０】
このように、素子形成面側の外周辺の少なくとも一部に面取り部２を設けることにより、実装回路基板３との間に充填する封止絶縁物５の残留応力が応力集中現象によって増大することを低減することができ、それによって、封止絶縁物５の破壊を防ぐことができるので、封止絶縁物５の材料設計における自由度を向上させることができる。
【００１１】
この場合の面取り部２の形状としては、単一面取り形状、多角形状面取り形状、或いは、円弧状面取り形状のいずれでも良く、また、面取り部２を設ける位置は、全ての外周辺或いは前記外周辺が互いに接する全ての頂部の少なくとも一方であれば良い。
【００１２】
また、面取り部２を設ける代わりに、素子形成面側の外周辺の少なくとも一部に保護部材を設ても良く、それによって、実装回路基板３との間に充填する封止絶縁物５の残留応力が応力集中現象によって増大することを低減することができる。
【００１３】
また、フリップチップ型電子デバイス１としては、フリップチップ型シリコンチップが典型的なものであるが、強誘電体を用いた光変調素子等を組み込んだ他の電子デバイス１でも良い。
【００１４】
この様なフリップチップ型電子デバイス１を用いることによって、封止絶縁物５にクラック等が発生することのないチップモジュール電子デバイス１装置を構成することができる。
【００１５】
この場合、封止絶縁物５としては、フィラー含有樹脂が好適であり、フィラーとしては、Ａｌ２ Ｏ３ 、ＡｌＮ、或いは、ＡｌＣ等の粉末が好適であり、また、樹脂としてはエポキシ樹脂、或いは、ポリイミド樹脂が好適であり、特に、クラックの入りやすいエポキシ樹脂を典型的対象とするものである。
【００１６】
また、フリップチップ型電子デバイス１が、素子形成面側の外周辺の少なくとも一部に保護部材を設けたフリップチップ型電子デバイス１である場合、保護部材としては、フィラー含有樹脂と同じ樹脂からなるフィラー非含有樹脂或いはフィラー含有樹脂より柔らかい樹脂、例えば、シリコンゴム等が好適である。
【００１７】
【発明の実施の形態】
ここで、図２を参照して、本発明の第１の実施の形態のチップモジュール半導体装置を説明する。
図２（ａ）及び（ｂ）参照
図２（ａ）は、本発明の第１の実施の形態のフリップチップ半導体１１の要部断面図であり、また、図２（ｂ）は、その概略的斜視図であり、フリップチップ半導体１１を斜めに治具に固定し、フリップチップ半導体１１の回路素子形成面側の４つの外周辺の内の一辺がダイスを向くようにし、ダイシングを行って単一面からなる面取り部１２を形成する。
次いで、他の３辺に対して順次同様のダイシングを施して面取りを行ったのち、面取り部１２を研磨する。
【００１８】
図２（ｃ）参照
次いで、面取り部１２を形成したフリップチップ半導体１１を面取り部１２を形成した側をＦＲ−４からなる実装回路基板１３と対向させてＳｎ−Ａｇ系のＰｂフリー半田からなる半田バンプ１４を用いて接続する。
【００１９】
次いで、フリップチップ半導体１１と実装回路基板１３との間隙にＡｌ２ Ｏ３ 粉末からなるフィラーを含む液体状のエポキシ樹脂を半田バンプ１４およびチップ面を覆い尽くすように注入し、高温架橋によりエポキシ樹脂を熱硬化させて封止樹脂１５とすることによって、チップモジュール半導体装置の基本構成が得られる。
【００２０】
この様に、本発明の第１の実施の形態においては、フリップチップ半導体１１の回路素子形成面側の４つの外周辺に面取り部１２を形成したので、４つの外周辺近傍において、残留応力の応力集中現象によって封止樹脂１５にクラックが入ることがなく、信頼性の高いチップモジュール半導体装置を得ることができる。
【００２１】
また、封止樹脂１５にクラックが入りにくくなるので、封止樹脂１５の材料を選択する際の選択範囲を広げることができ、それによって、材料設計における自由度を高めることができる。
例えば、使用するエポキシ樹脂の密着性等の物性値を、硬化した場合の硬度に影響されることなく、必要とする物性値を比較的自由に選択することが可能になる。
【００２２】
次に、図３を参照して、本発明の第１の実施の形態のフリップチップ半導体の面取り部の形状の変形例を説明する。
図３（ａ）参照
図３（ａ）は、本発明の第１の実施の形態のフリップチップ半導体の変形例の要部断面図及びその拡大図であり、図に示すように、フリップチップ半導体１１の回路素子形成面側の４つの外周辺に面取り部として、鈍角からなる多角形状面取り部１６を設けたものである。
【００２３】
即ち、上述の図２（ａ）の場合には、単一の面により面取り部１２を形成しているが、この場合には、多角形状面取り部１６としているので、応力集中をより緩和することができる。
【００２４】
この場合、フリップチップ半導体１１の回路素子形成面側の１辺に対して、治具に対する固定角度を順次変化させて複数回のダイシングを行えば良いものである。
因に、図の場合には、５つの面により多角形状面取り部１６を形成しているので、１辺に対して５回のダイシングを行えば良い。
【００２５】
図３（ｂ）参照
図３（ｂ）は、本発明の第１の実施の形態のフリップチップ半導体の他の変形例の要部断面図及びその拡大図であり、図に示すように、フリップチップ半導体１１の回路素子形成面側の４つの外周辺に面取り部として、円弧状面取り部１７を設けたものである。
【００２６】
即ち、図３（ａ）の場合には、鈍角からなる多角形状面取り部１６を形成しているが、この場合には、円弧状面取り部１７としているので、応力集中をさらに緩和することができる。
この場合、フリップチップ半導体１１の回路素子形成面側の辺に対して、角度を連続的に変えながらダイシングを行えば良いものである。
【００２７】
次に、図４を参照して、本発明の第１の実施の形態のフリップチップ半導体の面取り部位置の変形例を説明する。
図４（ａ）参照
図４（ａ）は、本発明の第１の実施の形態のフリップチップ半導体の変形例の斜視図であり、図に示すように、フリップチップ半導体１１の回路素子形成面側の４つの外周辺が交わる４つの頂点を単一面からなる面取り部１８を形成したものである。
なお、この場合、外周辺が全て屹立するよう傾斜させ、頂点をダイシングすれば良い。
【００２８】
即ち、封止樹脂における残留応力は、曲率半径の最も小さな外周辺が交わる頂点に集中するが、この頂点に面取り部１８を形成しているので、応力集中によるクラックの発生を防止することができる。
【００２９】
図４（ｂ）参照
図４（ｂ）は、本発明の第１の実施の形態のフリップチップ半導体の他の変形例の斜視図であり、図に示すように、フリップチップ半導体１１の回路素子形成面側の４つの外周辺に単一面からなる面取り部１９を設けるとともに、４つの頂点にも単一面からなる面取り部２０を形成したものである。
【００３０】
この変形例においては、図２（ｂ）に示す面取り部１２に比べて４つの頂点における応力集中を緩和することができるので、封止樹脂におけるクラック発生をより効果的に抑制することができる。
【００３１】
次に、図５を参照して、本発明の第２の実施の形態のチップモジュール半導体装置を説明する。
図５（ａ）及び（ｂ）参照
図５（ａ）は、本発明の第２の実施の形態のフリップチップ半導体１１の要部断面図であり、また、図５（ｂ）は、その概略的斜視図であり、フリップチップ半導体１１の回路素子形成面側の４つの外周辺をフィラーを含まないエポキシ樹脂からなる保護部材２１で被覆したものである。
【００３２】
図５（ｃ）参照
以降は、上記の第１の実施の形態と同様に、保護部材２１を設けたフリップチップ半導体１１を保護部材２１を設けた側を、例えば、ＦＲ−４からなる実装回路基板１３と対向させてＳｎ−Ａｇ系のＰｄフリー半田からなる半田バンプ１４を用いて接続する。
【００３３】
次いで、フリップチップ半導体１１と実装回路基板１３との間隙にＡｌ２ Ｏ３ 粉末からなるフィラーを含む液体状のエポキシ樹脂を半田バンプ１４およびチップ面を覆い尽くすように注入し、高温架橋によりエポキシ樹脂を熱硬化させて封止樹脂１５とすることによって、チップモジュール半導体装置の基本構成が得られる。
【００３４】
この様に、本発明の第２の実施の形態においては、フリップチップ半導体１１の回路素子形成面側の４つの外周辺を保護部材２１で被覆しているので、４つの外周辺における曲率半径を大きくして、封止樹時１５における残留応力の応力集中を緩和しているので、封止樹脂１５にクラックが入ることがなく、信頼性の高いチップモジュール半導体装置を得ることができる。
なお、保護部材２１はフィラーを含まないエポキシ樹脂から構成しているので、保護部材２１自体にクラックが入ることはない。
【００３５】
次に、図６を参照して、本発明の第２の実施の形態のフリップチップ半導体の保護部材被覆位置の変形例を説明する。
図６（ａ）参照
図６（ａ）は、本発明の第２の実施の形態のフリップチップ半導体の変形例の斜視図であり、図に示すように、フリップチップ半導体１１の回路素子形成面側の４つの外周辺が交わる４つの頂点のみにフィラーを含まないエポキシ樹脂からなる保護部材２１を設けたものである。
【００３６】
即ち、封止樹脂における残留応力は、曲率半径の最も小さな外周辺が交わる頂点に集中するが、この頂点に保護部材２１を形成しているので、封止樹脂における応力集中によるクラックの発生を防止することができる。
【００３７】
図６（ｂ）参照
図６（ｂ）は、本発明の第２の実施の形態のフリップチップ半導体の他の変形例の斜視図であり、図に示すように、フリップチップ半導体１１の回路素子形成面側の４つの頂点及びその近傍の外周辺にもフィラーを含まないエポキシ樹脂からなる保護部材２１を設けたものである。
【００３８】
この変形例においては、図５（ｂ）に示した場合と、図６（ａ）に示した場合の中間の応力集中緩和効果が得られる。
【００３９】
以上、本発明の各実施の形態を説明してきたが、本発明は各実施の形態に記載した構成に限られるものではなく、各種の変更が可能である。
例えば、上記の図３（ａ）に示す変形例においては、多角形状面取り部を５回のダイシングにより、即ち、５つの平面により形成しているが、２つ以上の平面であれば良く、面の数が増えるほど応力緩和効果は高まり、その極限が、図３（ｂ）に示す円弧状面取り部である。
【００４０】
また、上記の図４（ａ）及び（ｂ）に示す変形例においては、面取り部を単一面から形成しているが、図３（ａ）及び（ｂ）に示すように、多角形状面取り部或いは円弧状面取り部で構成しても良いものである。
【００４１】
また、上記の第１の実施の形態においては、面取り部しか設けていないが、面取り部に更に保護部材を設けても良いものであり、この場合、保護部材は、図５（ｂ）に示すように４つの外周辺全体を被覆しても良いものであり、あるいは、図６（ａ）と同様に応力集中が相対的に大きな頂点部のみに設けても良いものであり、さらには、図６（ｂ）と同様に頂点部及びその周辺部に設けても良いものである。
【００４２】
また、図４（ａ）に示した変形例の場合にも、保護部材を設けても良いものであり、その場合には、４つの外周辺全体を被覆しても良く、或いは、面取り部を形成していない、頂点を除く４つの外周辺部のみを被覆しても良いものである。
【００４３】
また、図４（ｂ）に示した変形例の場合には、上述の図５（ｂ）の場合と同様に、４つの外周辺全体を被覆しても良いし、あるいは、あるいは、図６（ａ）と同様に応力集中が相対的に大きな頂点部のみに設けても良いものであり、さらには、図６（ｂ）と同様に頂点部及びその周辺部に設けても良いものである。
【００４４】
また、上記の各実施の形態においては、封止樹脂に混入するフィラーとしてＡｌ２ Ｏ３ 粉末を用いているが、Ａｌ２ Ｏ３ 粉末に限られるものではなく、例えば、ＡｌＮ粉末、ＡｌＣ粉末等の他のフィラーを用いても良く、且つ、その形状も特定されるものではなく、単純な粉末状のものでも良く、或いは、フィラメント状のものでも良い。
【００４５】
また、上記の各実施の形態においては、封止樹脂としてエポキシ樹脂を用いているが、エポキシ樹脂に限られるものではなく、ポリイミド樹脂の場合にも適用されるものである。
【００４６】
また、上記の各実施の形態においては、封止樹脂にフィラーを混入しているが、上述のように面取り部或いは保護部材を設けることにより応力を緩和し、樹脂材料の選択肢を広げているので、樹脂材料の熱膨張係数や熱伝導率によっては、必ずしもフィラーを混入する必要はない。
【００４７】
また、上記の第２の実施の形態においては、保護部材をフィラーを含まないエポキシ樹脂で形成しているが、エポキシ樹脂に限られるものではなく、シリコンゴム等のエポキシ樹脂より柔らかいクラックの入りにくい他の樹脂を用いても良いものである。
【００４８】さらには、封止絶縁物は、樹脂に限られるものではなく、低融点ガラス等の無機物を用いても良いものであり、この様な無機物はクラックが入りやすいので、本発明の適用が有効になる。
【００４９】
また、上記の各実施の形態においては、実装回路基板をＦＲ−４としているが、これは、単なる一例にすぎず、ＡｌＮセラミック基板、或いは、フィラー含有樹脂からなるＬＤ等を用いても良いものである。
【００５０】
また、上記の各実施の形態においては、フリップチップ半導体として通常の方形の半導体チップとして説明しているが、方形に限られるものではなく、５角形以上の多角形からなる半導体チップにも適用されるものである。
【００５１】
また、上記の第１の実施の形態においては、面取り部をダイスを用いたダイシング、即ち、機械加工によって形成しているが、機械加工に限られるものではなく、化学エッチングによって形成しても良いものである。
【００５２】
また、上記の第１の実施の形態においては、フリップチップ型のベアチップをシリコンチップを前提としているが、ＧａＡｓ等の化合物半導体チップにも適用されるものであり、さらには、光変調素子、光偏向素子等を形成した強誘電体からなる光デバイス等の他の電子デバイスにも適用されるものである。
【００５３】
また、上記の各実施の形態においては、シングルチップモジュールとして説明しているが、複数のベアチップを一つの実装回路基板上に実装するマルチチップモジュールにも適用されることは言うまでもない。
【００５４】
ここで、再び、図１を参照して、改めて本発明の詳細な特徴を説明する。
再び、図１参照
（付記１） 素子形成面側の外周辺の少なくとも一部に面取り部２を設けたことを特徴とするフリップチップ型電子デバイス。
（付記２） 上記面取り部２の形状が、単一面取り形状、多角形状面取り形状、或いは、円弧状面取り形状のいずれかであることを特徴とする付記１記載のフリップチップ型電子デバイス。
（付記３） 上記面取り部２を設ける位置が、全ての外周辺或いは前記外周辺が互いに接する全ての頂部の少なくとも一方であることを特徴とする付記２記載のフリップチップ型電子デバイス。
（付記４） 素子形成面側の外周辺の少なくとも一部に保護部材を設けたことを特徴とするフリップチップ型電子デバイス。
（付記５） 上記フリップチップ型電子デバイス１が、フリップチップ型シリコンチップであることを特徴とする付記４記載のフリップチップ型電子デバイス。
（付記６） 付記１乃至５のいずれか１に記載のフリップチップ型電子デバイス１の素子形成面を実装回路基板３と対向させてバンプ４により接続するとともに、前記フリップチップ型電子デバイス１と実装回路基板３との間隙に封止絶縁物５を設けたことを特徴とするチップモジュール電子デバイス装置。
（付記７） 封止絶縁物５が、フィラー含有樹脂からなることを特徴とする付記６記載のチップモジュール電子デバイス装置。
（付記８） 上記フリップチップ型電子デバイス１が、素子形成面側の外周辺の少なくとも一部に保護部材を設けたフリップチップ型電子デバイス１であり、上記保護部材が、フィラー含有樹脂と同じ樹脂からなるフィラー非含有樹脂或いはフィラー含有樹脂より柔らかい樹脂のいずれかからなることを特徴とする付記７記載のチップモジュール電子デバイス装置。
【００５５】
【発明の効果】
本発明によれば、フリップチップ実装において、フリップチップ型電子デバイスの素子形成面に面取り部或いは保護部材を設けているので、封止樹脂の残留応力が応力集中現象により増大するのを低減することができ、それによって、封止樹脂の破壊を防ぎ、封止樹脂材料設計での自由度を向上させることができるので、チップモジュール電子デバイス装置の信頼性の向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態のチップモジュール半導体装置の構成説明図である。
【図３】本発明の第１の実施の形態のフリップチップ半導体の面取り部の形状の変形例の説明図である。
【図４】本発明の第１の実施の形態のフリップチップ半導体の面取り部位置の変形例の説明図である。
【図５】本発明の第２の実施の形態のチップモジュール半導体装置の構成説明図である。
【図６】本発明の第２の実施の形態のフリップチップ半導体の保護部材被覆位置の変形例の説明図である。
【図７】従来のチップモジュール半導体装置の構成説明図である。
【符号の説明】
１ フリップチップ型電子デバイス
２ 面取り部
３ 実装回路基板
４ バンプ
５ 封止絶縁物
１１ フリップチップ半導体
１２ 面取り部
１３ 実装回路基板
１４ 半田バンプ
１５ 封止樹脂
１６ 多角形状面取り部
１７ 円弧状面取り部
１８ 面取り部
１９ 面取り部
２０ 面取り部
２１ 保護部材
３１ フリップチップ半導体
３２ 実装回路基板
３３ 半田バンプ
３４ 封止樹脂
３５ クラック
【発明の属する技術分野】
本発明はフリップチップ型電子デバイス及びチップモジュール電子デバイス装置に関するものであり、特に、フリップチップ実装方式によるシングルチップモジュールまたはマルチチップモジュールを使用する半導体デバイスにおける封止絶縁部にクラックが入ることを防止するためのチップ構成に特徴のあるフリップチップ型電子デバイス及びチップモジュール電子デバイス装置に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の実装構造として、所定の回路デバイスを形成したシリコンベアチップを半田バンプを用いて実装回路基板に直接フリップチップ方式で実装したのち、チップと実装回路基板の間隙に封止樹脂をアンダーフィルして封止することが行われている。
【０００３】
ここで、図７を参照して、従来のフリップチップ半導体を用いたチップモジュール半導体装置を説明する。
図７（ａ）参照
図７（ａ）は、従来のチップモジュール半導体装置の構成説明図であり、ウェハカットされたシリコンベアチップからなるフリップチップ半導体２１の回路デバイス形成面側に、エリア配置による半田バンプ３３を形成し、この半田バンプ３３を加熱溶融することによって実装回路基板３２との接続を行う。
【０００４】
次いで、フリップチップ半導体３１と実装回路基板３２との間隙にフィラー（充填物）を含む液体状の封止樹脂３４を、半田バンプおよびチップ面を覆い尽くすように注入し、高温架橋により封止樹脂３４を固体化する。
この場合、封止樹脂３４としては、エポキシ系樹脂に粉末状の無機物質をフィラーとして含有したものを使い、フリップチップ半導体３１と実装回路基板３２との間の熱膨張整合性や熱伝導性の向上などを図っている。
【０００５】
【発明が解決しようとする課題】
しかし、従来のフリップチップ実装構造においては、フリップチップ半導体３１の実装回路基板３２を向く面の四辺の直角突起構造により、封止樹脂３４の残留応力が応力集中現象により増大され、封止樹脂３４が破壊に至る現象が生じていたので、この様子を図７（ｂ）を参照して説明する。
【０００６】
図７（ｂ）参照
図７（ｂ）は、封止樹脂が破壊に至った場合の概略的断面図であり、封止樹脂３４にフリップチップ半導体３１の直角突起構造部近傍を起点とするクラック３５が発生する。
この様なクラック３５が発生すると、その後の高温製造過程で半田バンプ３３を構成する半田が溶融したときに、隣接した半田バンプ３３同士がクラック３５を介してお互いに接触し、絶縁不良になるという問題がある。
【０００７】
このため、封止樹脂の材料設計に際しては厳しい制約が課されることになり、強度、密着性など、さまざまな要求が封止樹脂に求められ、多大な実験を経て性能評価を判定後に封止樹脂を使用している。
この現象はチップ面の頂点付近においてさらに顕著になる。
【０００８】
したがって、本発明は、クラックの発生を防止して封止樹脂の材料に対する設計上の制約を低減することを目的とする。
【０００９】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、ここで、図１を参照して本発明における課題を解決するための手段を説明する。
なお、図における符号４は、バンプである。
図１参照
上記の課題を解決するために、本発明は、フリップチップ型電子デバイス１において、素子形成面側の外周辺の少なくとも一部に面取り部２を設けたことを特徴とする。
【００１０】
このように、素子形成面側の外周辺の少なくとも一部に面取り部２を設けることにより、実装回路基板３との間に充填する封止絶縁物５の残留応力が応力集中現象によって増大することを低減することができ、それによって、封止絶縁物５の破壊を防ぐことができるので、封止絶縁物５の材料設計における自由度を向上させることができる。
【００１１】
この場合の面取り部２の形状としては、単一面取り形状、多角形状面取り形状、或いは、円弧状面取り形状のいずれでも良く、また、面取り部２を設ける位置は、全ての外周辺或いは前記外周辺が互いに接する全ての頂部の少なくとも一方であれば良い。
【００１２】
また、面取り部２を設ける代わりに、素子形成面側の外周辺の少なくとも一部に保護部材を設ても良く、それによって、実装回路基板３との間に充填する封止絶縁物５の残留応力が応力集中現象によって増大することを低減することができる。
【００１３】
また、フリップチップ型電子デバイス１としては、フリップチップ型シリコンチップが典型的なものであるが、強誘電体を用いた光変調素子等を組み込んだ他の電子デバイス１でも良い。
【００１４】
この様なフリップチップ型電子デバイス１を用いることによって、封止絶縁物５にクラック等が発生することのないチップモジュール電子デバイス１装置を構成することができる。
【００１５】
この場合、封止絶縁物５としては、フィラー含有樹脂が好適であり、フィラーとしては、Ａｌ２ Ｏ３ 、ＡｌＮ、或いは、ＡｌＣ等の粉末が好適であり、また、樹脂としてはエポキシ樹脂、或いは、ポリイミド樹脂が好適であり、特に、クラックの入りやすいエポキシ樹脂を典型的対象とするものである。
【００１６】
また、フリップチップ型電子デバイス１が、素子形成面側の外周辺の少なくとも一部に保護部材を設けたフリップチップ型電子デバイス１である場合、保護部材としては、フィラー含有樹脂と同じ樹脂からなるフィラー非含有樹脂或いはフィラー含有樹脂より柔らかい樹脂、例えば、シリコンゴム等が好適である。
【００１７】
【発明の実施の形態】
ここで、図２を参照して、本発明の第１の実施の形態のチップモジュール半導体装置を説明する。
図２（ａ）及び（ｂ）参照
図２（ａ）は、本発明の第１の実施の形態のフリップチップ半導体１１の要部断面図であり、また、図２（ｂ）は、その概略的斜視図であり、フリップチップ半導体１１を斜めに治具に固定し、フリップチップ半導体１１の回路素子形成面側の４つの外周辺の内の一辺がダイスを向くようにし、ダイシングを行って単一面からなる面取り部１２を形成する。
次いで、他の３辺に対して順次同様のダイシングを施して面取りを行ったのち、面取り部１２を研磨する。
【００１８】
図２（ｃ）参照
次いで、面取り部１２を形成したフリップチップ半導体１１を面取り部１２を形成した側をＦＲ−４からなる実装回路基板１３と対向させてＳｎ−Ａｇ系のＰｂフリー半田からなる半田バンプ１４を用いて接続する。
【００１９】
次いで、フリップチップ半導体１１と実装回路基板１３との間隙にＡｌ２ Ｏ３ 粉末からなるフィラーを含む液体状のエポキシ樹脂を半田バンプ１４およびチップ面を覆い尽くすように注入し、高温架橋によりエポキシ樹脂を熱硬化させて封止樹脂１５とすることによって、チップモジュール半導体装置の基本構成が得られる。
【００２０】
この様に、本発明の第１の実施の形態においては、フリップチップ半導体１１の回路素子形成面側の４つの外周辺に面取り部１２を形成したので、４つの外周辺近傍において、残留応力の応力集中現象によって封止樹脂１５にクラックが入ることがなく、信頼性の高いチップモジュール半導体装置を得ることができる。
【００２１】
また、封止樹脂１５にクラックが入りにくくなるので、封止樹脂１５の材料を選択する際の選択範囲を広げることができ、それによって、材料設計における自由度を高めることができる。
例えば、使用するエポキシ樹脂の密着性等の物性値を、硬化した場合の硬度に影響されることなく、必要とする物性値を比較的自由に選択することが可能になる。
【００２２】
次に、図３を参照して、本発明の第１の実施の形態のフリップチップ半導体の面取り部の形状の変形例を説明する。
図３（ａ）参照
図３（ａ）は、本発明の第１の実施の形態のフリップチップ半導体の変形例の要部断面図及びその拡大図であり、図に示すように、フリップチップ半導体１１の回路素子形成面側の４つの外周辺に面取り部として、鈍角からなる多角形状面取り部１６を設けたものである。
【００２３】
即ち、上述の図２（ａ）の場合には、単一の面により面取り部１２を形成しているが、この場合には、多角形状面取り部１６としているので、応力集中をより緩和することができる。
【００２４】
この場合、フリップチップ半導体１１の回路素子形成面側の１辺に対して、治具に対する固定角度を順次変化させて複数回のダイシングを行えば良いものである。
因に、図の場合には、５つの面により多角形状面取り部１６を形成しているので、１辺に対して５回のダイシングを行えば良い。
【００２５】
図３（ｂ）参照
図３（ｂ）は、本発明の第１の実施の形態のフリップチップ半導体の他の変形例の要部断面図及びその拡大図であり、図に示すように、フリップチップ半導体１１の回路素子形成面側の４つの外周辺に面取り部として、円弧状面取り部１７を設けたものである。
【００２６】
即ち、図３（ａ）の場合には、鈍角からなる多角形状面取り部１６を形成しているが、この場合には、円弧状面取り部１７としているので、応力集中をさらに緩和することができる。
この場合、フリップチップ半導体１１の回路素子形成面側の辺に対して、角度を連続的に変えながらダイシングを行えば良いものである。
【００２７】
次に、図４を参照して、本発明の第１の実施の形態のフリップチップ半導体の面取り部位置の変形例を説明する。
図４（ａ）参照
図４（ａ）は、本発明の第１の実施の形態のフリップチップ半導体の変形例の斜視図であり、図に示すように、フリップチップ半導体１１の回路素子形成面側の４つの外周辺が交わる４つの頂点を単一面からなる面取り部１８を形成したものである。
なお、この場合、外周辺が全て屹立するよう傾斜させ、頂点をダイシングすれば良い。
【００２８】
即ち、封止樹脂における残留応力は、曲率半径の最も小さな外周辺が交わる頂点に集中するが、この頂点に面取り部１８を形成しているので、応力集中によるクラックの発生を防止することができる。
【００２９】
図４（ｂ）参照
図４（ｂ）は、本発明の第１の実施の形態のフリップチップ半導体の他の変形例の斜視図であり、図に示すように、フリップチップ半導体１１の回路素子形成面側の４つの外周辺に単一面からなる面取り部１９を設けるとともに、４つの頂点にも単一面からなる面取り部２０を形成したものである。
【００３０】
この変形例においては、図２（ｂ）に示す面取り部１２に比べて４つの頂点における応力集中を緩和することができるので、封止樹脂におけるクラック発生をより効果的に抑制することができる。
【００３１】
次に、図５を参照して、本発明の第２の実施の形態のチップモジュール半導体装置を説明する。
図５（ａ）及び（ｂ）参照
図５（ａ）は、本発明の第２の実施の形態のフリップチップ半導体１１の要部断面図であり、また、図５（ｂ）は、その概略的斜視図であり、フリップチップ半導体１１の回路素子形成面側の４つの外周辺をフィラーを含まないエポキシ樹脂からなる保護部材２１で被覆したものである。
【００３２】
図５（ｃ）参照
以降は、上記の第１の実施の形態と同様に、保護部材２１を設けたフリップチップ半導体１１を保護部材２１を設けた側を、例えば、ＦＲ−４からなる実装回路基板１３と対向させてＳｎ−Ａｇ系のＰｄフリー半田からなる半田バンプ１４を用いて接続する。
【００３３】
次いで、フリップチップ半導体１１と実装回路基板１３との間隙にＡｌ２ Ｏ３ 粉末からなるフィラーを含む液体状のエポキシ樹脂を半田バンプ１４およびチップ面を覆い尽くすように注入し、高温架橋によりエポキシ樹脂を熱硬化させて封止樹脂１５とすることによって、チップモジュール半導体装置の基本構成が得られる。
【００３４】
この様に、本発明の第２の実施の形態においては、フリップチップ半導体１１の回路素子形成面側の４つの外周辺を保護部材２１で被覆しているので、４つの外周辺における曲率半径を大きくして、封止樹時１５における残留応力の応力集中を緩和しているので、封止樹脂１５にクラックが入ることがなく、信頼性の高いチップモジュール半導体装置を得ることができる。
なお、保護部材２１はフィラーを含まないエポキシ樹脂から構成しているので、保護部材２１自体にクラックが入ることはない。
【００３５】
次に、図６を参照して、本発明の第２の実施の形態のフリップチップ半導体の保護部材被覆位置の変形例を説明する。
図６（ａ）参照
図６（ａ）は、本発明の第２の実施の形態のフリップチップ半導体の変形例の斜視図であり、図に示すように、フリップチップ半導体１１の回路素子形成面側の４つの外周辺が交わる４つの頂点のみにフィラーを含まないエポキシ樹脂からなる保護部材２１を設けたものである。
【００３６】
即ち、封止樹脂における残留応力は、曲率半径の最も小さな外周辺が交わる頂点に集中するが、この頂点に保護部材２１を形成しているので、封止樹脂における応力集中によるクラックの発生を防止することができる。
【００３７】
図６（ｂ）参照
図６（ｂ）は、本発明の第２の実施の形態のフリップチップ半導体の他の変形例の斜視図であり、図に示すように、フリップチップ半導体１１の回路素子形成面側の４つの頂点及びその近傍の外周辺にもフィラーを含まないエポキシ樹脂からなる保護部材２１を設けたものである。
【００３８】
この変形例においては、図５（ｂ）に示した場合と、図６（ａ）に示した場合の中間の応力集中緩和効果が得られる。
【００３９】
以上、本発明の各実施の形態を説明してきたが、本発明は各実施の形態に記載した構成に限られるものではなく、各種の変更が可能である。
例えば、上記の図３（ａ）に示す変形例においては、多角形状面取り部を５回のダイシングにより、即ち、５つの平面により形成しているが、２つ以上の平面であれば良く、面の数が増えるほど応力緩和効果は高まり、その極限が、図３（ｂ）に示す円弧状面取り部である。
【００４０】
また、上記の図４（ａ）及び（ｂ）に示す変形例においては、面取り部を単一面から形成しているが、図３（ａ）及び（ｂ）に示すように、多角形状面取り部或いは円弧状面取り部で構成しても良いものである。
【００４１】
また、上記の第１の実施の形態においては、面取り部しか設けていないが、面取り部に更に保護部材を設けても良いものであり、この場合、保護部材は、図５（ｂ）に示すように４つの外周辺全体を被覆しても良いものであり、あるいは、図６（ａ）と同様に応力集中が相対的に大きな頂点部のみに設けても良いものであり、さらには、図６（ｂ）と同様に頂点部及びその周辺部に設けても良いものである。
【００４２】
また、図４（ａ）に示した変形例の場合にも、保護部材を設けても良いものであり、その場合には、４つの外周辺全体を被覆しても良く、或いは、面取り部を形成していない、頂点を除く４つの外周辺部のみを被覆しても良いものである。
【００４３】
また、図４（ｂ）に示した変形例の場合には、上述の図５（ｂ）の場合と同様に、４つの外周辺全体を被覆しても良いし、あるいは、あるいは、図６（ａ）と同様に応力集中が相対的に大きな頂点部のみに設けても良いものであり、さらには、図６（ｂ）と同様に頂点部及びその周辺部に設けても良いものである。
【００４４】
また、上記の各実施の形態においては、封止樹脂に混入するフィラーとしてＡｌ２ Ｏ３ 粉末を用いているが、Ａｌ２ Ｏ３ 粉末に限られるものではなく、例えば、ＡｌＮ粉末、ＡｌＣ粉末等の他のフィラーを用いても良く、且つ、その形状も特定されるものではなく、単純な粉末状のものでも良く、或いは、フィラメント状のものでも良い。
【００４５】
また、上記の各実施の形態においては、封止樹脂としてエポキシ樹脂を用いているが、エポキシ樹脂に限られるものではなく、ポリイミド樹脂の場合にも適用されるものである。
【００４６】
また、上記の各実施の形態においては、封止樹脂にフィラーを混入しているが、上述のように面取り部或いは保護部材を設けることにより応力を緩和し、樹脂材料の選択肢を広げているので、樹脂材料の熱膨張係数や熱伝導率によっては、必ずしもフィラーを混入する必要はない。
【００４７】
また、上記の第２の実施の形態においては、保護部材をフィラーを含まないエポキシ樹脂で形成しているが、エポキシ樹脂に限られるものではなく、シリコンゴム等のエポキシ樹脂より柔らかいクラックの入りにくい他の樹脂を用いても良いものである。
【００４８】さらには、封止絶縁物は、樹脂に限られるものではなく、低融点ガラス等の無機物を用いても良いものであり、この様な無機物はクラックが入りやすいので、本発明の適用が有効になる。
【００４９】
また、上記の各実施の形態においては、実装回路基板をＦＲ−４としているが、これは、単なる一例にすぎず、ＡｌＮセラミック基板、或いは、フィラー含有樹脂からなるＬＤ等を用いても良いものである。
【００５０】
また、上記の各実施の形態においては、フリップチップ半導体として通常の方形の半導体チップとして説明しているが、方形に限られるものではなく、５角形以上の多角形からなる半導体チップにも適用されるものである。
【００５１】
また、上記の第１の実施の形態においては、面取り部をダイスを用いたダイシング、即ち、機械加工によって形成しているが、機械加工に限られるものではなく、化学エッチングによって形成しても良いものである。
【００５２】
また、上記の第１の実施の形態においては、フリップチップ型のベアチップをシリコンチップを前提としているが、ＧａＡｓ等の化合物半導体チップにも適用されるものであり、さらには、光変調素子、光偏向素子等を形成した強誘電体からなる光デバイス等の他の電子デバイスにも適用されるものである。
【００５３】
また、上記の各実施の形態においては、シングルチップモジュールとして説明しているが、複数のベアチップを一つの実装回路基板上に実装するマルチチップモジュールにも適用されることは言うまでもない。
【００５４】
ここで、再び、図１を参照して、改めて本発明の詳細な特徴を説明する。
再び、図１参照
（付記１） 素子形成面側の外周辺の少なくとも一部に面取り部２を設けたことを特徴とするフリップチップ型電子デバイス。
（付記２） 上記面取り部２の形状が、単一面取り形状、多角形状面取り形状、或いは、円弧状面取り形状のいずれかであることを特徴とする付記１記載のフリップチップ型電子デバイス。
（付記３） 上記面取り部２を設ける位置が、全ての外周辺或いは前記外周辺が互いに接する全ての頂部の少なくとも一方であることを特徴とする付記２記載のフリップチップ型電子デバイス。
（付記４） 素子形成面側の外周辺の少なくとも一部に保護部材を設けたことを特徴とするフリップチップ型電子デバイス。
（付記５） 上記フリップチップ型電子デバイス１が、フリップチップ型シリコンチップであることを特徴とする付記４記載のフリップチップ型電子デバイス。
（付記６） 付記１乃至５のいずれか１に記載のフリップチップ型電子デバイス１の素子形成面を実装回路基板３と対向させてバンプ４により接続するとともに、前記フリップチップ型電子デバイス１と実装回路基板３との間隙に封止絶縁物５を設けたことを特徴とするチップモジュール電子デバイス装置。
（付記７） 封止絶縁物５が、フィラー含有樹脂からなることを特徴とする付記６記載のチップモジュール電子デバイス装置。
（付記８） 上記フリップチップ型電子デバイス１が、素子形成面側の外周辺の少なくとも一部に保護部材を設けたフリップチップ型電子デバイス１であり、上記保護部材が、フィラー含有樹脂と同じ樹脂からなるフィラー非含有樹脂或いはフィラー含有樹脂より柔らかい樹脂のいずれかからなることを特徴とする付記７記載のチップモジュール電子デバイス装置。
【００５５】
【発明の効果】
本発明によれば、フリップチップ実装において、フリップチップ型電子デバイスの素子形成面に面取り部或いは保護部材を設けているので、封止樹脂の残留応力が応力集中現象により増大するのを低減することができ、それによって、封止樹脂の破壊を防ぎ、封止樹脂材料設計での自由度を向上させることができるので、チップモジュール電子デバイス装置の信頼性の向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態のチップモジュール半導体装置の構成説明図である。
【図３】本発明の第１の実施の形態のフリップチップ半導体の面取り部の形状の変形例の説明図である。
【図４】本発明の第１の実施の形態のフリップチップ半導体の面取り部位置の変形例の説明図である。
【図５】本発明の第２の実施の形態のチップモジュール半導体装置の構成説明図である。
【図６】本発明の第２の実施の形態のフリップチップ半導体の保護部材被覆位置の変形例の説明図である。
【図７】従来のチップモジュール半導体装置の構成説明図である。
【符号の説明】
１ フリップチップ型電子デバイス
２ 面取り部
３ 実装回路基板
４ バンプ
５ 封止絶縁物
１１ フリップチップ半導体
１２ 面取り部
１３ 実装回路基板
１４ 半田バンプ
１５ 封止樹脂
１６ 多角形状面取り部
１７ 円弧状面取り部
１８ 面取り部
１９ 面取り部
２０ 面取り部
２１ 保護部材
３１ フリップチップ半導体
３２ 実装回路基板
３３ 半田バンプ
３４ 封止樹脂
３５ クラック
Claims (5)
- 素子形成面側の外周辺の少なくとも一部に面取り部を設けたことを特徴とするフリップチップ型電子デバイス。
- 上記面取り部の形状が、単一面取り形状、多角形状面取り形状、或いは、円弧状面取り形状のいずれかであることを特徴とする請求項１記載のフリップチップ型電子デバイス。
- 上記面取り部を設ける位置が、全ての外周辺或いは前記外周辺が互いに接する全ての頂部の少なくとも一方であることを特徴とする請求項２記載のフリップチップ型電子デバイス。
- 素子形成面側の外周辺の少なくとも一部に保護部材を設けたことを特徴とするフリップチップ型電子デバイス。
- 請求項１乃至４のいずれか１項に記載のフリップチップ型電子デバイスの素子形成面を実装回路基板と対向させてバンプにより接続するとともに、前記フリップチップ型電子デバイスと実装回路基板との間隙に封止絶縁物を設けたことを特徴とするチップモジュール電子デバイス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002176913A JP2004022870A (ja) | 2002-06-18 | 2002-06-18 | フリップチップ型電子デバイス及びチップモジュール電子デバイス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002176913A JP2004022870A (ja) | 2002-06-18 | 2002-06-18 | フリップチップ型電子デバイス及びチップモジュール電子デバイス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004022870A true JP2004022870A (ja) | 2004-01-22 |
Family
ID=31175082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002176913A Pending JP2004022870A (ja) | 2002-06-18 | 2002-06-18 | フリップチップ型電子デバイス及びチップモジュール電子デバイス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004022870A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184400A (ja) * | 2006-01-06 | 2007-07-19 | Opnext Japan Inc | 光伝送モジュールおよび半導体装置 |
| JP2012074505A (ja) * | 2010-09-28 | 2012-04-12 | Ngk Spark Plug Co Ltd | 半導体搭載装置用基板、半導体搭載装置 |
| JP2013197501A (ja) * | 2012-03-22 | 2013-09-30 | Hoya Corp | 半導体パッケージ |
| CN108428678A (zh) * | 2018-04-25 | 2018-08-21 | 昆山丘钛微电子科技有限公司 | 防水指纹模组及电子设备 |
| JP2021051134A (ja) * | 2019-09-24 | 2021-04-01 | 日本電信電話株式会社 | 光集積回路、及び光集積回路モジュール |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04266038A (ja) * | 1991-02-21 | 1992-09-22 | Sharp Corp | Ｌｓｉチップの実装構造 |
| JPH1041438A (ja) * | 1996-07-22 | 1998-02-13 | Fujitsu Ten Ltd | 半導体素子の構造及び半導体素子の封止構造並びに半導体素子の封止装置 |
| JP2000040775A (ja) * | 1998-07-23 | 2000-02-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2001060569A (ja) * | 1999-08-24 | 2001-03-06 | Japan Radio Co Ltd | デバイス製造方法 |
| JP2001267474A (ja) * | 2000-03-21 | 2001-09-28 | Rohm Co Ltd | 半導体装置 |
| JP2001274295A (ja) * | 2000-03-28 | 2001-10-05 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2002164388A (ja) * | 2000-11-28 | 2002-06-07 | Toshiba Chem Corp | 半導体装置及びその製造方法 |
-
2002
- 2002-06-18 JP JP2002176913A patent/JP2004022870A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04266038A (ja) * | 1991-02-21 | 1992-09-22 | Sharp Corp | Ｌｓｉチップの実装構造 |
| JPH1041438A (ja) * | 1996-07-22 | 1998-02-13 | Fujitsu Ten Ltd | 半導体素子の構造及び半導体素子の封止構造並びに半導体素子の封止装置 |
| JP2000040775A (ja) * | 1998-07-23 | 2000-02-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2001060569A (ja) * | 1999-08-24 | 2001-03-06 | Japan Radio Co Ltd | デバイス製造方法 |
| JP2001267474A (ja) * | 2000-03-21 | 2001-09-28 | Rohm Co Ltd | 半導体装置 |
| JP2001274295A (ja) * | 2000-03-28 | 2001-10-05 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2002164388A (ja) * | 2000-11-28 | 2002-06-07 | Toshiba Chem Corp | 半導体装置及びその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184400A (ja) * | 2006-01-06 | 2007-07-19 | Opnext Japan Inc | 光伝送モジュールおよび半導体装置 |
| JP2012074505A (ja) * | 2010-09-28 | 2012-04-12 | Ngk Spark Plug Co Ltd | 半導体搭載装置用基板、半導体搭載装置 |
| JP2013197501A (ja) * | 2012-03-22 | 2013-09-30 | Hoya Corp | 半導体パッケージ |
| CN108428678A (zh) * | 2018-04-25 | 2018-08-21 | 昆山丘钛微电子科技有限公司 | 防水指纹模组及电子设备 |
| JP2021051134A (ja) * | 2019-09-24 | 2021-04-01 | 日本電信電話株式会社 | 光集積回路、及び光集積回路モジュール |
| JP7368155B2 (ja) | 2019-09-24 | 2023-10-24 | 日本電信電話株式会社 | 光集積回路、及び光集積回路モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030030134A1 (en) | Semiconductor device | |
| US7148560B2 (en) | IC chip package structure and underfill process | |
| US8110933B2 (en) | Semiconductor device mounted structure and semiconductor device mounted method | |
| KR101173924B1 (ko) | 반도체 장치 | |
| US20050242445A1 (en) | Semiconductor device and fabrication process therefor | |
| KR20160098046A (ko) | 반도체 장치 | |
| US20110074037A1 (en) | Semiconductor device | |
| JP2002270755A (ja) | 半導体装置 | |
| JP4967277B2 (ja) | 半導体装置およびその製造方法 | |
| TW201921532A (zh) | 半導體裝置 | |
| JP4197140B2 (ja) | 半導体装置 | |
| JP2008159948A (ja) | 半導体装置 | |
| JP2004022870A (ja) | フリップチップ型電子デバイス及びチップモジュール電子デバイス装置 | |
| JP2004186651A (ja) | 半導体装置及びその製造方法 | |
| US20040188862A1 (en) | Low stress flip-chip package for low-K silicon technology | |
| US20070045793A1 (en) | Semiconductor device and method for fabricating the same | |
| US20100136747A1 (en) | Method for manufacturing semiconductor package | |
| KR100823699B1 (ko) | 플립칩 어셈블리 및 그 제조 방법 | |
| JP2010062178A (ja) | 半導体装置 | |
| JPWO2011021364A1 (ja) | 半導体装置およびその製造方法 | |
| JP2012009713A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| US20100052190A1 (en) | Semiconductor device | |
| US20210398919A1 (en) | Protection of integrated circuits | |
| US7154185B2 (en) | Encapsulation method for SBGA | |
| KR20100032309A (ko) | 반도체 디바이스의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061107 |