JPH1041438A - 半導体素子の構造及び半導体素子の封止構造並びに半導体素子の封止装置 - Google Patents

半導体素子の構造及び半導体素子の封止構造並びに半導体素子の封止装置

Info

Publication number
JPH1041438A
JPH1041438A JP8192228A JP19222896A JPH1041438A JP H1041438 A JPH1041438 A JP H1041438A JP 8192228 A JP8192228 A JP 8192228A JP 19222896 A JP19222896 A JP 19222896A JP H1041438 A JPH1041438 A JP H1041438A
Authority
JP
Japan
Prior art keywords
semiconductor element
chip
substrate
resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8192228A
Other languages
English (en)
Inventor
Toshimasa Akamatsu
敏正 赤松
Takafumi Yasuhara
孝文 安原
Yuji Uno
雄二 鵜野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP8192228A priority Critical patent/JPH1041438A/ja
Publication of JPH1041438A publication Critical patent/JPH1041438A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】基板に搭載された半導体素子及びワイヤボンデ
ィング部を樹脂コーティングするに際して半導体素子周
辺にボイドを発生させず、信頼性の高い半導体素子の構
造及び半導体素子の封止構造並びに封止装置を提供す
る。 【解決手段】基板（２１）上に半導体素子（１２）が搭
載され、半導体素子（１２）が樹脂（５）で被覆されて
なる半導体素子の封止構造において、半導体素子（１
２）の上面の角部において基板（２１）の方向に傾斜部
（１２ｃ）が設けられている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板上に搭載され
た半導体素子（チップ）の性能劣化を防止するための樹
脂コーティングに係り、特に、半導体素子周辺に気泡が
発生しないような半導体素子の構造及び半導体素子の封
止構造並びに半導体素子の封止装置に関するものであ
る。
【０００２】
【従来の技術】図９は従来の半導体チップの封止構造及
び封止方法を説明するための図で、（ａ）はワイヤボン
ディング完了品の上面図、（ｂ）はワイヤボンディング
完了品のＡ−Ｏ−Ｂ断面図、（ｃ）は封止方法を示すＡ
−Ｏ−Ｂ断面図である。図１０は従来の半導体チップの
封止構造を説明するための図で、（ａ）は封止完了品の
上面図、（ｂ）は封止完了品のＡ−Ｏ−Ｂ断面図であ
る。以下、図を用いて説明する。
【０００３】１１はシリコン基板上に集積回路または半
導体素子の形成されたチップで、チップ１１の周辺部に
は基板２１と接続するためのボンディングパッド１１ａ
が設けられている。２１はチップ１１が搭載される基板
で、チップ１１のボンディングパッド１１ａと対応する
位置にはボンディングパッド２１ａが設けられている。
３１はチップ１１を基板２１に接着するダイボンディン
グ工程で使用される接着材である。４はチップ１１と基
板２１の両ボンディングパッド１１ａ、２１ａ間をワイ
ヤボンディングにより接続する金等のワイヤである。５
はワイヤボンディング後にチップ１１及びボンディング
部（ボンディングパッド１１ａ、２１ａ、ワイヤ４部）
を保護する樹脂である。９１は樹脂５を注入するノズル
で、ノズル９１内部は概略円形の断面を有している。
【０００４】次に、半導体チップの封止方法について述
べる。基板２１上に接着材３１等を用いてチップ１１の
半導体の形成された面を上にして接着する（ダイボンデ
ィングと称する）。そして、チップ１１のボンディング
パッド１１ａと対応する基板２１のボンディングパッド
２１ａ間をワイヤ４を用いて超音波ボンディングにより
接続する（ワイヤボンディングと称する）（図９
（ａ）、（ｂ）参照）。
【０００５】続いて、チップ１１及びボンディング部を
保護するために、チップ１１の中央部の上方にノズル９
１が位置するように調整して樹脂５を注入する（図９
（ｃ）参照）。樹脂５はチップ１１の上面を中央部から
周辺部に沿って同心円状に拡がる。そして、余分の樹脂
５はチップ１１の端部から基板２１上に流れてチップ１
１の側面も覆い樹脂封止が完了する（図１０（ａ）、
（ｂ）参照）。
【０００６】
【発明が解決しようとする課題】上述の方法では、チッ
プ１１を樹脂５で封止する際に、チップ１１の中央部か
ら離れたチップ１１の角部（対角線方向）では樹脂の流
速が遅くなり、その結果、樹脂コーティング中に巻き込
んだ気泡（ボイド）をチップ１１の外部に押し出すこと
ができず、チップ１１の周辺部に残る。また、チップ１
１の角部のような鋭利な部分では、特に空気を巻き込み
易くボイドが生じ易い。このボイドが発生すると半導体
チップが湿気等に曝され、半導体の特性が劣化するとい
う問題が生ずる。
【０００７】本発明は、基板に搭載された半導体素子を
樹脂コーティングするに際して半導体素子周辺にボイド
を発生させず、信頼性の高い半導体素子の封止構造及び
封止方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明は、基板（２１）上に搭載され、樹脂（５）で
被覆される半導体素子（１２）の構造において、前記半
導体素子（１２）の上面の角部に傾斜部（１２ｃ）が設
けられたことを特徴とするものである。また、基板（２
１）上に搭載され、樹脂（５）で被覆される半導体素子
（１３，１４）の構造において、前記半導体素子（１
３，１４）の角部に丸み部（１３ｃ）又はカット部（１
４ｃ）が設けられたことを特徴とするものである。
【０００９】また、基板（２１）上に半導体素子（１
２）が搭載され、前記半導体素子（１２）が樹脂（５）
で被覆されてなる半導体素子（１２）の封止構造におい
て、前記半導体素子（１２）の上面の角部に傾斜部（１
２ｃ）を設けられてなることを特徴とするものである。
また、基板（２１）上に半導体素子（１３，１４）が搭
載され、前記半導体素子（１３，１４）が樹脂（５）で
被覆されてなる半導体素子（１３，１４）の封止構造に
おいて、前記半導体素子（１３，１４）の角部に丸み部
（１３ｃ）又はカット部（１４ｃ）が設けられてなるこ
とを特徴とするものである。
【００１０】また、基板（２１）上に半導体素子（１
１）が搭載され、前記半導体素子（１１）が樹脂（５）
で被覆されてなる半導体素子（１１）の封止構造におい
て、前記半導体素子（１１）の外周辺部に当接する前記
半導体素子（１１）の高さと概略等しい高さの構造体が
設けられてなることを特徴とするものである。また、前
記構造体は、前記半導体素子（１１）の外周と同じ形状
の内周を持つ環状ケース（６１）であって、前記環状ケ
ース（６１）の内周部の高さが前記半導体素子（１１）
の高さと概略同じで、外周方向に向かって前記環状ケー
ス（６１）の高さが低くなる傾斜部（６１ｃ）が設けら
れてなることを特徴とするものである。
【００１１】また、前記構造体は、前記半導体素子（１
１）を前記基板（２１）に接着したときのダイボンディ
ング材（３２）で構成されたものであって、前記ダイボ
ンディング材（３２）の前記半導体素子（１１）に当接
する部分の高さが前記半導体素子（１１）の高さと概略
同じで、外側方向に向かって前記ダイボンディング材の
高さが低くなる傾斜部（３２ｃ）が設けられてなること
を特徴とするものである。
【００１２】また、前記構造体は、前記半導体素子（１
１）の角部に対応する位置に設けられた前記基板上の突
起（２２ｂ）であって、前記突起（２２ｂ）の前記半導
体素子（１１）に当接する部分の高さが前記半導体素子
（１１）の高さと概略同じで、外側方向に向かって前記
突起（２２ｂ）の高さが低くなる傾斜部（２２ｃ）が設
けられてなることを特徴とするものである。
【００１３】また、基板（２３）上に半導体素子（１
１）が搭載され、前記半導体素子（１１）が樹脂（５）
で被覆されてなる半導体素子（１１）の封止構造におい
て、前記基板（２３）には前記半導体素子（１１）の搭
載位置に前記半導体素子（１１）の形状に対応した開口
部（２３ｂ）が設けられており、前記基板（２３）の開
口部（２３ｂ）内に前記半導体素子（１１）が前記基板
（２３）と前記半導体素子（１１）が略同一面になるよ
う挿着されて、前記基板（２３）と前記半導体素子（１
１）が接着材（３３）により接着されてなることを特徴
とするものである。
【００１４】また、基板（２１）上に半導体素子（１
１）が搭載され、前記半導体素子（１１）が樹脂（５）
で被覆されてなる半導体素子（１１）の封止構造におい
て、前記半導体素子（１１）の上面に前記半導体素子
（１１）の角部を除く周辺部に帯状の壁（６２）が設け
られてなることを特徴とするものである。また、半導体
素子（１１）を搭載した基板（２１）の上方に設けら
れ、その開口部から樹脂（５）を吐出するノズルを備え
た半導体素子（１１）の封止装置において、前記ノズル
（９２）が前記半導体素子（１１）の対角線方向に長い
開口部（９２ａ）を有するものであることを特徴とする
ものである。
【００１５】
【実施例】図１は本発明の第１の実施例の半導体素子
（チップ）の封止構造を説明するための図で、（ａ）は
チップの斜視図、（ｂ）は封止完了品の上面図、（ｃ）
は封止完了品のＡ−Ｏ−Ｂ断面図である。図２は本発明
の第１の実施例の他の半導体素子（チップ）の形状を説
明するための図で、（ａ）は角部に丸みを付けたチップ
の斜視図、（ｂ）は角部をカットしたチップの斜視図で
ある。以下、図を用いて説明する。
【００１６】１２はシリコン基板上に集積回路または半
導体素子の形成されたチップで、チップ１２の周辺部に
は基板２１と接続するためのボンディングパッド１２ａ
が設けられ、また、チップ１２の角部にはその角が上部
から斜めに面取りされた傾斜部１２ｃが設けられている
（図１（ａ）参照）。２１はチップ１２が搭載される基
板で、チップ１２のボンディングパッド１２ａと対応す
る位置にはボンディングパッド２１ａが設けられてい
る。３１はチップ１２を基板２１に接着するダイボンデ
ィング工程で使用される接着材である。４はチップ１２
と基板２１の両ボンディングパッド１２ａ、２１ａ間を
ワイヤボンディングにより接続する金等のワイヤであ
る。５はワイヤボンディング後にチップ１２及びボンデ
ィング部を保護する樹脂である。
【００１７】次に、半導体チップの封止方法について述
べる。基板２１上に接着材３１等を用いてチップ１２の
半導体の形成された面を上にして接着する（ダイボンデ
ィングと称する）。そして、チップ１２のボンディング
パッド１２ａと対応する基板２１のボンディングパッド
２１ａ間をワイヤ４を用いて超音波ボンディングにより
接続する（ワイヤボンディングと称する）。
【００１８】続いて、チップ１２及びボンディング部
（ボンディングパッド１２ａ、２１ａ、ワイヤ４部）を
保護するために、チップ１２の中央部の上方にノズルが
位置するように調整して樹脂５を注入する。樹脂５はチ
ップ１２の上面を中央部から周辺部に拡がり、チップ１
２の側面１２ｂ及び傾斜部１２ｃから基板２１上に流れ
てチップ１２全体を覆い樹脂封止が完了する（図１
（ｂ）、（ｃ）参照）。この時、チップ１２の角部では
傾斜部１２ｃを樹脂５が傾斜に沿ってなだらかに流れ
て、底面まで誘導されるので、空気を巻き込むこともな
くボイドは発生しない。
【００１９】尚、チップ１２の角部に傾斜部１２ｃを設
ける代わりに、チップ１３の角部に丸み部１３ｃを設け
る（図２（ａ）参照）、チップ１４の角部にカット部１
４ｃを設ける（図２（ｂ）参照）ことによってもチップ
に鋭利の角部がなくなるので同様の効果が得られる。以
上のように本実施例では、チップ１２の角部に設けられ
た傾斜部１２ｃが樹脂５を傾斜に沿ってなだらかに基板
２１上に流す作用を果たすので、チップ周辺にボイドは
発生せず信頼性の高い半導体が提供できる。
【００２０】図３は本発明の第２の実施例の半導体素子
（チップ）の封止構造を説明するための図で、（ａ）は
ケースの上面図、（ｂ）はケースのＡ−Ｏ−Ｂ断面図、
（ｃ）はワイヤボンディング完了品の上面図、（ｄ）は
ワイヤボンディング完了品のＡ−Ｏ−Ｂ断面図、（ｅ）
は封止完了品のＡ−Ｏ−Ｂ断面図である。以下、図を用
いて説明する。
【００２１】１１はシリコン基板上に集積回路または半
導体素子の形成されたチップで、チップ１１の周辺部に
は基板２１と接続するためのボンディングパッド１１ａ
が設けられている。６１はチップ１１の外周を覆う構造
体であって、チップ１１の外周に当接する樹脂製の環状
ケースで、チップ１１の上面とケース６１の上面が同一
平面になるように、ケースの内周の高さ（厚さ）はチッ
プ１１の厚さと概略同一に形成され、ケースの外周には
チップ１１上に注入された樹脂５が滑らかに基板２１に
流れるように外側に向かって低くなる丸みをおびた傾斜
部６１ｃが設けられている（図３（ａ）、（ｂ）参
照）。尚、基板２１、接着材３１、ワイヤ４及び樹脂５
は第１の実施例と名称、機能及び作用が同じであるため
同一番号を付し説明は省略する。
【００２２】次に、半導体チップの封止方法について述
べる。基板２１上に接着材３１等を用いてチップ１１の
半導体の形成された面を上にして接着する。そして、チ
ップ１１を囲むようにケース６１を基板２１上に図示し
ない接着材等を使用して乗せ、チップ１１のボンディン
グパッド１１ａと対応する基板２１のボンディングパッ
ド２１ａ間をワイヤ４を用いて超音波ボンディングによ
り接続する（図３（ｃ）、（ｄ）参照）。
【００２３】続いて、チップ１１及びボンディング部を
保護するために、チップ１１の中央部の上方にノズルが
位置するように調整して樹脂５を注入する。樹脂５はチ
ップ１１の上面を中央部から周辺部に拡がり、さらにケ
ース６１の上面に沿って基板２１上に流れて樹脂封止が
完了する（図３（ｅ）参照）。この時、チップ１１の角
部ではケース６１の丸みをおびた傾斜部６１ｃを樹脂５
がなだらかに流れるので、空気を巻き込むこともなくボ
イドは発生しない。
【００２４】以上のように本実施例では、チップ１１の
外周に接するように設けられたケース６１の丸みをおび
た傾斜部６１ｃが樹脂５をなだらかに基板２１上に流す
作用を果たすので、チップ周辺にボイドは発生せず信頼
性の高い半導体が提供できる。図４は本発明の第３の実
施例の半導体素子（チップ）の封止構造を説明するため
の図で、（ａ）はダイボンディング完了品の上面図、
（ｂ）はダイボンディング完了品のＡ−Ｏ−Ｂ断面図、
（ｃ）はワイヤボンディング完了品の上面図、（ｄ）は
ワイヤボンディング完了品のＡ−Ｏ−Ｂ断面図、（ｅ）
は封止完了品のＡ−Ｏ−Ｂ断面図である。以下、図を用
いて説明する。
【００２５】３２はチップ１１を基板２１にダイボンデ
ィングするための接着材で、基板２１に塗布された接着
材３２にチップ１１の上面が概略同一面になるように埋
め込まれている。そして、接着材３２の外周は接着材の
表面張力により、外側に向かって低くなる滑らかな傾斜
部３２ｃとなって基板２１につながっている。尚、チッ
プ１１、基板２１、ワイヤ４及び樹脂５は第１又は第２
の実施例と名称、機能及び作用が同じであるため同一番
号を付し説明は省略する。
【００２６】次に、半導体チップの封止方法について述
べる。基板２１上に接着材３２等を用いてチップ１１の
半導体の形成された面を上にして接着する。そして、チ
ップ１１の上面が接着材３２の上面と概略同一面になる
ように埋め込まれる（図４（ａ）、（ｂ）参照）。その
後、チップ１１のボンディングパッド１１ａと対応する
基板２１のボンディングパッド２１ａ間をワイヤ４を用
いて超音波ボンディングにより接続する（図４（ｃ）、
（ｄ）参照）。
【００２７】続いて、チップ１１及びボンディング部を
保護するために、チップ１１の中央部の上方にノズルが
位置するように調整して樹脂５を注入する。樹脂５はチ
ップ１１の上面を中央部から周辺部に沿って拡がり、さ
らに接着材３２の傾斜部３２ｃに沿って基板２１上に流
れて樹脂封止が完了する（図４（ｅ）参照）。この時、
チップ１１の角部では接着材３２の傾斜部３２ｃを樹脂
５がなだらかに流れるので、空気を巻き込むこともなく
ボイドは発生しない。
【００２８】以上のように本実施例では、チップ１１の
外周に接するように形成された接着材３２の傾斜部３２
ｃが樹脂５をなだらかに基板上２１に流す作用を果たす
ので、チップ周辺にボイドは発生せず信頼性の高い半導
体が提供できる。図５は本発明の第４の実施例の半導体
素子（チップ）の封止構造を説明するための図で、
（ａ）は基板の上面図、（ｂ）は基板のＡ−Ｏ−Ｂ断面
図、（ｃ）はダイボンディング完了品のＡ−Ｏ−Ｂ断面
図、（ｄ）はワイヤボンディング・封止完了品のＡ−Ｏ
−Ｂ断面図である。以下、図を用いて説明する。
【００２９】２２はチップ１１が搭載される基板で、チ
ップ１１のボンディングパッド１１ａと対応する位置に
はボンディングパッド２２ａが設けられている。また、
基板２２の上面には搭載されるチップ１１の角部に対応
する位置にチップ１１上に注入された樹脂５が滑らかに
基板２２に流れるように概略チップ１１と同一平面にな
るように外側に向かって低くなる片側になだらかな傾斜
部２２ｃを有する突起部２２ｂが設けられている（図５
（ａ）、（ｂ）参照）。尚、チップ１１、接着材３１、
ワイヤ４及び樹脂５は第１又は第２の実施例と名称、機
能及び作用が同じであるため同一番号を付し説明は省略
する。尚、突起２２ｂは基板２２がセラミックで構成さ
れる場合には基板整形用の金型に突起に対応した窪みを
設ける方法がある。
【００３０】次に、半導体チップの封止方法について述
べる。基板２２上に接着材３１等を用いてチップ１１の
角部１１ｃが基板２２上の突起２２ｂと一致するよう
に、チップ１１の半導体の形成された面を上にして接着
する。そして、チップ１１のボンディングパッド１１ａ
と対応する基板２２のボンディングパッド２２ａ間をワ
イヤ４を用いて超音波ボンディングにより接続する。
【００３１】続いて、チップ１１及びボンディング部を
保護するために、チップ１１の中央部の上方にノズルが
位置するように調整して樹脂５を注入する。樹脂５はチ
ップ１１の上面を中央部から周辺部に拡がり、さらに基
板２２上に流れて樹脂封止が完了する（図５（ｃ）、
（ｄ）参照）。この時、チップ１１の角部１１ｃでは、
チップ１１の上面と基板２２の突起部２２ｂの高さが一
致しており、樹脂５が傾斜部２２ｃに沿ってなだらかに
流れるので、空気を巻き込むこともなくボイドは発生し
ない。
【００３２】以上のように本実施例では、チップ１１の
角部に接するように設けられた基板２２の突起部２２ｂ
の傾斜部２２ｃが樹脂５をなだらかに基板上２２に流す
作用を果たすので、チップ周辺にボイドは発生せず信頼
性の高い半導体が提供できる。図６は本発明の第５の実
施例の半導体素子（チップ）の封止構造を説明するため
の図で、（ａ）は基板の上面図（チップ搭載前）、
（ｂ）はダイボンディング完了品の上面図、（ｃ）はダ
イボンディング完了品のＡ−Ｏ−Ｂ断面図、（ｄ）はワ
イヤボンディング完了品のＡ−Ｏ−Ｂ断面図、（ｅ）は
封止完了品のＡ−Ｏ−Ｂ断面図である。以下、図を用い
て説明する。
【００３３】２３はチップ１１が搭載される基板で、チ
ップ１１のボンディングパッド１１ａと対応する位置に
はボンディングパッド２３ａが設けられている。また、
チップ１１の搭載部に対応する位置にはチップ１１の形
状に対応した開口部２３ｂが設けられている（図６
（ａ）参照）。３３は基板２３の開口部２３ｂの内周部
とチップ１１の外周部を接着（ダイボンディング）する
接着材である。尚、チップ１１、ワイヤ４及び樹脂５は
第１又は第２の実施例と名称、機能及び作用が同じであ
るため同一番号を付し説明は省略する。
【００３４】次に、半導体チップの封止方法について述
べる。基板２３の開口部２３ｂの内周部とチップ１１の
外周部を接着材３３等を用いて接着する（図６（ｂ）、
（ｃ）参照）。そして、チップ１１のボンディングパッ
ド１１ａと対応する基板２３のボンディングパッド２３
ａ間をワイヤ４を用いて超音波ボンディングにより接続
する（図６（ｄ）参照）。
【００３５】続いて、チップ１１及びボンディング部を
保護するために、チップ１１の中央部の上方にノズルが
位置するように調整して樹脂５を注入する。樹脂５はチ
ップ１１の上面を中央部から周辺部に拡がり、さらに接
着材３３を越えて基板２３上に流れて樹脂封止が完了す
る（図６（ｅ）参照）。この時、チップ１１の上面と基
板２３の上面が概略同一平面にあるため、チップ１１の
上面に注入された樹脂５は基板２３上になだらかに流れ
るので、空気を巻き込むこともなく基板の周辺にボイド
は発生しない。
【００３６】以上のように本実施例では、チップ１１と
基板２３が同一平面になるように接続した接着材３３が
チップ１１の角部において樹脂５をなだらかにチップ１
１上から基板２３上に流すように作用するので、チップ
周辺にボイドは発生せず信頼性の高い半導体が提供でき
る。図７は本発明の第６の実施例の半導体素子（チッ
プ）の封止構造及び封止工程を説明するための図で、
（ａ）はチップの上面図、（ｂ）はダイボンディング完
了品のＡ−Ｏ−Ｂ断面図、（ｃ）は樹脂の拡散状態を示
すチップの上面図、（ｄ）は封止完了品のＡ−Ｏ−Ｂ断
面図である。以下、図を用いて説明する。
【００３７】６２はチップ１１上の周辺部の４辺に形成
された壁（バリア）で、チップ１１上に注入された樹脂
５がバリア６２の間隙部６２ｂから樹脂５が流れ易いよ
うに設けられている。尚、チップ１１、基板２１及び樹
脂５は第１又は第２の実施例と名称、機能及び作用が同
じであるため同一番号を付し説明は省略する。次に、半
導体チップの封止方法について述べる。半導体の形成さ
れたチップ１１の上面に樹脂等を使用してバリア６２を
形成する（例えば、大きなシリコン基板から個別のチッ
プにスライスする前に樹脂をスクリーン印刷、乾燥す
る）（図７（ａ）参照）。そして、接着材３１を用いて
チップ１１の半導体の形成された面を上にして基板２１
に接着して（図７（ｂ）参照）、チップ１１のボンディ
ングパッドと対応する基板２１のボンディングパッド間
をワイヤ４を用いて超音波ボンディングにより接続す
る。
【００３８】続いて、チップ１１及びボンディング部を
保護するために、チップ１１の中央部の上方にノズルが
位置するように調整して樹脂５を注入する。樹脂５はチ
ップ１１の上面を中央部から周辺部に沿って拡がる。そ
の時、バリア６２に樹脂５が遮られてチップ１１の角部
のバリア６２の間隙部６２ｂから樹脂５が最初に基板２
１上に流れ（図７（ｃ）参照）、その後過剰の樹脂５が
バリア６２を越えて基板２１上にも流れて樹脂封止が完
了する（図７（ｄ）参照）。この時、バリア６２の間隙
部６２ｂでは幅が狭くなっているので樹脂５の流速が大
きくなり気泡は樹脂５と一緒に基板２１上に押し出され
るのでチップ１１の角部にはボイドは発生しない。
【００３９】以上のように本実施例では、チップ１１上
に設けられたバリア６２によって、チップ１１の角部の
樹脂５の拡散速度が速くなりボイドは押し出されてチッ
プ周辺にボイドが残らず信頼性の高い半導体が提供でき
る。図８は本発明の第７の実施例の半導体素子（チッ
プ）の封止装置を説明するための図で、（ａ）は樹脂注
入ノズルの断面図、（ｂ）は封止状態を示す断面図、
（ｃ）は樹脂の拡散状態を示すチップの上面図である。
以下、図を用いて説明する。尚、ワイヤボンディング完
了までの構成及び工程は第１又は第２の実施例と名称、
機能及び作用が同じであるため同一番号を付し説明は省
略する。
【００４０】半導体チップの封止方法について述べる。
ノズル９２を備えた封止装置が基板２１のチップ搭載側
より上方に設けられている。樹脂５をチップ１１上に注
入するノズル９２は星型に四方に長い断面９２ａを有し
ている（図８（ａ）参照）。このノズル９２がチップ１
１の上方中央部に位置するように調整してチップ１１の
上面に樹脂５を注入する（図８（ｂ）参照）。先ず、樹
脂５はチップ１１の上面を中央部から周辺部へ拡がる。
その時、ノズル９２の断面がチップ１１の角部に対応す
る方向に開口部が長くなっているので、チップ１１の辺
部よりも角部の方が早く拡がる。その結果、チップ１１
の角部の方向への樹脂５の流速が速く、チップ１１の角
部から樹脂５が最初に基板２１上に流れ、その後過剰の
樹脂５がチップ１１の側面１１ｂも覆い樹脂封止が完了
する。（図８（ｃ）参照）。
【００４１】以上のように本実施例では、チップの角部
に対応する方向に開口部の大きな樹脂注入用のノズルに
よりチップ１１の角部の樹脂５の拡散速度が速くなりボ
イドは押し出されてチップ周辺にボイドが残らず信頼性
の高い半導体が提供できる。
【００４２】
【発明の効果】以上説明したように、本発明では基板に
搭載された半導体素子周辺部にボイドが発生しないの
で、湿度等による劣化のない信頼性の高い半導体が提供
できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体素子（チップ）
の封止構造を説明するための図である。
【図２】本発明の第１の実施例の他の半導体素子（チッ
プ）の形状を説明するための図である。
【図３】本発明の第２の実施例の半導体素子（チップ）
の封止構造を説明するための図である。
【図４】本発明の第３の実施例の半導体素子（チップ）
の封止構造を説明するための図である。
【図５】本発明の第４の実施例の半導体素子（チップ）
の封止構造を説明するための図である。
【図６】本発明の第５の実施例の半導体素子（チップ）
の封止構造を説明するための図である。
【図７】本発明の第６の実施例の半導体素子（チップ）
の封止構造を説明するための図である。
【図８】本発明の第７の実施例の半導体素子（チップ）
の封止装置を説明するための図である。
【図９】従来の半導体素子（チップ）の封止構造及び封
止方法を説明するための図である。
【図１０】従来の半導体素子（チップ）の封止構造を説
明するための図である。
【符号の説明】
１１、１２、１３、１４・・・チップ、 ２３ｂ・・・
開口部、２１、２２、２３・・・基板、 ３
１、３２、３３・・・接着材、１２ｃ・・・傾斜部、
６１・・・ケース、２２ｂ・・・突起
部、 ６２・・・バリア、４・・・・
ワイヤ、 ７・・・・ボイド、５・
・・・樹脂、 ９１、９２・・・
ノズル、１１ａ、１２ａ・・・ボンディングパッド、２
１ａ、２２ａ、２３ａ・・・ボンディングパッド。

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 基板（２１）上に搭載され、樹脂（５）
    で被覆される半導体素子（１２）の構造において、 前記半導体素子（１２）の上面の角部に傾斜部（１２
    ｃ）が設けられてなることを特徴とする半導体素子の構
    造。
  2. 【請求項２】 基板（２１）上に搭載され、樹脂（５）
    で被覆される半導体素子（１３，１４）の構造におい
    て、 前記半導体素子（１３，１４）の角部に丸み部（１３
    ｃ）又はカット部（１４ｃ）が設けられてなることを特
    徴とする半導体素子の構造。
  3. 【請求項３】 基板（２１）上に半導体素子（１２）が
    搭載され、前記半導体素子（１２）が樹脂（５）で被覆
    されてなる半導体素子（１２）の封止構造において、 前記半導体素子（１２）の上面の角部に傾斜部（１２
    ｃ）が設けられてなることを特徴とする半導体素子の封
    止構造。
  4. 【請求項４】 基板（２１）上に半導体素子（１３，１
    ４）が搭載され、前記半導体素子（１３，１４）が樹脂
    （５）で被覆されてなる半導体素子（１３，１４）の封
    止構造において、 前記半導体素子（１３，１４）の角部に丸み部（１３
    ｃ）又はカット部（１４ｃ）が設けられてなることを特
    徴とする半導体素子の封止構造。
  5. 【請求項５】 基板（２１）上に半導体素子（１１）が
    搭載され、前記半導体素子（１１）が樹脂（５）で被覆
    されてなる半導体素子（１１）の封止構造において、 前記半導体素子（１１）の外周辺部に当接する前記半導
    体素子（１１）の高さと概略等しい高さの構造体が設け
    られてなることを特徴とする半導体素子の封止構造。
  6. 【請求項６】 前記構造体は、 前記半導体素子（１１）の外周と同じ形状の内周を持つ
    環状ケース（６１）であって、 前記環状ケース（６１）の内周部の高さが前記半導体素
    子（１１）の高さと概略同じで、外周方向に向かって前
    記環状ケース（６１）の高さが低くなる傾斜部（６１
    ｃ）が設けられてなることを特徴とする請求項５記載の
    半導体素子の封止構造。
  7. 【請求項７】 前記構造体は、 前記半導体素子（１１）を前記基板（２１）に接着した
    ときのダイボンディング材（３２）で構成されたもので
    あって、 前記ダイボンディング材（３２）の前記半導体素子（１
    １）に当接する部分の高さが前記半導体素子（１１）の
    高さと概略同じで、外側方向に向かって前記ダイボンデ
    ィング材の高さが低くなる傾斜部（３２ｃ）が設けられ
    てなることを特徴とする請求項５記載の半導体素子の封
    止構造。
  8. 【請求項８】 前記構造体は、 前記半導体素子（１１）の角部に対応する位置に設けら
    れた前記基板上の突起（２２ｂ）であって、 前記突起（２２ｂ）の前記半導体素子（１１）に当接す
    る部分の高さが前記半導体素子（１１）の高さと概略同
    じで、外側方向に向かって前記突起（２２ｂ）の高さが
    低くなる傾斜部（２２ｃ）が設けられてなることを特徴
    とする請求項５記載の半導体素子の封止構造。
  9. 【請求項９】 基板（２３）上に半導体素子（１１）が
    搭載され、前記半導体素子（１１）が樹脂（５）で被覆
    されてなる半導体素子（１１）の封止構造において、 前記基板（２３）には前記半導体素子（１１）の搭載位
    置に前記半導体素子（１１）の形状に対応した開口部
    （２３ｂ）が設けられており、前記基板（２３）の開口
    部（２３ｂ）内に前記半導体素子（１１）が前記基板
    （２３）と前記半導体素子（１１）が略同一面になるよ
    う挿着されて、前記基板（２３）と前記半導体素子（１
    １）が接着材（３３）により接着されてなることを特徴
    とする半導体素子の封止構造。
  10. 【請求項１０】 基板（２１）上に半導体素子（１１）
    が搭載され、前記半導体素子（１１）が樹脂（５）で被
    覆されてなる半導体素子（１１）の封止構造において、 前記半導体素子（１１）の上面に前記半導体素子（１
    １）の角部を除く周辺部に帯状の壁（６２）が設けられ
    てなることを特徴とする半導体素子の封止構造。
  11. 【請求項１１】 半導体素子（１１）を搭載した基板
    （２１）の上方に設けられ、その開口部から樹脂（５）
    を吐出するノズルを備えた半導体素子（１１）の封止装
    置において、 前記ノズル（９２）が前記半導体素子（１１）の対角線
    方向に長い開口部（９２ａ）を有するものであることを
    特徴とする半導体素子の封止装置。
JP8192228A 1996-07-22 1996-07-22 半導体素子の構造及び半導体素子の封止構造並びに半導体素子の封止装置 Withdrawn JPH1041438A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8192228A JPH1041438A (ja) 1996-07-22 1996-07-22 半導体素子の構造及び半導体素子の封止構造並びに半導体素子の封止装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8192228A JPH1041438A (ja) 1996-07-22 1996-07-22 半導体素子の構造及び半導体素子の封止構造並びに半導体素子の封止装置

Publications (1)

Publication Number Publication Date
JPH1041438A true JPH1041438A (ja) 1998-02-13

Family

ID=16287802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8192228A Withdrawn JPH1041438A (ja) 1996-07-22 1996-07-22 半導体素子の構造及び半導体素子の封止構造並びに半導体素子の封止装置

Country Status (1)

Country Link
JP (1) JPH1041438A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022870A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd フリップチップ型電子デバイス及びチップモジュール電子デバイス装置
WO2005010993A1 (en) * 2003-07-22 2005-02-03 Intel Corporation Electronic assembly having a die with rounded corner edge portions and a method of fabricating the same
JP2007013718A (ja) * 2005-06-30 2007-01-18 Kyocera Kinseki Corp 圧電発振器の製造方法
WO2008065774A1 (en) * 2006-11-29 2008-06-05 Sharp Kabushiki Kaisha Wiring board and display unit
US7397327B2 (en) 2004-04-08 2008-07-08 Murata Manufacturing Co., Ltd. Surface acoustic wave filter and method of producing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022870A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd フリップチップ型電子デバイス及びチップモジュール電子デバイス装置
WO2005010993A1 (en) * 2003-07-22 2005-02-03 Intel Corporation Electronic assembly having a die with rounded corner edge portions and a method of fabricating the same
US7397327B2 (en) 2004-04-08 2008-07-08 Murata Manufacturing Co., Ltd. Surface acoustic wave filter and method of producing the same
JP2007013718A (ja) * 2005-06-30 2007-01-18 Kyocera Kinseki Corp 圧電発振器の製造方法
WO2008065774A1 (en) * 2006-11-29 2008-06-05 Sharp Kabushiki Kaisha Wiring board and display unit

Similar Documents

Publication Publication Date Title
KR101031394B1 (ko) 광 센서 패키지
KR100477020B1 (ko) 멀티 칩 패키지
US7535085B2 (en) Semiconductor package having improved adhesiveness and ground bonding
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
KR20070015014A (ko) 적층형 다이 패키지의 제작 방법
JPH1041438A (ja) 半導体素子の構造及び半導体素子の封止構造並びに半導体素子の封止装置
JP2003179200A (ja) 半導体装置およびその製造方法
JPH05291459A (ja) 半導体装置及びその製造方法
US6183589B1 (en) Method for manufacturing lead-on-chip (LOC) semiconductor packages using liquid adhesive applied under the leads
JP3036339B2 (ja) 半導体装置
JP2988986B2 (ja) 半導体装置及びその製造方法
JPH0936300A (ja) 半導体装置およびその製造方法
JP3013810B2 (ja) 半導体装置の製造方法
JPH0430563A (ja) 半導体集積回路装置
JPH10163383A (ja) 樹脂封止型半導体装置及びその製造方法
JP2954109B2 (ja) 半導体装置及びその製造方法
JPH06177280A (ja) 樹脂封止形半導体装置
JPH04316356A (ja) 樹脂封止形半導体装置
JPH05291473A (ja) 樹脂封止型半導体装置およびそれに用いるリードフレーム
JPH02202042A (ja) 樹脂封止型半導体装置
JPH012329A (ja) 樹脂封止用金型
JPH09129819A (ja) 半導体装置およびその製造方法
JPH0595018A (ja) 半導体装置の製造方法
KR970023896A (ko) 다이 접착층이 없는 반도체 칩 패키지
JPH11214589A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031007