JPH1041438A - 半導体素子の構造及び半導体素子の封止構造並びに半導体素子の封止装置 - Google Patents

半導体素子の構造及び半導体素子の封止構造並びに半導体素子の封止装置

Info

Publication number
JPH1041438A
JPH1041438A JP8192228A JP19222896A JPH1041438A JP H1041438 A JPH1041438 A JP H1041438A JP 8192228 A JP8192228 A JP 8192228A JP 19222896 A JP19222896 A JP 19222896A JP H1041438 A JPH1041438 A JP H1041438A
Authority
JP
Japan
Prior art keywords
semiconductor element
chip
substrate
resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8192228A
Other languages
English (en)
Inventor
Toshimasa Akamatsu
敏正 赤松
Takafumi Yasuhara
孝文 安原
Yuji Uno
雄二 鵜野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP8192228A priority Critical patent/JPH1041438A/ja
Publication of JPH1041438A publication Critical patent/JPH1041438A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314Guiding structures outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10156Shape being other than a cuboid at the periphery
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10157Shape being other than a cuboid at the active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】基板に搭載された半導体素子及びワイヤボンデ
ィング部を樹脂コーティングするに際して半導体素子周
辺にボイドを発生させず、信頼性の高い半導体素子の構
造及び半導体素子の封止構造並びに封止装置を提供す
る。 【解決手段】基板(21)上に半導体素子(12)が搭
載され、半導体素子(12)が樹脂(5)で被覆されて
なる半導体素子の封止構造において、半導体素子(1
2)の上面の角部において基板(21)の方向に傾斜部
(12c)が設けられている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板上に搭載され
た半導体素子(チップ)の性能劣化を防止するための樹
脂コーティングに係り、特に、半導体素子周辺に気泡が
発生しないような半導体素子の構造及び半導体素子の封
止構造並びに半導体素子の封止装置に関するものであ
る。
【0002】
【従来の技術】図9は従来の半導体チップの封止構造及
び封止方法を説明するための図で、(a)はワイヤボン
ディング完了品の上面図、(b)はワイヤボンディング
完了品のA−O−B断面図、(c)は封止方法を示すA
−O−B断面図である。図10は従来の半導体チップの
封止構造を説明するための図で、(a)は封止完了品の
上面図、(b)は封止完了品のA−O−B断面図であ
る。以下、図を用いて説明する。
【0003】11はシリコン基板上に集積回路または半
導体素子の形成されたチップで、チップ11の周辺部に
は基板21と接続するためのボンディングパッド11a
が設けられている。21はチップ11が搭載される基板
で、チップ11のボンディングパッド11aと対応する
位置にはボンディングパッド21aが設けられている。
31はチップ11を基板21に接着するダイボンディン
グ工程で使用される接着材である。4はチップ11と基
板21の両ボンディングパッド11a、21a間をワイ
ヤボンディングにより接続する金等のワイヤである。5
はワイヤボンディング後にチップ11及びボンディング
部(ボンディングパッド11a、21a、ワイヤ4部)
を保護する樹脂である。91は樹脂5を注入するノズル
で、ノズル91内部は概略円形の断面を有している。
【0004】次に、半導体チップの封止方法について述
べる。基板21上に接着材31等を用いてチップ11の
半導体の形成された面を上にして接着する(ダイボンデ
ィングと称する)。そして、チップ11のボンディング
パッド11aと対応する基板21のボンディングパッド
21a間をワイヤ4を用いて超音波ボンディングにより
接続する(ワイヤボンディングと称する)(図9
(a)、(b)参照)。
【0005】続いて、チップ11及びボンディング部を
保護するために、チップ11の中央部の上方にノズル9
1が位置するように調整して樹脂5を注入する(図9
(c)参照)。樹脂5はチップ11の上面を中央部から
周辺部に沿って同心円状に拡がる。そして、余分の樹脂
5はチップ11の端部から基板21上に流れてチップ1
1の側面も覆い樹脂封止が完了する(図10(a)、
(b)参照)。
【0006】
【発明が解決しようとする課題】上述の方法では、チッ
プ11を樹脂5で封止する際に、チップ11の中央部か
ら離れたチップ11の角部(対角線方向)では樹脂の流
速が遅くなり、その結果、樹脂コーティング中に巻き込
んだ気泡(ボイド)をチップ11の外部に押し出すこと
ができず、チップ11の周辺部に残る。また、チップ1
1の角部のような鋭利な部分では、特に空気を巻き込み
易くボイドが生じ易い。このボイドが発生すると半導体
チップが湿気等に曝され、半導体の特性が劣化するとい
う問題が生ずる。
【0007】本発明は、基板に搭載された半導体素子を
樹脂コーティングするに際して半導体素子周辺にボイド
を発生させず、信頼性の高い半導体素子の封止構造及び
封止方法を提供することを目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するため
に本発明は、基板(21)上に搭載され、樹脂(5)で
被覆される半導体素子(12)の構造において、前記半
導体素子(12)の上面の角部に傾斜部(12c)が設
けられたことを特徴とするものである。また、基板(2
1)上に搭載され、樹脂(5)で被覆される半導体素子
(13,14)の構造において、前記半導体素子(1
3,14)の角部に丸み部(13c)又はカット部(1
4c)が設けられたことを特徴とするものである。
【0009】また、基板(21)上に半導体素子(1
2)が搭載され、前記半導体素子(12)が樹脂(5)
で被覆されてなる半導体素子(12)の封止構造におい
て、前記半導体素子(12)の上面の角部に傾斜部(1
2c)を設けられてなることを特徴とするものである。
また、基板(21)上に半導体素子(13,14)が搭
載され、前記半導体素子(13,14)が樹脂(5)で
被覆されてなる半導体素子(13,14)の封止構造に
おいて、前記半導体素子(13,14)の角部に丸み部
(13c)又はカット部(14c)が設けられてなるこ
とを特徴とするものである。
【0010】また、基板(21)上に半導体素子(1
1)が搭載され、前記半導体素子(11)が樹脂(5)
で被覆されてなる半導体素子(11)の封止構造におい
て、前記半導体素子(11)の外周辺部に当接する前記
半導体素子(11)の高さと概略等しい高さの構造体が
設けられてなることを特徴とするものである。また、前
記構造体は、前記半導体素子(11)の外周と同じ形状
の内周を持つ環状ケース(61)であって、前記環状ケ
ース(61)の内周部の高さが前記半導体素子(11)
の高さと概略同じで、外周方向に向かって前記環状ケー
ス(61)の高さが低くなる傾斜部(61c)が設けら
れてなることを特徴とするものである。
【0011】また、前記構造体は、前記半導体素子(1
1)を前記基板(21)に接着したときのダイボンディ
ング材(32)で構成されたものであって、前記ダイボ
ンディング材(32)の前記半導体素子(11)に当接
する部分の高さが前記半導体素子(11)の高さと概略
同じで、外側方向に向かって前記ダイボンディング材の
高さが低くなる傾斜部(32c)が設けられてなること
を特徴とするものである。
【0012】また、前記構造体は、前記半導体素子(1
1)の角部に対応する位置に設けられた前記基板上の突
起(22b)であって、前記突起(22b)の前記半導
体素子(11)に当接する部分の高さが前記半導体素子
(11)の高さと概略同じで、外側方向に向かって前記
突起(22b)の高さが低くなる傾斜部(22c)が設
けられてなることを特徴とするものである。
【0013】また、基板(23)上に半導体素子(1
1)が搭載され、前記半導体素子(11)が樹脂(5)
で被覆されてなる半導体素子(11)の封止構造におい
て、前記基板(23)には前記半導体素子(11)の搭
載位置に前記半導体素子(11)の形状に対応した開口
部(23b)が設けられており、前記基板(23)の開
口部(23b)内に前記半導体素子(11)が前記基板
(23)と前記半導体素子(11)が略同一面になるよ
う挿着されて、前記基板(23)と前記半導体素子(1
1)が接着材(33)により接着されてなることを特徴
とするものである。
【0014】また、基板(21)上に半導体素子(1
1)が搭載され、前記半導体素子(11)が樹脂(5)
で被覆されてなる半導体素子(11)の封止構造におい
て、前記半導体素子(11)の上面に前記半導体素子
(11)の角部を除く周辺部に帯状の壁(62)が設け
られてなることを特徴とするものである。また、半導体
素子(11)を搭載した基板(21)の上方に設けら
れ、その開口部から樹脂(5)を吐出するノズルを備え
た半導体素子(11)の封止装置において、前記ノズル
(92)が前記半導体素子(11)の対角線方向に長い
開口部(92a)を有するものであることを特徴とする
ものである。
【0015】
【実施例】図1は本発明の第1の実施例の半導体素子
(チップ)の封止構造を説明するための図で、(a)は
チップの斜視図、(b)は封止完了品の上面図、(c)
は封止完了品のA−O−B断面図である。図2は本発明
の第1の実施例の他の半導体素子(チップ)の形状を説
明するための図で、(a)は角部に丸みを付けたチップ
の斜視図、(b)は角部をカットしたチップの斜視図で
ある。以下、図を用いて説明する。
【0016】12はシリコン基板上に集積回路または半
導体素子の形成されたチップで、チップ12の周辺部に
は基板21と接続するためのボンディングパッド12a
が設けられ、また、チップ12の角部にはその角が上部
から斜めに面取りされた傾斜部12cが設けられている
(図1(a)参照)。21はチップ12が搭載される基
板で、チップ12のボンディングパッド12aと対応す
る位置にはボンディングパッド21aが設けられてい
る。31はチップ12を基板21に接着するダイボンデ
ィング工程で使用される接着材である。4はチップ12
と基板21の両ボンディングパッド12a、21a間を
ワイヤボンディングにより接続する金等のワイヤであ
る。5はワイヤボンディング後にチップ12及びボンデ
ィング部を保護する樹脂である。
【0017】次に、半導体チップの封止方法について述
べる。基板21上に接着材31等を用いてチップ12の
半導体の形成された面を上にして接着する(ダイボンデ
ィングと称する)。そして、チップ12のボンディング
パッド12aと対応する基板21のボンディングパッド
21a間をワイヤ4を用いて超音波ボンディングにより
接続する(ワイヤボンディングと称する)。
【0018】続いて、チップ12及びボンディング部
(ボンディングパッド12a、21a、ワイヤ4部)を
保護するために、チップ12の中央部の上方にノズルが
位置するように調整して樹脂5を注入する。樹脂5はチ
ップ12の上面を中央部から周辺部に拡がり、チップ1
2の側面12b及び傾斜部12cから基板21上に流れ
てチップ12全体を覆い樹脂封止が完了する(図1
(b)、(c)参照)。この時、チップ12の角部では
傾斜部12cを樹脂5が傾斜に沿ってなだらかに流れ
て、底面まで誘導されるので、空気を巻き込むこともな
くボイドは発生しない。
【0019】尚、チップ12の角部に傾斜部12cを設
ける代わりに、チップ13の角部に丸み部13cを設け
る(図2(a)参照)、チップ14の角部にカット部1
4cを設ける(図2(b)参照)ことによってもチップ
に鋭利の角部がなくなるので同様の効果が得られる。以
上のように本実施例では、チップ12の角部に設けられ
た傾斜部12cが樹脂5を傾斜に沿ってなだらかに基板
21上に流す作用を果たすので、チップ周辺にボイドは
発生せず信頼性の高い半導体が提供できる。
【0020】図3は本発明の第2の実施例の半導体素子
(チップ)の封止構造を説明するための図で、(a)は
ケースの上面図、(b)はケースのA−O−B断面図、
(c)はワイヤボンディング完了品の上面図、(d)は
ワイヤボンディング完了品のA−O−B断面図、(e)
は封止完了品のA−O−B断面図である。以下、図を用
いて説明する。
【0021】11はシリコン基板上に集積回路または半
導体素子の形成されたチップで、チップ11の周辺部に
は基板21と接続するためのボンディングパッド11a
が設けられている。61はチップ11の外周を覆う構造
体であって、チップ11の外周に当接する樹脂製の環状
ケースで、チップ11の上面とケース61の上面が同一
平面になるように、ケースの内周の高さ(厚さ)はチッ
プ11の厚さと概略同一に形成され、ケースの外周には
チップ11上に注入された樹脂5が滑らかに基板21に
流れるように外側に向かって低くなる丸みをおびた傾斜
部61cが設けられている(図3(a)、(b)参
照)。尚、基板21、接着材31、ワイヤ4及び樹脂5
は第1の実施例と名称、機能及び作用が同じであるため
同一番号を付し説明は省略する。
【0022】次に、半導体チップの封止方法について述
べる。基板21上に接着材31等を用いてチップ11の
半導体の形成された面を上にして接着する。そして、チ
ップ11を囲むようにケース61を基板21上に図示し
ない接着材等を使用して乗せ、チップ11のボンディン
グパッド11aと対応する基板21のボンディングパッ
ド21a間をワイヤ4を用いて超音波ボンディングによ
り接続する(図3(c)、(d)参照)。
【0023】続いて、チップ11及びボンディング部を
保護するために、チップ11の中央部の上方にノズルが
位置するように調整して樹脂5を注入する。樹脂5はチ
ップ11の上面を中央部から周辺部に拡がり、さらにケ
ース61の上面に沿って基板21上に流れて樹脂封止が
完了する(図3(e)参照)。この時、チップ11の角
部ではケース61の丸みをおびた傾斜部61cを樹脂5
がなだらかに流れるので、空気を巻き込むこともなくボ
イドは発生しない。
【0024】以上のように本実施例では、チップ11の
外周に接するように設けられたケース61の丸みをおび
た傾斜部61cが樹脂5をなだらかに基板21上に流す
作用を果たすので、チップ周辺にボイドは発生せず信頼
性の高い半導体が提供できる。図4は本発明の第3の実
施例の半導体素子(チップ)の封止構造を説明するため
の図で、(a)はダイボンディング完了品の上面図、
(b)はダイボンディング完了品のA−O−B断面図、
(c)はワイヤボンディング完了品の上面図、(d)は
ワイヤボンディング完了品のA−O−B断面図、(e)
は封止完了品のA−O−B断面図である。以下、図を用
いて説明する。
【0025】32はチップ11を基板21にダイボンデ
ィングするための接着材で、基板21に塗布された接着
材32にチップ11の上面が概略同一面になるように埋
め込まれている。そして、接着材32の外周は接着材の
表面張力により、外側に向かって低くなる滑らかな傾斜
部32cとなって基板21につながっている。尚、チッ
プ11、基板21、ワイヤ4及び樹脂5は第1又は第2
の実施例と名称、機能及び作用が同じであるため同一番
号を付し説明は省略する。
【0026】次に、半導体チップの封止方法について述
べる。基板21上に接着材32等を用いてチップ11の
半導体の形成された面を上にして接着する。そして、チ
ップ11の上面が接着材32の上面と概略同一面になる
ように埋め込まれる(図4(a)、(b)参照)。その
後、チップ11のボンディングパッド11aと対応する
基板21のボンディングパッド21a間をワイヤ4を用
いて超音波ボンディングにより接続する(図4(c)、
(d)参照)。
【0027】続いて、チップ11及びボンディング部を
保護するために、チップ11の中央部の上方にノズルが
位置するように調整して樹脂5を注入する。樹脂5はチ
ップ11の上面を中央部から周辺部に沿って拡がり、さ
らに接着材32の傾斜部32cに沿って基板21上に流
れて樹脂封止が完了する(図4(e)参照)。この時、
チップ11の角部では接着材32の傾斜部32cを樹脂
5がなだらかに流れるので、空気を巻き込むこともなく
ボイドは発生しない。
【0028】以上のように本実施例では、チップ11の
外周に接するように形成された接着材32の傾斜部32
cが樹脂5をなだらかに基板上21に流す作用を果たす
ので、チップ周辺にボイドは発生せず信頼性の高い半導
体が提供できる。図5は本発明の第4の実施例の半導体
素子(チップ)の封止構造を説明するための図で、
(a)は基板の上面図、(b)は基板のA−O−B断面
図、(c)はダイボンディング完了品のA−O−B断面
図、(d)はワイヤボンディング・封止完了品のA−O
−B断面図である。以下、図を用いて説明する。
【0029】22はチップ11が搭載される基板で、チ
ップ11のボンディングパッド11aと対応する位置に
はボンディングパッド22aが設けられている。また、
基板22の上面には搭載されるチップ11の角部に対応
する位置にチップ11上に注入された樹脂5が滑らかに
基板22に流れるように概略チップ11と同一平面にな
るように外側に向かって低くなる片側になだらかな傾斜
部22cを有する突起部22bが設けられている(図5
(a)、(b)参照)。尚、チップ11、接着材31、
ワイヤ4及び樹脂5は第1又は第2の実施例と名称、機
能及び作用が同じであるため同一番号を付し説明は省略
する。尚、突起22bは基板22がセラミックで構成さ
れる場合には基板整形用の金型に突起に対応した窪みを
設ける方法がある。
【0030】次に、半導体チップの封止方法について述
べる。基板22上に接着材31等を用いてチップ11の
角部11cが基板22上の突起22bと一致するよう
に、チップ11の半導体の形成された面を上にして接着
する。そして、チップ11のボンディングパッド11a
と対応する基板22のボンディングパッド22a間をワ
イヤ4を用いて超音波ボンディングにより接続する。
【0031】続いて、チップ11及びボンディング部を
保護するために、チップ11の中央部の上方にノズルが
位置するように調整して樹脂5を注入する。樹脂5はチ
ップ11の上面を中央部から周辺部に拡がり、さらに基
板22上に流れて樹脂封止が完了する(図5(c)、
(d)参照)。この時、チップ11の角部11cでは、
チップ11の上面と基板22の突起部22bの高さが一
致しており、樹脂5が傾斜部22cに沿ってなだらかに
流れるので、空気を巻き込むこともなくボイドは発生し
ない。
【0032】以上のように本実施例では、チップ11の
角部に接するように設けられた基板22の突起部22b
の傾斜部22cが樹脂5をなだらかに基板上22に流す
作用を果たすので、チップ周辺にボイドは発生せず信頼
性の高い半導体が提供できる。図6は本発明の第5の実
施例の半導体素子(チップ)の封止構造を説明するため
の図で、(a)は基板の上面図(チップ搭載前)、
(b)はダイボンディング完了品の上面図、(c)はダ
イボンディング完了品のA−O−B断面図、(d)はワ
イヤボンディング完了品のA−O−B断面図、(e)は
封止完了品のA−O−B断面図である。以下、図を用い
て説明する。
【0033】23はチップ11が搭載される基板で、チ
ップ11のボンディングパッド11aと対応する位置に
はボンディングパッド23aが設けられている。また、
チップ11の搭載部に対応する位置にはチップ11の形
状に対応した開口部23bが設けられている(図6
(a)参照)。33は基板23の開口部23bの内周部
とチップ11の外周部を接着(ダイボンディング)する
接着材である。尚、チップ11、ワイヤ4及び樹脂5は
第1又は第2の実施例と名称、機能及び作用が同じであ
るため同一番号を付し説明は省略する。
【0034】次に、半導体チップの封止方法について述
べる。基板23の開口部23bの内周部とチップ11の
外周部を接着材33等を用いて接着する(図6(b)、
(c)参照)。そして、チップ11のボンディングパッ
ド11aと対応する基板23のボンディングパッド23
a間をワイヤ4を用いて超音波ボンディングにより接続
する(図6(d)参照)。
【0035】続いて、チップ11及びボンディング部を
保護するために、チップ11の中央部の上方にノズルが
位置するように調整して樹脂5を注入する。樹脂5はチ
ップ11の上面を中央部から周辺部に拡がり、さらに接
着材33を越えて基板23上に流れて樹脂封止が完了す
る(図6(e)参照)。この時、チップ11の上面と基
板23の上面が概略同一平面にあるため、チップ11の
上面に注入された樹脂5は基板23上になだらかに流れ
るので、空気を巻き込むこともなく基板の周辺にボイド
は発生しない。
【0036】以上のように本実施例では、チップ11と
基板23が同一平面になるように接続した接着材33が
チップ11の角部において樹脂5をなだらかにチップ1
1上から基板23上に流すように作用するので、チップ
周辺にボイドは発生せず信頼性の高い半導体が提供でき
る。図7は本発明の第6の実施例の半導体素子(チッ
プ)の封止構造及び封止工程を説明するための図で、
(a)はチップの上面図、(b)はダイボンディング完
了品のA−O−B断面図、(c)は樹脂の拡散状態を示
すチップの上面図、(d)は封止完了品のA−O−B断
面図である。以下、図を用いて説明する。
【0037】62はチップ11上の周辺部の4辺に形成
された壁(バリア)で、チップ11上に注入された樹脂
5がバリア62の間隙部62bから樹脂5が流れ易いよ
うに設けられている。尚、チップ11、基板21及び樹
脂5は第1又は第2の実施例と名称、機能及び作用が同
じであるため同一番号を付し説明は省略する。次に、半
導体チップの封止方法について述べる。半導体の形成さ
れたチップ11の上面に樹脂等を使用してバリア62を
形成する(例えば、大きなシリコン基板から個別のチッ
プにスライスする前に樹脂をスクリーン印刷、乾燥す
る)(図7(a)参照)。そして、接着材31を用いて
チップ11の半導体の形成された面を上にして基板21
に接着して(図7(b)参照)、チップ11のボンディ
ングパッドと対応する基板21のボンディングパッド間
をワイヤ4を用いて超音波ボンディングにより接続す
る。
【0038】続いて、チップ11及びボンディング部を
保護するために、チップ11の中央部の上方にノズルが
位置するように調整して樹脂5を注入する。樹脂5はチ
ップ11の上面を中央部から周辺部に沿って拡がる。そ
の時、バリア62に樹脂5が遮られてチップ11の角部
のバリア62の間隙部62bから樹脂5が最初に基板2
1上に流れ(図7(c)参照)、その後過剰の樹脂5が
バリア62を越えて基板21上にも流れて樹脂封止が完
了する(図7(d)参照)。この時、バリア62の間隙
部62bでは幅が狭くなっているので樹脂5の流速が大
きくなり気泡は樹脂5と一緒に基板21上に押し出され
るのでチップ11の角部にはボイドは発生しない。
【0039】以上のように本実施例では、チップ11上
に設けられたバリア62によって、チップ11の角部の
樹脂5の拡散速度が速くなりボイドは押し出されてチッ
プ周辺にボイドが残らず信頼性の高い半導体が提供でき
る。図8は本発明の第7の実施例の半導体素子(チッ
プ)の封止装置を説明するための図で、(a)は樹脂注
入ノズルの断面図、(b)は封止状態を示す断面図、
(c)は樹脂の拡散状態を示すチップの上面図である。
以下、図を用いて説明する。尚、ワイヤボンディング完
了までの構成及び工程は第1又は第2の実施例と名称、
機能及び作用が同じであるため同一番号を付し説明は省
略する。
【0040】半導体チップの封止方法について述べる。
ノズル92を備えた封止装置が基板21のチップ搭載側
より上方に設けられている。樹脂5をチップ11上に注
入するノズル92は星型に四方に長い断面92aを有し
ている(図8(a)参照)。このノズル92がチップ1
1の上方中央部に位置するように調整してチップ11の
上面に樹脂5を注入する(図8(b)参照)。先ず、樹
脂5はチップ11の上面を中央部から周辺部へ拡がる。
その時、ノズル92の断面がチップ11の角部に対応す
る方向に開口部が長くなっているので、チップ11の辺
部よりも角部の方が早く拡がる。その結果、チップ11
の角部の方向への樹脂5の流速が速く、チップ11の角
部から樹脂5が最初に基板21上に流れ、その後過剰の
樹脂5がチップ11の側面11bも覆い樹脂封止が完了
する。(図8(c)参照)。
【0041】以上のように本実施例では、チップの角部
に対応する方向に開口部の大きな樹脂注入用のノズルに
よりチップ11の角部の樹脂5の拡散速度が速くなりボ
イドは押し出されてチップ周辺にボイドが残らず信頼性
の高い半導体が提供できる。
【0042】
【発明の効果】以上説明したように、本発明では基板に
搭載された半導体素子周辺部にボイドが発生しないの
で、湿度等による劣化のない信頼性の高い半導体が提供
できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の半導体素子(チップ)
の封止構造を説明するための図である。
【図2】本発明の第1の実施例の他の半導体素子(チッ
プ)の形状を説明するための図である。
【図3】本発明の第2の実施例の半導体素子(チップ)
の封止構造を説明するための図である。
【図4】本発明の第3の実施例の半導体素子(チップ)
の封止構造を説明するための図である。
【図5】本発明の第4の実施例の半導体素子(チップ)
の封止構造を説明するための図である。
【図6】本発明の第5の実施例の半導体素子(チップ)
の封止構造を説明するための図である。
【図7】本発明の第6の実施例の半導体素子(チップ)
の封止構造を説明するための図である。
【図8】本発明の第7の実施例の半導体素子(チップ)
の封止装置を説明するための図である。
【図9】従来の半導体素子(チップ)の封止構造及び封
止方法を説明するための図である。
【図10】従来の半導体素子(チップ)の封止構造を説
明するための図である。
【符号の説明】
11、12、13、14・・・チップ、 23b・・・
開口部、21、22、23・・・基板、 3
1、32、33・・・接着材、12c・・・傾斜部、
61・・・ケース、22b・・・突起
部、 62・・・バリア、4・・・・
ワイヤ、 7・・・・ボイド、5・
・・・樹脂、 91、92・・・
ノズル、11a、12a・・・ボンディングパッド、2
1a、22a、23a・・・ボンディングパッド。

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 基板(21)上に搭載され、樹脂(5)
    で被覆される半導体素子(12)の構造において、 前記半導体素子(12)の上面の角部に傾斜部(12
    c)が設けられてなることを特徴とする半導体素子の構
    造。
  2. 【請求項2】 基板(21)上に搭載され、樹脂(5)
    で被覆される半導体素子(13,14)の構造におい
    て、 前記半導体素子(13,14)の角部に丸み部(13
    c)又はカット部(14c)が設けられてなることを特
    徴とする半導体素子の構造。
  3. 【請求項3】 基板(21)上に半導体素子(12)が
    搭載され、前記半導体素子(12)が樹脂(5)で被覆
    されてなる半導体素子(12)の封止構造において、 前記半導体素子(12)の上面の角部に傾斜部(12
    c)が設けられてなることを特徴とする半導体素子の封
    止構造。
  4. 【請求項4】 基板(21)上に半導体素子(13,1
    4)が搭載され、前記半導体素子(13,14)が樹脂
    (5)で被覆されてなる半導体素子(13,14)の封
    止構造において、 前記半導体素子(13,14)の角部に丸み部(13
    c)又はカット部(14c)が設けられてなることを特
    徴とする半導体素子の封止構造。
  5. 【請求項5】 基板(21)上に半導体素子(11)が
    搭載され、前記半導体素子(11)が樹脂(5)で被覆
    されてなる半導体素子(11)の封止構造において、 前記半導体素子(11)の外周辺部に当接する前記半導
    体素子(11)の高さと概略等しい高さの構造体が設け
    られてなることを特徴とする半導体素子の封止構造。
  6. 【請求項6】 前記構造体は、 前記半導体素子(11)の外周と同じ形状の内周を持つ
    環状ケース(61)であって、 前記環状ケース(61)の内周部の高さが前記半導体素
    子(11)の高さと概略同じで、外周方向に向かって前
    記環状ケース(61)の高さが低くなる傾斜部(61
    c)が設けられてなることを特徴とする請求項5記載の
    半導体素子の封止構造。
  7. 【請求項7】 前記構造体は、 前記半導体素子(11)を前記基板(21)に接着した
    ときのダイボンディング材(32)で構成されたもので
    あって、 前記ダイボンディング材(32)の前記半導体素子(1
    1)に当接する部分の高さが前記半導体素子(11)の
    高さと概略同じで、外側方向に向かって前記ダイボンデ
    ィング材の高さが低くなる傾斜部(32c)が設けられ
    てなることを特徴とする請求項5記載の半導体素子の封
    止構造。
  8. 【請求項8】 前記構造体は、 前記半導体素子(11)の角部に対応する位置に設けら
    れた前記基板上の突起(22b)であって、 前記突起(22b)の前記半導体素子(11)に当接す
    る部分の高さが前記半導体素子(11)の高さと概略同
    じで、外側方向に向かって前記突起(22b)の高さが
    低くなる傾斜部(22c)が設けられてなることを特徴
    とする請求項5記載の半導体素子の封止構造。
  9. 【請求項9】 基板(23)上に半導体素子(11)が
    搭載され、前記半導体素子(11)が樹脂(5)で被覆
    されてなる半導体素子(11)の封止構造において、 前記基板(23)には前記半導体素子(11)の搭載位
    置に前記半導体素子(11)の形状に対応した開口部
    (23b)が設けられており、前記基板(23)の開口
    部(23b)内に前記半導体素子(11)が前記基板
    (23)と前記半導体素子(11)が略同一面になるよ
    う挿着されて、前記基板(23)と前記半導体素子(1
    1)が接着材(33)により接着されてなることを特徴
    とする半導体素子の封止構造。
  10. 【請求項10】 基板(21)上に半導体素子(11)
    が搭載され、前記半導体素子(11)が樹脂(5)で被
    覆されてなる半導体素子(11)の封止構造において、 前記半導体素子(11)の上面に前記半導体素子(1
    1)の角部を除く周辺部に帯状の壁(62)が設けられ
    てなることを特徴とする半導体素子の封止構造。
  11. 【請求項11】 半導体素子(11)を搭載した基板
    (21)の上方に設けられ、その開口部から樹脂(5)
    を吐出するノズルを備えた半導体素子(11)の封止装
    置において、 前記ノズル(92)が前記半導体素子(11)の対角線
    方向に長い開口部(92a)を有するものであることを
    特徴とする半導体素子の封止装置。
JP8192228A 1996-07-22 1996-07-22 半導体素子の構造及び半導体素子の封止構造並びに半導体素子の封止装置 Withdrawn JPH1041438A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8192228A JPH1041438A (ja) 1996-07-22 1996-07-22 半導体素子の構造及び半導体素子の封止構造並びに半導体素子の封止装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8192228A JPH1041438A (ja) 1996-07-22 1996-07-22 半導体素子の構造及び半導体素子の封止構造並びに半導体素子の封止装置

Publications (1)

Publication Number Publication Date
JPH1041438A true JPH1041438A (ja) 1998-02-13

Family

ID=16287802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8192228A Withdrawn JPH1041438A (ja) 1996-07-22 1996-07-22 半導体素子の構造及び半導体素子の封止構造並びに半導体素子の封止装置

Country Status (1)

Country Link
JP (1) JPH1041438A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022870A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd フリップチップ型電子デバイス及びチップモジュール電子デバイス装置
WO2005010993A1 (en) * 2003-07-22 2005-02-03 Intel Corporation Electronic assembly having a die with rounded corner edge portions and a method of fabricating the same
JP2007013718A (ja) * 2005-06-30 2007-01-18 Kyocera Kinseki Corp 圧電発振器の製造方法
WO2008065774A1 (en) * 2006-11-29 2008-06-05 Sharp Kabushiki Kaisha Wiring board and display unit
US7397327B2 (en) 2004-04-08 2008-07-08 Murata Manufacturing Co., Ltd. Surface acoustic wave filter and method of producing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022870A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd フリップチップ型電子デバイス及びチップモジュール電子デバイス装置
WO2005010993A1 (en) * 2003-07-22 2005-02-03 Intel Corporation Electronic assembly having a die with rounded corner edge portions and a method of fabricating the same
US7397327B2 (en) 2004-04-08 2008-07-08 Murata Manufacturing Co., Ltd. Surface acoustic wave filter and method of producing the same
JP2007013718A (ja) * 2005-06-30 2007-01-18 Kyocera Kinseki Corp 圧電発振器の製造方法
WO2008065774A1 (en) * 2006-11-29 2008-06-05 Sharp Kabushiki Kaisha Wiring board and display unit

Similar Documents

Publication Publication Date Title
KR101031394B1 (ko) 광 센서 패키지
KR100477020B1 (ko) 멀티 칩 패키지
US7535085B2 (en) Semiconductor package having improved adhesiveness and ground bonding
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
KR20070015014A (ko) 적층형 다이 패키지의 제작 방법
JPH1041438A (ja) 半導体素子の構造及び半導体素子の封止構造並びに半導体素子の封止装置
JP2003179200A (ja) 半導体装置およびその製造方法
JPH05291459A (ja) 半導体装置及びその製造方法
US6183589B1 (en) Method for manufacturing lead-on-chip (LOC) semiconductor packages using liquid adhesive applied under the leads
JP3036339B2 (ja) 半導体装置
JP2988986B2 (ja) 半導体装置及びその製造方法
JPH0936300A (ja) 半導体装置およびその製造方法
JP3013810B2 (ja) 半導体装置の製造方法
JPH0430563A (ja) 半導体集積回路装置
JPH10163383A (ja) 樹脂封止型半導体装置及びその製造方法
JP2954109B2 (ja) 半導体装置及びその製造方法
JPH06177280A (ja) 樹脂封止形半導体装置
JPH04316356A (ja) 樹脂封止形半導体装置
JPH05291473A (ja) 樹脂封止型半導体装置およびそれに用いるリードフレーム
JPH02202042A (ja) 樹脂封止型半導体装置
JPH09129819A (ja) 半導体装置およびその製造方法
JPH0595018A (ja) 半導体装置の製造方法
KR970023896A (ko) 다이 접착층이 없는 반도체 칩 패키지
JPH11214589A (ja) 半導体装置
JPH1167980A (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031007