JPH09129819A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH09129819A
JPH09129819A JP7284860A JP28486095A JPH09129819A JP H09129819 A JPH09129819 A JP H09129819A JP 7284860 A JP7284860 A JP 7284860A JP 28486095 A JP28486095 A JP 28486095A JP H09129819 A JPH09129819 A JP H09129819A
Authority
JP
Japan
Prior art keywords
lead
base
semiconductor chip
electrically connected
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7284860A
Other languages
English (en)
Inventor
Hiroyuki Hozoji
裕之 宝蔵寺
Taku Kikuchi
卓 菊池
Fujiaki Nose
藤明 野瀬
Eiji Yamaguchi
栄次 山口
Yuji Watanabe
祐二 渡辺
Takashi Miwa
孝志 三輪
Tetsuya Hayashida
哲哉 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7284860A priority Critical patent/JPH09129819A/ja
Publication of JPH09129819A publication Critical patent/JPH09129819A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 リードフレーム間の接続部分の信頼性を向上
させることができ、且つ、半導体チップ間の間隔を均一
にすることのできる半導体装置を提供する。 【解決手段】 インナーリード部３ａ1 とアウターリー
ド部３ａ2 とを有するベース側リード３ａに電気的に接
続されたベース側半導体チップ１ａと、脚部３ｂ2 〜３
ｄ2 から延びてインナーリード部３ａ1 に対して平行に
形成された接続端部３ｂ1 〜３ｄ1 を有する積層側リー
ド３ｂ〜３ｄに電気的に接続され、ベース側半導体チッ
プ１ａと所定の間隔を隔てて位置する積層側半導体チッ
プ１ｂ〜１ｄと、インナーリード部３ａ1 と接続端部３
ｂ1 〜３ｄ1 とを電気的に接続する結束部６と、全ての
半導体チップ１ａ〜１ｄを封止する封止部２とからなる
半導体装置である。各半導体チップ１ａ〜１ｄはベース
側リード３ａおよび積層側リード３ｂ〜３ｄにＬＯＣ構
造で電気的に接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造技術に関し、特に、高密度実装に対応した積層構
造の半導体装置に適用して有効な技術に関する。
【０００２】
【従来の技術】今日、半導体装置は高集積化、多機能化
の傾向にある。そして、このような傾向に対応して、た
とえば、特開昭６２−１１９９５２号公報に記載のよう
に、半導体チップを搭載したリードフレームを重ねて封
止して１つのパッケージにすることで半導体チップを積
層構造とし、集積度および機能の向上を図った半導体装
置が提案されている。該公報の第１図〜第３図に詳しく
示されているように、この半導体装置では、一方のリー
ドフレームの両端を他方のリードフレームに突き当てて
接続する構造が採用されている。この構造では、両方の
リードフレームを接続した後、樹脂にて封止されるよう
になっている。
【０００３】
【発明が解決しようとする課題】しかし、前記した構造
の半導体装置では、リードフレーム同士の接続面積が小
さいために、熱的あるいは機械的に接続した後のモール
ド時においてキャビティ内に高圧で注入される樹脂によ
り接続部分の信頼性が損なわれる等のおそれがある。
【０００４】また、リードフレームを重ねる段数を増加
した場合に接続高さのバラツキが重ねる段数に応じて顕
著になり、半導体チップ間の間隔が不均一となって樹脂
封止が行なえない等の問題が発生する可能性がある。
【０００５】そこで、本発明の目的は、リードフレーム
間の接続部分の信頼性を向上させることの可能な積層構
造の半導体装置およびその製造技術を提供することにあ
る。
【０００６】本発明の他の目的は、半導体チップ間の間
隔を均一にすることの可能な積層構造の半導体装置およ
びその製造技術を提供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【０００９】すなわち、本発明による半導体装置は、イ
ンナーリード部とアウターリード部とを有するベース側
リードに電気的に接続されたベース側半導体チップと、
脚部から延びてインナーリード部に対して平行に形成さ
れた接続端部を有する積層側リードに電気的に接続さ
れ、ベース側半導体チップと所定の間隔を隔てて位置す
る積層側半導体チップと、インナーリード部と接続端部
とを電気的に接続する結束部と、全ての半導体チップを
封止する封止部とからなるものである。
【００１０】また、本発明による半導体装置は、インナ
ーリード部とアウターリード部とを有するベース側リー
ドに電気的に接続されたベース側半導体チップと、ベー
ス側半導体チップと所定の間隔を隔てて位置し、アウタ
ーリード部に接続される接続端部を有する積層側リード
に電気的に接続された積層側半導体チップと、ベース側
リードと積層側リードとの間に設けられ、両者の間隔を
一定に保つ絶縁性のスペーサと、全ての半導体チップを
封止する封止部とからなるものである。この半導体装置
で用いられたスペーサは、金属またはセラミックを基材
とし、この両面に耐熱性のフィルムを貼着した構造とす
ることができる。
【００１１】これらの半導体装置において、それぞれの
半導体チップはベース側リードおよび積層側リードにＬ
ＯＣ(Lead On Chip)構造またはＣＯＬ(Chip On Lead)構
造で電気的に接続することが望ましい。また、積層側半
導体チップは相互に所定の間隔を隔てて複数個設けるこ
とができる。さらに、ベース側リードと積層側リードと
はレーザ溶接あるいは導電性を有する接着剤により接続
することができる。
【００１２】本発明による半導体装置の製造方法は、イ
ンナーリード部とアウターリード部とを有し、ベース側
半導体チップが電気的に接続されたベース側リードを用
意し、脚部から延びてインナーリード部と平行に形成さ
れた接続端部を有し、積層側半導体チップが電気的に接
続された積層側リードを用意し、ベース側半導体チップ
と積層側半導体チップとの間に所定の間隔が形成される
ようにしてインナーリード部と接続端部とを電気的に接
続し、アウターリード部のみを突出させて全ての半導体
チップを封止するものである。
【００１３】また、本発明による半導体装置の製造方法
は、インナーリード部とアウターリード部とを有し、ベ
ース側半導体チップが電気的に接続されたベース側リー
ドを用意し、アウターリード部に接続される接続端部を
有し、積層側半導体チップが電気的に接続された積層側
リードを用意し、スペーサを介してベース側リードと積
層側リードとの間を所定の間隔に保持しつつアウターリ
ード部および接続端部を突出させて全ての半導体チップ
を封止し、アウターリード部と接続端部とを電気的に接
続するものである。
【００１４】そして、上記した手段によれば、接続部分
の信頼性の向上を図ることが可能により、また、積層側
リードを多段に重ねたときの傾斜が防止されて積層され
た半導体チップの間隔を均一にすることができる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００１６】（実施の形態１）図１は本発明の一実施の
形態である半導体装置を示す断面図である。
【００１７】図示する半導体装置は、相互に所定の間隔
に隔てられた半導体チップ１ａ〜１ｄがたとえば４層に
積層されたもので、これらの半導体チップ１ａ〜１ｄが
樹脂よりなる封止部２によって１つのパッケージとして
モールドされている。なお、後述する実施の形態２に示
す半導体装置を含めて、本発明の実施の形態では樹脂封
止タイプの半導体装置が示されているが、本発明はセラ
ミックなどによる気密封止タイプの半導体装置にも適用
することが可能である。
【００１８】最下層であるベース側半導体チップ１ａが
取り付けられているベース側リード３ａはインナーリー
ド部３ａ1 とアウターリード部３ａ2 とを有しており、
封止部２から突出されたアウターリード部３ａ2 はＪ字
状に折り曲げられて図示しない配線基板に面実装される
ようになっている。但し、アウターリード部３ａ2 の折
り曲げ形状はこれに限定されるものではなく、たとえば
略クランク形状を呈するいわゆるガルウィング状や、そ
のまま下方に向かって延びるストレート状に形成するこ
ともできる。
【００１９】ベース側半導体チップ１ａは絶縁性を有す
るペレット付け材４を介してＬＯＣ（Lead On Chip）構
造によりベース側リード３ａに取り付けられ、金線や銅
線等からなるボンディングワイヤ５によって電気的に接
続されている。このペレット付け材４は、たとえば、エ
ポキシ樹脂やポリアミドイミド等の熱硬化性樹脂、ある
いはポリエーテルスルホン等の熱可塑性樹脂を単独また
は２種類以上混合したものをベースとしたものからなる
絶縁性の接着剤を、ポリイミド等の絶縁性フィルムの両
面に塗布したもので、このようなペレット付け材４によ
り、ベース側半導体チップ１ａはベース側リード３ａに
加熱接着されている。
【００２０】ベース側半導体チップ１ａの上方に３層に
わたって積層された積層側半導体チップ１ｂ〜１ｄは、
ベース側リード３ａに対するベース側半導体チップ１ａ
の場合と同様に、ペレット付け材４を介したＬＯＣ構造
により各積層側リード３ｂ〜３ｄに取り付けられて電気
的に接続されている。この積層側リード３ｂ〜３ｄに
は、インナーリード部３ａ1 に対して平行に延びる接続
端部３ｂ1 〜３ｄ1 が形成されたガルウィング状に形成
されており、本実施の形態の場合には、半導体チップ１
ｂ〜１ｄを３層に積層するために脚部３ｂ2 〜３ｄ2 の
長さが３通りに異なる積層側リード３ｂ〜３ｄが用いら
れている。そして、脚部３ｂ2 〜３ｄ2 から延びた接続
端部３ｂ1 〜３ｄ1 が重ね合わされた構造で、たとえば
エポキシ樹脂等の熱硬化性樹脂に銀粉やアルミニウム粉
などが配合された導電性の接着剤、あるいはレーザ溶接
等によりインナーリード部３ａ1 に固定されており、こ
れによって両者が電気的に接続された結束部６が形成さ
れている。
【００２１】このような半導体装置は次のような工程を
経て製造される。
【００２２】先ず、ペレット付け材４を用いた加熱接着
によりベース側リード３ａにベース側半導体チップ１ａ
を取り付け、ボンディングワイヤ５で電気的に接続して
おく。また、同様に、積層側リード３ｂ〜３ｄに積層側
半導体チップ１ｂ〜１ｄを取り付けてこれを電気的に接
続しておく。
【００２３】次に、積層側リード３ｂ〜３ｄの接続端部
３ｂ1 〜３ｄ1 を重ね合わせてベース側リード３ａのイ
ンナーリード部３ａ1 に搭載し、前述のように導電性の
接着剤やレーザ溶接により固定し、電気的に接続して結
束部６を形成する。なお、これにより、半導体チップ１
ａ〜１ｄはベース側リード３ａおよび積層側リード３ｂ
〜３ｄを介して相互に所定の間隔に隔てられた状態にな
る。
【００２４】そして、常用されているトランスファモー
ルド装置により樹脂封止を行なって全ての半導体チップ
１ａ〜１ｄをモールドし、封止後、封止部２から突出し
たアウターリード部３ａ2 をＪ字状に折り曲げて図示す
る半導体装置とする。
【００２５】このように、本実施の形態による半導体装
置によれば、インナーリード部３ａ1 と、このインナー
リード部３ａ1 に対して平行に形成された接続端部３ｂ
1 〜３ｄ1 とを電気的に接続するようにしているので、
半導体チップ１ａ〜１ｄを積層するリード３ａ〜３ｄ間
の接続面積が広く採れて樹脂注入によって断線すること
がなくなり、接続部分の信頼性の向上を図ることができ
る。
【００２６】また、半導体チップ１ａ〜１ｄの積層数が
増加した場合でも、用いられる複数の積層側リード３ｂ
〜３ｄの脚部３ｂ2 〜３ｄ2 の長さを相互に異ならしめ
ることで積層側リード３ｂ〜３ｄを多段に重ねたときの
傾斜が防止され、半導体チップの間隔は常に均一化され
る。
【００２７】（実施の形態２）図２は本発明の他の実施
の形態である半導体装置を示す断面図である。
【００２８】本実施の形態による半導体装置では、ベー
ス側半導体チップ１ａが電気的に接続されたベース側リ
ード３ａが最上層に位置している点で前述した実施の形
態１による半導体装置と異なっている。このベース側リ
ード３ａのアウターリード部３ａ2 は下方に向かってス
トレートに延びており、配線基板に挿入実装されるよう
になっている。そして、ベース側半導体チップ１ａと積
層関係にある積層側半導体チップ１ｂ〜１ｄが電気的に
接続された積層側リード３ｂ〜３ｄの両端である接続端
部３ｂ1 〜３ｄ1 は、このようなアウターリード部３ａ
2 にほぼ直角に突き当てられた状態に接続されている。
【００２９】ベース側リード３ａと積層側リード３ｂと
の間、および積層側リード３ｂ〜３ｄ相互の間には、こ
れらの間隔を一定に保って半導体チップ１ａ〜１ｄの間
の距離を一定にするため、絶縁性を有する板状のスペー
サ７が位置している。このスペーサ７は基材の両面にポ
リイミドなどの耐熱性のフィルムが貼着されたもので、
基材としては、たとえば金属やセラミックなどが採用さ
れている。なお、本実施の形態においても、各半導体チ
ップ１ａ〜１ｄとリード３ａ〜３ｄとはペレット付け材
４によって固定され、ボンディングワイヤ５によって電
気的に接続されている。
【００３０】このような構成の半導体装置は次のように
して製造される。
【００３１】先ず、ペレット付け材４によりベース側リ
ード３ａにベース側半導体チップ１ａを、また、積層側
リード３ｂ〜３ｄに積層側半導体チップ１ｂ〜１ｄを、
それぞれ取り付けてこれを電気的に接続しておく。
【００３２】次に、スペーサ７の両面に接着剤を塗布
し、該スペーサ７を介してベース側リード３ａに対して
積層側リード３ｂ〜３ｄを必要な段数、たとえば３段重
ね、封止金型でリード３ａ〜３ｄとスペーサ７をクラン
プして樹脂封止を行なう。これにより、半導体チップ１
ａ〜１ｄはその相互間に所定の間隔が形成された状態で
封止部２により封止される。また、リード３ａ〜３ｄを
クランプして樹脂封止がなされるので、ベース側リード
３ａのアウターリード部３ａ2 と積層側リード３ｂ〜３
ｄの接続端部３ｂ1 〜３ｄ1 とは外部に突出されるよう
になる。
【００３３】封止後、積層方向にある接続端部３ｂ1 〜
３ｄ1 を繋ぐようにアウターリード部３ａ2 を折り曲げ
て半田などにより両者を固定し、電気的に接続して図示
する半導体装置とする。
【００３４】このように、本実施の形態による半導体装
置によれば、ベース側リード３ａのアウターリード部３
ａ2 と積層側リード３ｂ〜３ｄの接続端部３ｂ1 〜３ｄ
1 が外部に突出するようにして半導体チップ１ａ〜１ｄ
を封止部２で封止し、封止後にアウターリード部３ａ2
と接続端部３ｂ1 〜３ｄ1 とを電気的に接続するように
しているので、断線のおそれがなく接続部分の信頼性が
向上する。
【００３５】また、スペーサ７により半導体チップ１ａ
〜１ｄ相互間の間隔を一定に保った上で樹脂封止されて
いるので、積層側リード３ｂ〜３ｄを多段に重ねたとき
の傾斜を未然に防止することができる。
【００３６】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
【００３７】たとえば、本実施の形態においては、半導
体チップ１ａ〜１ｄはＬＯＣ構造によりリード３ａ〜３
ｄに固定されているが、ＣＯＬ（Chip On Lead）構造や
通常のダイパッドへの取り付け構造で固定することもで
きる。
【００３８】また、本実施の形態による半導体装置は４
層の積層構造とされているが、２層、３層、あるいは５
層以上であってもよい。
【００３９】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００４０】(1).すなわち、本発明の半導体装置によれ
ば、インナーリード部と接続端部とを電気的に接続して
封止するようにしているので、あるいは封止部から突出
したアウターリード部と接続端部とを電気的に接続する
ようにしているので、接続部分の信頼性の向上を図るこ
とが可能になる。
【００４１】(2).また、脚部の長さを相互に異ならしめ
ることで、あるいはスペーサを用いることにより、積層
側リードを多段に重ねたときの傾斜が防止されるので、
積層された半導体チップの間隔を均一にすることができ
る。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体装置を示す
断面図である。
【図２】本発明の実施の形態２による半導体装置を示す
断面図である。
【符号の説明】
１ａ ベース側半導体チップ １ｂ〜１ｄ 積層側半導体チップ ２ 封止部 ３ａ ベース側リード ３ａ1 インナーリード部 ３ａ2 アウターリード部 ３ｂ〜３ｄ 積層側リード ３ｂ1 〜３ｄ1 接続端部 ３ｂ2 〜３ｄ2 脚部 ４ ペレット付け材 ５ ボンディングワイヤ ６ 結束部 ７ スペーサ
フロントページの続き (72)発明者 山口 栄次 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 渡辺 祐二 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 三輪 孝志 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 林田 哲哉 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 インナーリード部とアウターリード部と
    を有するベース側リードに電気的に接続されたベース側
    半導体チップと、 脚部から延びて前記インナーリード部に対して平行に形
    成された接続端部を有する積層側リードに電気的に接続
    され、前記ベース側半導体チップと所定の間隔を隔てて
    位置する積層側半導体チップと、 前記インナーリード部と前記接続端部とを電気的に接続
    する結束部と、 全ての前記半導体チップを封止する封止部とからなるこ
    とを特徴とする半導体装置。
  2. 【請求項２】 インナーリード部とアウターリード部と
    を有するベース側リードに電気的に接続されたベース側
    半導体チップと、 前記ベース側半導体チップと所定の間隔を隔てて位置
    し、前記アウターリード部に接続される接続端部を有す
    る積層側リードに電気的に接続された積層側半導体チッ
    プと、 前記ベース側リードと前記積層側リードとの間に設けら
    れ、両者の間隔を一定に保つ絶縁性のスペーサと、 全ての前記半導体チップを封止する封止部とからなるこ
    とを特徴とする半導体装置。
  3. 【請求項３】 請求項２記載の半導体装置において、前
    記スペーサは、金属またはセラミックを基材とし、この
    両面に耐熱性のフィルムが貼着されたものであることを
    特徴とする半導体装置。
  4. 【請求項４】 請求項１、２または３記載の半導体装置
    において、それぞれの前記半導体チップは前記ベース側
    リードおよび前記積層側リードにＬＯＣ(Lead On Chip)
    構造またはＣＯＬ(Chip On Lead)構造で電気的に接続さ
    れていることを特徴とする半導体装置。
  5. 【請求項５】 請求項１、２、３または４記載の半導体
    装置において、前記積層側半導体チップは相互に所定の
    間隔を隔てて複数個設けられていることを特徴とする半
    導体装置。
  6. 【請求項６】 請求項１、２、３、４または５記載の半
    導体装置において、前記ベース側リードと前記積層側リ
    ードとはレーザ溶接あるいは導電性を有する接着剤によ
    り接続されていることを特徴とする半導体装置。
  7. 【請求項７】 インナーリード部とアウターリード部と
    を有し、ベース側半導体チップが電気的に接続されたベ
    ース側リードを用意し、 脚部から延びて前記インナーリード部と平行に形成され
    た接続端部を有し、積層側半導体チップが電気的に接続
    された積層側リードを用意し、 前記ベース側半導体チップと前記積層側半導体チップと
    の間に所定の間隔が形成されるようにして前記インナー
    リード部と前記接続端部とを電気的に接続し、 前記アウターリード部のみを突出させて全ての前記半導
    体チップを封止することを特徴とする半導体装置の製造
    方法。
  8. 【請求項８】 インナーリード部とアウターリード部と
    を有し、ベース側半導体チップが電気的に接続されたベ
    ース側リードを用意し、 前記アウターリード部に接続される接続端部を有し、積
    層側半導体チップが電気的に接続された積層側リードを
    用意し、 スペーサを介して前記ベース側リードと前記積層側リー
    ドとの間を所定の間隔に保持しつつ前記アウターリード
    部および前記接続端部を突出させて全ての前記半導体チ
    ップを封止し、 前記アウターリード部と前記接続端部とを電気的に接続
    することを特徴とする半導体装置の製造方法。
JP7284860A 1995-11-01 1995-11-01 半導体装置およびその製造方法 Pending JPH09129819A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7284860A JPH09129819A (ja) 1995-11-01 1995-11-01 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7284860A JPH09129819A (ja) 1995-11-01 1995-11-01 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09129819A true JPH09129819A (ja) 1997-05-16

Family

ID=17683971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7284860A Pending JPH09129819A (ja) 1995-11-01 1995-11-01 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH09129819A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360047B1 (ko) * 1997-07-25 2002-12-18 오끼 덴끼 고오교 가부시끼가이샤 반도체장치,그의제조방법및실장방법
JP2015511073A (ja) * 2012-03-23 2015-04-13 日本テキサス・インスツルメンツ株式会社 モジュールとして構成されるマルチレベルリードフレームを有するパッケージングされた半導体デバイス
US10720381B2 (en) 2017-03-21 2020-07-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360047B1 (ko) * 1997-07-25 2002-12-18 오끼 덴끼 고오교 가부시끼가이샤 반도체장치,그의제조방법및실장방법
JP2015511073A (ja) * 2012-03-23 2015-04-13 日本テキサス・インスツルメンツ株式会社 モジュールとして構成されるマルチレベルリードフレームを有するパッケージングされた半導体デバイス
US10720381B2 (en) 2017-03-21 2020-07-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US10796982B2 (en) 2017-03-21 2020-10-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6838754B2 (en) Multi-chip package
US6087718A (en) Stacking type semiconductor chip package
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
US6574107B2 (en) Stacked intelligent power module package
US6864566B2 (en) Duel die package
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2004056138A (ja) パッケージ組立体においてリードフレームを接合する方法、チップ積層パッケージの製造方法及びチップ積層パッケージ
US20240096759A1 (en) Smds integration on qfn by 3d stacked solution
JPH09219465A (ja) 半導体パッケージ及びその製造方法
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US5796038A (en) Technique to produce cavity-up HBGA packages
US5296737A (en) Semiconductor device with a plurality of face to face chips
US7642638B2 (en) Inverted lead frame in substrate
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
KR0148080B1 (ko) 반도체 리드프레임 제조방법 및 그를 이용한 반도체 칩 패키지 제조방법
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JPH09129819A (ja) 半導体装置およびその製造方法
EP0474224B1 (en) Semiconductor device comprising a plurality of semiconductor chips
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
JPH0936300A (ja) 半導体装置およびその製造方法
JPH08115941A (ja) 半導体装置
KR19990026494A (ko) 듀얼 적층패키지 및 그 제조방법
JPS62229949A (ja) 樹脂封止型半導体装置の製造方法
KR100567045B1 (ko) 반도체 패키지
JPH0714967A (ja) リードフレーム