JPS62229949A - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法Info
- Publication number
- JPS62229949A JPS62229949A JP7121886A JP7121886A JPS62229949A JP S62229949 A JPS62229949 A JP S62229949A JP 7121886 A JP7121886 A JP 7121886A JP 7121886 A JP7121886 A JP 7121886A JP S62229949 A JPS62229949 A JP S62229949A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- island
- semiconductor chip
- back surface
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229920005989 resin Polymers 0.000 claims abstract description 37
- 239000011347 resin Substances 0.000 claims abstract description 37
- 238000007789 sealing Methods 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 229920002050 silicone resin Polymers 0.000 claims description 3
- 229920002803 thermoplastic polyurethane Polymers 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 238000000465 moulding Methods 0.000 abstract description 5
- 238000005476 soldering Methods 0.000 abstract description 5
- 239000003822 epoxy resin Substances 0.000 abstract description 2
- 229920000647 polyepoxide Polymers 0.000 abstract description 2
- 239000002313 adhesive film Substances 0.000 abstract 4
- 239000000853 adhesive Substances 0.000 abstract 2
- 230000001070 adhesive effect Effects 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 241000208140 Acer Species 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 210000002149 gonad Anatomy 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ノぐツケーソ裏側にガス導出用の開口部を有
する樹脂封止型半導体装置の製造方法に関するものであ
る。
する樹脂封止型半導体装置の製造方法に関するものであ
る。
〔従来の技術〕 ゛
近年、生産性及び経洒性に優れる樹脂封止型半導体装置
がｑ！ｒ種方式に幅広く用いられている。また、この樹
脂封止型半導体装置は電子機器の多機能化に伴い、高密
度実装に適すると共に放熱性。
がｑ！ｒ種方式に幅広く用いられている。また、この樹
脂封止型半導体装置は電子機器の多機能化に伴い、高密
度実装に適すると共に放熱性。
絶縁性を考慮した構造のものが開発されている。
この代表的なものとしては、半導体チップの搭載される
アイランドの裏側と外部とを接触させるようにパッケー
ジの裏側に開口部を設けたものがある。
アイランドの裏側と外部とを接触させるようにパッケー
ジの裏側に開口部を設けたものがある。
以下第２図及びｉ＠３図に基き、上記構造を有する従来
例について説明する。第２図（ａ）は樹脂封止型半導体
装置の平面図、同図（ｂ）はその底面図である。また、
第３図は第２図のＡ−Ａ線断面図を示している。これら
の図において、半導体チップ３１は、共晶または樹脂ペ
ースト（図示せず）によってアイランド３２に接着され
る。次に半導体チップ３１に設けられている外部導出／
＃ノット図示せず）と、リードフレームの外部導出リー
ド３３の内方端部とを金楓細線３４をワイヤボンディン
グすることにより接続する。この後、上記半導体チップ
３１．アイランド３２の裏面を含む主費部分を樹脂材３
６にてモールド被覆する。
例について説明する。第２図（ａ）は樹脂封止型半導体
装置の平面図、同図（ｂ）はその底面図である。また、
第３図は第２図のＡ−Ａ線断面図を示している。これら
の図において、半導体チップ３１は、共晶または樹脂ペ
ースト（図示せず）によってアイランド３２に接着され
る。次に半導体チップ３１に設けられている外部導出／
＃ノット図示せず）と、リードフレームの外部導出リー
ド３３の内方端部とを金楓細線３４をワイヤボンディン
グすることにより接続する。この後、上記半導体チップ
３１．アイランド３２の裏面を含む主費部分を樹脂材３
６にてモールド被覆する。
なお、この樹脂封止の除には１例えば封止金型のアイラ
ンド３２裏側に対応する略中央部に、アイランド３２に
接触する形状の金型突起部（図示せず）を設けておき、
アイランド３２直下への樹脂材３６の注入を防ぐように
する。この結果、第２図及び第３図に示す如くパッケー
ジの裏側には。
ンド３２裏側に対応する略中央部に、アイランド３２に
接触する形状の金型突起部（図示せず）を設けておき、
アイランド３２直下への樹脂材３６の注入を防ぐように
する。この結果、第２図及び第３図に示す如くパッケー
ジの裏側には。
円形の開口部３５が形成されることとなる。
この様な開口部３５を設けることにより、アイランド３
２下の封止樹脂肉厚を維持したまま、放熱性が改善され
ると共に外部放熱器との間に高絶縁性が保たれる（４Ｉ
開昭５５−７７１６０号公報、実開昭５９−８９５４７
号公報、特願昭５９−６３１７８号、実願昭５９−１２
５３１２号参照）。
２下の封止樹脂肉厚を維持したまま、放熱性が改善され
ると共に外部放熱器との間に高絶縁性が保たれる（４Ｉ
開昭５５−７７１６０号公報、実開昭５９−８９５４７
号公報、特願昭５９−６３１７８号、実願昭５９−１２
５３１２号参照）。
しかしながら、上述した従来例においては。
（１） 樹脂封止する工程で封止金型の金型突起部が
アイランＰ裏面に密着せず隙・間が生じ易いこと、 （２） 密着状態でも樹脂材の注入圧力によって密着
部に樹脂材が侵入し易いこと 等に起因して、第４園に示す如く開口部３５に薄い樹脂
被膜、所謂フラッシュ３７が形成されてしまう。
アイランＰ裏面に密着せず隙・間が生じ易いこと、 （２） 密着状態でも樹脂材の注入圧力によって密着
部に樹脂材が侵入し易いこと 等に起因して、第４園に示す如く開口部３５に薄い樹脂
被膜、所謂フラッシュ３７が形成されてしまう。
このようなフラッシュ３７が一定膜厚以上に形成される
と、開口部３５周辺にて封止樹脂３６とアイランド３２
裏面との間の密着強度が大きいことと相まって、製造工
程中ま之はその後封止樹脂３６中に吸湿された水分が封
じ込められることとなる。この為、・ンツケーゾ全体加
熱方式等による半田付は処理及びその他の高熱処理時に
、ガス化した水分による水蒸気圧が増大して・ぐツケー
ノに亀裂を生ずるという問題があった。
と、開口部３５周辺にて封止樹脂３６とアイランド３２
裏面との間の密着強度が大きいことと相まって、製造工
程中ま之はその後封止樹脂３６中に吸湿された水分が封
じ込められることとなる。この為、・ンツケーゾ全体加
熱方式等による半田付は処理及びその他の高熱処理時に
、ガス化した水分による水蒸気圧が増大して・ぐツケー
ノに亀裂を生ずるという問題があった。
実際、パッケージ下部の強度を維持する為に開口部３５
の内径は０．５〜１，５ｕφ程度に設定されており、フ
ラッシュ３７が所定膜厚以下とならなければこれが優先
して破壊されることは難しい。
の内径は０．５〜１，５ｕφ程度に設定されており、フ
ラッシュ３７が所定膜厚以下とならなければこれが優先
して破壊されることは難しい。
従って本発明は上述した問題を解消し、耐熱性及び耐湿
性に優れた樹脂封止型半導体装置の製造方法を提供する
ことを目的とする。
性に優れた樹脂封止型半導体装置の製造方法を提供する
ことを目的とする。
本発明に係る樹脂封止型半導体装置の製造方法ハ、（ａ
）リードフレームのアイランドに搭載され、この後外部
導出リード内方端部との間に配線の施された半導体チッ
プ表面に非透湿性のチップコートを塗布する工程、（ｂ
）半導体チップ搭載用とは反対のアイランド°裏面の少
なくとも１個所に、封止樹脂と密着性の悪い低密着性膜
を形成する工程、（ｃ）低密着性膜に金型の突起部を当
接または圧入し良状態で樹脂材を注入し、低密着性膜の
上方位置に開口部が形成されるよう主要部を樹脂封止す
る工程とを含むものである。
）リードフレームのアイランドに搭載され、この後外部
導出リード内方端部との間に配線の施された半導体チッ
プ表面に非透湿性のチップコートを塗布する工程、（ｂ
）半導体チップ搭載用とは反対のアイランド°裏面の少
なくとも１個所に、封止樹脂と密着性の悪い低密着性膜
を形成する工程、（ｃ）低密着性膜に金型の突起部を当
接または圧入し良状態で樹脂材を注入し、低密着性膜の
上方位置に開口部が形成されるよう主要部を樹脂封止す
る工程とを含むものである。
本発明は、上述したように低密着性膜に金型の突起部を
当接または圧入した状態で樹脂材を注入するので、ノ９
ツケーノ裏面に形成される開口部にはフラッシュは全く
生じないか生じても極めて薄くすることができる。また
低密着性膜は封止樹脂とは密着性が悪い為、上述の如く
フラッシュが殆んど生じないことと相まって、半田付は
等の高熱処理の際にガス化した封止樹脂中の吸湿水分は
、低密着性腺と封止樹脂との界面及び開口部を通して容
易に外部へと放出される。なおフラッシュが極めて薄く
形成される場合、高熱処理の際にはこれが優先して破壊
する。
当接または圧入した状態で樹脂材を注入するので、ノ９
ツケーノ裏面に形成される開口部にはフラッシュは全く
生じないか生じても極めて薄くすることができる。また
低密着性膜は封止樹脂とは密着性が悪い為、上述の如く
フラッシュが殆んど生じないことと相まって、半田付は
等の高熱処理の際にガス化した封止樹脂中の吸湿水分は
、低密着性腺と封止樹脂との界面及び開口部を通して容
易に外部へと放出される。なおフラッシュが極めて薄く
形成される場合、高熱処理の際にはこれが優先して破壊
する。
一方、半導体チップの表面は非透湿性のチップコートで
覆れているので、透湿水分あるいは配線腐食性イオンの
侵入を防ぐことができる。
覆れているので、透湿水分あるいは配線腐食性イオンの
侵入を防ぐことができる。
以下第１図に基き１本発明の一実施例を詳細に説明する
。まず、半導体チップ１１をリードフレームのアイラン
ド１２に、ＡｆペーストまたはＡｕ −８ｉ共晶等を用
いたダイスゲンド部１４を介して搭載する。次に、Ａｕ
線から成る金属細線１５ｆ、用いてワイヤポンディング
することによシ半導体テッグ１１の表面の外部導出・ぐ
ットと外部導出り−Ｐ１３の内方端間を電気的に接続す
る。次いで、後述する開口部２３及び封止樹脂２２と外
部導出リード１３の界面よシ侵入してくる水分、配線腐
食性イオン等から半導体チップ１１を保護する目的で、
半導体テラグミｔ表面にシリコン系樹脂またはポリイミ
ド系樹脂をボッティング等の方法で塗布して、チップフ
ート１６を形成する。
。まず、半導体チップ１１をリードフレームのアイラン
ド１２に、ＡｆペーストまたはＡｕ −８ｉ共晶等を用
いたダイスゲンド部１４を介して搭載する。次に、Ａｕ
線から成る金属細線１５ｆ、用いてワイヤポンディング
することによシ半導体テッグ１１の表面の外部導出・ぐ
ットと外部導出り−Ｐ１３の内方端間を電気的に接続す
る。次いで、後述する開口部２３及び封止樹脂２２と外
部導出リード１３の界面よシ侵入してくる水分、配線腐
食性イオン等から半導体チップ１１を保護する目的で、
半導体テラグミｔ表面にシリコン系樹脂またはポリイミ
ド系樹脂をボッティング等の方法で塗布して、チップフ
ート１６を形成する。
この後、ゴム状樹脂から成る低密着性膜１７を半導体チ
ップ１１が搭載されているアイランド１２の裏面に形成
する。ゴム状樹脂１７を用いる場合、後述する封止樹脂
２２との密着性を低くする為柔軟性に富み、しかも耐熱
性に優れ友ものを選択する必要がある。具体的にはＪＣ
Ｒ−６１１０、ＪＣＢ−６１２７、ＪＣＢ−６１０７（
商品名；トーレ社製）等のシリコン系樹脂、あるいはポ
リウレタン系樹脂が好適である。またその膜厚は、後述
するモールド成形時にこれと当接する下部金型１９の突
起部２１との間に隙間が生じない程度とすれば良い。
ップ１１が搭載されているアイランド１２の裏面に形成
する。ゴム状樹脂１７を用いる場合、後述する封止樹脂
２２との密着性を低くする為柔軟性に富み、しかも耐熱
性に優れ友ものを選択する必要がある。具体的にはＪＣ
Ｒ−６１１０、ＪＣＢ−６１２７、ＪＣＢ−６１０７（
商品名；トーレ社製）等のシリコン系樹脂、あるいはポ
リウレタン系樹脂が好適である。またその膜厚は、後述
するモールド成形時にこれと当接する下部金型１９の突
起部２１との間に隙間が生じない程度とすれば良い。
更に低密着性膜１７の形成位置については、アイランド
１２裏面において少なくとも１個所に形成すれば良く、
この場合モールド成形の際に用いる下部金を１９の突起
部２１の先端部よりも少し大き目の面積とする。ま次更
に、この突起部２１の形状２個数等の変更に対応して複
数個所としても良く、アイランＰ１２の裏側全面でも良
い。
１２裏面において少なくとも１個所に形成すれば良く、
この場合モールド成形の際に用いる下部金を１９の突起
部２１の先端部よりも少し大き目の面積とする。ま次更
に、この突起部２１の形状２個数等の変更に対応して複
数個所としても良く、アイランＰ１２の裏側全面でも良
い。
そして、下部金ｆＪ１１９の円柱状の突起部２１がアイ
ランド１２裏面に形成された低密着性膜１７に接触また
は圧入するようにして、リードフレームを上部金型１８
及び下部金型１９で構成されるキャビティ部２０に収納
する。この状態で、キャビティ部２０にエポキシ系樹脂
から成る樹脂材２２を注入する。このモールド成形によ
り、／９ツケーノ裏面の低密着性膜１７の形成個所に対
応する位置には円形の開口部２３が形成される。なお、
この開口部２３の形状は円形に限定されるものではなく
、角形等でも良い。
ランド１２裏面に形成された低密着性膜１７に接触また
は圧入するようにして、リードフレームを上部金型１８
及び下部金型１９で構成されるキャビティ部２０に収納
する。この状態で、キャビティ部２０にエポキシ系樹脂
から成る樹脂材２２を注入する。このモールド成形によ
り、／９ツケーノ裏面の低密着性膜１７の形成個所に対
応する位置には円形の開口部２３が形成される。なお、
この開口部２３の形状は円形に限定されるものではなく
、角形等でも良い。
上述したモールド成形の後、リードフレームを取り出し
てリード加工等の工程を経て第１図伽）に示す如き構成
の樹脂封止されたＤＩＰ型の半導体装置を完成する。
てリード加工等の工程を経て第１図伽）に示す如き構成
の樹脂封止されたＤＩＰ型の半導体装置を完成する。
ここにおいて本実施例では、チップフート１６の塗布後
に低密着性膜１７を形成するようにしたが、予めアイラ
ンド１２の裏側に形成しておいても良く、Ａｕ −Ｓｔ
共品などの高温処理工種等の組立工程に鑑み任意に変更
することができる。
に低密着性膜１７を形成するようにしたが、予めアイラ
ンド１２の裏側に形成しておいても良く、Ａｕ −Ｓｔ
共品などの高温処理工種等の組立工程に鑑み任意に変更
することができる。
また低密着性膜１７は上述したゴム状樹脂の外、少なく
とも封止樹脂２２との間で低密着性を満たす材料を適宜
選択することができる。例えば、開口部２３を１〜２１
φ程度の円形として形成する場合には、モールド成形の
際に生じ易いフラッシュを４０μｍ程度以下の膜厚に抑
えられる材料であれば良い。
とも封止樹脂２２との間で低密着性を満たす材料を適宜
選択することができる。例えば、開口部２３を１〜２１
φ程度の円形として形成する場合には、モールド成形の
際に生じ易いフラッシュを４０μｍ程度以下の膜厚に抑
えられる材料であれば良い。
更に上記実施例ではＤＩＰＷについて説明したが、本発
明はフラットパツケーヅ等の全ての樹脂封止を半導体装
置に適用できるものである。
明はフラットパツケーヅ等の全ての樹脂封止を半導体装
置に適用できるものである。
以上詳細に説明したように、本発明によれば、開口部と
アイランド裏面との間には封止樹脂と密着性の悪い低密
着性膜が介在すると共に、開口部には殆んどフラッシュ
が発生しないので、半田付は等の高熱処理の際ガス化し
た封止樹脂中の吸湿水分は上記低密着性膜と封止樹脂と
の界面及び開口部を通して容品に外部へと放出される。
アイランド裏面との間には封止樹脂と密着性の悪い低密
着性膜が介在すると共に、開口部には殆んどフラッシュ
が発生しないので、半田付は等の高熱処理の際ガス化し
た封止樹脂中の吸湿水分は上記低密着性膜と封止樹脂と
の界面及び開口部を通して容品に外部へと放出される。
この為、封止樹脂中での水蒸気圧は十分低減されるので
。
。
・ぜツケージの亀裂発生を回避できる。
従って、半導体チップ光面に非透湿性のチップフートを
被覆することで耐湿性を維持したまま、デバイスの耐熱
性を向上することができるという効果がある。
被覆することで耐湿性を維持したまま、デバイスの耐熱
性を向上することができるという効果がある。
第１図は本発明の一実施例を説明する工程断面図、第２
図（ａ）は従来例を説明する平面図、第２図（ｂ）は同
従来例を説明する底面図、第３図は第２図のＡ−Ａ線断
面図、第４図は従来例の欠点を説明する断面図である。 １１・・・半導体チップ、１２・・・アイランド、１３
・・・外部導出リード、１５・・・金属細線、１６・・
・チップコート、１７・・・低密着性膜、１８・・・上
部金型、１９・・・下部金型％２０・・・キャピテイ部
、２１・・・突起部、２２・・・封止樹脂、２３・・・
開口部。 ｇＱ：＃＊？ティｆＰ ２１：焚ｋｖＦ ２２”−
１：を止＋ｔｔｌｌＷ ２３：聞口ｆｌ’第３図 第４図 ３１；半船本牛ッフ・ ３６：十才ｊ；ネｉす月５ ３７：フラツンネ ３１ ：そ４４本（−、）・ ３７：フ？７−）ンに
図（ａ）は従来例を説明する平面図、第２図（ｂ）は同
従来例を説明する底面図、第３図は第２図のＡ−Ａ線断
面図、第４図は従来例の欠点を説明する断面図である。 １１・・・半導体チップ、１２・・・アイランド、１３
・・・外部導出リード、１５・・・金属細線、１６・・
・チップコート、１７・・・低密着性膜、１８・・・上
部金型、１９・・・下部金型％２０・・・キャピテイ部
、２１・・・突起部、２２・・・封止樹脂、２３・・・
開口部。 ｇＱ：＃＊？ティｆＰ ２１：焚ｋｖＦ ２２”−
１：を止＋ｔｔｌｌＷ ２３：聞口ｆｌ’第３図 第４図 ３１；半船本牛ッフ・ ３６：十才ｊ；ネｉす月５ ３７：フラツンネ ３１ ：そ４４本（−、）・ ３７：フ？７−）ンに
Claims (2)
- （１）（ａ）リードフレームのアイランドに半導体チッ
プを搭載する工程、 （ｂ）上記半導体チップの外部導出パッドと上記リード
フレームの外部導出リードの内方端部とを金属細線で接
続する工程、 （ｃ）上記配線後の半導体チップ表面に非透湿性のチッ
プコートを塗布する工程、 （ｄ）上記アイランドの半導体チップ搭載側とは反対の
裏面の少なくとも１個所に、封止樹脂と密着性の悪い低
密着性膜を形成する工程、 （ｅ）上記低密着性膜の上方位置に開口部が形成される
よう低密着性膜に金型の突起部を当接または圧入した状
態で樹脂材を注入し、上記リードフレームの外部導出リ
ードの一部を残した主要部を樹脂封止する工程 とを含む事を特徴とする樹脂封止型半導体装置の製造方
法。 - （２）上記低密着性膜として、シリコン系樹脂またはウ
レタン系樹脂のいずれかのゴム状樹脂を用いる事を特徴
とする特許請求の範囲第１項記載の樹脂封止型半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7121886A JPS62229949A (ja) | 1986-03-31 | 1986-03-31 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7121886A JPS62229949A (ja) | 1986-03-31 | 1986-03-31 | 樹脂封止型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62229949A true JPS62229949A (ja) | 1987-10-08 |
Family
ID=13454315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7121886A Pending JPS62229949A (ja) | 1986-03-31 | 1986-03-31 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62229949A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664139B2 (en) * | 2000-06-16 | 2003-12-16 | Micron Technology, Inc. | Method and apparatus for packaging a microelectronic die |
| US6696752B2 (en) * | 2000-05-22 | 2004-02-24 | Siliconware Precision Industries Co., Ltd. | Encapsulated semiconductor device with flash-proof structure |
| US6796028B2 (en) | 2000-08-23 | 2004-09-28 | Micron Technology, Inc. | Method of Interconnecting substrates for electrical coupling of microelectronic components |
| US6979595B1 (en) * | 2000-08-24 | 2005-12-27 | Micron Technology, Inc. | Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices |
-
1986
- 1986-03-31 JP JP7121886A patent/JPS62229949A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6696752B2 (en) * | 2000-05-22 | 2004-02-24 | Siliconware Precision Industries Co., Ltd. | Encapsulated semiconductor device with flash-proof structure |
| US6664139B2 (en) * | 2000-06-16 | 2003-12-16 | Micron Technology, Inc. | Method and apparatus for packaging a microelectronic die |
| US6796028B2 (en) | 2000-08-23 | 2004-09-28 | Micron Technology, Inc. | Method of Interconnecting substrates for electrical coupling of microelectronic components |
| US6979595B1 (en) * | 2000-08-24 | 2005-12-27 | Micron Technology, Inc. | Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2531382B2 (ja) | ボ―ルグリッドアレイ半導体装置およびその製造方法 | |
| US6569755B2 (en) | Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same | |
| JPS58207657A (ja) | 半導体装置及びその製造方法 | |
| JP2000269166A (ja) | 集積回路チップの製造方法及び半導体装置 | |
| US6353259B1 (en) | Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device | |
| JPS62229949A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0722454A (ja) | 半導体集積回路装置 | |
| JPH098186A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0269945A (ja) | 半導体装置及びその製造方法 | |
| JP3918303B2 (ja) | 半導体パッケージ | |
| JPH08115941A (ja) | 半導体装置 | |
| JP4679991B2 (ja) | 半導体装置 | |
| JPH1084055A (ja) | 半導体装置及びその製造方法 | |
| KR100379085B1 (ko) | 반도체장치의봉지방법 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JPH027469Y2 (ja) | ||
| US7868433B2 (en) | Low stress cavity package | |
| JPS61271848A (ja) | 半導体パツケ−ジの製法 | |
| JPH03154344A (ja) | 樹脂封止型半導体素子 | |
| JPH0982846A (ja) | 樹脂封止型半導体装置及びその製造方法及びそれに用いるリードフレーム | |
| JPH09129819A (ja) | 半導体装置およびその製造方法 | |
| JP2622988B2 (ja) | 半導体装置 | |
| JPH09181223A (ja) | 半導体装置 | |
| JPH06196512A (ja) | 樹脂封止型半導体装置 |