JP2531382B2 - ボ―ルグリッドアレイ半導体装置およびその製造方法 - Google Patents

ボ―ルグリッドアレイ半導体装置およびその製造方法

Info

Publication number
JP2531382B2
JP2531382B2 JP6134885A JP13488594A JP2531382B2 JP 2531382 B2 JP2531382 B2 JP 2531382B2 JP 6134885 A JP6134885 A JP 6134885A JP 13488594 A JP13488594 A JP 13488594A JP 2531382 B2 JP2531382 B2 JP 2531382B2
Authority
JP
Japan
Prior art keywords
chip carrier
semiconductor device
resin
mold
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6134885A
Other languages
English (en)
Other versions
JPH07321248A (ja
Inventor
宏文 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6134885A priority Critical patent/JP2531382B2/ja
Priority to EP95107867A priority patent/EP0684641B1/en
Priority to DE69529698T priority patent/DE69529698T2/de
Priority to KR1019950013221A priority patent/KR0152700B1/ko
Publication of JPH07321248A publication Critical patent/JPH07321248A/ja
Application granted granted Critical
Publication of JP2531382B2 publication Critical patent/JP2531382B2/ja
Priority to US08/907,037 priority patent/US5989940A/en
Priority to US08/916,824 priority patent/US5793118A/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、表面実装用パッケージ
構造をもつボールグリッドアレイ半導体装置に関し、特
に、ＴＡＢボンディング方式にて接続された半導体素子
を有する樹脂封止型のボールグリッドアレイ半導体装置
及びその製法に関するものである。
【０００２】
【従来の技術】近年の電子機器の軽小短薄化の傾向に添
うものとして、また組み立て工程の自動化に適合するも
のとして、電子機器の組み立ては表面実装方式で行うこ
とが主流となってきている。表面実装方式に適合する半
導体装置としては、従来よりＱＦＰ（Quad Flat Packag
e)構造のものやＳＯＪ（Small Outline J-leaded Packa
ge）構造のものが広く用いられてきた。而して、これら
の半導体装置は外部リードがパッケージの外周囲に沿っ
て配置されるものであるため、ピン数が増加すると、ピ
ン間のピッチが狭くなり、実装技術の限界を越えてしま
うことになる。
【０００３】この難点を克服するものとしてピンを２次
元的に取り出す方式が開発され、実用化されている。そ
の一種にボールグリッドアレイ（ball grid array:ＢＧ
Ａ）と呼ばれるパッケージ構造がある。図７は、従来の
樹脂封止型ボールグリッドアレイ半導体装置の断面図で
ある。同図に示されるように、ガラスエポキシ樹脂等か
らなる樹脂基板２１とその表面に形成された銅箔のリー
ド２２とによりチップキャリア２が形成されており、チ
ップキャリア上に半導体素子１がマウントされている。
【０００４】半導体素子１上に形成されたパッドと、チ
ップキャリアのリード２２間はＡｕ線のボンディングワ
イヤ８によって接続されている。樹脂基板２１の表面に
形成されたリード２２は、スルーホール２３を介して基
板裏面のリード２２に接続されており、基板裏面のリー
ド上には外部端子となる半田バンプ５が形成されてい
る。このようにして、半導体素子１のパッドは半田バン
プ５に接続されている。半導体素子１は、チップ基板２
の表面に形成されたモールド樹脂３によって封止されて
いる。チップキャリア２の裏面には半田バンプの位置を
規定するソルダーマスク４が形成されている。なお、上
述した従来技術は、例えば米国特許第５，２１６，２７
８号明細書等により公知となっている。
【０００５】
【発明が解決しようとする課題】上述した従来の樹脂封
止型ボールグリッドアレイ半導体装置は、以下の問題点
を有するものであった。第１に、チップキャリアの片側
のみが樹脂封止されているために、封止樹脂とチップキ
ャリアは樹脂の接着力だけで接着されているに過ぎない
ので、表面実装時の加熱によって樹脂内の水分が蒸発し
て膨張し、これにより簡単に基板が剥がれてしまうとい
う欠点があった。この点に関連して、実装前にオーブン
内で乾燥し、乾燥後２４時間以内に実装を終えるように
する等の配慮が必要であり、取り扱いが煩雑であった。
第２に、半導体素子は吸湿性の高いチップキャリア上に
直接ボンディングされており、このチップキャリアは封
止されていないので、樹脂基板の吸湿によって半導体素
子が劣化する恐れがあり長期信頼性に乏しいものであっ
た。
【０００６】第３の問題点は、従来のボールグリッドア
レイパッケージが金線による接続技術を用いているため
に、半導体素子の電極ピッチとして最小１２０μｍまで
しか対応できず、より狭い電極ピッチの半導体素子を組
み込むことはできなかった。第４に、高温加熱が困難で
かつ軟らかい樹脂基板上のリード（銅箔）にワイヤボン
ディング行うものであるため、接続抵抗が低く信頼性の
高いボンディングが困難であった。
【０００７】第５に、電気信号がボンディングワイヤ７
によって樹脂基板上面のリード２２に伝播された後、ス
ルーホール２３を通し、基板下面のリード２２に伝わ
り、その後半田バンプ５を介して実装基板に伝わるの
で、半導体素子から実装基板迄の信号伝達経路が長く、
伝搬遅延時間が長くなり、ノイズも大きくなるという問
題点があった。本発明はこのような従来例の問題点に鑑
みてなされたものであって、その解決すべき課題は、上
述の問題点を一挙に解決しうるボールグリッドアレイパ
ッケージ構造の半導体装置を提供することである。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明によれば、樹脂基板（２１）上に内部リード
部（２２ａ）と外部リード部（２２ｂ）とを備えるリー
ド（２２）が複数個形成されてなるチップキャリア
（２）と、電極端子（１ａ）が前記チップキャリアの内
部リード部に接続されている半導体素子（１）と、前記
半導体素子および前記チップキャリアの前記内部リード
部を内包して形成された第１のモールド樹脂層（３ａ）
と、前記チップキャリアの上面を覆い、前記第１のモー
ルド樹脂層の前記チップキャリアより上の部分の周囲覆
うように形成された第２のモールド樹脂層（３ｂ）と、
前記チップキャリアの前記外部リード部の下面に形成さ
れた金属バンプ（５）と、を有するボールグリッドアレ
イ半導体装置、が提供される。
【０００９】また、本発明によれば、 樹脂基板（２１）上に内部リード部と外部リード部
とを備えるリード（２２）が複数個形成されているチッ
プキャリア（２）の内部リード上に半導体素子（１）の
電極端子を接続する工程と〔図２（ａ）〕、 前記チップキャリアの外部リード部（２２ｂ）を上
下両面よりクランプし、前記半導体素子（１）および前
記チップキャリア（２）の内部リード部（２２ａ）を第
１のモールド樹脂層（３ａ）にて封止する工程と〔図２
（ｂ）、（ｃ）〕、 前記チップキャリアの下面および前記第１のモール
ド樹脂の下面を金型（１０３、１０８）に接触させ、前
記チップキャリアの上面を覆い前記第１のモールド樹脂
層の前記チップキャリアより上の部分の周囲を覆う第２
のモールド樹脂層（３ｂ）を形成する工程と〔図２
（ｄ）、（ｅ）〕、を有するボールグリッドアレイ半導
体装置の製造方法、が提供される。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図１は、本発明の第１の実施例のボー
ルグリッドアレイ半導体装置の断面図である。同図に示
されるように、半導体素子１が搭載されるチップキャリ
ア２は、ポリイミドテープまたはガラスエポキシからな
る樹脂基板２１と銅箔のリード２２とから構成されてい
る。リード２２の内部リード２２ａ上にフェースダウン
の方式にて半導体素子のバンプ１ａがボンディングされ
ている。リード２２の外部リード２２ｂ部には、ソルダ
ーマスク４が形成されており、外部リード２２ｂのソル
ダーマスクで覆われていない部分に半田バンプ５が形成
されている。この半田バンプ５は、Ｐｂ／Ｓｎ共晶合金
により形成してもよいが、高温半田を用いることもでき
る。
【００１１】半導体素子１およびこれがボンディングさ
れている内部リード２２ａは、完全に第１のモールド樹
脂３ａによって包囲されている。そして、第１のモール
ド樹脂３ａのチップキャリア２より上の部分は第２のモ
ールド樹脂３ｂによって被覆されている。この第２のモ
ールド樹脂３ｂを設ける主目的は、チップキャリア２の
機械的強度を補強するとともに外部リード部の平坦性を
確保することである。したがって、第２のモールド樹脂
３ｂによって、第１のモールド樹脂３ａの上面を覆わな
いようにすることもできる。
【００１２】このように構成された半導体装置では、半
導体素子が第１のモールド樹脂内に収容されたため半導
体素子に対する耐湿性は格段に向上している。また、チ
ップキャリアの内部リードの部分は、第１のモールド樹
脂によって上下面が被覆されているため、モールド樹脂
からの剥離が起こり難くなっている。この剥離問題は、
この部分のチップキャリアの吸湿性が抑制されているこ
とにより一層改善されている。従来例では、オーブン中
での乾燥後２４時間以内に実装を完了しなければならな
かったが、本実施例の場合、乾燥後７２時間経過後の実
装によっても内部リード部での剥離は認められなかっ
た。
【００１３】次に、図２を参照して図１に示した本発明
の第１の実施例の製造方法について説明する。なお、図
２（ａ）〜（ｅ）は、第１の実施例の製造工程を順に示
した工程断面図である。ポリイミド等からなる樹脂基板
２１にパンチングにより予めデバイスホール２１ａを開
孔し、これに銅箔を貼着する。この銅箔をフォトエッチ
ング法によりパターニングして、内部リード２２ａ、外
部リード２２ｂを有するリード２２を形成する。続い
て、チップキャリアの下側表面に、後に半田バンプが形
成される個所に開孔を有するソルダーマスク４を形成
し、内部リード部および半田バンプのランド部に錫（Ｓ
ｎ）または金（Ａｕ）をメッキを施してチップキャリア
２の作製を完了する。
【００１４】次に、Ａｕのバンプ１ａを有する半導体素
子１を、一括ボンディング法（gangbonding method)に
よりチップキャリアの内部リード２２ａに接続する〔図
２（ａ）〕。 この一括ボンディング法を採用すること
によりワイヤボンディング法に比較してボンディング時
間を短縮することができる。この効果はピン数の増加に
従って顕著になる。
【００１５】次に、半導体素子１のボンディングされた
チップキャリア２をトランスファモールド装置の金型内
に配置する。すなわち、第１の下金型１０１と第１の上
金型１０２間にチップキャリア２を配置し、チップキャ
リアの外部リード部を両金型によってクランプする〔図
２（ｂ）〕。この状態で金型キャビティ内に溶融樹脂を
流し込み第１回目の樹脂封止を行う。封止樹脂として
は、クレゾール・ノボラック系のエポキシ樹脂を用い、
硬化剤としてフェノール・ノボラック系樹脂を使用し
た。また、フィラーには、放熱性向上のためにシリカを
用いた。
【００１６】樹脂の硬化後、モールド装置より取り出す
と、半導体素子が第１のモールド樹脂３ａにて封止され
た半導体装置が得られる〔図２（ｃ）〕。続いて、この
半導体装置を第２の下金型１０３、第２の上金型１０４
を有するトランスファ・モールド装置内に配置し、型締
めを行ってチップキャリア２の外周部を第２の上金型１
０４でクランプするとともに第１のモールド樹脂３ａの
下面およびチップキャリア２の下面を第２の下金型１０
３に密着させる〔図２（ｄ）〕。
【００１７】この状態で溶融樹脂を流し込み第２回目の
樹脂封止を行う。封止樹脂としては第１回目の材料と同
等のものを用いた。樹脂の硬化後、モールド装置より取
り出すと、半導体素子が第１のモールド樹脂３ａ、第２
のモールド樹脂３ｂにて２重に封止された半導体装置が
得られる〔図２（ｅ）〕。さらに、この半導体装置を数
時間加熱してモールド樹脂のキュアを行った後、外部リ
ード２２ｂ上に半田バンプ５を形成すれば、図１に示さ
れる本実施例の半導体装置が得られる。半田バンプ５
は、半田ボールの半田付けやディスポーザによる溶融半
田の滴下等の方法により形成することができる。なお、
上記実施例では、第１のモールド樹脂と第２のモールド
樹脂とを同じ材料により形成していたが、異なる材料を
用いて形成するようにしてもよい。その場合にも、熱膨
張係数が大きく異なることのないようにする必要があ
る。
【００１８】本発明による半導体装置は２回の樹脂封止
工程を経て形成されるが、このようにする理由は、図２
（ｅ）に示す形状の半導体装置を図３に示すように下金
型１０９、上金型１１０を用いて１回の樹脂封止工程に
より得ようとした場合、樹脂が外部リード２２ｂの下面
に回り込んで、ここに樹脂バリ３′が形成されてしまう
ので、これを避けるためである。すなわち、上述のよう
に２段階封止法を採用することにより、半導体素子１の
素子形成面にチップキャリアの下面より突き出す厚さの
樹脂層を形成することができるとともにチップキャリア
の半田バンプ形成面に樹脂バリが形成されることのない
ようにすることができる。
【００１９】［第２の実施例］図４は、本発明の第２の
実施例の半導体装置の断面図である。図４において、図
１の第１の実施例の部分と同等の部分には同一の参照番
号が付せられているので重複する説明は省略するが、本
実施例においては、半導体素子１の素子形成面と反対側
の面にヒートスプレッダ６が接着されている。ヒートス
プレッダ６の上面は大気中に露出されており、半導体素
子からの発熱はこのヒートスプレッダを介して大気中に
放出される。
【００２０】また、本実施例においては、ソルダーマス
ク４がチップキャリア２の上面側にも形成されている。
このチップキャリアの表面に塗付されたソルダーマスク
は、チップキャリア２と第１のモールド樹脂および第２
のモールド樹脂との界面の応力を吸収する効果があり、
さらに化学的に安定で接着性の低いポリイミドテープと
モールド樹脂との間に介在して密着性を高める効果があ
る。
【００２１】ヒートスプレッダ６の側面には突起６ａが
形成されている。この突起は、第１のモールド樹脂３ａ
とヒートスプレッダとの結合を強化するとともに、水分
の侵入経路を長くして、ヒートスプレッダの樹脂界面を
経由する水分の侵入を防止するべく設けられたものであ
る。図示した例では突起６ａは１個のみであったがこれ
を複数個設けるようにしてもよい。この実施例では、ヒ
ートスプレッダ６の上面が外部に露出しているが、より
耐湿性が求められる半導体装置においてはヒートスプレ
ッダをモールド樹脂中に埋設するようにしてもよい。
【００２２】次に、図５を参照して図４に示した本発明
の第２の実施例の製造方法について説明する。なお、図
５（ａ）〜（ｄ）は、第２の実施例の製造工程を工程順
に示した工程断面図である。まず、内部リード部および
半田バンプ形成領域を除く上下面にソルダーマスク４を
形成したチップキャリア２を用意し、第１の実施例の場
合と同様の方法により、チップキャリア２の内部リード
に半導体装置１のバンプをボンディングする。次に、ヒ
ートスプレッダ６に銀ペースト７を塗布し、チップキャ
リアを反転させて半導体素子の裏面をヒートスプレッダ
上に載置し、銀ペーストのキュアを行う〔図５
（ａ）〕。
【００２３】次に、ヒートスプレッダ６の貼着された半
導体素子１を保持するチップキャリア２をトランスファ
モールド装置の金型内に、ヒートスプレッダ６を下にし
て配置する。すなわち、第１の下金型１０５と第１の上
金型１０６間にチップキャリア２を配置し、チップキャ
リアの外部リード部を両金型によってクランプし、ヒー
トスプレッダの表面を第１の下金型１０５の内面に密着
させる〔図５（ｂ）〕。この状態で溶融樹脂をキャビテ
ィ内に流し込み第１回目の樹脂封止を行う。
【００２４】樹脂の硬化後、モールド装置より取り出す
と、ヒートスプレッダ６の表面が外部に露出し、半導体
素子が第１のモールド樹脂３ａにて封止された半導体装
置が得られる〔図５（ｃ）〕。続いて、この半導体装置
を第２の下金型１０７、第２の上金型１０８を有するト
ランスファ・モールド装置内に配置し、型締めを行っ
て、第１のモールド樹脂３ａの下面（図では上側になっ
ている）およびチップキャリア２の外部リード２２ｂ側
の面を第２の上金型１０８の内面に密着させるとともに
チップキャリア２の外周部およびヒートスプレッダ６の
外表面を第２の上金型１０７でクランプする〔図５
（ｄ）〕。
【００２５】この状態で金型のキャビティ内に溶融樹脂
を流し込み第２回目の樹脂封止を行なう。樹脂の硬化
後、モールド装置より取り出すと、第１のモールド樹脂
３ａ、第２のモールド樹脂３ｂにて２重に封止された半
導体装置が得られる。続いて、この半導体装置を数時間
加熱してモールド樹脂のキュアを行った後、外部リード
２２ｂ上に半田バンプ５を形成すれば、図４に示される
本実施例の半導体装置が得られる。
【００２６】［第３の実施例］図６は、本発明の第３の
実施例を示す断面図である。同図において、図１に示さ
れた第１の実施例の部分と対応する部分には同一の参照
番号が付せられているので重複する説明は省略するが、
本実施例においては、樹脂基板２１の表面側にも配線が
施され、表裏両面のリード２２はスルーホール２３によ
り接続されている。これにより、第１の実施例の場合よ
りも高密度配線が可能となり、また配線の自由度を大き
く確保することが可能になる。
【００２７】以上好ましい実施例について説明したが、
本発明は上記実施例に限定されるものではなく、本願発
明の要旨を変更しない範囲内において各種の変更が可能
である。例えば、半田バンプ５に代え、半田メッキの施
されたＣｕ球のような金属ボールを用いてもよく、ま
た、半導体素子のバンプもＡｕバンプに代え、半田バン
プとすることができる。さらに、バンプレスの半導体素
子を用い、Ａｌパッドに直接ＴＡＢボンディングを行っ
てＡｌ／Ｃｕ合金による接続を行ってもよい。この場
合、チップキャリアの内部リード部にはＣｕスタッドを
形成しておくことが望ましい。また、第１回目の樹脂封
止工程に先立って、半導体素子の素子形成面にポッティ
ング樹脂膜を形成しておくようにしてもよい。
【００２８】そして、本発明は、請求項の記載に関連し
て、さらに次の態様をとりうるものである。 ［請求項ａ］ 前記第２のモールド樹脂層が前記第１の
モールド樹脂層の上表面を覆っていることを特徴とする
請求項１記載のボールグリッドアレイ半導体装置。 ［請求項ｂ］ 前記樹脂基板にはデバイスホールが形成
されており、前記半導体素子が該デバイスホール内に配
置されていることを特徴とする請求項１記載のボールグ
リッドアレイ半導体装置。 ［請求項ｃ］ 前記ヒートスプレッダの上表面が外部に
露出していることを特徴とする請求項４記載のボールグ
リッドアレイ半導体装置。 ［請求項ｄ］ 前記ヒートスプレッダが側面に１乃至複
数個の突起を有していることを特徴とする請求項４記載
のボールグリッドアレイ半導体装置。
【００２９】
【発明の効果】以上説明したように、本発明によるボー
ルグリッドアレイ半導体装置は、ＴＡＢテープ上に搭載
された半導体素子を第１、第２のモールド樹脂を用いて
封止したものであるので、以下の効果を奏することがで
きる。 （ａ）チップキャリア（ＴＡＢテープ）を第１のモール
ド樹脂にて上下面より挟んでいるので、チップキャリア
とモールド樹脂との密着性が向上し、樹脂基板の吸湿性
が抑制される。特に、実装時には、これら２つの効果の
相乗作用により基板剥離を防止することができる。
【００３０】（ｂ）半導体素子の接続にＴＡＢボンディ
ング法を用いたことにより、半導体素子の電極ピッチを
従来の１２０μｍから半分の６０μｍに縮小することが
可能になり、半導体素子面積を縮小することが、あるい
は半導体素子をより高密度化することが可能となる。ま
た、ＴＡＢテープの接続方式を採用しているので、樹脂
基板上の配線にワイヤボンディングを行うことによるボ
ンディング不良の発生を回避することができ半導体装置
の信頼性を高めることができる。 （ｃ）単層のリードをもつチップキャリアを用いる場合
には、半導体素子の電極と実装基板上の端子とをほぼ最
短距離で接続することが可能となり、信号伝搬遅延時間
が短く、ノイズの低い半導体装置を提供することができ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の断面図。
【図２】本発明の第１の実施例の半導体装置の製造方法
を説明するための工程断面図。
【図３】本発明による半導体装置の製造方法の効果を説
明するための断面図。
【図４】本発明の第２の実施例の半導体装置の断面図。
【図５】本発明の第２の実施例の半導体装置の製造方法
を説明するための工程断面図。
【図６】本発明の第３の実施例の半導体装置の断面図。
【図７】従来例の断面図。
【符号の説明】
１ 半導体素子 １ａ バンプ ２ チップキャリア ２１ 樹脂基板 ２１ａ デバイスホール ２２ リード ２２ａ 内部リード ２２ｂ 外部リード ２３ スルーホール ３ モールド樹脂 ３′ 樹脂バリ ３ａ 第１のモールド樹脂 ３ｂ 第２のモールド樹脂 ４ ソルダーマスク ５ 半田バンプ ６ ヒートスプレッダ ６ａ 突起 ７ 銀ペースト ８ ボンディングワイヤ １０１、１０５ 第１の下金型 １０２、１０６ 第１の上金型 １０３、１０７ 第２の下金型 １０４、１０８ 第２の上金型 １０９ 封止用下金型 １１０ 封止用上金型

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 樹脂基板上に内部リード部と外部リード
    部とを備えるリードが複数個形成されてなるチップキャ
    リアと、 電極端子が前記チップキャリアの内部リード部に接続さ
    れている半導体素子と、 前記半導体素子および前記チップキャリアの前記内部リ
    ード部を内包して形成された第１のモールド樹脂層と、 前記チップキャリアの上面を覆い、前記第１のモールド
    樹脂層の前記チップキャリアより上の部分の周囲覆うよ
    うに形成された第２のモールド樹脂層と、 前記チップキャリアの前記外部リード部の下面に形成さ
    れた金属バンプと、を有することを特徴とするボールグ
    リッドアレイ半導体装置。
  2. 【請求項２】 前記金属バンプの下面が前記第１のモー
    ルド樹脂層の下面より突出していることを特徴とする請
    求項１記載のボールグリッドアレイ半導体装置。
  3. 【請求項３】 前記チップキャリアの表面には、前記金
    属バンプの形成領域を規定するソルダーマスクが形成さ
    れていることを特徴とする請求項１記載のボールグリッ
    ドアレイ半導体装置。
  4. 【請求項４】 前記半導体素子上にヒートスプレッダが
    固着されていることを特徴とする請求項１記載のボール
    グリッドアレイ半導体装置。
  5. 【請求項５】 前記リードが前記樹脂基板の両面に形成
    されていることを特徴とする請求項１記載のボールグリ
    ッドアレイ半導体装置。
  6. 【請求項６】 （１）樹脂基板上に内部リード部と外部
    リード部とを備えるリードが複数個形成されているチッ
    プキャリアの内部リード部上に半導体素子の電極端子を
    接続する工程と、 （２）前記チップキャリアの外部リード部を上下両面よ
    りクランプし、前記半導体素子および前記チップキャリ
    アの内部リード部を第１のモールド樹脂層にて封止する
    工程と、 （３）前記チップキャリアの下面および前記第１のモー
    ルド樹脂の下面を金型に接触させ、前記チップキャリア
    の上面を覆い前記第１のモールド樹脂層の前記チップキ
    ャリアより上の部分の周囲を覆う第２のモールド樹脂層
    を形成する工程と、を有することを特徴とするボールグ
    リッドアレイ半導体装置の製造方法。
JP6134885A 1994-05-26 1994-05-26 ボ―ルグリッドアレイ半導体装置およびその製造方法 Expired - Fee Related JP2531382B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP6134885A JP2531382B2 (ja) 1994-05-26 1994-05-26 ボ―ルグリッドアレイ半導体装置およびその製造方法
EP95107867A EP0684641B1 (en) 1994-05-26 1995-05-23 Semiconductor device moulding capable of accomplishing a high moisture proof
DE69529698T DE69529698T2 (de) 1994-05-26 1995-05-23 Einkapselung eines Halbleiterbauelementes mit hoher Feuchtigkeitsfestigkeit
KR1019950013221A KR0152700B1 (ko) 1994-05-26 1995-05-25 고방습 가능한 반도체 장치와 그 제조방법
US08/907,037 US5989940A (en) 1994-05-26 1997-08-06 Semiconductor device capable of accomplishing a high moisture proof
US08/916,824 US5793118A (en) 1994-05-26 1997-08-22 Semiconductor device capable of accomplishing a high moisture proof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6134885A JP2531382B2 (ja) 1994-05-26 1994-05-26 ボ―ルグリッドアレイ半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH07321248A JPH07321248A (ja) 1995-12-08
JP2531382B2 true JP2531382B2 (ja) 1996-09-04

Family

ID=15138791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6134885A Expired - Fee Related JP2531382B2 (ja) 1994-05-26 1994-05-26 ボ―ルグリッドアレイ半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US5989940A (ja)
EP (1) EP0684641B1 (ja)
JP (1) JP2531382B2 (ja)
KR (1) KR0152700B1 (ja)
DE (1) DE69529698T2 (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007497B2 (ja) * 1992-11-11 2000-02-07 三菱電機株式会社 半導体集積回路装置、その製造方法、及びその実装方法
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
USRE39426E1 (en) 1996-06-19 2006-12-12 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
EP1189271A3 (en) * 1996-07-12 2003-07-16 Fujitsu Limited Wiring boards and mounting of semiconductor devices thereon
EP0886313A4 (en) * 1996-12-04 2001-02-28 Shinko Electric Ind Co RESIN SEALED SEMICONDUCTOR DEVICE, MANUFACTURE OF SUCH DEVICE
JP3671563B2 (ja) * 1996-12-09 2005-07-13 株式会社デンソー モールドｉｃをケースに固定した構造の半導体装置
JP3032964B2 (ja) * 1996-12-30 2000-04-17 アナムインダストリアル株式会社 ボールグリッドアレイ半導体のパッケージ及び製造方法
JP3398004B2 (ja) * 1997-03-24 2003-04-21 ローム株式会社 パッケージ型半導体装置の構造
JPH10294418A (ja) * 1997-04-21 1998-11-04 Oki Electric Ind Co Ltd 半導体装置
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
KR19990005515A (ko) * 1997-06-30 1999-01-25 윤종용 금형을 이용한 씨오비(cob) 패키지 제조 방법
WO1999016132A2 (de) * 1997-09-22 1999-04-01 Siemens Aktiengesellschaft Verfahren zum herstellen eines kunststoffverbundkörpers sowie kunststoffverbundkörper
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
KR100246366B1 (ko) * 1997-12-04 2000-03-15 김영환 에리어 어레이형 반도체 패키지 및 그 제조방법
JP3087709B2 (ja) * 1997-12-08 2000-09-11 日本電気株式会社 半導体装置およびその製造方法
JPH11260863A (ja) * 1998-03-09 1999-09-24 Sumitomo Electric Ind Ltd 半導体装置用接続端子とその製造方法
TW469611B (en) * 1998-03-12 2001-12-21 Delta Electronics Inc Packaging method for electronic device
JPH11283593A (ja) * 1998-03-27 1999-10-15 Mitsumi Electric Co Ltd 電池パック
JP3648053B2 (ja) 1998-04-30 2005-05-18 沖電気工業株式会社 半導体装置
US6329709B1 (en) * 1998-05-11 2001-12-11 Micron Technology, Inc. Interconnections for a semiconductor device
US6190945B1 (en) * 1998-05-21 2001-02-20 Micron Technology, Inc. Integrated heat sink
KR100266693B1 (ko) * 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
KR100266698B1 (ko) * 1998-06-12 2000-09-15 김영환 반도체 칩 패키지 및 그 제조방법
JP2000068436A (ja) * 1998-08-18 2000-03-03 Oki Electric Ind Co Ltd 半導体装置および半導体装置用フレーム
US6515355B1 (en) * 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
US6008074A (en) * 1998-10-01 1999-12-28 Micron Technology, Inc. Method of forming a synchronous-link dynamic random access memory edge-mounted device
CN1196495C (zh) * 1999-04-30 2005-04-13 宾夕法尼亚大学理事会 突变的人cd80及其制备和应用组合物和方法
US6274397B1 (en) * 1999-06-01 2001-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Method to preserve the testing chip for package's quality
JP3277996B2 (ja) * 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
US6700210B1 (en) 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
US6384487B1 (en) * 1999-12-06 2002-05-07 Micron Technology, Inc. Bow resistant plastic semiconductor package and method of fabrication
FR2805392B1 (fr) * 2000-02-17 2003-08-08 Bull Sa Boitier de circuit integre surmoule
JP2002009097A (ja) * 2000-06-22 2002-01-11 Oki Electric Ind Co Ltd 半導体装置とその製造方法
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same
US6645794B2 (en) 2000-10-18 2003-11-11 Hitachi, Ltd. Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
US6367544B1 (en) * 2000-11-21 2002-04-09 Thermal Corp. Thermal jacket for reducing condensation and method for making same
JP3619773B2 (ja) 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US6462273B1 (en) * 2001-03-16 2002-10-08 Micron Technology, Inc. Semiconductor card and method of fabrication
US6444501B1 (en) * 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module
JP2003133484A (ja) * 2001-10-30 2003-05-09 Tokai Rika Co Ltd 半導体装置及びその製造方法
JP4166997B2 (ja) * 2002-03-29 2008-10-15 富士通メディアデバイス株式会社 弾性表面波素子の実装方法及び樹脂封止された弾性表面波素子を有する弾性表面波装置
JP2003332578A (ja) * 2002-05-09 2003-11-21 Sharp Corp 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
US6682331B1 (en) * 2002-09-20 2004-01-27 Agilent Technologies, Inc. Molding apparatus for molding light emitting diode lamps
CN100413060C (zh) * 2003-09-04 2008-08-20 松下电器产业株式会社 半导体装置
US7017655B2 (en) 2003-12-18 2006-03-28 Modine Manufacturing Co. Forced fluid heat sink
KR100540848B1 (ko) * 2004-01-02 2006-01-11 주식회사 메디아나전자 이중 몰드로 구성된 백색 발광다이오드 소자 및 그 제조방법
US20050275081A1 (en) * 2004-06-12 2005-12-15 Roger Chang Embedded chip semiconductor having dual electronic connection faces
US20090097222A1 (en) * 2004-06-25 2009-04-16 Wilfried Babutzka Electrical Subassembly Comprising a Protective Sheathing
US7429799B1 (en) 2005-07-27 2008-09-30 Amkor Technology, Inc. Land patterns for a semiconductor stacking structure and method therefor
WO2007046771A1 (en) * 2005-10-19 2007-04-26 Infineon Technologies Ag Method of forming component package
US7435625B2 (en) * 2005-10-24 2008-10-14 Freescale Semiconductor, Inc. Semiconductor device with reduced package cross-talk and loss
JP5428123B2 (ja) * 2006-08-16 2014-02-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4293563B2 (ja) * 2006-11-28 2009-07-08 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体パッケージ
JP5234884B2 (ja) * 2006-12-20 2013-07-10 住友重機械工業株式会社 樹脂封止金型
DE102007008464B4 (de) * 2007-02-19 2012-01-05 Hottinger Baldwin Messtechnik Gmbh Optischer Dehnungsmessstreifen
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
FR2919756B1 (fr) * 2007-07-31 2009-11-20 Tacchini Ets Procede de protection d'un composant electronique.
US7868471B2 (en) * 2007-09-13 2011-01-11 Stats Chippac Ltd. Integrated circuit package-in-package system with leads
US9059074B2 (en) * 2008-03-26 2015-06-16 Stats Chippac Ltd. Integrated circuit package system with planar interconnect
DE102009008738A1 (de) 2009-02-12 2010-08-19 Osram Opto Semiconductors Gmbh Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE102009002519A1 (de) * 2009-04-21 2010-10-28 Robert Bosch Gmbh Gekapselte Schaltungsvorrichtung für Substrate mit Absorptionsschicht sowie Verfahren zu Herstellung derselben
JP5718720B2 (ja) * 2011-02-22 2015-05-13 アピックヤマダ株式会社 Ｒｆｉｄタグ、非接触給電アンテナ部品、それらの製造方法、及び金型
US9673162B2 (en) * 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
DE102012222679A1 (de) * 2012-12-10 2014-06-12 Robert Bosch Gmbh Verfahren zur Herstellung eines Schaltmoduls und eines zugehörigen Gittermoduls sowie ein zugehöriges Gittermodul und korrespondierende elektronische Baugruppe
CN104392969A (zh) * 2014-10-13 2015-03-04 华东光电集成器件研究所 一种多芯片集成电路抗冲击封装结构
DE102015102535B4 (de) 2015-02-23 2023-08-03 Infineon Technologies Ag Verbundsystem und Verfahren zum haftenden Verbinden eines hygroskopischen Materials
US10319657B2 (en) * 2015-03-27 2019-06-11 Hewlett-Packard Development Company, L.P. Circuit package having a plurality of epoxy mold compounds with different compositions
KR20160141278A (ko) * 2015-05-29 2016-12-08 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조방법
KR20160140247A (ko) * 2015-05-29 2016-12-07 삼성전기주식회사 패키지 기판
US10438864B2 (en) * 2015-08-21 2019-10-08 Hewlett-Packard Development Company, L.P. Circuit packages comprising epoxy mold compounds and methods of compression molding
JP6640003B2 (ja) * 2016-04-05 2020-02-05 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法
KR20210158587A (ko) * 2020-06-24 2021-12-31 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4026008A (en) * 1972-10-02 1977-05-31 Signetics Corporation Semiconductor lead structure and assembly and method for fabricating same
JPS5796559A (en) * 1980-12-09 1982-06-15 Nec Corp Semiconductor device
US4396936A (en) * 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
JPS57130437A (en) * 1981-02-06 1982-08-12 Citizen Watch Co Ltd Sealing method of ic
JPS59148343A (ja) * 1983-02-15 1984-08-25 Nec Corp 樹脂封止型半導体装置とその製造方法
JPS6171649A (ja) * 1984-09-17 1986-04-12 Seiko Instr & Electronics Ltd Ｉｃパツケ−ジ
FI76220C (fi) * 1984-09-17 1988-09-09 Elkotrade Ag Foerfarande foer inkapsling av pao ett baerarband anordnade halvledarkomponenter.
US5090609A (en) * 1989-04-28 1992-02-25 Hitachi, Ltd. Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
JPH0373559A (ja) * 1989-08-15 1991-03-28 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
JPH0462865A (ja) * 1990-06-25 1992-02-27 Fujitsu Ltd 半導体装置及びその製造方法
US5847467A (en) * 1990-08-31 1998-12-08 Texas Instruments Incorporated Device packaging using heat spreaders and assisted deposition of wire bonds
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
US5216278A (en) 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JP2982450B2 (ja) * 1991-11-26 1999-11-22 日本電気株式会社 フィルムキャリア半導体装置及びその製造方法
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
TW258829B (ja) * 1994-01-28 1995-10-01 Ibm
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE69529698D1 (de) 2003-04-03
DE69529698T2 (de) 2004-01-15
US5793118A (en) 1998-08-11
EP0684641A3 (en) 1996-11-06
US5989940A (en) 1999-11-23
EP0684641A2 (en) 1995-11-29
KR0152700B1 (ko) 1998-10-01
JPH07321248A (ja) 1995-12-08
EP0684641B1 (en) 2003-02-26

Similar Documents

Publication Publication Date Title
JP2531382B2 (ja) ボ―ルグリッドアレイ半導体装置およびその製造方法
US6552426B2 (en) Semiconductor device and method of manufacturing same
KR19990067623A (ko) 반도체장치와 그 제조방법 및 실장기판
JP3367299B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH07321252A (ja) 樹脂封止型半導体装置
JPH0794553A (ja) 半導体装置およびその製造方法
JPH1012769A (ja) 半導体装置およびその製造方法
JP2000022027A (ja) 半導体装置、その製造方法およびパッケージ用基板
US5757068A (en) Carrier film with peripheral slits
TWI301652B (en) Semiconductor device and its manufacturing method
JPH098186A (ja) 半導体集積回路装置およびその製造方法
JPH1050770A (ja) 半導体装置及びその製造方法
JP3529507B2 (ja) 半導体装置
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
JP3968321B2 (ja) 半導体装置およびその製造方法
JP3314574B2 (ja) 半導体装置の製造方法
JPH0269945A (ja) 半導体装置及びその製造方法
JPH0345542B2 (ja)
JP3642545B2 (ja) 樹脂封止型半導体装置
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법
JPH11233673A (ja) 半導体装置及びその製造方法並びに電子装置
KR100308899B1 (ko) 반도체패키지및그제조방법
JP3145892B2 (ja) 樹脂封止型半導体装置
JPH1084055A (ja) 半導体装置及びその製造方法
KR100379085B1 (ko) 반도체장치의봉지방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees