JP5234884B2 - 樹脂封止金型 - Google Patents

樹脂封止金型 Download PDF

Info

Publication number
JP5234884B2
JP5234884B2 JP2006342683A JP2006342683A JP5234884B2 JP 5234884 B2 JP5234884 B2 JP 5234884B2 JP 2006342683 A JP2006342683 A JP 2006342683A JP 2006342683 A JP2006342683 A JP 2006342683A JP 5234884 B2 JP5234884 B2 JP 5234884B2
Authority
JP
Japan
Prior art keywords
resin
mold
cavity
substrate
lower mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006342683A
Other languages
English (en)
Other versions
JP2008149677A (ja
Inventor
等 後藤
菊池　　健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Heavy Industries Ltd
Original Assignee
Sumitomo Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Industries Ltd filed Critical Sumitomo Heavy Industries Ltd
Priority to JP2006342683A priority Critical patent/JP5234884B2/ja
Publication of JP2008149677A publication Critical patent/JP2008149677A/ja
Application granted granted Critical
Publication of JP5234884B2 publication Critical patent/JP5234884B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体チップ等が搭載された基板（被成形品）を樹脂にて封止するための技術分野に関する。
従来、図４乃至図８で示したような樹脂封止が行われている（特許文献１参照）。
図４は、特許文献１に記載されている、ＷＢＧＡ（Ｗｉｎｄｏｗ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ：ウィンドウ・ボール・グリッド・アレイ）実装方式による基板の概略構成図である。図５は、図４におけるV‐V線に沿う断面図である。図６は、図４におけるVI-VI線に沿う断面図である。図７は、特許文献１に記載されている、ＷＢＧＡ実装方式による基板を樹脂封止するための金型の概略断面図である。図８は、ＷＢＧＡ実装方式による基板の樹脂封止後の断面図である。
ＷＢＧＡ実装方式とは、半導体製品の小型化・軽量化・薄肉化の要請から生まれた実装方式であり、プリント基板１０の片面側に接着支持層３０を介して接着支持される半導体チップ２０から、基板１０に設けられたウィンドウ（貫通孔）１２を介して基板１０の裏面側へとボンディングワイヤ１４を実装する方式である（図４、図５参照）。なお、図面上、半導体チップ２０は単層であり、ボンディングワイヤ１４もウィンドウ１２を介して裏面側にのみ設けられているが、半導体チップを複層化し、基板１０の表面（図５における上面）側へもボンディングワイヤ１４が実装される場合もある。なお、符号１６は、はんだボールを取り付けるための取付部である。
このようなＷＢＧＡ実装方式による基板１０に対する樹脂封止は、当然のことながら、基板１０の両面側を樹脂にて封止する必要がある。これを実現するため、半導体チップ２０を接着支持層３０にて接着支持した状態で、半導体チップ２０と基板１０との間に、基板１０の表面側からウィンドウ１２へと繋がる隙間Ｇが形成されている（図６参照）。その結果、当該隙間Ｇ及びウィンドウ１２を経由して、基板１０の表面側を封止する樹脂が裏面側へと供給され、結果的に基板１０の両面を樹脂にて封止することが可能となっている。なお、この公知例では、基板に設けられたウィンドウ１２が基板１０の裏面側への樹脂の供給路として機能しているが、例えば、別途基板に供給路となる貫通孔が設けられる場合もある。
このようなＷＢＧＡ実装方式による基板１０を樹脂にて封止するための樹脂封止金型１を図７に示す。樹脂封止金型１は、上型５０と下型６０とからなり、当該上型５０と下型６０とで基板１０をクランプ可能に構成されている。なお、図示していないが、当該上型５０と下型６０にはプレス機構が連結されており、所定のタイミングで両金型５０、６０が接近、離反可能に構成されている。この樹脂封止金型１は、所謂「トランスファー方式」によって基板１０を樹脂封止する金型であり、図示せぬ樹脂供給機構（プランジャ、カル、ランナ等）によって、上型５０側に形成される上型キャビティ５０Ａに対して溶融した樹脂４０が供給される。下型６０側に形成される下型キャビティ６０Ａでは、前述のとおり、上型キャビティ５０Ａから隙間Ｇ及びウィンドウ１２を介して供給された樹脂４０によって樹脂封止されることとなる。
このようにして樹脂封止された結果、図８に示したような成形品（樹脂封止後の基板）８０が完成する。
ＵＳ２００５／０２０８７０７ Ａ１
しかしながら、実際に樹脂封止を行うと、下型キャビティ６０Ａの周辺部から樹脂４０が漏れ出す場合があった。即ち、下型６０のクランプ面（パーティング面）に沿って、樹脂４０が毛細管現象等によって漏れ出してしまう。
発明者は、この原因が以下のような理由により生じるものであることを解明した。
ＷＢＧＡ実装方式では、樹脂供給部から直接樹脂が供給される側のキャビティ（上記でいう上型キャビティ５０Ａ）の面積が大きく、他方の（裏側の）キャビティ（上記でいう下型キャビティ６０Ａ）の面積は一般に小さい。換言すると、下型キャビティ６０Ａの位置は常に上型キャビティ６０Ａの投影面積内に位置していることとなる。即ち、下型キャビティ６０Ａの周囲部は、基板１０を介して上型５０に直接支持されているのではなく、流動体である樹脂４０を介して支持されているに留まっている。その結果、下型キャビティ６０Ａの周辺部は、上型キャビティ５０Ａと下型キャビティ６０Ａとの間に生じる「差圧」によって下型６０側へと押さえつけられるに留まり、樹脂漏れを防止できる程度の十分なクランプ圧力が生じていないことが原因と考えられた。
一方で、供給する樹脂４０の圧力を弱めることで樹脂漏れを防止することも可能であるが、これでは樹脂封止のための必要な品質を確保できない（例えばボイドの存在など）可能性が残る。
そこで本発明は、樹脂封止本来の品質の低下を招くことなく下型キャビティからの樹脂漏れを確実に防止することをその課題としている。
本発明は、第１の金型と第２の金型の双方に樹脂が充填されるキャビティを有し、当該第１の金型側のキャビティから当該第２の金型側のキャビティへと前記樹脂を案内可能な貫通孔を有した基板を該第１、第２の金型でクランプした上で当該基板の両面を樹脂にて封止する樹脂封止金型であって、前記第２の金型側のキャビティが前記第１の金型側のキャビティよりも面積が小さく、且つ該第２の金型側のキャビティの周囲部が前記樹脂を介して前記第１の金型に支持され、前記第２の金型のクランプ面に、前記第２の金型側のキャビティの周囲部で該キャビティを取り囲む態様で少なくとも一組の凹凸部を形成することにより、上記課題を解決するものである。
このような構成を採用することによって、漏れ出そうとする樹脂を凹部により吸収可能としている（所謂バッファーゾーン）。更に、第２の金型側のキャビティを取り囲む態様でクランプ面に凸部を設けることで、第２の金型側のキャビティ周辺部に十分なクランプ圧が生じない場合でも、当該凸部が基板に食い込むことによって、確実に樹脂漏れを防止することが可能である。
又、前記凹凸部を、前記第２の金型側のキャビティの周囲に途切れることなく形成すれば、より確実に樹脂漏れを防止することが可能である。
又、前記凹凸部を、内周側に凹部が、外周側に凸部が配置されて形成すれば、凹部による緩衝作用によって、凸部の漏れ防止機能をより確実なものとすることが可能である。
又、前記凸部の最上部と前記クランプ面との高さの差を、前記基板の表面に設けられた電気的絶縁を保つレジスト層の厚み以下に設定すれば、凸部が存在しても基板に致命的な損傷を与えることはなく、更に、柔らかいレジスト層に凸部が食い込むことで効果的に樹脂漏れを防止することが可能である。
又、前記凹部の底と前記クランプ面との高さの差を、前記第２の金型側の前記キャビティの厚み以下に設定すれば、仮にキャビティから凹部に樹脂が流出した場合でも、当該流出部分の樹脂が、樹脂封止後の基板の厚みを超えて突出することがないため、事後の工程の弊害となることを避けることができる。即ち、当該流出部分を除去する工程を新たに設ける必要がない。
本発明を適用することにより、ＷＢＧＡ実装方式による基板を樹脂封止するに際し、キャビティからの樹脂漏れを確実に防止することができる。
以下、添付図面を参照しつつ、本発明の実施形態の一例について詳細に説明する。
図１は、本発明の実施形態の一例を示す樹脂封止金型１００の概略断面図である。図２は、図１における矢示II部周辺の拡大図である。図３は、凹凸部（詳細は後述する）のその他の実施例を示す図である。
樹脂封止金型１００は、上型（第１の金型）１５０と下型（第２の金型）１６０とからなり、当該上型１５０と下型１６０とで基板１１０をクランプ可能に構成されている。なお、図示していないが、当該上型１５０と下型１６０にはプレス機構が連結されており、所定のタイミングで両金型を接近、離反可能に構成されている。又、両金型１５０、１６０には、樹脂を加熱するためのヒータ（図示しない）が備わっている。この樹脂封止金型１００は、所謂「トランスファー方式」によって基板１１０を樹脂封止する金型であり、図示せぬ樹脂供給機構（プランジャ、カル、ランナ等）によって、上型１５０側に形成される上型キャビティ１５０Ａに対して溶融した樹脂１４０が供給される。下型１６０側に形成される下型キャビティ１６０Ａには、背景技術にて説明した通り、半導体チップ１２０と基板１１０との間に設けられた隙間Ｇ（図１においては現れていない）及びウィンドウ（貫通孔）１１２を介して、上型キャビティ１５０Ａ側から供給された樹脂１４０によって樹脂封止されることとなる。
次に図２を参照しつつ、下型１６０のクランプ面１６０Ｂにおける下型キャビティ１６０Ａ周辺の構成について詳細に説明する。なお、図面においては、理解容易のため、各部の大きさの比率を誇張して表現している。
下型１６０のクランプ面１６０Ｂにおける下型キャビティ１６０Ａ周辺には、一組の凹凸部１６６が設けられている。この凹凸部１６６は、下型キャビティ１６０Ａの周囲を取り囲むような態様で、途切れることなく形成されている。また、この凹凸部１６６は、より下型キャビティ１６０Ａに近い側（即ち内側）に凹部１６２が形成され、更に、下型キャビティ１６０Ａから離れた側（即ち外側）に凸部１６４が形成されている。本実施形態では、基本的な態様として一組の凹凸部１６６としているが、金型のスペース的な余裕があり、樹脂漏れをより確実に防止したいような場合には、複数組の凹凸部として構成してもよいし、凹部１６２又は凸部１６４のみを追加した態様で構成してもよい。凹部１６２と凸部１６４との数は必ずしも等しくなくてもよく、最低一組の凹凸部１６６が存在する限り、種々のパターンで構成することが可能である。例えば図３（Ａ）に示すように、凹部１６２と凸部１６４の繰り返しを２度行うような態様で構成してもよい。又、同図（Ｂ）に示すように、凹部１６２を複数個（ここでは２つ）設けた後に１つの凸部１６４を設けてもよい。又、同図（Ｃ）に示すように、凹部１６２を１つ設けた後に複数の（ここでは２つの）凸部１６４を設けてもよい。又、同図（Ｄ）に示すように、２つの凹部１６２の間に凸部１６４を設けるように構成してもよい。いずれも、一組の凹凸部１６６を設けた場合に比べて、更に効果の高い樹脂漏れ防止機能を発揮することが可能である。
また、凹部１６２の深さ（下型１６０のクランプ面１６０Ｂと凹部１６２の底との差）Ｄ２は、下型１６０に設けられた下型キャビティ１６０Ａの厚みＤ１よりも小さくなるように構成されている。このような構成とすることで、仮に下型キャビティ１６０Ａから凹部１６２に樹脂１４０が流出した場合でも、当該流出部分の樹脂１４０が、樹脂封止後の基板１１０の厚みを超えて突出することがないため、事後の工程の弊害となることを避けることができる。即ち、当該流出部分を除去する工程を新たに設ける必要がない。
又、凸部１６４の高さ（凸部１６４の最上部と下型クランプ面１６０Ｂとの高さの差）Ｈ２が、基板１１０のレジスト層１１０Ｂの厚みＨ１以下となるように構成されている。このような高さに凸部１６４を設定することによって、凸部１６４が存在しても基板１１０に致命的な損傷を与えることはなく、更に、柔らかいレジスト層１１０Ｂに凸部１６４が食い込むことで効果的に樹脂漏れを防止することが可能である。又、この凸部１６４の高さＨ２は、基板の種類や使用する樹脂等によって適宜調整することが可能であるが、例えば、レジスト層１１０Ｂの厚みＨ１に対して１／３〜２／３程度とするのが望ましい。これは、発明者による実験の結果、基板１１０に与える損傷の程度と樹脂漏れ防止の程度とがうまくバランスする高さである。
次に、当該樹脂封止金型１００の作用について簡単に説明する。
上型１５０と下型１６０とが開いた状態で、図示せぬ搬送機構によって下型１６０上に半導体チップ１２０が搭載された基板１１０が供給される。その後、図示せぬプレス機構によって、両金型１５０、１６０が接近して型閉じされる。これにより、上型１５０と下型１６０とで基板１１０がクランプされる。このとき、下型キャビティ１６０Ａの周囲に設けられた凹凸部１６６の凸部１６４が、基板１１０のレジスト層に僅かに食い込むこととなる。
その後、図示せぬ樹脂供給機構（プランジャ、カル、ランナなど）から溶融した樹脂１４０が上型キャビティ１５０Ａ内へと供給される。上型キャビティ１５０Ａ内に充填された樹脂１４０は、基板１１０のウィンドウ（貫通孔）１１２に案内されて下型キャビティ１６０Ａ側へも移動する。この時点で、上型キャビティ１５０Ａと下型キャビティ１６０Ａには若干の圧力差（差圧）が生じる。具体的には、樹脂供給機構から直接樹脂１４０が供給されている上型キャビティ１５０Ａの圧力が高くなる。その結果、凸部１６４が更にレジスト層１１０Ｂ側へと食い込むこととなる。
樹脂供給機構により供給される樹脂１４０の圧力が所定の圧力となった時点で樹脂供給機構による樹脂供給は停止される。金型は内蔵されたヒータにより加熱されているので、その後、充填された樹脂１４０が硬化していく。その後、樹脂１４０がある程度硬化したタイミングを見計らって、型開きされる。その後、図示せぬ搬送機構によって樹脂封止された基板１１０が取り出され、次回の封止サイクルへと移行する。
このように本実施形態においては、下型キャビティ１６０Ａの周囲に凹凸部１６６を設けた構成を採用することによって、漏れ出そうとする樹脂をまず凹部１６２により吸収可能としている（所謂バッファーゾーン）。更に、凹部１６２により樹脂を吸収し切れない場合でも、下型キャビティ１６０Ａを取り囲む態様で下型１６０のクランプ面１６０Ｂに凸部１６４を設けることで樹脂漏れを防止している。又、かかる場合、下型キャビティ１６０Ａ周辺部に十分なクランプ圧が生じない場合でも、当該凸部１６４が基板１１０（のレジスト層１１０Ｂ）に食い込むことによって、確実に樹脂漏れを防止することが可能である。又、同時に、上下金型１５０、１６０のクランプ圧力を高めたり、供給する樹脂１４０の圧力を弱めることなく下型キャビティ１６０Ａからの樹脂漏れを確実に防止することが可能である。
なお、上記説明した実施形態においては、１の上型キャビティ１５０Ａに対応する下型キャビティ１６０Ａが単数であるが、対応する下型キャビティ１６０Ａが複数の場合でも同様に適用可能である。その場合は、一部又は全部の下型キャビティ１６０Ａの周囲に、同様の凹凸部を形成して構成する。
本発明は、半導体チップ等の樹脂封止装置用の金型として好適である。特に、ＷＢＧＡ（ウィンドウ・ボール・グリッド・アレイ）方式により実装された基板を樹脂封止するための金型への適用が望ましい。又、トランスファー成形のみならず、圧縮成形により樹脂封止する場合にも適用可能である。
本発明の実施形態の一例を示す樹脂封止金型１００の概略断面図 図１における矢示II部周辺の拡大図 凹凸部のその他の実施例を示す図 特許文献１に記載されている、ＷＢＧＡ実装方式による基板の概略構成図 図３におけるV‐V線に沿う断面図 図３におけるVI‐VI線に沿う断面図 特許文献１に記載されている、ＷＢＧＡ実装方式による基板を樹脂封止するための金型の概略断面図 ＷＢＧＡ実装方式による基板の樹脂封止後の断面図
符号の説明
１００…樹脂封止金型
１１０…基板
１１０Ａ…硬質層
１１０Ｂ…レジスト層
１１２…ウィンドウ
１１４…ボンディングワイヤ
１１６…はんだボール取付部
１２０…半導体チップ
１５０…上型（第１の金型）
１５０Ａ…上型キャビティ
１６０…下型（第２の金型）
１６０Ａ…下型キャビティ
１６２…凹部
１６４…凸部
１６６…凹凸部
Ｈ１…レジスト層厚
Ｈ２…凸部高さ
Ｄ１…下型キャビティ厚
Ｄ２…凹部深さ

Claims (5)

  1. 第１の金型と第２の金型の双方に樹脂が充填されるキャビティを有し、当該第１の金型側のキャビティから当該第２の金型側のキャビティへと前記樹脂を案内可能な貫通孔を有した基板を該第１、第２の金型でクランプした上で当該基板の両面を樹脂にて封止する樹脂封止金型であって、
    前記第２の金型側のキャビティは前記第１の金型側のキャビティよりも面積が小さく、且つ該第２の金型側のキャビティの周囲部は前記樹脂を介して前記第１の金型に支持され、
    前記第２の金型のクランプ面には、前記第２の金型側のキャビティの周囲部で該キャビティを取り囲む態様で少なくとも一組の凹凸部が形成されている
    ことを特徴とする樹脂封止金型。
  2. 請求項１において、
    前記凹凸部が、前記第２の金型側のキャビティの周囲に途切れることなく形成されている
    ことを特徴とする樹脂封止金型。
  3. 請求項１又は２において、
    前記凹凸部は、内周側に凹部が、外周側に凸部が配置されて形成されている
    ことを特徴とする樹脂封止金型。
  4. 請求項１乃至３のいずれかにおいて、
    前記基板の表面に、電気的絶縁を保つレジスト層が設けられ、
    前記凸部の最上部と前記クランプ面との高さの差が、前記レジスト層の厚み以下である
    ことを特徴とする樹脂封止金型。
  5. 請求項１乃至４のいずれかにおいて、
    前記凹部の底と前記クランプ面との高さの差が、前記第２の金型側のキャビティの厚み以下である
    ことを特徴とする樹脂封止金型。
JP2006342683A 2006-12-20 2006-12-20 樹脂封止金型 Expired - Fee Related JP5234884B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006342683A JP5234884B2 (ja) 2006-12-20 2006-12-20 樹脂封止金型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006342683A JP5234884B2 (ja) 2006-12-20 2006-12-20 樹脂封止金型

Publications (2)

Publication Number Publication Date
JP2008149677A JP2008149677A (ja) 2008-07-03
JP5234884B2 true JP5234884B2 (ja) 2013-07-10

Family

ID=39652387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006342683A Expired - Fee Related JP5234884B2 (ja) 2006-12-20 2006-12-20 樹脂封止金型

Country Status (1)

Country Link
JP (1) JP5234884B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5969883B2 (ja) * 2012-10-03 2016-08-17 信越化学工業株式会社 半導体装置の製造方法
JPWO2015174198A1 (ja) * 2014-05-13 2017-04-20 三菱電機株式会社 半導体装置とその製造方法
WO2020157965A1 (ja) * 2019-02-01 2020-08-06 三菱電機株式会社 半導体装置およびその製造方法ならびに電力変換装置
JP7444711B2 (ja) 2020-06-24 2024-03-06 株式会社日立製作所 パワーモジュール及びこれを用いた電力変換装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS501662A (ja) * 1973-05-07 1975-01-09
JPS55138239A (en) * 1979-04-11 1980-10-28 Yamagata Nippon Denki Kk Resin sealing mold
JPS6215827A (ja) * 1985-07-12 1987-01-24 Matsushita Electric Ind Co Ltd 封止金型装置
JPS63155632U (ja) * 1987-03-31 1988-10-12
JPH01192146A (ja) * 1988-01-27 1989-08-02 Mitsubishi Electric Corp 半導体装置用基板
JPH0510361Y2 (ja) * 1988-08-22 1993-03-15
JPH058106Y2 (ja) * 1988-11-11 1993-03-01
JPH07232352A (ja) * 1994-02-24 1995-09-05 Nec Kansai Ltd 樹脂モールド装置
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
JPH10242344A (ja) * 1997-03-03 1998-09-11 Yamaha Motor Co Ltd 電力用半導体装置

Also Published As

Publication number Publication date
JP2008149677A (ja) 2008-07-03

Similar Documents

Publication Publication Date Title
JP4443334B2 (ja) 半導体素子の樹脂封止成形方法
JP2007165425A (ja) 半導体装置
JP5234884B2 (ja) 樹脂封止金型
JP2012049414A (ja) 基板露出面を備えた樹脂封止成形品の製造方法及び装置
JP2008262939A (ja) リードフレームおよび封止金型および封止方法
JP4376247B2 (ja) 半導体装置の製造方法
JP3129660B2 (ja) Ｓｏｎパッケージの樹脂封止方法及び樹脂封止装置
US9911628B2 (en) Semiconductor device leadframe
JP2000196006A (ja) 半導体装置およびその製造方法
JP2006191143A (ja) 半導体装置
JP4563426B2 (ja) 樹脂モールド金型
JP2005085832A (ja) 樹脂モールド装置
WO2012145879A1 (zh) 用于预塑封引线框的模具、预塑封方法以及封装结构
JP4579275B2 (ja) 樹脂モールド金型
JP2006066486A (ja) 樹脂封止型
US20150084175A1 (en) Semiconductor device leadframe
TW201037802A (en) Package structure, encapsulating module for molding the same and encapsulating mold for molding the same
JP2007043014A (ja) 半導体装置およびその製造方法
JP4973033B2 (ja) パワーモジュールの製造方法
JP3790488B2 (ja) 樹脂封止金型
JP2006310537A (ja) 半導体装置
JP2570157B2 (ja) 樹脂封止用金型
JPH0745663A (ja) 放熱体付半導体装置及びその製造方法
JP2013188997A (ja) 樹脂封止部品の製造方法
JP4760543B2 (ja) モールドパッケージおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130322

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5234884

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees