JPWO2015174198A1 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JPWO2015174198A1
JPWO2015174198A1 JP2015561809A JP2015561809A JPWO2015174198A1 JP WO2015174198 A1 JPWO2015174198 A1 JP WO2015174198A1 JP 2015561809 A JP2015561809 A JP 2015561809A JP 2015561809 A JP2015561809 A JP 2015561809A JP WO2015174198 A1 JPWO2015174198 A1 JP WO2015174198A1
Authority
JP
Japan
Prior art keywords
resin
resin substrate
electrical component
semiconductor device
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015561809A
Other languages
English (en)
Inventor
山本　圭
圭 山本
穂隆 六分一
穂隆 六分一
清文 北井
清文 北井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2015174198A1 publication Critical patent/JPWO2015174198A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】制御回路基板上に設けられた電気部品と樹脂基板との間の狭ギャップ部における樹脂の未充填を解消することで、電気部品へのクラック発生の抑制を可能とし、電気的信頼性の向上した半導体装置とその製造方法を得るものである。【解決手段】電気部品１１が搭載された樹脂基板１０と、樹脂基板１０を封止する封止樹脂７とを備え、樹脂基板１０は、電気部品１１の下部の樹脂基板１０と電気部品１１との間の隙間部１５に通じる貫通穴１３を有する。【選択図】図１

Description

この発明は、パワー半導体素子が搭載されたリードフレームや電気部品が搭載されたプリント配線板、放熱部材としてのヒートシンクなどをトランスファーモールドによって封止されたモールド型パワー半導体装置とその製造方法に関するものである。
従来の半導体装置は、ケース型モジュールと言われ、電力制御用半導体素子が搭載されたリードフレームが絶縁シートを介して金属ベース板と絶縁されており、制御用半導体素子やその他の部品が搭載された制御回路基板とともに、これら全体を封止するようにケース内で一体的にエポキシ樹脂等の封止樹脂が充填されている。ケース内に電力制御用半導体素子が搭載されたリードフレームだけでなく、制御回路基板も一体的に樹脂で封止する構造とすることによって、制御回路基板と一体的に封止していない半導体装置と比較して小型化や高信頼性が得られる構造となっている（例えば、特許文献１）。
特開２００１−３５８２６３号公報（第３頁、第１図）
従来の半導体装置では、ケース内に配置された制御回路基板やリードフレーム、それらを接続するボンディングワイヤや、制御回路基板に搭載された様々な電気部品によって、樹脂で封止する部材などが複雑に入り組んだ構造となっている。特に、制御回路基板上に搭載された制御用半導体素子やチップ抵抗、コンデンサやフォトカプラやトランスなどは、部品の高さや搭載面積も様々であり、樹脂基板に搭載された後の樹脂基板と電気部品との隙間が狭くなっており、樹脂が充填されにくい部分もある。
このように、電気部品と樹脂基板の間に樹脂が充填されにくい隙間部分が存在すると、樹脂封止時の樹脂の成形圧力が電気部品の上部のみにかかり、電気部品である制御用半導体素子やトランスなどの部品によっては、樹脂から受ける不均一な圧力によりクラックが生じて部品の不具合につながるという問題点もあった。
この発明は、上述のような問題を解決するためになされたもので、制御回路基板上に設けられた電気部品と樹脂基板との間の隙間部分における樹脂の未充填を解消することで、電気部品へのクラック発生の抑制を可能とし、電気的信頼性の向上した半導体装置を得るものである。
この発明に係る半導体装置においては、電気部品が搭載された樹脂基板と、樹脂基板を封止する封止樹脂とを備え、樹脂基板は、電気部品の下部の樹脂基板と電気部品との間の隙間部に通じる貫通穴を有するものである。
この発明は、樹脂が入りにくい電気部品と樹脂基板との間の隙間部分に対応する樹脂基板に貫通穴を設け、貫通穴を通して電気部品と樹脂基板との間の隙間部分に樹脂を充填したので、未充填部を解消し、電気部品の割れが防止でき、長期絶縁信頼性を確保することができる。
この発明の実施の形態１における半導体装置を示す断面構造模式図である。 この発明の実施の形態１における制御回路基板の一部を拡大した模式図である。 この発明の実施の形態２における制御回路基板の一部を拡大した模式図である。 この発明の実施の形態３における半導体装置を示す断面構造模式図である。 この発明の実施の形態４における半導体装置を示す断面構造模式図である。 この発明の実施の形態５における半導体装置を示す断面構造模式図である。
以下に本発明の半導体装置の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の既述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
実施の形態１．
図１は、この発明の実施の形態１における半導体装置を示す断面構造模式図である。なお、図１は半導体装置の構造を模式的に示した断面図であるため、各部の位置関係や各種配線や部品等は概略的に示されている。
図１において、半導体装置１００は、半導体素子１、金属基板２、絶縁層３、金属部材であるヒートシンク４、金属板であるリードフレーム５、封止樹脂であるモールド樹脂７、ボンディングワイヤ８、制御回路基板９、樹脂基板１０、電気部品１１を備えている。
図１に示すように、半導体装置１００は、所定の電気回路の配線パターンが形成されたリードフレーム５を備えている。リードフレーム５の一方の面（以下第１主面）には、半導体素子１としてＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やダイオード、電流値を検出するための電流検出手段としてのシャント抵抗、温度を検出するための温度検出手段としてのサーミスタ等がはんだ接合（図示せず）により搭載されている。なお、半導体素子１としてはＩＧＢＴに限られるものではなく、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等を採用して実施してもよい。
これらＩＧＢＴ等が配置される配線パターンの上方には、リードフレーム５の第１主面と所定の間隔をもって、樹脂基板１０と電気部品１１とによりＩＧＢＴ等を制御する電気回路を形成した制御回路基板９が配置されている。そして制御回路基板９とリードフレーム５間や、リードフレーム５とＩＧＢＴ間等、必要な箇所がボンディングワイヤ８により適宜電気的接続されている。なお、本実施の形態１ではボンディングワイヤ８としてアルミニウムワイヤを使用しているが、これもアルミニウムワイヤに限られることはない。銅ワイヤ等の抵抗値の低い材料でも良い。銅ワイヤのような抵抗値の低い材料を用いることで、大電流化への対応も可能となる。金ワイヤを用いた場合でも、同様の効果を得ることが可能である。
リードフレーム５の第１主面と反対側の面（第２主面とする）には、放熱板として機能する金属基板２が配設されている。金属基板２は、絶縁層３とヒートシンク４とを備え、リードフレームの第２主面、絶縁層３、ヒートシンク４の順に配設される。
ＩＧＢＴ等の半導体素子１が搭載されたリードフレーム５と制御回路基板９と金属基板２とが、モールド樹脂７により一体的にトランスファーモールド封止されている。この際、リードフレーム５の外部リード部とヒートシンク４の絶縁層３が配置されている側の反対の面は、モールド樹脂７から露出するような状態で封止されている。
次に制御回路基板９について記述する。制御回路基板９は、配線パターンが形成された樹脂基板１０と、樹脂基板１０の配線パターン上に搭載された電気部品１１とを備えている。樹脂基板１０は、例えば、厚さ１．６ｍｍの電子機器に一般的に用いられているものを使用することができるが、厚さもこれに限られるものではない。また、樹脂基板１０の耐熱性グレードもＦＲ−４に限られることはなく、リードフレーム５に搭載する半導体素子１としてシリコンカーバイド（ＳｉＣ：Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）を用いて素子の高温動作を想定する場合など、耐熱性グレードの高いＦＲ−５相当の樹脂基板１０を用いることもできる。
電気部品１１は、図１のように樹脂基板１０の両面に搭載されていることが好ましいが、片面に搭載されてもかまわない。樹脂基板１０の両面に電気部品１１を搭載することにより、温度サイクルなどで発生する熱応力に対して表裏の熱膨張率差が抑えられること、剛性がより高くなることにより、樹脂基板１０に発生する反りを抑えることができる。また、樹脂基板１０の両面に電気部品１１を搭載することにより樹脂基板１０の面積は片面搭載の半分程度に抑えられ、半導体装置の小型化につながる。ここで、電気部品１１の樹脂基板１０への搭載において、電気部品１１の樹脂基板１０と対向する側を電気部品１１の下部とする。
リードフレーム５と制御回路基板９とは、図１に示すように略並行に配置されている。このように略並行に配置する方法としては、リードフレーム５上に支柱を立てて制御回路基板９を支える方法、リードフレーム５と接続されたボンディングワイヤ８で維持する方法等（いずれも図示せず）を用いることができる。リードフレーム５と制御回路基板９の間隔は、リードフレーム５の第１主面に搭載されたＩＧＢＴ等を電気的接続するボンディンブワイヤ８のループ高さと、制御回路基板９のリードフレーム５と対向する側の面に配置される電気部品１１の高さとを考慮して設定される。この間隔は、両者の接触を防ぐために必要な高さであって、かつできるだけ狭くなるようにすることが望ましい。両者の間隔を一定に保つ手段として、例えば、リードフレーム５の一部を変形させて支柱形状とし、間隔を一定に保つための支柱と、リードフレーム５と制御回路基板９を電気的に接続する端子を兼ね備えた構造とすることも可能である。
金属基板２は、絶縁層３とヒートシンク４から構成され、リードフレーム５の第１主面上のＩＧＢＴ等による熱を放熱するための放熱板としての役割を担う。絶縁層３は、エポキシ樹脂等の熱硬化性樹脂に熱伝導性の高い無機粉末フィラーが充填されたものであり、例えば、シリカやアルミナ、窒化硼素や窒化アルミニウム等の絶縁性の粉末を１種または複数混合して樹脂に充填されている。樹脂は、エポキシ樹脂等の熱硬化性樹脂がリードフレーム５やヒートシンク４との接着性に優れるため好ましいが、これに限定されるものではなく、例えば、熱可塑性樹脂でもよい。絶縁層３の厚さは、２００μｍ程度の膜厚で形成されている。絶縁層３の厚さはこれに限られるものではなく、半導体装置として要求される熱抵抗や熱容量、絶縁耐圧によって５０〜５００μｍの範囲で適宜選択が可能である。
ヒートシンク４は、例えば、５ｍｍ厚のアルミニウム板等の金属板からなる。ヒートシンク４として使用する金属板は、放熱性を考えて選択することができ、例えば、放熱性のよい銅板の選択も可能でありアルミニウム板に限られたものではないが、制御回路基板９も一体的に封止した半導体装置は大型となることから、軽量であることを重視する場合にはアルミニウムが好ましい。また、形状や厚さについても限定されることなく、半導体装置に要求される熱抵抗や熱容量によって厚い金属板や金属箔等を用いることができ、１００μｍ〜１０ｍｍの範囲で適宜選択が可能である。例えば、低熱抵抗を重視する場合には、１００μｍ程度の銅箔を適用することも可能である。
次に、本実施の形態１における半導体装置の製造方法について説明する。まず、ヒートシンク４の一方の面に対してエポキシ系樹脂を塗布して絶縁層３を形成する（絶縁層を形成する工程）。そして、エッチング加工等を用いて絶縁層３上に例えば、銅からなる配線パターンを形成する（配線パターンを形成する工程）。
次に、この回路パターン上の所定の位置にはんだペースト（図示せず）を塗布し、このはんだペーストの上に半導体素子１などの電子部品を搭載する（半導体素子を搭載する工程）。その後リフローを行う。すなわち、金属基板２を高温に加熱して、塗布したはんだペーストを高温下で溶融して半導体素子１などの電子部品と回路パターンとを電気的に接続する。さらに、この回路パターンとリードフレーム５を接続する（金属板を形成する工程）。回路パターンとリードフレーム５との接続は、例えば、はんだ接合や超音波接合を用いることができる。
次に、回路パターンと半導体素子１とをボンディングワイヤ８により電気的に接続する（ワイヤボンディングする工程）。所定の配線パターンが形成された樹脂基板１０に電気部品１１を搭載する（電気部品を搭載する工程）。これにより制御回路基板９が形成される。次に、制御回路基板９をリードフレーム５に対向するように配置する（樹脂基板を配置する工程）。そして、制御回路基板９とリードフレーム５に接続された回路パターンとを電気的に接続する。接続方法は限定されるものではなく、リードフレーム５の一部を変形させて制御回路基板９の配線パターンとはんだによって接続する方法や、ボンディングワイヤ８によってリードフレーム５と制御回路基板９の表面に形成された配線パターンに接続する方法がある。また、制御回路基板９は、リードフレーム５に対向して配置するだけでなく、目的により、適宜配置位置を選択することが可能である。
次に、半導体素子１や回路パターンを備えたリードフレーム５、絶縁層３、制御回路基板９等の全体をトランスファーモールドによって封止するために、約１８０℃に設定された成形金型に設置してモールド樹脂７を流し込む（封止樹脂で封止する工程）。このとき減圧雰囲気中においてモールド樹脂７を流し込んでもよく、これによりモールド樹脂７中に発生する空隙発生を抑制することも可能である。
注入したモールド樹脂７は、成形金型温度に熱せられることで硬化し、成形金型から取り出すことが可能となる。その後、必要に応じてさらに硬化を進めるためにオーブン等で熱処理してもよい。
また、樹脂封止の方法としては、上記方法に限定されることはなく、一方の面に絶縁層３が設けられたヒートシンク４と、あらかじめリフロー工程により半導体素子１が搭載された回路パターンが形成された銅リードフレームを成形金型の中でトランスファーモールド工程において一体的に成形する製造方法でも構わない。
モールド樹脂７は、例えば、エポキシ樹脂系モールド樹脂を選択することができる。モールド樹脂７は、エポキシ樹脂に充填材としてシリカやアルミナなどの無機充填材が充填されており、成形前はタブレット状に形成されている。シリカは、溶融シリカや結晶シリカを用いることができ、単体でも複数を混合して充填することも可能である。樹脂に充填する無機充填材の粒径は、サブミクロン（数百ｎｍ）や数μｍといった微細粉末を充填することでより狭ギャップ部への充填性が良くなるが、微細粉末ばかり充填すると樹脂の流動性が極端に損なわれる。このため樹脂の流動性・成形性を維持するためには充填材の平均粒径は数μｍ〜数十μｍ程度で用いられる。
このモールド樹脂７は、室温ではタブレット状の固体であるが、通常は１８０℃前後に設定された成形金型内で液状となりトランスファー成形機によって樹脂成形される。モールド樹脂７への充填材の充填量は、半導体装置に適切な熱膨張係数を有するモールド樹脂７に仕上げることが望ましく、例えば、モールド樹脂７の熱膨張係数として１７×１０−６（１／Ｋ）程度としたい場合、溶融シリカを充填材として用い、充填量を約７７重量％程度に調整することによって所望のモールド樹脂７を得ることが可能である。モールド樹脂７の耐熱性のひとつの目安として、半導体装置の信頼性試験のひとつである温度サイクル試験がある。この温度サイクル試験の温度領域の上限値より、モールド樹脂７のガラス転移温度（Ｔｇ）が高いほうが、温度サイクル試験時のモールド樹脂７の樹脂物性の変化が小さい範囲となり、信頼性が確保されやすくなる。例えば、温度サイクル試験の上限温度が１２５℃である半導体装置に適用するモールド樹脂７の耐熱性は、モールド樹脂７のガラス転移温度（Ｔｇ）が１２５℃以上であることが好ましい。
図２は、この発明の実施の形態１における制御回路基板の一部を拡大した模式図である。図２中の（ａ１），（ａ２）には、樹脂基板１０に貫通穴１３を設けた場合のトランスファーモールド成形途中とトランスファーモールド成形完了後の断面構造を模式的に示している。（ａ１）において、樹脂基板１０に搭載された電気部品１１は、樹脂基板１０にはんだ付けされている。また、図２中の（ｂ１），（ｂ２）には、樹脂基板１０に貫通穴１３を設けた場合のトランスファーモールド成形途中とトランスファーモールド成形完了後の電気部品１を透視した上面構造を模式的に示している。（ｂ１）において、はんだ１２とモールド樹脂７が充填されていない隙間１５を模式的に示している。電気部品１１と樹脂基板１０との間には、はんだ１２によって流動が妨げられたモールド樹脂７とはんだ１２による隙間１５が存在している。
そして、比較のため、図２中の（ｃ１），（ｃ２）には、樹脂基板１０に貫通穴１３を設けない場合のトランスファーモールド成形途中とトランスファーモールド成形完了後の断面構造を模式的に示している。（ｃ１）において、樹脂基板１０に搭載された電気部品１１は、樹脂基板１０にはんだ付けされている。また、図２中の（ｄ１），（ｄ２）には、樹脂基板１０に貫通穴１３を設けない場合のトランスファーモールド成形途中とトランスファーモールド成形完了後の電気部品１を透視した上面構造を模式的に示している。（ｄ１）において、はんだ１２とモールド樹脂７が充填されていない隙間１５を模式的に示している。電気部品１１と樹脂基板１０との間には、はんだ１２によって流動が妨げられたモールド樹脂７とはんだ１２による隙間１５が存在している。貫通穴１３の形成の有無により、モールド樹脂７の隙間１５への充填状態が異なっている。
図２中の（ａ１），（ｂ１）に示すように、隙間１５に通じるように、樹脂基板１０には貫通穴１３を設けている。そして、樹脂基板１０に貫通穴１３を設けたことにより、モールド樹脂７がトランスファーモールド成形時に、樹脂基板１０の電気部品１１が搭載されている面とは反対側の面の貫通穴１３の開口部より隙間１５に流入する。そして、トランスファーモールド成形完了後は、隙間１５はモールド樹脂７で充填される（図２中の（ａ２），（ｂ２））。
搭載された電気部品１１と樹脂基板１０との間の隙間１５にモールド樹脂７が入るか否かは、隙間１５の面積や高さによって決まる。隙間１５の面積が大きければ大きいほど、また隙間１５の高さが低いほどモールド樹脂７は隙間１５に充填されにくい。隙間１５の面積が大きい場合は、充填すべき隙間１５自体が大きくなるので、トランスファーモールド成形中にモールド樹脂７で隙間１５を充填しにくくなる。また、隙間１５の高さが低い場合は、モールド樹脂７が隙間１５内へ流入しにくくなるため、隙間１５を充填しにくくなる。例えば、モールド樹脂７に充填されている充填材の無機粉末の平均粒径が数十μｍ程度のモールド樹脂７では、隙間１５の高さが０．２ｍｍ以下では、隙間面積によっては隙間１５の中央部まで充填されない場合が出てくる。そのため、貫通穴１３を設ける場所は、モールド樹脂７が充填しにくい寸法の隙間１５に対してである。例えば、搭載された電気部品１１と樹脂基板１０との隙間１５が高さ０．２ｍｍ以下であり、隙間１５の寸法として幅２ｍｍ、長さ２ｍｍ以上であるものには貫通穴１３を適用することが好ましい。
また、制御回路基板９の寸法は制限されるものではないが、例えば、４０ｍｍ×４０ｍｍなど制御回路基板９寸法が大きくなるほど、制御回路基板９の表面に搭載される電気部品１１が多数となるためモールド樹脂７の流動性が悪くなる。また、半導体装置の大きさが大きくなることによりモールド樹脂７の成形に時間を要するようになる。そのため、このような場合は、よりモールド樹脂７の細部への回り込みが不利となる。このように制御回路基板９の寸法が大きいほど貫通穴１３を設けることの効果がより高くなる。
さらに、本実施の形態１のような制御回路基板９がリードフレーム５の上方に対向させて配置され、リードフレーム５と制御回路基板９とが略並行に配置された多段構造では、トランスファーモールド成形時に、モールド樹脂７は制御回路基板９の両面で流動性が異なる。リードフレーム５と制御回路基板９との間の空間では、搭載された電気部品１１だけでなく、リードフレーム５上に搭載された半導体素子１やボンディングワイヤ８等の存在によってモールド樹脂７の流動が妨げられやすい。しかし、樹脂基板１０に貫通穴１３を設けたことで、リードフレーム５と制御回路基板９との間の空間でのモールド樹脂７の流動性を補償することができ、樹脂基板１０と電気部品１１との間の隙間１５へモールド樹脂７を充填することが可能となる。特に、このような多段構造では、制御回路基板９の両面で樹脂流動性が不均一となりやすいが、貫通穴１３を設ける構造とすることにより、制御回路基板９の両面の流動性や圧力の不均一を解消することができる。
また、樹脂基板１０と搭載された電気部品１１との隙間１５は、トランスファーモールド成形途中にモールド樹脂７が充填されにくいだけでなく、電気部品１１をはんだ１２によって樹脂基板１０上に搭載したときのフラックス洗浄に対しても効果がある。電気部品１１と樹脂基板１０との隙間１５の面積が大きく、隙間１５の高さが低く狭い部分では、フラックス洗浄工程でもフラックス残渣が残りやすい。フラックス残渣が残りやすい部分とトランスファーモールド成形時のモールド樹脂７が充填されにくい部分は共通しており、本実施の形態１のように貫通穴１３を設けることによって、フラックス洗浄時にも洗浄しやすくなるという効果がある。
しかし、図２中の（ｃ１），（ｄ１）に示すように、樹脂基板１０に貫通穴１３を設けていない場合は、トランスファーモールド成形完了後に、隙間１５にモールド樹脂７を充填することができない（図２中の（ｃ２），（ｄ２））。そして、搭載された電気部品１１と樹脂基板１０との隙間１５の面積や高さによっては、隙間１５に対してモールド樹脂７が両端から侵入するが、搭載された電気部品１１の中央部分に到達する前にモールド樹脂７が硬化することによって隙間１５に、モールド樹脂７が充填されずに、空隙が発生してしまう。このように、隙間１５に空隙が発生したまま制御回路基板９が半導体装置に一体的に封止されてしまうと、長期信頼性試験により、吸湿の影響を受けやすく、空隙部への吸湿によって絶縁信頼性が低下する。さらに、場合によってはフラックス残渣によるマイグレーションが発生する。また、モールド樹脂７を成形する場合では、隙間１５にモールド樹脂７が充填されないことから、トランスファーモールド成形時に電気部品１１が受けるモールド樹脂７からの成形圧力に不均一が生じ、電気部品１１に割れやクラックが生じることがある。
特に、この方法は、上述したようにトランスファーモールド成形を用いて樹脂封止を行うときに有効である。また、電気部品１１が両面搭載された制御回路基板９に対して、ケース型への樹脂の封止方法として液状材料を流し込んで封止するポッティング封止の場合でも、樹脂を流し込む方向に対して制御回路基板９の裏面の搭載面には液状樹脂が細部まで回りこみにくい場合がある。このような場合には、樹脂粘度を低く工夫しても気泡が残りやすい傾向にあり、この樹脂基板１０に貫通穴１３を設ける方法により気泡を低減することができる。
以上のように構成された半導体装置においては、電気部品１１と電気部品１１がはんだ付けされて搭載された樹脂基板１０との隙間１５に、この隙間１５に通じる貫通穴１３を樹脂基板１０に設けたので、はんだ１２による電気部品１１と樹脂基板１０との隙間１５にも、モールド樹脂７が充填される。その結果、電気部品１１の割れを防止することが可能となる。特にトランスファーモールド成形においては、この効果が顕著である。
また、電気部品１１と樹脂基板１０との隙間１５をモールド樹脂７で充填したことで、半導体装置の長期信頼性も確保することができる。
さらに、樹脂基板１０に貫通穴１３を設けたことで、フラックス洗浄時にフラックスの洗浄が十分に実施できる。その結果、フラックス残渣によるマイグレーションが抑制され、半導体装置の信頼性の向上が可能となる。
実施の形態２．
本実施の形態２においては、実施の形態１で用いた樹脂基板１０に設けた貫通穴１３の形状や設置条件を設定した点が異なる。このように、樹脂基板１０に設けた貫通穴１３の形状や設置条件を設定したことで、樹脂基板１０の強度を維持したまま、半導体装置の信頼性を向上させることが可能となる。
図３は、この発明の実施の形態２における制御回路基板の一部を拡大した模式図である。図３中の（ａ）は、電気部品１１を搭載した部分の断面構造を、図３中の（ｂ）は電気部品１１を搭載した部分の上面構造を模式的に示している。図３中の（ｂ）において、隙間１５の幅をＡ、隙間１５の長さをＢとした。また、図３中の（ｂ）は、電気部品１１を透視して上面構造を模式的に示している。
本実施の形態２では、樹脂基板１０に貫通穴１３を設ける条件として、はんだ１２による電気部品１１と樹脂基板１０との隙間１５の大きさを規定し、この条件を満たす電気部品１１が搭載された位置の隙間１５部分に対しては、貫通穴１３を設ける。貫通穴１３を設ける搭載された電気部品１１と樹脂基板１０との間の隙間１５の寸法としては、隙間１５の高さ（モールド樹脂７が入り込むためのギャップ）は、０．２ｍｍ以下であり、図３中の（ｂ）おける上面構造模式図で見たときの隙間１５の幅と長さは、ともに２ｍｍ以上であることとする。
隙間１５の幅Ａとは、例えば、電気部品１１がチップ抵抗であった場合、はんだ付けされている電極間の幅となる。この幅が狭く、印加電圧が高いほど電気部品への電圧を印加した場合に電界強度が高くなり、モールド樹脂７未充填部となった場合には電気的絶縁信頼性の低下を招く。また、隙間１５の長さＢとは、モールド樹脂７が隙間１５に入り込む場合の奥行き方向に考えた隙間１５の全長である。例えば、この条件を満たす電気部品１１であるチップ抵抗は、３２２６と呼ばれる３．２ｍｍ×２．６ｍｍ以上のものが該当する。これよりも大きなサイズのチップ抵抗では、隙間１５の幅Ａと長さＢが２ｍｍ以上となり、モールド樹脂７が未充填となる可能性がある。モールド樹脂７の隙間１５への充填性は、隙間１５の高さが低いほど、隙間１５の面積が大きいほど、悪くなることが知られている。本実施の形態では、貫通穴１３へのモールド樹脂７の充填性が悪い条件（高さ０．２ｍｍ以下、大きさ２ｍｍ×２ｍｍ以上）を満たす場合には貫通穴１３を設けることとする。
また、貫通穴１３の形状は、実施の形態１では特に限定することはなかったが、本実施の形態２では、円柱状の貫通穴１３とする。一般的に制御回路基板９には、樹脂基板１０を貫通するスルーホールという電気的な接続の役目をする貫通穴が存在する。例えば、このスルーホールは、多層基板の層間を電気的に接続するために用いられ、スルーホール内に導電材を形成することで層間が接続されるものである。本実施の形態では、貫通穴１３の形状を他の電気接続を目的としたスルーホールと同様の形状にしたものである。ただし、貫通穴１３においては、電気的な接続の有無は特に限定されることはない。また、貫通穴１３の形状を樹脂基板１０に設けるスルーホールと同一形状とすることによって、スルーホールを設ける工程と同時に実施することができるため低コストなプロセスで貫通穴１３を形成することが可能となる。
貫通穴１３の寸法は、例えば、φ０．１ｍｍ以上、φ０．５ｍｍ以下などで設けることが可能である。貫通穴１３の径がφ０．１ｍｍ以下と細すぎるとモールド樹脂７の通過が困難となる。また、貫通穴１３の径がφ０．５ｍｍ以上と太すぎると樹脂基板１０の強度低下などの問題がある。貫通穴１３とスルーホールを同時に形成する場合は、上記のスルーホールと同寸法の貫通穴１３を形成すればよい。スルーホールの形状としては、特に限定されることはなく、接続の形態に合わせた形状とすることが可能である。
以上のように構成された半導体装置においては、電気部品１１と電気部品１１がはんだ付けされて搭載された樹脂基板１０との隙間１５に、この隙間１５に通じる貫通穴１３を樹脂基板１０に設けたので、はんだ１２による電気部品１１と樹脂基板１０との隙間１５にも、モールド樹脂７が充填される。その結果、電気部品１１の割れを防止することが可能となる。特にトランスファーモールド成形においては、この効果が顕著である。
また、電気部品１１と樹脂基板１０との間の隙間１５をモールド樹脂７で充填したことで、半導体装置の長期信頼性も確保することができる。
さらに、樹脂基板１０に貫通穴１３を設けたことで、フラックス洗浄時にフラックスの洗浄が十分に実施できる。その結果、フラックス残渣が低減され、フラックス残渣によるマイグレーションが抑制され、半導体装置の信頼性の向上が可能となる。
また、貫通穴１３の形成が、樹脂基板１０に設けられるスルーホールと同時に形成することが可能となり、低コストな製造プロセスで貫通穴１３を形成することができる。
実施の形態３．
本実施の形態３においては、実施の形態１で用いた制御回路基板９をリードフレーム５と対向させずに並列に配置した点が異なる。このように、制御回路基板９をリードフレーム５と対向させずに並列に配置したことで、制御回路基板９の両面においてモールド樹脂７の流動性を均一化することができる。その結果、制御回路基板９の両面に搭載された電気部品１１と制御回路基板９との間の隙間１５に対して均一にモールド樹脂７を充填でき、半導体装置の信頼性を向上させることが可能となる。
図４は、この発明の実施の形態３における半導体装置を示す断面構造模式図である。図４において、半導体装置２００は、半導体素子１、金属基板２、絶縁層３、金属部材であるヒートシンク４、金属板であるリードフレーム５、封止樹脂であるモールド樹脂７、ボンディングワイヤ８、制御回路基板９、樹脂基板１０、電気部品１１を備えている。
制御回路基板９は、リードフレーム５よりも上方であるが、リードフレーム５に搭載された半導体素子１とは対向しない位置に配置されている。このように、制御回路基板９を配置することで、リードフレーム５に搭載した半導体素子１やボンディングワイヤ８の影響を受けなくなるので、制御回路基板９の両面でのモールド樹脂７の流動性の不均一を改善できることができる。また、半導体装置の設置場所に高さ制限がある場合には、本実施の形態のような構造とすることで、同じ機能を備えたまま、半導体装置の高さをより低くすることが可能である。
以上のように構成された半導体装置においては、電気部品１１と電気部品１１がはんだ付けされて搭載された樹脂基板１０との隙間１５に、この隙間１５に通じる貫通穴１３を樹脂基板１０に設けたので、はんだ１２による電気部品１１と樹脂基板１０との隙間１５にも、モールド樹脂７が充填される。その結果、電気部品１１の割れを防止することが可能となる。特にトランスファーモールド成形においては、この効果が顕著である。
また、電気部品１１と樹脂基板１０との間の隙間１５をモールド樹脂７で充填したことで、半導体装置の長期信頼性も確保することができる。
さらに、樹脂基板１０に貫通穴１３を設けたことで、フラックス洗浄時にフラックスの洗浄が十分に実施できる。その結果、フラックス残渣によるマイグレーションが抑制され、半導体装置の信頼性の向上が可能となる。
また、制御回路基板９とリードフレーム５とを対向させずに並列に配置したことで、同じ機能を維持したまま、半導体装置の高さを低減することが可能となる。
実施の形態４
本実施の形態４においては、実施の形態１で用いたヒートシンク４をフィン一体型ヒートシンク１４とした点が異なる。このように、フィン一体型ヒートシンク１４としたことで、熱抵抗を小さくすることができ、半導体装置の放熱性を向上させることが可能となる。
図５には、本実施の形態を示す断面図を示す。実施の形態１と異なる点は、金属基板がフィン一体の構造となっていることである。つまり、フィン一体型のヒートシンクの一方の面に絶縁層が設けられた構造となっている。このような構造とすることにより、実施の形態１と比較して熱抵抗が小さくなるために放熱性が向上する。
図５は、この発明の実施の形態４における半導体装置を示す断面構造模式図である。図５において、半導体装置３００は、半導体素子１、金属基板２０、絶縁層３、金属部材であるフィン一体型ヒートシンク１４、金属板であるリードフレーム５、封止樹脂であるモールド樹脂７、ボンディングワイヤ８、制御回路基板９、樹脂基板１０、電気部品１１を備えている。
金属基板２０は、絶縁層３とフィン一体型ヒートシンク１４とを備える。このようなモールド樹脂７に覆われてなく露出した一方の面に凹凸の存在するヒートシンク１４を一体的にモールド樹脂７で成形する場合には、モールド樹脂７が凹凸面を覆わないようにするために、成形金型との寸法精度が要求される。モールド樹脂７が、フィン一体型ヒートシンク１４の凹凸面まで回り込まないようにする手段としてモールド樹脂７の溶融粘度を高くする手法も考えられる。この場合、搭載された電気部品１１と樹脂基板１０との間の隙間１５部分には、さらにモールド樹脂７が入りにくくなる。このように凹凸面を有するフィン一体型ヒートシンク１４をモールド樹脂７で一体的に成形する場合には、樹脂基板１０への貫通穴１３を設けておくことによって、モールド樹脂７の溶融粘度の許容幅が広がり、半導体装置の製造プロセスにマージンを持たせることが可能となる。
以上のように構成された半導体装置においては、電気部品１１と電気部品１１がはんだ付けされて搭載された樹脂基板１０との隙間１５に、この隙間１５に通じる貫通穴１３を樹脂基板１０に設けたので、はんだ１２による電気部品１１と樹脂基板１０との隙間１５にも、モールド樹脂７が充填される。その結果、電気部品１１の割れを防止することが可能となる。特にトランスファーモールド成形においては、この効果が顕著である。
また、電気部品１１と樹脂基板１０との間の隙間１５をモールド樹脂７で充填したことで、半導体装置の長期信頼性も確保することができる。
さらに、樹脂基板１０に貫通穴１３を設けたことで、フラックス洗浄時にフラックスの洗浄が十分に実施できる。その結果、フラックス残渣によるマイグレーションが抑制され、半導体装置の信頼性の向上が可能となる。
また、フィン一体型ヒートシンク１４を用いた場合でも、樹脂基板１０に貫通穴１３を設けたことで、モールド樹脂７の溶融粘度の許容幅が広がり、半導体装置の製造プロセスのマージンの拡大が可能となる。
実施の形態５
本実施の形態５においては、実施の形態１で用いた一体型の半導体装置を半導体素子搭載部４００と電気部品搭載部５００とを別体で形成した点が異なる。このような構造としたことで、半導体素子搭載部４００と電気部品搭載部５００のそれぞれに適したモールド樹脂を用いることができ、個別に応力を低減させることが可能となる。
図６は、この発明の実施の形態５における半導体装置を示す断面構造模式図である。図６中の（ａ）は、電気部品搭載部の断面構造を、図６中の（ｂ）は半導体素子搭載部の断面構造を模式的に示している。
図６において、半導体素子搭載部５００は、半導体素子１、金属基板２、絶縁層３、金属部材であるヒートシンク４、金属板であるリードフレーム５、封止樹脂であるモールド樹脂７、ボンディングワイヤ８を備えている。また、電気部品搭載部４００は、封止樹脂であるモールド樹脂７、制御回路基板９、樹脂基板１０、電気部品１１を備えている。なお、図６中の（ａ）には、電気部品搭載部４００の断面構造模式図を示したが、モールド樹脂７内に配置された電気部品１１と電気的接続するために、樹脂基板１０の一部が露出している部分がある（図示せず）。
半導体素子搭載部４００と電気部品搭載部５００とを別体としたことで、それぞれを封止するために用いるモールド樹脂７を特性の異なるモールド樹脂を用いて封止することが可能となる。例えば、半導体素子搭載部４００を封止するモールド樹脂７は、耐熱性を持たせ、電気部品搭載部５００を封止するモールド樹脂７は、電気部品１１と樹脂基板１０との間の隙間１５にモールド樹脂７が充填され易いように、溶融粘度を低くすることができる。そして、このような半導体素子搭載部４００と電気部品搭載部５００の製造方法としては、実施の形態１の製造方法において、樹脂基板を配置する工程を行わず、半導体素子搭載部４００と電気部品搭載部５００とを別体としたままにする。次に、封止樹脂で封止する工程において、半導体素子搭載部４００と電気部品搭載部５００とを別々にモールド樹脂７により樹脂封止することで形成される。
以上のように構成された半導体装置においては、電気部品１１と電気部品１１がはんだ付けされて搭載された樹脂基板１０との隙間１５に、この隙間１５に通じる貫通穴１３を樹脂基板１０に設けたので、はんだ１２による電気部品１１と樹脂基板１０との隙間１５にも、モールド樹脂７が充填される。その結果、電気部品１１の割れを防止することが可能となる。特にトランスファーモールド成形においては、この効果が顕著である。
また、電気部品１１と樹脂基板１０との間の隙間１５をモールド樹脂７で充填したことで、半導体装置の長期信頼性も確保することができる。
さらに、樹脂基板１０に貫通穴１３を設けたことで、フラックス洗浄時にフラックスの洗浄が十分に実施できる。その結果、フラックス残渣によるマイグレーションが抑制され、半導体装置の信頼性の向上が可能となる
また、半導体素子搭載部４００と電気部品搭載部５００とを別体で形成したことで、それぞれに適したモールド樹脂を用いることができ、応力を低減させることが可能となる。
１ 半導体素子、２,２０ 金属基板、３ 絶縁層、４ ヒートシンク、５ リードフレーム、６ 半導体素子、７ モールド樹脂、８ ボンディングワイヤ、９ 制御回路基板、１０ 樹脂基板、１１ 電気部品、１２ はんだ、１３ 貫通穴、１４ フィン付きヒートシンク、１５ 隙間、１００，２００，３００ 半導体装置、４００ 電気部品搭載部、５００ 半導体素子搭載部。
この発明に係る半導体装置においては、長さ３．２ｍｍ×幅２．６ｍｍ以上の電気部品が搭載された樹脂基板と、樹脂基板を封止するトランスファーモールド用封止樹脂とを備え、
樹脂基板は、電気部品の下部の樹脂基板と電気部品との間の隙間部に通じる貫通穴を有するものである。
この発明に係る半導体装置においては、長さ３．２ｍｍ×幅２．６ｍｍ以上の電気部品が搭載された樹脂基板と、樹脂基板を封止するトランスファーモールド用封止樹脂とを備え、
樹脂基板は、電気部品の下部の樹脂基板と電気部品との間で、前記電気部品の中央部を挟んでそれぞれが前記電気部品の下部面に連続して形成されたはんだに挟まれた隙間部に通じる貫通穴を有するものである。

Claims (11)

  1. 電気部品が搭載された樹脂基板と、
    前記樹脂基板を封止する封止樹脂とを備え、
    前記樹脂基板は、前記電気部品の下部の前記樹脂基板と前記電気部品との間の隙間部に通じる貫通穴を有することを特徴とする半導体装置。
  2. 電気部品が搭載された樹脂基板と、
    前記樹脂基板を封止する封止樹脂とを備え、
    前記樹脂基板は、前記電気部品の下部の前記樹脂基板と前記電気部品との間の隙間部に通じる貫通穴を有し、前記電気部品が搭載された前記樹脂基板の反対面側から前記貫通穴を通して前記隙間部に前記封止樹脂が充填されたことを特徴とする半導体装置。
  3. 一方の面に半導体素子が搭載された金属板と、
    前記金属板の他方の面に絶縁層を介して接続された金属部材とを備え、
    前記樹脂基板は、前記金属板の一方の面側に配置され、
    前記封止樹脂は、前記金属板と前記金属部材とを封止することを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記貫通穴は、前記樹脂基板から前記電気部品までの高さが０．２ｍｍ以上、幅が２ｍｍ以上、および長さが２ｍｍ以上である前記隙間に対して設けられたことを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 前記貫通穴は、直径が０．１ｍｍ以上０．５ｍｍ以下であることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 前記樹脂基板は、外形寸法が４０ｍｍｘ４０ｍｍ以上であることを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置。
  7. 前記樹脂基板は、前記金属板の一方の面に対向して配置されたことを特徴とする請求項３から請求項６のいずれか１項に記載の半導体装置。
  8. 前記電気部品は、前記樹脂基板の前記金属板の一方の面に対向する面に搭載されたことを特徴とする請求項３から請求項６に記載の半導体装置。
  9. 前記金属部材は、前記絶縁層が設けられた面の反対側の面に凹凸を設けたことを特徴とする請求項３から請求項７のいずれか１項に記載の半導体装置。
  10. 樹脂基板に電気部品を搭載する工程と、
    前記樹脂基板を封止樹脂で封止する工程とを備え、
    前記樹脂基板が前記電気部品の下部の前記樹脂基板と前記電気部品との間の隙間部に通じる貫通穴を有し、前記封止する工程は、前記電気部品が搭載された前記樹脂基板の反対面側から前記貫通穴を通して前記隙間部を前記封止樹脂で充填することを特徴とする半導体装置の製造方法。
  11. 金属部材の一方の面に絶縁層を介して金属板を形成する工程と、
    前記金属板の前記絶縁層が設けられた面の反対側の面に半導体素子を搭載する工程と、
    前記樹脂基板を前記金属部材の一方の面側に配置する工程とを備え、
    前記封止する工程は、前記金属板と前記金属部材と前記樹脂基板とを封止樹脂で封止することを特徴とする請求項１０に記載の半導体装置の製造方法。
JP2015561809A 2014-05-13 2015-04-16 半導体装置とその製造方法 Pending JPWO2015174198A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014099671 2014-05-13
JP2014099671 2014-05-13
PCT/JP2015/061661 WO2015174198A1 (ja) 2014-05-13 2015-04-16 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPWO2015174198A1 true JPWO2015174198A1 (ja) 2017-04-20

Family

ID=54479742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015561809A Pending JPWO2015174198A1 (ja) 2014-05-13 2015-04-16 半導体装置とその製造方法

Country Status (2)

Country Link
JP (1) JPWO2015174198A1 (ja)
WO (1) WO2015174198A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243306A1 (ja) * 2022-06-13 2023-12-21 ローム株式会社 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270638A (ja) * 2001-03-06 2002-09-20 Nec Corp 半導体装置および樹脂封止方法および樹脂封止装置
WO2005004563A1 (ja) * 2003-07-03 2005-01-13 Hitachi, Ltd. モジュール装置及びその製造方法
JP2006041000A (ja) * 2004-07-23 2006-02-09 Cmk Corp 部品内蔵型プリント配線板及びその製造方法
JP2007258605A (ja) * 2006-03-24 2007-10-04 Toshiba Corp 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
JP2008149677A (ja) * 2006-12-20 2008-07-03 Sumitomo Heavy Ind Ltd 樹脂封止金型
JP2009123953A (ja) * 2007-11-15 2009-06-04 Omron Corp トランスファーモールド型パワーモジュール
JP2011165695A (ja) * 2010-02-04 2011-08-25 Mitsubishi Electric Corp 回路基板及びその製造方法
JP2012256803A (ja) * 2011-06-10 2012-12-27 Mitsubishi Electric Corp パワーモジュールとその製造方法
JP2013030649A (ja) * 2011-07-29 2013-02-07 Mitsubishi Electric Corp 半導体モジュール及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946072A (ja) * 1995-08-01 1997-02-14 Matsushita Electric Works Ltd 部品実装構造
JP2828003B2 (ja) * 1996-01-31 1998-11-25 株式会社日立製作所 家庭用電気機器の制御基板
DE19645636C1 (de) * 1996-11-06 1998-03-12 Telefunken Microelectron Leistungsmodul zur Ansteuerung von Elektromotoren
JP3452011B2 (ja) * 2000-01-31 2003-09-29 株式会社日立製作所 半導体装置
JP2001358263A (ja) * 2000-06-12 2001-12-26 Hitachi Ltd 半導体装置およびその回路形成方法
JP2005191257A (ja) * 2003-12-25 2005-07-14 Kayaba Ind Co Ltd 基板モールド構造

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270638A (ja) * 2001-03-06 2002-09-20 Nec Corp 半導体装置および樹脂封止方法および樹脂封止装置
WO2005004563A1 (ja) * 2003-07-03 2005-01-13 Hitachi, Ltd. モジュール装置及びその製造方法
JP2006041000A (ja) * 2004-07-23 2006-02-09 Cmk Corp 部品内蔵型プリント配線板及びその製造方法
JP2007258605A (ja) * 2006-03-24 2007-10-04 Toshiba Corp 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
JP2008149677A (ja) * 2006-12-20 2008-07-03 Sumitomo Heavy Ind Ltd 樹脂封止金型
JP2009123953A (ja) * 2007-11-15 2009-06-04 Omron Corp トランスファーモールド型パワーモジュール
JP2011165695A (ja) * 2010-02-04 2011-08-25 Mitsubishi Electric Corp 回路基板及びその製造方法
JP2012256803A (ja) * 2011-06-10 2012-12-27 Mitsubishi Electric Corp パワーモジュールとその製造方法
JP2013030649A (ja) * 2011-07-29 2013-02-07 Mitsubishi Electric Corp 半導体モジュール及びその製造方法

Also Published As

Publication number Publication date
WO2015174198A1 (ja) 2015-11-19

Similar Documents

Publication Publication Date Title
US7871848B2 (en) Semiconductor power module package without temperature sensor mounted thereon and method of fabricating the same
JP3846699B2 (ja) 半導体パワーモジュールおよびその製造方法
JP5847165B2 (ja) 半導体装置
KR102004785B1 (ko) 반도체모듈 패키지 및 그 제조 방법
JP5930070B2 (ja) 半導体装置
TW201448137A (zh) 功率覆蓋結構及其製造方法
TW201501248A (zh) 功率覆蓋結構及其製造方法
WO2014115561A1 (ja) 半導体装置
US9466542B2 (en) Semiconductor device
US10163752B2 (en) Semiconductor device
CN106098646A (zh) 半导体装置
JP2005191071A (ja) 半導体装置
JP6697944B2 (ja) 電力用半導体装置
KR20170066852A (ko) 전력 모듈 패키지 및 그 제조방법
JP6360035B2 (ja) 半導体装置
JP2016181536A (ja) パワー半導体装置
JP2005167075A (ja) 半導体装置
KR20150108685A (ko) 반도체모듈 패키지 및 그 제조 방법
JP7180570B2 (ja) 半導体モジュール
WO2015174198A1 (ja) 半導体装置とその製造方法
JP6972174B2 (ja) 半導体装置および半導体装置の製造方法
JP5536975B2 (ja) 回路装置およびその製造方法
JP2012209444A (ja) 半導体装置の製造方法および半導体装置
CN108039324B (zh) 一种封装模块及其形成方法
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160817