JP2001358263A - 半導体装置およびその回路形成方法 - Google Patents
半導体装置およびその回路形成方法Info
- Publication number
- JP2001358263A JP2001358263A JP2000180710A JP2000180710A JP2001358263A JP 2001358263 A JP2001358263 A JP 2001358263A JP 2000180710 A JP2000180710 A JP 2000180710A JP 2000180710 A JP2000180710 A JP 2000180710A JP 2001358263 A JP2001358263 A JP 2001358263A
- Authority
- JP
- Japan
- Prior art keywords
- connecting member
- wiring
- wiring conductor
- semiconductor device
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
着され封止樹脂モールドされた半導体装置において、各
々独立した配線導体を他の位置決め手段を用いずにセル
フアライメントにより整列、位置決めして主回路部の回
路形成を行い、小型、安価な半導体装置を提供する。 【解決手段】リードフレームの各導体パターンの各々に
対し少なくとも2ヶ所以上の連結部材を設け、この連結
部材を金属ベース外辺のうち、内部の回路パターンレイ
アウトに影響しない任意の一辺に向けて回路パターンの
外側に導出し、連結部材によって各導体パターンを保持
することで、リードフレームのふれをセルフアライメン
トにより吸収し、これに絶縁接着シートを貼付けた金属
ベースを積層し、圧着後、リードフレームのタイバーお
よび連結部材を切り離し、リードフレームの各導体パタ
ーンをそれぞれ電気的に独立させることにより、半導体
パワーモジュールの電力制御回路となる、複雑な導体パ
ターンを有するリードフレームからなる主回路部のベー
スを形成する。
Description
気配線、半導体素子及び外部接続端子を電気的に接続し
且つ動作中に異電位となる配線導体とベース板が、絶縁
層を挟持して積層した構造を有する主回路部を有し、該
主回路部の配線導体上には少なくとも1つの半導体素子
が固着された構造を有し、該主回路部が封止樹脂モール
ド材によって被覆された半導体装置において、主回路部
を構成するベース板に各々独立した配線導体を他の位置
決め手段を用いずにセルフアライメントにより整列配置
可能な半導体装置を提供するものである。
半導体装置を覆うケース内部もしくはモールド材内への
回路形成方法として、従来の一般的な技術では、配線導
体と絶縁材を積層しエッチングなどにより導体パターン
を形成した回路基板を用意し、ケース内、モールド材内
に組み込んで作るものがある。
は、特開平6−13528に記載されたようにエッチン
グ、プレス打抜きその他の方法により形成した配線導体
を、予め配線導体の一部を切断しないでタイバーと呼ば
れる連結部材として残しておき、各々がばらばらになら
ないよう保持し、これを、半導体装置を覆うケース内部
もしくはモールド材内部にモールドして固定した後、上
記連結部材を切除して最終的な回路を形成するものがあ
る。
ように、配線導体上に複数の貫通穴を設け、配線導体全
体を樹脂モールドする際の金型内部に該貫通穴が嵌合す
る突起を設けて配線導体をモールド材内で位置決め配置
するものがある。
うち、回路基板を使用する場合、エッチングによる銅箔
等の配線導体パターンの厚さは通常35μm位、パワー
回路においても最大200μm位が限界である。このた
め、使用電流が大きくなるに連れ、導体パターン面積を
大きくする必要があり、結果、回路の小型化を阻害して
いた。
化するためには、回路基板を使用する方式から、厚い配
線導体を単独でプレス打抜き、エッチングその他の方法
により形成する必要がある。
6−13528記載の公知例では、エッチング、プレス
等により形成した配線導体の一部を切除する際の方法に
ついては、固定後の配線導体の切除部分がこれを実装す
るケースあるいはモールド材外部に存在することが前提
となる。したがって、切除部分がケース内あるいはモー
ルド材内部に存在する場合、外側から切除し回路を形成
することが出来ないという問題がある。切除部分を無理
やりモールド材外部に出そうとすると、本来製品の機能
に貢献しない配線導体間の連結のみを目的とした配線導
体を設けなければならず、結果として全体の配線導体面
積が大きくなり、ここでも回路の小型化を阻害する問題
が発生する。
は、ベース板上に絶縁層を介して配線導体を配置するた
めには配線導体の他にベース板上に貫通穴を設ける必要
がある。この場合、配線導体貫通穴壁面及びベース板貫
通穴壁面は絶縁層を挟んで母材がむき出しのまま接近す
るため、別途絶縁処理が必要となり、工程増加ひいては
コスト高の原因となる。
鑑み、半導体装置内の電気配線、半導体素子及び外部接
続端子を電気的に接続し且つ動作中に異電位となる配線
導体とベース板が、絶縁層を挟持して積層した構造を有
する主回路部を有し、該主回路部の配線導体上には少な
くとも1つの半導体素子が固着された構造を有し、該主
回路部が封止樹脂モールド材によって被覆された半導体
装置において、半導体装置を覆うケース内もしくはモー
ルド材内に独立した配線導体単体によるパターンを形成
し、この各々独立した配線導体をセルフアライメントに
より整列、位置決めする方法を提供し回路形成を行い得
ることであり、従来に比較して、さらに小型、安価な半
導体装置を提供することにある。
め本発明においては、半導体装置を覆うケース内もしく
はモールド材内に実装される複数の独立した各配線導体
を、隣接する各配線導体の間隔をある一定の距離を保ち
つつ整列保持し回路を形成する手段として、各配線導体
パターンに配線導体の一部もしくは別部材によりつない
だ少なくとも2つ以上の連結部材を設け、この連結部材
により各々の配線導体を、隣接する配線導体間にある一
定の絶縁距離を確保しつつ保持することにより、セルフ
アライメントによりベース板上に回路形成可能な機能を
有している。
なる場合、ベース板上に実装した後、その一部あるいは
全てを切除することにより複数の配線導体を、隣接する
各配線導体の間隔をある一定の距離を保ちつつ整列保持
しかつ電気的に独立させ、回路形成を行なうことを可能
にしたものである。
至図14により説明する。図1、図2は本発明の一実施
例の、半導体装置の断面構造及び上面図、図3、図4は
本発明による一実施例の半導体装置を構成する主回路部
ベースの平面図及び断面図を示したものである。
ードフレーム形状平面図及び断面図、図7は、固着後連
結部材を切除したリードフレーム断面図を示した。
た。
結部材切除前後の問題点を示したものである。また、図
11,図12,図13は本発明によるリードフレーム連
結部材の切除前後の形状と特徴を示したものである。
造工程を示したものである。図1及び図2は、一実施例
として、モータなどの動作制御を行うインバータ用半導
体パワーモジュールに適用した例を示したものである。
制御用半導体素子1からなる主回路部と、主回路部との
間で信号変換により主回路部の動作制御を行う制御用半
導体素子2からなる制御回路部の2つを1つにまとめた
ものである。
1の発熱が激しいことから、この発生する熱を効率よく
外部に放散するためのヒートシンク効果を有する金属ベ
ース3と、これを絶縁樹脂により形成した絶縁接着シー
ト4を挟んで、電力制御用半導体素子1と接続ワイヤ5
aを接続するための配線導体パターンとなるリードフレ
ーム6と、電力制御用半導体素子1、接続ワイヤ5aに
より構成されている。電力制御用半導体素子1のリード
フレーム6上への接続ははんだ7で接合し、接続ワイヤ
5aの接続は、金属ワイヤのボンディングにより行う。
べ微弱であり、主回路ほどの放熱機能を有する必要がな
いため、樹脂基板8に制御用半導体素子2その他の部品
を実装することにより構成している。
路を、耐熱性樹脂にて成形したケース9内に接着剤など
の接合手段により所定の位置に配置し、主回路部及び制
御回路部間の信号変換を行うための接続ワイヤ5bを行
った後、ケース9内にエポキシ樹脂等の封止樹脂10を
充填し、ケース9内の回路部を封止して硬化させ、全体
の回路を構成する。図2は、封止樹脂を充填する前の構
造を上面から見たものである。
パワーモジュールのうち、主回路部を示したものであ
る。図3は平面図、図4は断面図を示したものである。
導体素子1の発熱が激しく、この発生する熱を効率よく
外部に放散するため、ヒートシンク効果を有する金属ベ
ース3上に、電力制御用半導体素子1と接続ワイヤ5を
接続するためのリードフレーム6による配線導体パター
ンを形成する必要がある。金属ベース3とリードフレー
ム6間は異電位となるため、両者の間を電気的に絶縁す
る必要がある。本実施例では、金属ベース3の回路形成
する面に、図4に示すように絶縁樹脂により形成した絶
縁接着シート4を貼付け、この絶縁接着シート4を介し
てリードフレーム6と金属ベース3を加熱圧着すること
により、両者の絶縁を図っている。絶縁接着シート4は
エポキシ樹脂などの熱硬化性のもので、ガラス転移温度
が100℃を超えるような材料により構成している。
に優れた金属材料、例えば銅のような材料で構成されて
おり、図3に示すような、各々が独立し、異電位となる
複雑形状の導体パターン11の集合体により構成されて
いる。図5は、金属ベース3に接着固定する前のリード
フレーム6の外観を示した。
ばらばらにならないよう、各導体パターン11に外部接
続端子12となる部分を設け、この外部接続端子12と
なる部分の先端はリードフレーム6の一部を用いてタイ
バー13と呼ばれる連結部材とし、各々独立した導体パ
ターン11をお互いにつなげた形状で、プレス打抜き、
あるいはエッチング、ワイヤーカット等の加工方法によ
り形成する。形成したリードフレーム6は金属ベース上
3に圧着固定後、外部接続端子12を回路形成面側に9
0度の角度で立ちあげ、タイバー13を切除して各々の
導体パターン11を完全に独立させ、主回路部のベース
回路を形成するものである。
は、タイバー13から遠のくに連れパターン面積が大き
くなり、接着面に対し水平方向のふれに非常に弱い形状
となっている。タイバー13の連結部材のみを固定端と
した片持ちの状態では、リードフレーム6の各導体パタ
ーン11間の距離を一定に保ちながらの接合は非常に困
難である。パターン間距離が所定の寸法に対し小さくな
り、絶縁距離を満足できないか、あるいは最悪の場合、
隣接するパターンがお互いに接触し短絡状態に陥る恐れ
がある。
に、リードフレーム6の各導体パターン11の各々を連
結する連結部材14を設け、この連結部材14を金属ベ
ース3外辺のうち、内部の回路パターンレイアウトに影
響しない任意の一辺に向けて回路パターンの外側に導出
し、連結部材14によって各導体パターン11を保持す
ることで、各導体パターン11のふれ、特に導体パター
ン面に対し水平方向のふれを抑制することが可能とな
る。
6)、絶縁接着シート4、金属ベース3を積層した状態
の断面図を示したものである。
縁接着シート4を挟んだ状態でセットし、この段階で
は、リードフレーム6は先述の導体パターン11位置決
めするための連結部材14を取り付けた状態で圧着を行
なう。
型16を使用して上下から加熱圧着し、リードフレーム
6を金属ベース3に固着する。上型15及び下型16
は、加圧による変形力に抗しかつ熱的に良導体である材
料を選択する必要がある。本実施例ではアルミニウム材
を使用したが、上記の条件を満足する他の材料も対象に
なることは言うまでもない。
11の連結部材14およびタイバー13を切除して導体
パターン11を各々独立させて主回路部を構成する。符
号22は連結部材14の切除痕を示す。
の切除の構造、方法、効果について、図9〜図13を使
用して説明する。
結部材14を構成した場合、加熱圧着時にリードフレー
ム6に加え連結部材14も絶縁接着シート4上に固着さ
れてしまう。この場合図10に示すように連結部材14
を折り曲げ、無理やり引き剥がそうとすると、絶縁シー
ト4表面が傷つき、最悪の場合は剥離し下層の金属ベー
ス3表面が露出しリードフレーム6と金属ベース3間の
絶縁耐圧が著しく低下する致命的な欠陥となる。
て、曲げ応力による反力が曲げ部直下17aの絶縁シー
ト面に局部的に集中し、絶縁接着シート4層が凹みを生
じ結果的に規定の絶縁耐圧を確保できない。
ーム6の圧着面に相対する電力制御用半導体素子1他の
実装面側に実装面を超えて寸法aのバリ18が発生す
る。これが次工程において電力制御用半導体素子1他の
実装時に、ペーストはんだ印刷工程において一般的な印
刷用メタルマスク面に干渉することになり、はんだ印刷
精度が低下し、部品実装品質に悪影響をおよぼす。
用いる場合も、絶縁接着シート4表面を傷つけないよう
な深さ管理を慎重に行なう必要があり、金属ベース3の
反りのばらつき等を考慮すると、図9に示す連結部材1
4の構成は、量産段階においてはあまり現実的といえな
い。
うに、連結部材14を折曲げによって完全に切除可能な
ような形状を考案したものである。
着する面側の連結部材14には、リードフレーム6板厚
よりも小さい寸法cとなる所定の段差19を設け、この
段差19によってリードフレーム6圧着時において連結
部材14が絶縁接着シート4に接触しない構造としたも
のである。
理や機械加工あるいはハーフエッチング処理などの公知
の技術により可能である。
るもう一方の電力制御用半導体素子1他の実装面側にな
る連結部材14の境界近傍には、所定の深さのV字状あ
るいはU字状などの凹み部20を設け、連結部材14の
折り曲げ切除時に生じる応力を緩和すると同時に、凹み
部20の深さdを、連結部材14を切除する時に発生す
るバリ18高さaに対し、d>aとなるよう規定するこ
とにより、図12に示すように、リードフレーム6の電
力制御用半導体素子1他の実装面側に実装面を超えてバ
リ18が発生することを防止するものである。
フレーム6の圧着面側段差19の境界21よりも寸法b
だけ段差19側(薄肉部側)にずらして形成するものと
規定して、連結部材14の折り曲げ切除の際に発生する
曲げに対する反力の集中する曲げ部直下17bを段差1
9形成側にし、絶縁接着シート4上に直接応力をかけな
い構造としたものである。
ように規定したことにより、図12に示すように、連結
部材14切除後、連結部材切除痕22は、段差19が寸
法bだけ残ったかぎ状突起を形成する。
導体素子1他を実装完了後、ケース9に搭載し、封止樹
脂10により全体を封止する。これにより、図13のよ
うに連結部材切除痕22の周囲に封止樹脂10が含浸さ
れ、続く封止樹脂10が硬化する過程で、本形状がアン
カー効果を奏し、封止樹脂10とリードフレーム6の固
着をより強固なものにすることができる。
えば、銅あるいはアルミなどの金属板を用意し(S
1)、この片面に電気的絶縁効果が高く合せて熱的伝導
度の高い絶縁接着シート4を貼付して、金属表面に電気
的絶縁層を形成する(S2)。
により、電力制御用半導体素子1から放出される損失熱
を放散するためのヒートシンク効果を有しかつ回路装置
の土台となる金属ベース3を形成する(S3)。
ば、銅などの金属板を用意し(S4)、これを図5に示
すようなパターン形状にプレス、エッチングあるいはワ
イヤーカットなどの加工方法によってリードフレーム6
を形成する(S5)。
ベース3、絶縁接着シート4を挟んで配置し(S6)、
上型15をかぶせて(S7)、加圧、熱圧着を行う(S
8)。熱圧着終了後、型内から取り出し、リードフレー
ム6のタイバー13および連結部材14を切り離し(S
9、S10)、リードフレーム6の各導体パターン11
をそれぞれ電気的に独立させることにより、半導体パワ
ーモジュールの電力制御回路となる主回路部のベース部
分を形成することが出来る。
ードフレーム6の各導体パターン11の各々を連結する
連結部材14を設け、この連結部材14を金属ベース3
外辺のうち、内部の回路パターンレイアウトに影響しな
い任意の一辺に向けて回路パターンの外側に導出し、連
結部材14によって各導体パターン11を保持すること
で、各導体パターン11のふれ、特に導体パターン面に
対し水平方向のふれを抑制することが可能となり、特に
別の位置決め手段によらずとも、セルフアライメントに
より、リードフレーム6の位置決めが可能となる。熱圧
着により両者を一体化し、その後リードフレーム6の連
結部材14を切り離し、リードフレーム6の各導体パタ
ーン11をそれぞれ電気的に独立させることにより、複
雑な導体パターンを有するリードフレーム6からなる半
導体パワーモジュールの電力制御回路となる主回路部の
ベース部分を形成することが出来る。
4接着面の連結部材14について所定の段差19を設
け、この段差19によってリードフレーム6圧着時にお
いて、連結部材14が絶縁接着シート4に接触しない構
造としたので、連結部材14の切除時に絶縁接着シート
4の損傷を防ぐことができる。
るもう一方の電力制御用半導体素子1他の実装面側にな
る連結部材14境界近傍には、所定の深さのV字状ある
いはU字状凹み部20を設けたので、連結部材14折り
曲げ切除時の応力を緩和できる。さらに、凹み部20深
さを、切除時発生するバリ18高さよりも深く規定する
ことにより、リードフレーム6の電力制御用半導体素子
1他の実装面側に実装面を超えてバリ18が突出するの
を防止でき、部品実装の際、はんだ印刷過程でリードフ
レーム6上に重ね合わせるメタルマスク治具との干渉を
防止でき、はんだ印刷精度の向上を図ることが出来る。
レーム6の圧着面側段差19の境界21よりも段差19
側(薄肉部側)にずらして形成するものと規定して、連
結部材14の折り曲げ切除の際に発生する曲げに対する
反力の集中する曲げ部直下17bを段差19側に形成す
ることで、絶縁接着シート4上に直接応力がかからない
構造となり、絶縁接着シート4の損傷を防ぐことができ
る。
ように規定したことにより、連結部材14切除後、連結
部材切除痕22は、段差19が寸法bだけ残ったかぎ状
突起を形成し、電力制御用半導体素子1他の実装完了
後、封止樹脂10により全体を封止、硬化する過程で、
この連結部材切除痕22がアンカー効果となり、封止樹
脂10とリードフレーム6の固着をより強固なものにす
る効果がある。
ス内もしくはモールド材内に独立した配線導体単体によ
るパターンを形成し、この各々独立した配線導体を他の
位置決め手段を用いずにセルフアライメントにより整
列、位置決めすることができる効果があり、従来に比較
して、さらに小型、安価な半導体装置を提供できる。
例を示す断面図。
施例の樹脂封止前上面図。
構成する主回路部の平面図。
構成する主回路部の断面図。
構成するリードフレーム固着前の平面図。
構成するリードフレーム固着前の断面図。
構成するリードフレームの固着後連結部材を切除した状
態の断面図。
点を示した図。
題点を示した図。
前の形状と特徴を示した図。
後の形状と特徴を示した図。
封止後の形状と特徴を示した図。
した図。
…金属ベース、4…絶縁接着シート、5a、5b…接続
ワイヤ、6…リードフレーム、7…はんだ、8…樹脂基
板、9…ケース、10…封止樹脂、11…導体パター
ン、12…外部接続端子、13…タイバー、14…連結
部材、15…上型、16…下型、17a、17b…折り
曲げ切除部直下部、18…バリ、19…段差、20…凹
み部、21…段差部境界、22…連結部材切除痕、23
…金属ベース位置決め穴、24…リードフレーム位置決
め穴、
Claims (10)
- 【請求項1】半導体装置内の電気配線、半導体素子、及
び外部接続端子を電気的に接続し、且つ動作中に異電位
となる複数の配線導体と該配線導体のベースとなる金属
ベースとを絶縁層を挟持して積層した主回路部と、該主
回路部の配線導体上に少なくとも1つの半導体素子が固
着され、前記主回路部が封止樹脂モールドによって被覆
された半導体装置において、前記金属ベース上に積層さ
れた複数の配線導体は、配線導体の一部もしくは別部材
による少なくとも2つ以上の連結部材を有し、前記配線
導体の互いに隣接する配線導体は前記連結部材により所
定以上の絶縁距離を確保するように各配線導体を保持し
て前記金属ベース上に前記絶縁層を挟持して積層したこ
とを特徴とする半導体装置。 - 【請求項2】請求項1において、前記連結部材は、前記
配線導体の一部よりなり、前記金属ベース上に前記絶縁
層を挟持して固着した後に連結部材を切除して、前記複
数の配線導体を電気的に独立させたことを特徴とする半
導体装置。 - 【請求項3】請求項1において、前記配線導体部より導
出される前記連結部材は、前記配線導体の前記絶縁層接
触面に対し高さ方向に薄肉化した非接触の段差部を設け
たことを特徴とする半導体装置。 - 【請求項4】請求項3において、前記金属ベースを固着
した後に切除される前記配線導体の連結部材は、前記連
結部材と前記配線導体との切除部分に、配線導体上の半
導体素子固着面側にV字溝あるいはU字溝などの凹部を設
けたことを特徴とする半導体装置。 - 【請求項5】請求項3において、上記連結部材は切除後
の切り口部において、かぎ状の突起を形成したことを特
徴とする半導体装置。 - 【請求項6】半導体装置内の電気配線、半導体素子及び
外部接続端子を電気的に接続し且つ動作中に異電位とな
る配線導体と土台となるベース板の両者を絶縁層を挟持
して積層した構造を有する主回路部を有し、該主回路部
の配線導体上には少なくとも1つの半導体素子が固着さ
れた構造を有し、該主回路部が封止樹脂モールドによっ
て被覆された半導体装置において、ベース板上に積層さ
れる複数の配線導体を、少なくとも2つ以上の配線導体
の一部もしくは別部材による連結部材を有するように形
成し、この連結部材により隣接する配線導体間にある一
定の絶縁距離を確保しつつ各配線導体を保持して、他の
位置決め手段を用いずにセルフアライメントによってベ
ース板上に回路形成させたことを特徴とする半導体装置
の回路形成方法。 - 【請求項7】請求項6において、上記連結部材が配線導
体の一部よりなる場合、ベース板上に固着した後、樹脂
モールド封止前に連結部材を切除することにより、整列
保持した複数の配線導体を電気的に独立させて回路形成
を行なうことを特徴とする半導体装置の回路形成方法。 - 【請求項8】請求項6,7において、配線導体部より導
出される上記連結部材を配線導体の絶縁層接触面に対し
予め高さ方向に薄肉化して逃げ部を設け、積層完了後、
ベース板上の絶縁層に該連結部材が固着されずに切除可
能であるようにしたことを特徴とする半導体装置の回路
形成方法。 - 【請求項9】請求項6,7,8において、前記ベース板
を固着した後に切除される前記連結部材と前記配線導体
との切除境界部分に配線導体上の半導体素子固着面に対
しV字溝あるいはU字溝等の凹部を予め形成し、前記配線
導体を前記ベース板に固定した後に前記連結部材を切除
する際、高さ方向に発生するバリを前記凹部の高さ内に
抑えるように該連結部材を切除し、半導体素子固着面を
超えてバリ先端部が露出しないようにした半導体装置の
回路形成方法。 - 【請求項10】請求項8において、上記連結部材は切除
後の切り口部において、樹脂モールド封止前にかぎ状の
突起を形成し、該突起を形成したのち樹脂モールドを充
填することを特徴とする半導体装置の回路形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000180710A JP2001358263A (ja) | 2000-06-12 | 2000-06-12 | 半導体装置およびその回路形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000180710A JP2001358263A (ja) | 2000-06-12 | 2000-06-12 | 半導体装置およびその回路形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001358263A true JP2001358263A (ja) | 2001-12-26 |
Family
ID=18681743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000180710A Pending JP2001358263A (ja) | 2000-06-12 | 2000-06-12 | 半導体装置およびその回路形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001358263A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011129818A (ja) * | 2009-12-21 | 2011-06-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
WO2011104826A1 (ja) * | 2010-02-24 | 2011-09-01 | トヨタ自動車株式会社 | 半導体モジュールの製造方法,半導体モジュールおよび製造装置 |
WO2012137439A1 (ja) | 2011-04-05 | 2012-10-11 | パナソニック株式会社 | 封止型半導体装置及びその製造方法 |
CN102820288A (zh) * | 2011-06-10 | 2012-12-12 | 三菱电机株式会社 | 功率模块及其制造方法 |
JP2013175609A (ja) * | 2012-02-27 | 2013-09-05 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
WO2015174198A1 (ja) * | 2014-05-13 | 2015-11-19 | 三菱電機株式会社 | 半導体装置とその製造方法 |
JP2018010929A (ja) * | 2016-07-12 | 2018-01-18 | 三菱電機株式会社 | 半導体モジュール、電力変換装置 |
JP2020047763A (ja) * | 2018-09-19 | 2020-03-26 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
US11637049B2 (en) | 2020-08-25 | 2023-04-25 | Fuji Electric Co., Ltd. | Semiconductor device having semiconductor chip formed on wiring part, and method of manufacturing the same |
-
2000
- 2000-06-12 JP JP2000180710A patent/JP2001358263A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011129818A (ja) * | 2009-12-21 | 2011-06-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP5561356B2 (ja) * | 2010-02-24 | 2014-07-30 | トヨタ自動車株式会社 | 半導体モジュールの製造方法,半導体モジュールおよび製造装置 |
WO2011104826A1 (ja) * | 2010-02-24 | 2011-09-01 | トヨタ自動車株式会社 | 半導体モジュールの製造方法,半導体モジュールおよび製造装置 |
US8791564B2 (en) | 2010-02-24 | 2014-07-29 | Toyota Jidosha Kabushiki Kaisha | Method of Manufacturing a semiconductor module and device for the same |
WO2012137439A1 (ja) | 2011-04-05 | 2012-10-11 | パナソニック株式会社 | 封止型半導体装置及びその製造方法 |
US9240369B2 (en) | 2011-04-05 | 2016-01-19 | Panasonic Intellectual Property Management Co., Ltd. | Encapsulated semiconductor device and method for manufacturing the same |
US9030003B2 (en) | 2011-04-05 | 2015-05-12 | Panasonic Intellectual Property Management Co., Ltd. | Encapsulated semiconductor device and method for manufacturing the same |
CN102820288A (zh) * | 2011-06-10 | 2012-12-12 | 三菱电机株式会社 | 功率模块及其制造方法 |
JP2012256803A (ja) * | 2011-06-10 | 2012-12-27 | Mitsubishi Electric Corp | パワーモジュールとその製造方法 |
JP2013175609A (ja) * | 2012-02-27 | 2013-09-05 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
WO2015174198A1 (ja) * | 2014-05-13 | 2015-11-19 | 三菱電機株式会社 | 半導体装置とその製造方法 |
JP2018010929A (ja) * | 2016-07-12 | 2018-01-18 | 三菱電機株式会社 | 半導体モジュール、電力変換装置 |
JP2020047763A (ja) * | 2018-09-19 | 2020-03-26 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP7172338B2 (ja) | 2018-09-19 | 2022-11-16 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
US11637049B2 (en) | 2020-08-25 | 2023-04-25 | Fuji Electric Co., Ltd. | Semiconductor device having semiconductor chip formed on wiring part, and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100440416B1 (ko) | 반도체 디바이스 | |
EP3226292B1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
JP3793628B2 (ja) | 樹脂封止型半導体装置 | |
US7495179B2 (en) | Components with posts and pads | |
US8203848B2 (en) | Circuit device and method of manufacturing the same | |
JP3170199B2 (ja) | 半導体装置及びその製造方法及び基板フレーム | |
JPH0558655B2 (ja) | ||
JP2001358263A (ja) | 半導体装置およびその回路形成方法 | |
JP4100332B2 (ja) | 電子装置およびその製造方法 | |
JPH09232341A (ja) | 半導体装置 | |
JPH1022435A (ja) | 半導体装置及びその製造方法 | |
WO2011077781A1 (ja) | 半導体装置及びその製造方法 | |
JP4334335B2 (ja) | 混成集積回路装置の製造方法 | |
JP2009206406A (ja) | パワー半導体装置 | |
JP6488938B2 (ja) | 電子装置の製造方法 | |
US20050161782A1 (en) | Hybrid integrated circuit device and manufacturing method of the same | |
JP4039196B2 (ja) | 半導体モジュールの製造方法 | |
JP4527292B2 (ja) | 半導体パワーモジュール | |
JP2017028131A (ja) | パッケージ実装体 | |
JP2001230370A (ja) | 半導体装置の製造方法 | |
JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム | |
JP2023036447A (ja) | リードフレーム一体型基板、半導体装置、リードフレーム一体型基板の製造方法、及び半導体装置の製造方法 | |
JP2003309138A (ja) | 半導体装置の製造方法 | |
JP2000216284A (ja) | 半導体用外囲器、半導体装置、及び半導体用外囲器の製造方法 | |
KR200187486Y1 (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20060510 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060510 |
|
A131 | Notification of reasons for refusal |
Effective date: 20060801 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20061128 Free format text: JAPANESE INTERMEDIATE CODE: A02 |