JP4100332B2 - 電子装置およびその製造方法 - Google Patents
電子装置およびその製造方法 Download PDFInfo
- Publication number
- JP4100332B2 JP4100332B2 JP2003382330A JP2003382330A JP4100332B2 JP 4100332 B2 JP4100332 B2 JP 4100332B2 JP 2003382330 A JP2003382330 A JP 2003382330A JP 2003382330 A JP2003382330 A JP 2003382330A JP 4100332 B2 JP4100332 B2 JP 4100332B2
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- lead frame
- electronic element
- electronic
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Description
図1は、本発明の第1実施形態に係る電子装置S1の概略断面図であり、図2は、この電子装置S1を図1中の上方から見たときの平面構成を示す図である。なお、図2では、封止樹脂60を透過してみたときの封止樹脂60の内部に位置する各部の構成を表している。
図3は、本発明の第2実施形態に係る電子装置S2の概略断面図である。図3に示されるように、リードフレーム30のうちヒートシンク10の一面11と重なっている部位は、第1の電子素子であるパワー素子20の直上にまで配置されている。
図4は、本発明の第3実施形態に係る電子装置S3の概略断面図である。
図5は、本発明の第4実施形態に係る電子装置S4の概略断面図である。
図6は、本発明の第5実施形態に係る電子装置S5の概略断面図である。
図7は、本発明の第6実施形態に係る電子装置S6の概略断面図である。
図8は、本発明の第7実施形態に係る電子装置S7の概略断面図である。
図9は、本発明の第8実施形態に係る電子装置S8の概略断面図である。本実施形態は、上記図3に示される第2実施形態を変形したものである。
図10は、本発明の第9実施形態に係る電子装置S9の概略断面図である。本実施形態は、上記第8実施形態を変形したものである。
図11は、本発明の第10実施形態に係る電子装置S10の概略断面図である。本実施形態は、上記第9実施形態を変形したものである。
図12は、本発明の第11実施形態に係る電子装置S11の概略断面図である。
なお、上記実施形態では、電子装置は封止樹脂60でモールドされたものであったが、封止樹脂は無くてもよい。
11…ヒートシンクの一面、12…ヒートシンクの他面、
20…第1の電子素子としてのパワー素子、30…リードフレーム、
31…リードフレームの上面、31a…リードフレームの下面、
32…リードフレームに形成された凹部、
33…リードフレームのディプレス部、40…第2の電子素子としての制御素子、
41…第2の電子素子としての受動素子、50…ボンディングワイヤ、
70…導電性接合部材、80…絶縁シート、90…放熱性を有する部材、
100…導体ブロック、110…溶接リード。
Claims (15)
- ヒートシンク(10)と、
前記ヒートシンク(10)の一面(11)上に搭載された第1の電子素子(20)と、
前記ヒートシンク(10)の一面(11)上に当該一面(11)とは離間して重なった状態で配置されたリードフレーム(30)と、
前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっている部位の上面(31)に搭載された第2の電子素子(40、41)と、
前記第1の電子素子(20)および前記第2の電子素子(40、41)を電気的に接続するための電気接続部(70)と、を備え、
前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっている部位は、前記第1の電子素子(20)の直上にまで配置されていることを特徴とする電子装置。 - 前記ヒートシンク(10)の他面(12)および前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっていない部位が露出した状態で、
前記ヒートシンク(10)、前記リードフレーム(30)、前記第1の電子素子(20)、前記第2の電子素子(40、41)および前記電気接続部(50、70、110)が、封止樹脂(60)にて包み込まれるようにモールドされていることを特徴とする請求項1に記載の電子装置。 - 前記第1の電子素子はパワー素子(20)であり、前記第2の電子素子は制御素子(40)または受動素子(41)であることを特徴とする請求項1または2に記載の電子装置。
- 前記電気接続部は、ボンディングワイヤ(50)であることを特徴とする請求項1ないし3のいずれか1つに記載の電子装置。
- 前記第1の電子素子(20)の直上において、前記リードフレーム(30)と前記第1の電子素子(20)とは電気的および熱的に接続されており、このリードフレーム(30)と前記第1の電子素子(20)との接続部(70)が前記電気接続部を形成していることを特徴とする請求項3に記載の電子装置。
- 前記リードフレーム(30)と前記第1の電子素子(20)とは、導電性接合部材(70)を介して接続されることにより、この導電性接合部材(70)によって前記電気接続部が構成されており、
この導電性接合部材(70)による接続部を介して、前記リードフレーム(30)は前記ヒートシンク(10)に支持されていることを特徴とする請求項5に記載の電子装置。 - 前記リードフレーム(30)のうち前記第1の電子素子(20)と電気的および熱的に接続されている部位の表面には、前記第1の電子素子(20)が入り込むことが可能な凹部(32)が形成されていることを特徴とする請求項5または6に記載の電子装置。
- 前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっている部位と前記ヒートシンク(10)の一面(11)との間には、電気的な絶縁性を有する絶縁シート(80)が介在していることを特徴とする請求項1ないし7のいずれか1つに記載の電子装置。
- 前記ヒートシンク(10)の一面(11)のうち前記第1の電子素子(20)が搭載される部位には、凹部(10b)が形成されており、
この凹部(10b)内に前記第1の電子素子(20)が収納されていることを特徴とする請求項8に記載の電子装置。 - 前記ヒートシンク(10)の一面(11)に形成された前記凹部(10b)の深さは、前記第1の電子素子(20)の厚さよりも大きいことを特徴とする請求項9に記載の電子装置。
- 前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっている部位と前記ヒートシンク(10)の一面(11)との間には、放熱性を有する部材(90)が介在していることを特徴とする請求項1ないし10のいずれか1つに記載の電子装置。
- ヒートシンク(10)と、
前記ヒートシンク(10)の一面(11)上に搭載された第1の電子素子(20)と、
前記ヒートシンク(10)の一面(11)上に当該一面(11)とは離間して重なった状態で配置されたリードフレーム(30)と、
前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっている部位の上面(31)に搭載された第2の電子素子(40、41)と、
前記第1の電子素子(20)および前記第2の電子素子(40、41)を電気的に接続するための電気接続部(50、70、110)と、を備え、
前記ヒートシンク(10)の他面(12)および前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっていない部位が露出した状態で、前記ヒートシンク(10)、前記リードフレーム(30)、前記第1の電子素子(20)、前記第2の電子素子(40、41)および前記電気接続部(50、70、110)が、封止樹脂(60)にて包み込まれるようにモールドされており、
前記リードフレーム(30)は、その一部がディプレス部(33)となっており、
このディプレス部(33)が、前記封止樹脂(60)のうち前記ヒートシンク(10)の他面(12)が露出する面に露出していることを特徴とする電子装置。 - ヒートシンク(10)と、
前記ヒートシンク(10)の一面(11)上に搭載された第1の電子素子(20)と、
前記ヒートシンク(10)の一面(11)上に当該一面(11)とは離間して重なった状態で配置されたリードフレーム(30)と、
前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっている部位の上面(31)に搭載された第2の電子素子(40、41)と、
前記第1の電子素子(20)および前記第2の電子素子(40、41)を電気的に接続するための電気接続部(50、70、110)と、を備え、
前記第2の電子素子(40、41)は、さらに、前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっている部位の上面(31)とは反対側の下面(31a)にも搭載されていることを特徴とする電子装置。 - 前記ヒートシンク(10)の他面(12)および前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっていない部位が露出した状態で、前記ヒートシンク(10)、前記リードフレーム(30)、前記第1の電子素子(20)、前記第2の電子素子(40、41)および前記電気接続部(50、70、110)が、封止樹脂(60)にて包み込まれるようにモールドされていることを特徴とする請求項13に記載の電子装置。
- リードフレーム(30)の一面側に第1の電子素子(20)を搭載して電気的に接続し、他面(31a)側に第2の電子素子(40、41)を搭載して電気的に接続した後、
ヒートシンク(10)の一面(11)上に、前記リードフレーム(30)の他面(31a)側が対向するように前記リードフレーム(30)を離間して重ねた状態で、前記ヒートシンク(10)に対して前記第1の電子素子(20)を搭載して接続し、
しかる後、前記ヒートシンク(10)の他面(12)および前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっていない部位を露出させた状態で、前記ヒートシンク(10)、前記リードフレーム(30)、前記第1の電子素子(20)および前記第2の電子素子(40、41)を、封止樹脂(60)にて包み込むようにモールドすることを特徴とする電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003382330A JP4100332B2 (ja) | 2003-11-12 | 2003-11-12 | 電子装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003382330A JP4100332B2 (ja) | 2003-11-12 | 2003-11-12 | 電子装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005150209A JP2005150209A (ja) | 2005-06-09 |
JP4100332B2 true JP4100332B2 (ja) | 2008-06-11 |
Family
ID=34691438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003382330A Expired - Lifetime JP4100332B2 (ja) | 2003-11-12 | 2003-11-12 | 電子装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4100332B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5028907B2 (ja) * | 2006-08-11 | 2012-09-19 | 日産自動車株式会社 | 半導体装置及び電力変換装置 |
JP5341339B2 (ja) * | 2006-10-31 | 2013-11-13 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置 |
JP2011243839A (ja) * | 2010-05-20 | 2011-12-01 | Mitsubishi Electric Corp | 電力用半導体装置 |
US8471373B2 (en) | 2010-06-11 | 2013-06-25 | Panasonic Corporation | Resin-sealed semiconductor device and method for fabricating the same |
JP5749468B2 (ja) * | 2010-09-24 | 2015-07-15 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置およびその製造方法 |
JP2013157398A (ja) * | 2012-01-27 | 2013-08-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
KR101595685B1 (ko) * | 2012-05-17 | 2016-02-18 | 미쓰비시덴키 가부시키가이샤 | 반도체 모듈 및 반도체 장치 |
US8884414B2 (en) * | 2013-01-09 | 2014-11-11 | Texas Instruments Incorporated | Integrated circuit module with dual leadframe |
JP5493021B2 (ja) * | 2013-03-08 | 2014-05-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6602464B2 (ja) * | 2016-03-30 | 2019-11-06 | 三菱電機株式会社 | パワーモジュール及びその製造方法並びにパワーエレクトロニクス機器及びその製造方法 |
KR102351764B1 (ko) * | 2017-12-27 | 2022-01-14 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
JP7388912B2 (ja) | 2019-12-23 | 2023-11-29 | ダイヤゼブラ電機株式会社 | イグナイタ |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02201949A (ja) * | 1989-01-30 | 1990-08-10 | Toshiba Corp | 半導体装置 |
JPH0671061B2 (ja) * | 1989-05-22 | 1994-09-07 | 株式会社東芝 | 樹脂封止型半導体装置 |
JP2970146B2 (ja) * | 1991-12-06 | 1999-11-02 | 株式会社日立製作所 | 電子回路ユニット、内燃機関の点火装置及び内燃機関の点火時期制御装置 |
JP2708320B2 (ja) * | 1992-04-17 | 1998-02-04 | 三菱電機株式会社 | マルチチップ型半導体装置及びその製造方法 |
JP3466329B2 (ja) * | 1995-06-16 | 2003-11-10 | 三菱電機株式会社 | 半導体パワーモジュール |
JP3299421B2 (ja) * | 1995-10-03 | 2002-07-08 | 三菱電機株式会社 | 電力用半導体装置の製造方法およびリードフレーム |
JPH11307721A (ja) * | 1998-04-23 | 1999-11-05 | Toshiba Corp | パワーモジュール装置およびその製造方法 |
JP4073559B2 (ja) * | 1998-10-30 | 2008-04-09 | 三菱電機株式会社 | 半導体装置 |
JP3601432B2 (ja) * | 2000-10-04 | 2004-12-15 | 株式会社デンソー | 半導体装置 |
JP3830860B2 (ja) * | 2001-05-31 | 2006-10-11 | 松下電器産業株式会社 | パワーモジュールとその製造方法 |
JP2003264265A (ja) * | 2002-03-08 | 2003-09-19 | Mitsubishi Electric Corp | 電力用半導体装置 |
-
2003
- 2003-11-12 JP JP2003382330A patent/JP4100332B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005150209A (ja) | 2005-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4173751B2 (ja) | 半導体装置 | |
JP5339800B2 (ja) | 半導体装置の製造方法 | |
US8203848B2 (en) | Circuit device and method of manufacturing the same | |
US20140167238A1 (en) | Semiconductor die package and method for making the same | |
JP4254527B2 (ja) | 半導体装置 | |
JPWO2012111254A1 (ja) | 半導体装置及びその製造方法 | |
US20080284008A1 (en) | Semiconductor device | |
JP4804497B2 (ja) | 半導体装置 | |
JP4100332B2 (ja) | 電子装置およびその製造方法 | |
JP2009111154A (ja) | 電力半導体モジュール | |
JP2007184501A (ja) | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法 | |
JP2001332687A (ja) | 半導体装置及びその製造方法 | |
JP2010034350A (ja) | 半導体装置 | |
JP4403665B2 (ja) | 半導体装置 | |
KR102228945B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
WO2020241346A1 (ja) | 半導体装置 | |
WO2005117116A1 (ja) | 半導体装置 | |
JP2009164240A (ja) | 半導体装置 | |
JP2002110867A (ja) | 半導体装置及びその製造方法 | |
JP5682511B2 (ja) | 半導体モジュール | |
JP2004048084A (ja) | 半導体パワーモジュール | |
KR102378171B1 (ko) | 커플드 반도체 패키지 | |
WO2021220357A1 (ja) | 半導体装置 | |
JP2713141B2 (ja) | 半導体装置 | |
JP4610426B2 (ja) | 回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080310 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |