JP4100332B2 - 電子装置およびその製造方法 - Google Patents

電子装置およびその製造方法 Download PDF

Info

Publication number
JP4100332B2
JP4100332B2 JP2003382330A JP2003382330A JP4100332B2 JP 4100332 B2 JP4100332 B2 JP 4100332B2 JP 2003382330 A JP2003382330 A JP 2003382330A JP 2003382330 A JP2003382330 A JP 2003382330A JP 4100332 B2 JP4100332 B2 JP 4100332B2
Authority
JP
Japan
Prior art keywords
heat sink
lead frame
electronic element
electronic
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003382330A
Other languages
English (en)
Other versions
JP2005150209A (ja
Inventor
典久 今泉
岳史 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003382330A priority Critical patent/JP4100332B2/ja
Publication of JP2005150209A publication Critical patent/JP2005150209A/ja
Application granted granted Critical
Publication of JP4100332B2 publication Critical patent/JP4100332B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

本発明は、ヒートシンクやリードフレームの上にパワー素子、制御素子や受動素子などの複数個の電子素子を搭載してなる電子装置、および、そのような電子装置の製造方法に関する。
この種の電子装置においては、従来より一般に、ヒートシンクやリードフレームのアイランドおよびリード部の上にパワー素子、制御素子や受動素子などの複数個の電子素子を搭載しているが、これらの複数個の電子素子は、互いに平面的に配置されている(たとえば、特許文献1参照)。
そのため、従来の電子装置においては、複数個の電子素子の配置スペースを確保する必要があることから、ヒートシンクやリードフレームの平面方向への体格が大きくなるという問題があった。
このような問題に対して、従来より、1枚の放熱板(ヒートシンク)の両面にそれぞれ電子素子が搭載された構成を採用した電子装置が提案されている(たとえば、特許文献2参照)。
実開平6−21244号公報 特開平5−251632号公報
しかしながら、上記特許文献2に記載されている電子装置においては、1枚の放熱板(ヒートシンク)の両面に電子素子を搭載しているため、これを樹脂でモールドする場合に、電子素子の直下にて放熱面を露出させることができず、放熱性を向上させることは困難である。
また、電子素子の裏面同士が放熱板を介して向き合っている構成であるため、放熱板の一面側の電子素子と他面側の電子素子とを直接ボンディングワイヤによって接続することはできず、構成が複雑化する。特に、このことは、一面側がパワー素子、他面側が制御素子である場合に問題となる。
そこで、本発明は上記問題に鑑み、ヒートシンクやリードフレームに複数個の電子素子を搭載してなる電子装置において、適切に小型化を実現できるようにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明では、ヒートシンク(10)と、ヒートシンク(10)の一面(11)上に搭載された第1の電子素子(20)と、ヒートシンク(10)の一面(11)上に当該一面(11)とは離間して重なった状態で配置されたリードフレーム(30)と、リードフレーム(30)のうちヒートシンク(10)の一面(11)と重なっている部位の上面(31)に搭載された第2の電子素子(40、41)と、第1の電子素子(20)および第2の電子素子(40、41)を電気的に接続するための電気接続部(50、70、110)と、を備えることを特徴としている。
それによれば、ヒートシンク(10)の上にリードフレーム(30)が積層された構成となり、ヒートシンク(10)および当該積層されたリードフレーム(30)の上にそれぞれ電子素子(20、40、41)を搭載することができる。
つまり、本発明によれば、ヒートシンク(10)上の空間を有効活用することによって、ヒートシンク(10)やリードフレーム(30)の平面方向への体格を小さくすることが可能となっている。
よって、本発明によれば、ヒートシンク(10)やリードフレーム(30)に複数個の電子素子(20、40、41)を搭載してなる電子装置において、適切に小型化を実現することができる。
さらに、本発明の電子装置では、ヒートシンク(10)の大きさを、実質的に、電子装置の平面方向の大きさと同程度まで大きくすることができるため、放熱性の向上の点で好ましい。
請求項2、14に記載の発明では、請求項1、13に記載の電子装置において、ヒートシンク(10)の他面(12)およびリードフレーム(30)のうちヒートシンク(10)の一面(11)と重なっていない部位が露出した状態で、ヒートシンク(10)、リードフレーム(30)、第1の電子素子(20)、第2の電子素子(40、41)および電気接続部(50、70、110)が、封止樹脂(60)にて包み込まれるようにモールドされていることを特徴としている。
本発明によれば、請求項1、13に記載の電子装置を用いて樹脂封止型の電子装置が提供される。そして、この樹脂封止型の電子装置においては、封止樹脂(60)から露出するリードフレーム(30)の部分にて、外部との接続が可能となる。
また、本発明によれば、封止樹脂(60)からは、ヒートシンク(10)の他面(12)側が露出しているので、ヒートシンク(10)を介した放熱性を十分に確保することができる。
請求項3に記載の発明では、請求項1または請求項2に記載の電子装置において、第1の電子素子はパワー素子(20)であり、第2の電子素子は制御素子(40)または受動素子(41)であることを特徴としている。
このようにすることにより、制御素子(40)や受動素子(41)に比べて比較的発熱量の大きいパワー素子(20)については、より放熱性に優れたヒートシンク(10)を介した放熱経路を設定することができるため、好ましい。
また、請求項に記載の発明ではリードフレーム(30)のうちヒートシンク(10)の一面(11)と重なっている部位は、第1の電子素子(20)の直上にまで配置されていることを特徴としている。
このように、リードフレーム(30)のうちヒートシンク(10)の一面(11)と重なっている部位を、第1の電子素子(20)の直上にまで配置すれば、スペースのさらなる有効活用が図れ、小型化のためには好ましい。
請求項に記載の発明では、請求項1〜請求項に記載の電子装置において、電気接続部は、ボンディングワイヤ(50)であることを特徴としている。
請求項に記載の発明では、請求項に記載の電子装置において、第1の電子素子(20)の直上において、リードフレーム(30)と第1の電子素子(20)とは電気的および熱的に接続されており、このリードフレーム(30)と第1の電子素子(20)との接続部(70)が電気接続部を形成していることを特徴としている。
それによれば、第1の電子素子(20)とリードフレーム(30)上の第2の電子素子(40、41)とは、リードフレーム(30)および電気接続部(70)を介して電気的に接続される。
また、本発明によれば、第1の電子素子(20)とリードフレーム(30)とが熱的にも接続されているため、第1の電子素子(20)については、ヒートシンク(10)だけでなく、第1の電子素子(20)の上面からリードフレーム(30)を介した放熱も可能となっている。
請求項に記載の発明では、請求項に記載の電子装置において、リードフレーム(30)と第1の電子素子(20)とは、導電性接合部材(70)を介して接続されることにより、この導電性接合部材(70)によって電気接続部が構成されており、この導電性接合部材(70)による接続部を介して、リードフレーム(30)はヒートシンク(10)に支持されていることを特徴としている。
ここで、導電性接合部材(70)とは、具体的には、はんだや導電性接着剤などであり、導電性接合部材(70)を介して第1の電子素子(20)とリードフレーム(30)とを電気的および熱的に接続することができる。
そして、導電性接合部材(70)によれば、第1の電子素子(20)とリードフレーム(30)とは機械的にも接続されるので、リードフレーム(30)は第1の電子素子(20)を介してヒートシンク(10)に支持された形となる。
そのため、本発明によれば、この第1の電子素子(20)との接続部以外の部位において、リードフレーム(30)を、かしめ等によりヒートシンク(10)に固定することが不要になる。
請求項に記載の発明では、請求項または請求項に記載の電子装置において、リードフレーム(30)のうち第1の電子素子(20)と電気的および熱的に接続されている部位の表面には、第1の電子素子(20)が入り込むことが可能な凹部(32)が形成されていることを特徴としている。
それによれば、リードフレーム(30)と第1の電子素子(20)との接続部におけるリードフレーム(30)を薄くすることができる。
そのため、ヒートシンク(10)とリードフレーム(30)との近接化を図ることができ、リードフレーム(30)からヒートシンク(10)への熱伝達性が向上し、放熱性向上の点から好ましい。
請求項に記載の発明では、請求項1〜請求項に記載の電子装置において、リードフレーム(30)のうちヒートシンク(10)の一面(11)と重なっている部位とヒートシンク(10)の一面(11)との間には、電気的な絶縁性を有する絶縁シート(80)が介在していることを特徴としている。
それによれば、ヒートシンク(10)とその上に位置するリードフレーム(30)との間の電気絶縁性を向上させることができ、好ましい。
請求項に記載の発明では、請求項に記載の電子装置において、ヒートシンク(10)の一面(11)のうち第1の電子素子(20)が搭載される部位には、凹部(10b)が形成されており、この凹部(10b)内に第1の電子素子(20)が収納されていることを特徴としている。
それによれば、凹部(10b)の深さの分、第1の電子素子(20)はヒートシンク(10)の一面(11)から引っ込んだ形となるから、その分、絶縁シート(80)の厚さが低減される。特に、電気接続部をボンディングワイヤとした場合には、ボンディングを容易に行うことができ、好ましい。
請求項10に記載の発明では、請求項に記載の電子装置において、ヒートシンク(10)の一面(11)に形成された凹部(10b)の深さは、第1の電子素子(20)の厚さよりも大きいことを特徴としている。
このようにすれば、上記請求項10に記載の発明の効果が、より確実に発揮され、好ましい。
請求項11に記載の発明では、請求項1〜請求項10に記載の電子装置において、リードフレーム(30)のうちヒートシンク(10)の一面(11)と重なっている部位とヒートシンク(10)の一面(11)との間には、放熱性を有する部材(90)が介在していることを特徴としている。
それによれば、リードフレーム(30)とヒートシンク(10)との間の熱伝達性が向上し、より放熱性の向上を図ることができるため、好ましい。
請求項12に記載の発明では、ヒートシンク(10)と、ヒートシンク(10)の一面(11)上に搭載された第1の電子素子(20)と、ヒートシンク(10)の一面(11)上に当該一面(11)とは離間して重なった状態で配置されたリードフレーム(30)と、リードフレーム(30)のうちヒートシンク(10)の一面(11)と重なっている部位の上面(31)に搭載された第2の電子素子(40、41)と、第1の電子素子(20)および第2の電子素子(40、41)を電気的に接続するための電気接続部(50、70、110)と、を備え、ヒートシンク(10)の他面(12)およびリードフレーム(30)のうちヒートシンク(10)の一面(11)と重なっていない部位が露出した状態で、ヒートシンク(10)、リードフレーム(30)、第1の電子素子(20)、第2の電子素子(40、41)および電気接続部(50、70、110)が、封止樹脂(60)にて包み込まれるようにモールドされており、リードフレーム(30)は、その一部がディプレス部(33)となっており、このディプレス部(33)が、封止樹脂(60)のうちヒートシンク(10)の他面(12)が露出する面に露出していることを特徴としている。
それによれば、リードフレーム(30)からディプレス部(33)を介して放熱させることができるため、より放熱性を向上させることができ、好ましい。
請求項13に記載の発明では、 ヒートシンク(10)と、ヒートシンク(10)の一面(11)上に搭載された第1の電子素子(20)と、ヒートシンク(10)の一面(11)上に当該一面(11)とは離間して重なった状態で配置されたリードフレーム(30)と、リードフレーム(30)のうちヒートシンク(10)の一面(11)と重なっている部位の上面(31)に搭載された第2の電子素子(40、41)と、第1の電子素子(20)および第2の電子素子(40、41)を電気的に接続するための電気接続部(50、70、110)と、を備え、第2の電子素子(40、41)は、さらに、リードフレーム(30)のうちヒートシンク(10)の一面(11)と重なっている部位の上面(31)とは反対側の下面(31a)にも搭載されていることを特徴としている。
それによれば、より高密度の実装が可能となる。
また、請求項15に記載の発明は、電子装置の製造方法に関するものであり、次のような工程を有するものである。
・リードフレーム(30)の一面側に第1の電子素子(20)を搭載して電気的に接続するとともに、他面(31a)側に第2の電子素子(40、41)を搭載して電気的に接続する工程。
・その後、ヒートシンク(10)の一面(11)上に、リードフレーム(30)の他面(31a)側が対向するようにリードフレーム(30)を離間して重ねた状態で、ヒートシンク(10)に対して第1の電子素子(20)を搭載して接続する工程。
・しかる後、ヒートシンク(10)の他面(12)およびリードフレーム(30)のうちヒートシンク(10)の一面(11)と重なっていない部位を露出させた状態で、ヒートシンク(10)、リードフレーム(30)、第1の電子素子(20)および第2の電子素子(40、41)を、封止樹脂(60)にて包み込むようにモールドする工程。
本発明の製造方法は、これらの工程を備えることを特徴としており、それによれば、請求項2に記載の発明と請求項に記載の発明とを組み合わせてなる電子装置を適切に製造することの可能な電子装置の製造方法を提供することができる。
なお、上記各手段でいう上下の関係は、天地方向に限定されるものではなく、後述する実施形態の図面における上下方向に基づくものである。
また、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る電子装置S1の概略断面図であり、図2は、この電子装置S1を図1中の上方から見たときの平面構成を示す図である。なお、図2では、封止樹脂60を透過してみたときの封止樹脂60の内部に位置する各部の構成を表している。
また、図2では、封止樹脂60の外側に位置するリードフレーム30において、カットを行う前の状態が示されており、最終的には、図2中の破線で示されるラインに沿ってリードフレーム30はカットされる。
限定するものではないが、この電子装置S1は、たとえばモータを駆動するための電子装置等として適用することができる。
この電子装置S1において、ヒートシンク10は、銅(Cu)やモリブデン(Mo)等の放熱性に優れた金属等の材料からなるものである。本実施形態では、ヒートシンク10は板状をなすものであり、図に示される例では、略矩形板状のヒートシンク10としている。
このヒートシンク10の一面11の上には、第1の電子素子としてのパワー素子20が搭載されている。
このパワー素子20は、たとえば、はんだや導電性接着剤などの導電性接合部材からなる接合材料21を介して、ヒートシンク10の一面11に固定されている。ここで、パワー素子20としては、たとえばIGBT(絶縁ゲート型バイポーラトランジスタ)やMOSトランジスタ等が挙げられる。
また、ヒートシンク10の一面11上には、リードフレーム30が、ヒートシンク10の一面11とは離間して重なった状態で配置されている。つまり、本実施形態では、板状のヒートシンク10の厚さ方向において、ヒートシンク10の上にリードフレーム30が積層された構成となっている。
特に、本実施形態では、図1、図2に示されるように、リードフレーム30のうちヒートシンク10の一面11と重なっている部位は、第1の電子素子であるパワー素子20の直上にまで配置されている。
また、このリードフレーム30は、銅や42アロイ等の導電性に優れた板材を、所定形状、たとえば図2に示されるような平面パターンの形状にエッチングする等により、作製されたものである。
また、上述したが、図2では、封止樹脂60の外側に位置するリードフレーム30において、カットを行う前の状態が示されている。そして、リードフレーム30は、製造段階では、ヒートシンク10に対してかしめや接着等によって一体に固定され、封止樹脂60でモールドされた後、図2中の破線で示されるラインに沿ってカットされる。
本例では、製造段階において、リードフレーム30とヒートシンク10とは、かしめ部10aによって固定される。このかしめ部10aは、ヒートシンク10の一面11から突出する突起を、リードフレーム30に形成された孔に通した後、当該突起の先端をかしめて潰すことにより、かしめ固定を行っているものである。
ここで、このリードフレーム30のうちヒートシンク10の一面11と重なっている部位の上面31には、第2の電子素子としての制御素子40および受動素子41が搭載されている。
これら制御素子40および受動素子41は、たとえば、はんだや導電性接着剤などの導電性接合部材からなる接合材料42を介して、リードフレーム30の上面31に固定されている。
ここで、制御素子40としては、たとえばトランジスタ素子、受動素子41としては、たとえばコンデンサや抵抗等の素子が挙げられる。
また、図1、図2に示されるように、パワー素子20と制御素子40との間、パワー素子20と受動素子41が搭載されているリードフレーム30の上面31との間、制御素子40とその周囲のリードフレーム30の上面31との間は、それぞれ、ボンディングワイヤ50により、結線され電気的に接続されている。
図1、図2に示される例では、パワー素子20と受動素子41が搭載されているリードフレーム30の上面31との間を結線するボンディングワイヤ50は、たとえばAl(アルミニウム)の太線ワイヤを用い、その他のボンディングワイヤ50は、たとえばAu(金)の細線ワイヤを用いる。
このように、ボンディングワイヤ50を介して、パワー素子20、制御素子40および受動素子41が互いに電気的に接続されている。つまり、ボンディングワイヤ50は、第1の電子素子20および第2の電子素子40、41を電気的に接続するための電気接続部50として構成されている。
そして、図1、図2に示されるように、ヒートシンク10、リードフレーム30、パワー素子20、制御素子40、受動素子41およびボンディングワイヤ50が、封止樹脂60にて包み込まれるようにモールドされている。
ここで、図1、図2に示されるように、ヒートシンク10の他面12と、リードフレーム30のうちヒートシンク10の一面11と重なっていない部位すなわちアウターリードとは、封止樹脂60から露出した状態となっている。
この封止樹脂60は、一般的なモールド材料、たとえばエポキシ樹脂等を採用することができ、トランスファモールド法により成型できるものである。
次に、本実施形態の電子装置S1の製造方法について説明する。
まず、ヒートシンク10の一面11上に第1の電子素子であるパワー素子20を、接合材料21を介して搭載する。また、リードフレーム30の上面31上に第2の電子素子である制御素子40および受動素子41を接合材料42を介して搭載する。これが電子素子搭載工程である。
その後、ヒートシンク10の一面11上にリードフレーム30を、ヒートシンク10の一面11とは離間して重ねた状態で、ヒートシンク10とリードフレーム30とをかしめもしくは接着により一体化する。本例では、かしめ固定している。これが、ヒートシンク−リードフレーム一体化工程である。
次に、ワイヤボンディングを行うことにより、図1、図2に示されるように、ボンディングワイヤ50を形成し、第1の電子素子20および第2の電子素子40、41を互いに電気的に接続する。これが、電子素子接続工程である。
しかる後、このものを、樹脂成型用の金型に投入し、トランスファモールド法による樹脂成形を行うことにより、封止樹脂60を形成する。これが、封止樹脂モールド工程である。
すなわち、この工程では、ヒートシンク10の他面12およびリードフレーム30のうちヒートシンク10の一面11と重なっていない部位を露出させた状態で、ヒートシンク10、リードフレーム30、両電子素子20、40、41およびボンディングワイヤ50を、封止樹脂60にて包み込むようにモールドする。
その後は、封止樹脂60から突出するリードフレーム30の部分をカットしたり、リフォーミングしたりする等の工程を行い、上記電子装置S1ができあがる。
以上のように、本実施形態の電子装置S1によれば、ヒートシンク10と、ヒートシンク10の一面11上に搭載された第1の電子素子20と、ヒートシンク10の一面11上に当該一面11とは離間して重なった状態で配置されたリードフレーム30と、リードフレーム30のうちヒートシンク10の一面11と重なっている部位の上面31に搭載された第2の電子素子40、41と、両電子素子20、40、41を電気的に接続するための電気接続部50と、を備え、ヒートシンク10の他面12およびリードフレーム30のうちヒートシンク10の一面11と重なっていない部位が露出した状態で、ヒートシンク10、リードフレーム30、両電子素子20、40、41および電気接続部50が、封止樹脂60にて包み込まれるようにモールドされている電子装置S1が提供される。
それによれば、ヒートシンク10の上にリードフレーム30が積層された構成となり、ヒートシンク10および当該積層されたリードフレーム30の上にそれぞれ電子素子20、40、41を搭載することができる。
つまり、本実施形態によれば、ヒートシンク10上の空間を有効活用することによって、ヒートシンク10やリードフレーム30の平面方向への体格を小さくすることが可能となっている。
よって、本実施形態によれば、ヒートシンク10やリードフレーム30に複数個の電子素子20、40、41を搭載してなる電子装置S1において、適切に小型化を実現することができる。
さらに、本実施形態では、ヒートシンク10の大きさを、実質的に、電子装置S1の平面方向の大きさと同程度まで大きくすることができる。そのため、ヒートシンク10の放熱性能が高まることから、放熱性の向上の点で好ましい。
また、本実施形態によれば、樹脂封止型の電子装置S1が提供されるが、この樹脂封止型の電子装置S1においては、封止樹脂60から露出するリードフレーム30の部分すなわちアウターリードにて、外部との接続が可能となる。
また、封止樹脂60からは、ヒートシンク10の他面12側が露出しているので、ヒートシンク10を介した放熱性を十分に確保することができる。
また、本実施形態では、ヒートシンク10に搭載される第1の電子素子はパワー素子20であり、リードフレーム30に搭載される第2の電子素子は制御素子40または受動素子41である。
このようにすることにより、制御素子40や受動素子41に比べて比較的発熱量の大きいパワー素子20については、ヒートシンク10を介した放熱経路を、より放熱性に優れたものとして設定できるため、好ましい。
また、本実施形態では、リードフレーム30のうちヒートシンク10の一面11と重なっている部位を、第1の電子素子であるパワー素子20の直上にまで配置しているため、スペースのさらなる有効活用が図れ、小型化のためには好ましい。
また、本実施形態において、上述した製造方法によれば、次のような工程を有することを特徴とする電子装置の製造方法が提供される。
・ヒートシンク10の一面11上に第1の電子素子20を搭載し、リードフレーム30の一面31上に第2の電子素子40、41を搭載する工程。
・その後、ヒートシンク10の一面11上にリードフレーム30を当該一面11とは離間して重ねた状態で、ヒートシンク10とリードフレーム30とをかしめもしくは接着により一体化するとともに、第1の電子素子20および第2の電子素子40、41を電気的に接続する工程。
・しかる後、ヒートシンク10の他面12およびリードフレーム30のうちヒートシンク10の一面11と重なっていない部位を露出させた状態で、ヒートシンク10、リードフレーム30、第1の電子素子20、第2の電子素子40、41およびこれら両電子素子の電気接続部50を、封止樹脂60にて包み込むようにモールドする工程。
本実施形態の製造方法は、これらの工程を備えることを特徴としており、それによれば、上記樹脂封止型の電子装置S1を適切に製造することの可能な電子装置の製造方法を提供することができる。
(第2実施形態)
図3は、本発明の第2実施形態に係る電子装置S2の概略断面図である。図3に示されるように、リードフレーム30のうちヒートシンク10の一面11と重なっている部位は、第1の電子素子であるパワー素子20の直上にまで配置されている。
そして、本実施形態では、パワー素子20の直上において、リードフレーム30とパワー素子20とは、導電性接合部材70を介して電気的および熱的に接続されている。そして、このリードフレーム30とパワー素子20との接続部すなわち導電性接合部材70が電気接続部を形成している。
また、本実施形態では、この導電性接合部材70による接続部を介して、リードフレーム30はヒートシンク10に支持されている。
このような本実施形態の電子装置S2は、次のようにして製造することができる。まず、上記第1実施形態と同様に、電子素子搭載工程を行う。
次に、ヒートシンク10とリードフレーム20とを重ねて位置あわせを行い、パワー素子20とリードフレーム30とを導電性接合部材70により接合する。ここで、導電性接合部材70としては、はんだや導電性接着剤を用いることができる。
ここで、たとえば導電性接合部材70として、はんだを採用した場合、図示しないが、パワー素子20の直上に位置するリードフレーム30の部分に孔を開けておき、この孔から、はんだを溶かしながら、溶けたはんだをその界面張力によってパワー素子20とリードフレーム30との間に侵入させることで、はんだの配設を行うことができる。
こうして、パワー素子20とリードフレーム30とを導電性接合部材70により接合することにより、パワー素子20とリードフレーム30とは、電気的および熱的に接続される。
このように、ヒートシンク10とリードフレーム30とを導電性接合部材70によって一体化した後、上記第1実施形態と同様に、封止樹脂モールド工程を行い、リードフレーム30のカット、リフォーミング等を行うことにより、本実施形態の電子装置S2ができあがる。
また、本実施形態の電子装置S2は、次のような第2の製造方法によっても製造することができる。
まず、リードフレーム30の上面31上に第2の電子素子である制御素子40および受動素子41を接合材料42を介して搭載し接続する。それとともに、リードフレーム30の下面31aに、第1の電子素子であるパワー素子20を導電性接合部材70を介して搭載し接続する。
その後、ヒートシンク10の一面11上に、リードフレーム30の他面31a側が対向するようにリードフレーム30を離間して重ね位置合わせした状態で、ヒートシンク10に対してパワー素子20を接合材料21を介して搭載して接続する。
このように、ヒートシンク10、リードフレーム30、および各電子素子を一体化した後、上記第1実施形態と同様に、封止樹脂モールド工程を行い、リードフレーム30のカット、リフォーミング等を行うことにより、本実施形態の電子装置S2ができあがる。
ところで、本実施形態では、パワー素子20とリードフレーム30上の制御素子40および受動素子41とは、リードフレーム30および導電性接合部材70を介して電気的に接続されるため、ボンディングワイヤ30の本数を減らすことができる。
また、パワー素子20とリードフレーム30とは機械的にも接続されるので、リードフレーム30はパワー素子20を介してヒートシンク10に支持された形となる。
そのため、本実施形態では、上記第1実施形態のように、ヒートシンク10とリードフレーム30とをかしめ等により固定する必要がなくなり、両者10、30の固定を簡単に行うことができる。
また、この導電性接合部材70による接続部の形成に伴い、パワー素子20とリードフレーム30とが熱的にも接続されるため、パワー素子20については、ヒートシンク10だけでなく、パワー素子20の上面からリードフレーム30を介した放熱も実現可能となる。
(第3実施形態)
図4は、本発明の第3実施形態に係る電子装置S3の概略断面図である。
本実施形態は、上記第2実施形態において、導電性接合部材70によるパワー素子20とリードフレーム30との接続部を変形したものであり、他の部分は同様としたものである。
図4に示されるように、本実施形態においても、リードフレーム30のうちヒートシンク10の一面11と重なっている部位は、第1の電子素子であるパワー素子20の直上にまで配置されている。そして、リードフレーム30とパワー素子20とは、導電性接合部材70を介して電気的および熱的および機械的に接続されている。
ここにおいて、本実施形態独自の構成として、リードフレーム30のうちパワー素子20に接続されている部位の表面に、パワー素子20が入り込むことが可能な凹部32が形成されている。この凹部32は、リードフレーム30を形成する際に用いるエッチング方法と同様の方法によってハーフエッチングを行うことにより、容易に形成することができる。
そして、本実施形態によれば、凹部32の形成によって、リードフレーム30とパワー素子20との接続部におけるリードフレーム30を薄くすることができる。
そのため、ヒートシンク10とリードフレーム30とのさらなる近接化を図ることができ、リードフレーム30からヒートシンク10への熱伝達性が向上し、放熱性向上の点から好ましい。
(第4実施形態)
図5は、本発明の第4実施形態に係る電子装置S4の概略断面図である。
本実施形態は、上記第1実施形態において、リードフレーム30のうちヒートシンク10の一面11と重なっている部位とヒートシンク10の一面11との間に、電気的な絶縁性を有する絶縁シート80を介在させたところが相違するものであり、他の部分は同様としたものである。
この絶縁シート80としては、電気的な絶縁性を有するものであればよいが、好ましくは、さらに耐熱性を有するシートであることが望ましい。そのような絶縁シート80としては、たとえばポリイミド樹脂からなる粘着シート等を採用することができる。
そして、本実施形態によれば、ヒートシンク10とその上に位置するリードフレーム30との間の電気絶縁性を向上させることができ、好ましい。なお、本実施形態の電子装置S4は、ヒートシンク10の上にリードフレーム30を配置するときに、絶縁シート80を介在させることで容易に作製することができる。
(第5実施形態)
図6は、本発明の第5実施形態に係る電子装置S5の概略断面図である。
本実施形態は、上記第4実施形態を変形したものであり、第4実施形態において、図6に示されるように、ヒートシンク10の一面11のうちパワー素子20が搭載される部位に、凹部10bを形成し、この凹部10b内にパワー素子20を収納したところが相違するものであり、他の部分は同様としたものである。
このヒートシンク10の一面11に形成された凹部10bは、いわゆるザグリと呼ばれるもので、切削やプレス加工等により形成することができる。
それによれば、この凹部10bの深さの分、パワー素子20はヒートシンク10の一面11から引っ込んだ形となるから、その分、絶縁シート80の厚さが低減される。特に、パワー素子20とリードフレーム30との間で行うワイヤボンディングの際に、ボンディング面が安定するため好ましい。
また、このヒートシンク10の一面11に形成された凹部10bの深さは、第1の電子素子であるパワー素子20の厚さよりも大きいことが好ましい。それによれば、本実施形態の効果が、より確実に発揮され、好ましい。
(第6実施形態)
図7は、本発明の第6実施形態に係る電子装置S6の概略断面図である。
本実施形態は、上記第2実施形態において、リードフレーム30のうちヒートシンク10の一面11と重なっている部位とヒートシンク10の一面11との間に、放熱性を有する部材90を介在させたものであり、他の部分は同様としたものである。
この放熱性を有する部材90としては、放熱性に優れ且つ電気的に絶縁性を有するものが好ましい。具体的には、シリコーン系樹脂からなる接着剤やゲル等を採用することができる。
本実施形態によれば、リードフレーム30とヒートシンク10との間の熱伝達性が向上し、より放熱性の向上を図ることができるため、好ましい。
なお、本実施形態のように、リードフレーム30のうちヒートシンク10の一面11と重なっている部位とヒートシンク10の一面11との間に、放熱性を有する部材90を介在させることは、上記第1実施形態の電子装置に対して行ってもよい。その場合も同様の効果が得られる。
また、この放熱性を有する部材90の配置は、ヒートシンク10の上にリードフレーム30を配置するときに、放熱性を有する部材90を介在させることで容易に行うことができる。
(第7実施形態)
図8は、本発明の第7実施形態に係る電子装置S7の概略断面図である。
本実施形態は、リードフレーム30の一部がディプレス部33となっており、このディプレス部33が、封止樹脂60のうちヒートシンク10の他面12が露出する面に露出しているものである。
それによれば、リードフレーム30からディプレス部33を介して放熱させることができるため、より放熱性を向上させることができ、好ましい。
なお、図8では、本実施形態を上記第2実施形態に適用した例としているが、本実施形態は、上記各実施形態に組み合わせて適用できることは明らかである。
(第8実施形態)
図9は、本発明の第8実施形態に係る電子装置S8の概略断面図である。本実施形態は、上記図3に示される第2実施形態を変形したものである。
図9に示されるように、本実施形態においても、第1の電子素子はパワー素子20であり、リードフレーム30のうちヒートシンク10の一面11と重なっている部位は、パワー素子20の直上にまで配置されている。
また、本実施形態においても、上記第2実施形態と同様に、パワー素子20の直上において、リードフレーム30とパワー素子20とは、導電性接合部材70を介して電気的および熱的に接続されている。そして、このリードフレーム30とパワー素子20との接続部すなわち導電性接合部材70が電気接続部を形成しており、この導電性接合部材70による接続部を介して、リードフレーム30はヒートシンク10に支持されている。
ここにおいて、本実施形態では、パワー素子20の直上において、リードフレーム30はパワー素子20の周辺に設けられているガードリング部に接触しないようにディプレスされている。そして、このリードフレーム30のディプレスされた部位34とパワー素子20とが、電気接続部である導電性接合部材70を介して電気的および熱的に接続されている。
このような本実施形態の電子装置S8は、ディプレスされた部位34を有するリードフレーム30を用いれば、上記第2実施形態に示したような製造方法に準じて製造できることは明らかである。
そして、本実施形態の電子装置S8によれば、リードフレーム30のうちヒートシンク10の一面11と重なっている部位を、パワー素子20の直上にまで配置しているので、スペースのさらなる有効活用が図れ、小型化のためには好ましい。
また、パワー素子20とリードフレーム30上の第2の電子素子40、41とは、リードフレーム30および電気接続部である導電性接合材70を介して電気的に接続されるようになる。
また、本実施形態によれば、パワー素子20とリードフレーム30とが熱的にも接続されているため、パワー素子20については、ヒートシンク10だけでなく、パワー素子20の上面からリードフレーム30を介した放熱も可能とすることができる。
さらに、本実施形態によれば、パワー素子20の直上において、リードフレーム30はパワー素子20の周辺に設けられているガードリング部に接触しないようにディプレスされており、このディプレスされた部位34とパワー素子20とが電気的および熱的に接続されているため、パワー素子20のガードリング部の耐圧を損ねないようにすることができる。
(第9実施形態)
図10は、本発明の第9実施形態に係る電子装置S9の概略断面図である。本実施形態は、上記第8実施形態を変形したものである。
図10に示されるように、第1の電子素子はパワー素子20であり、リードフレーム30のうちヒートシンク10の一面11と重なっている部位は、パワー素子20の直上にまで配置されている。
そして、本実施形態では、パワー素子20の直上には、パワー素子20の周辺に設けられているガードリング部に接触しないように導体ブロック100が搭載されてパワー素子20に電気的および熱的に接続されている。さらに、パワー素子20の直上において、リードフレーム30と導体ブロック100とが電気的および熱的に接続されており、このリードフレーム30と導体ブロック100との接続部70が電気接続部を形成している。
ここで、導体ブロック100は、たとえば銅(Cu)やモリブデン(Mo)や42アロイなどからなる。また、導体ブロック100とパワー素子20との間、およびパワー素子20とリードフレーム30との間を電気的・熱的に接続する導電性接合部材70としては、はんだや導電性接着剤などを採用することができる。
なお、本実施形態の電子装置S9は、導体ブロック100が用いられているが、上記第2実施形態に述べた製造方法を準用することにより、製造できることは明らかである。
このような本実施形態の電子装置S9によれば、上記第8実施形態の電子装置S8と同様の作用効果を得ることができる。また、本実施形態では、第8実施形態にあったようなリードフレーム30のディプレスが不要になる。
(第10実施形態)
図11は、本発明の第10実施形態に係る電子装置S10の概略断面図である。本実施形態は、上記第9実施形態を変形したものである。
図11に示されるように、本実施形態においても、パワー素子20の直上には、パワー素子20の周辺に設けられているガードリング部に接触しないように導体ブロック100が搭載されてパワー素子20に電気的および熱的に接続されている。
ここで、本実施形態では、リードフレーム30と導体ブロック100とは、これら両者に溶接された溶接リード110を介して電気的および熱的に接続されており、この溶接リード110が電気接続部を形成している。この溶接リード110は、溶接可能な金属からなるものである。
本実施形態によれば、導体ブロック100を用いることで、上記同様に、パワー素子20のガードリング部の耐圧を損ねないようにすることができる。また、パワー素子20の直上において導体ブロック100を溶接パッドとして溶接することができる。
(第11実施形態)
図12は、本発明の第11実施形態に係る電子装置S11の概略断面図である。
図12に示されるように、本電子装置S11では、第2の電子素子40、41は、リードフレーム30のヒートシンク10の一面11と重なっている部位の上面31だけではなく、さらに反対側の下面31aにも搭載されている。
本実施形態によれば、第2の電子素子40、41の実装面として、リードフレーム30のヒートシンク10の一面11と重なっている部位の上面31だけではなく、さらに反対側の下面31aも用いているため、より高密度の実装が可能となる。
(他の実施形態)
なお、上記実施形態では、電子装置は封止樹脂60でモールドされたものであったが、封止樹脂は無くてもよい。
つまり、電子装置としては、ヒートシンク10と、ヒートシンク10の一面11上に搭載された第1の電子素子20と、ヒートシンク10の一面11上に当該一面11とは離間して重なった状態で配置されたリードフレーム30と、リードフレーム30のうちヒートシンク10の一面11と重なっている部位の上面31に搭載された第2の電子素子40、41と、第1の電子素子20および第2の電子素子40、41を電気的に接続するための電気接続部と、を備えたものであればよい。
また、上記実施形態では、ヒートシンク10上に搭載される第1の電子素子をパワー素子20とし、リードフレーム30上に搭載される第2の電子素子を制御素子40や能動素子41としているが、これら第1の電子素子および第2の電子素子の種類は、特に限定されるものではなく、任意である。
また、上記実施形態では、封止樹脂60でモールドするにあたってヒートシンク10の他面12を封止樹脂60から露出させているが、このことは、放熱性向上の点からみたときの好ましい形態であって、場合によっては、ヒートシンク10の他面12が封止樹脂60内に位置していてもよい。
また、上記実施形態では、リードフレーム30のうちヒートシンク10の一面11と重なっている部位は、第1の電子素子20の直上にまで配置されているが、これも、好ましい形態であって、場合によっては、リードフレーム30と第1の電子素子20とがヒートシンク10の厚さ方向において重なっていなくても(つまり、積層されていなくても)よい。
以上述べてきたように、本発明は、従来、平面的に配置されていたヒートシンクとリードフレームとを、積層した配置構成とすることで、3次元空間の積極的な活用を図ることに着目して見出されたものである。
それによって、従来よりも、ヒートシンクやリードフレームの平面方向への体格を大幅に小さくすることが可能となり、また、樹脂モールドする場合にも、電子素子の直下に位置するヒートシンクを樹脂から露出できる構成となっており、適切な小型化が実現されている。
本発明の第1実施形態に係る電子装置の概略断面図である。 図1に示される電子装置を図1中の上方から見たときの平面構成を示す図である。 本発明の第2実施形態に係る電子装置の概略断面図である。 本発明の第3実施形態に係る電子装置の概略断面図である。 本発明の第4実施形態に係る電子装置の概略断面図である。 本発明の第5実施形態に係る電子装置の概略断面図である。 本発明の第6実施形態に係る電子装置の概略断面図である。 本発明の第7実施形態に係る電子装置の概略断面図である。 本発明の第8実施形態に係る電子装置の概略断面図である。 本発明の第9実施形態に係る電子装置の概略断面図である。 本発明の第10実施形態に係る電子装置の概略断面図である。 本発明の第11実施形態に係る電子装置の概略断面図である。
符号の説明
10…ヒートシンク、10b…ヒートシンクの一面に形成された凹部、
11…ヒートシンクの一面、12…ヒートシンクの他面、
20…第1の電子素子としてのパワー素子、30…リードフレーム、
31…リードフレームの上面、31a…リードフレームの下面、
32…リードフレームに形成された凹部、
33…リードフレームのディプレス部、40…第2の電子素子としての制御素子、
41…第2の電子素子としての受動素子、50…ボンディングワイヤ、
70…導電性接合部材、80…絶縁シート、90…放熱性を有する部材、
100…導体ブロック、110…溶接リード。

Claims (15)

  1. ヒートシンク(10)と、
    前記ヒートシンク(10)の一面(11)上に搭載された第1の電子素子(20)と、
    前記ヒートシンク(10)の一面(11)上に当該一面(11)とは離間して重なった状態で配置されたリードフレーム(30)と、
    前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっている部位の上面(31)に搭載された第2の電子素子(40、41)と、
    前記第1の電子素子(20)および前記第2の電子素子(40、41)を電気的に接続するための電気接続部(70)と、を備え
    前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっている部位は、前記第1の電子素子(20)の直上にまで配置されていることを特徴とする電子装置。
  2. 前記ヒートシンク(10)の他面(12)および前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっていない部位が露出した状態で、
    前記ヒートシンク(10)、前記リードフレーム(30)、前記第1の電子素子(20)、前記第2の電子素子(40、41)および前記電気接続部(50、70、110)が、封止樹脂(60)にて包み込まれるようにモールドされていることを特徴とする請求項1に記載の電子装置。
  3. 前記第1の電子素子はパワー素子(20)であり、前記第2の電子素子は制御素子(40)または受動素子(41)であることを特徴とする請求項1または2に記載の電子装置。
  4. 前記電気接続部は、ボンディングワイヤ(50)であることを特徴とする請求項1ないしのいずれか1つに記載の電子装置。
  5. 前記第1の電子素子(20)の直上において、前記リードフレーム(30)と前記第1の電子素子(20)とは電気的および熱的に接続されており、このリードフレーム(30)と前記第1の電子素子(20)との接続部(70)が前記電気接続部を形成していることを特徴とする請求項に記載の電子装置。
  6. 前記リードフレーム(30)と前記第1の電子素子(20)とは、導電性接合部材(70)を介して接続されることにより、この導電性接合部材(70)によって前記電気接続部が構成されており、
    この導電性接合部材(70)による接続部を介して、前記リードフレーム(30)は前記ヒートシンク(10)に支持されていることを特徴とする請求項に記載の電子装置。
  7. 前記リードフレーム(30)のうち前記第1の電子素子(20)と電気的および熱的に接続されている部位の表面には、前記第1の電子素子(20)が入り込むことが可能な凹部(32)が形成されていることを特徴とする請求項またはに記載の電子装置。
  8. 前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっている部位と前記ヒートシンク(10)の一面(11)との間には、電気的な絶縁性を有する絶縁シート(80)が介在していることを特徴とする請求項1ないしのいずれか1つに記載の電子装置。
  9. 前記ヒートシンク(10)の一面(11)のうち前記第1の電子素子(20)が搭載される部位には、凹部(10b)が形成されており、
    この凹部(10b)内に前記第1の電子素子(20)が収納されていることを特徴とする請求項に記載の電子装置。
  10. 前記ヒートシンク(10)の一面(11)に形成された前記凹部(10b)の深さは、前記第1の電子素子(20)の厚さよりも大きいことを特徴とする請求項に記載の電子装置。
  11. 前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっている部位と前記ヒートシンク(10)の一面(11)との間には、放熱性を有する部材(90)が介在していることを特徴とする請求項1ないし10のいずれか1つに記載の電子装置。
  12. ヒートシンク(10)と、
    前記ヒートシンク(10)の一面(11)上に搭載された第1の電子素子(20)と、
    前記ヒートシンク(10)の一面(11)上に当該一面(11)とは離間して重なった状態で配置されたリードフレーム(30)と、
    前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっている部位の上面(31)に搭載された第2の電子素子(40、41)と、
    前記第1の電子素子(20)および前記第2の電子素子(40、41)を電気的に接続するための電気接続部(50、70、110)と、を備え、
    前記ヒートシンク(10)の他面(12)および前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっていない部位が露出した状態で、前記ヒートシンク(10)、前記リードフレーム(30)、前記第1の電子素子(20)、前記第2の電子素子(40、41)および前記電気接続部(50、70、110)が、封止樹脂(60)にて包み込まれるようにモールドされており、
    前記リードフレーム(30)は、その一部がディプレス部(33)となっており、
    このディプレス部(33)が、前記封止樹脂(60)のうち前記ヒートシンク(10)の他面(12)が露出する面に露出していることを特徴とす電子装置。
  13. ヒートシンク(10)と、
    前記ヒートシンク(10)の一面(11)上に搭載された第1の電子素子(20)と、
    前記ヒートシンク(10)の一面(11)上に当該一面(11)とは離間して重なった状態で配置されたリードフレーム(30)と、
    前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっている部位の上面(31)に搭載された第2の電子素子(40、41)と、
    前記第1の電子素子(20)および前記第2の電子素子(40、41)を電気的に接続するための電気接続部(50、70、110)と、を備え、
    前記第2の電子素子(40、41)は、さらに、前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっている部位の上面(31)とは反対側の下面(31a)にも搭載されていることを特徴とす電子装置。
  14. 前記ヒートシンク(10)の他面(12)および前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっていない部位が露出した状態で、前記ヒートシンク(10)、前記リードフレーム(30)、前記第1の電子素子(20)、前記第2の電子素子(40、41)および前記電気接続部(50、70、110)が、封止樹脂(60)にて包み込まれるようにモールドされていることを特徴とする請求項13に記載の電子装置。
  15. リードフレーム(30)の一面側に第1の電子素子(20)を搭載して電気的に接続し、他面(31a)側に第2の電子素子(40、41)を搭載して電気的に接続した後、
    ヒートシンク(10)の一面(11)上に、前記リードフレーム(30)の他面(31a)側が対向するように前記リードフレーム(30)を離間して重ねた状態で、前記ヒートシンク(10)に対して前記第1の電子素子(20)を搭載して接続し、
    しかる後、前記ヒートシンク(10)の他面(12)および前記リードフレーム(30)のうち前記ヒートシンク(10)の一面(11)と重なっていない部位を露出させた状態で、前記ヒートシンク(10)、前記リードフレーム(30)、前記第1の電子素子(20)および前記第2の電子素子(40、41)を、封止樹脂(60)にて包み込むようにモールドすることを特徴とする電子装置の製造方法。
JP2003382330A 2003-11-12 2003-11-12 電子装置およびその製造方法 Expired - Lifetime JP4100332B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003382330A JP4100332B2 (ja) 2003-11-12 2003-11-12 電子装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003382330A JP4100332B2 (ja) 2003-11-12 2003-11-12 電子装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005150209A JP2005150209A (ja) 2005-06-09
JP4100332B2 true JP4100332B2 (ja) 2008-06-11

Family

ID=34691438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003382330A Expired - Lifetime JP4100332B2 (ja) 2003-11-12 2003-11-12 電子装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4100332B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5028907B2 (ja) * 2006-08-11 2012-09-19 日産自動車株式会社 半導体装置及び電力変換装置
JP5341339B2 (ja) * 2006-10-31 2013-11-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP2011243839A (ja) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp 電力用半導体装置
US8471373B2 (en) 2010-06-11 2013-06-25 Panasonic Corporation Resin-sealed semiconductor device and method for fabricating the same
JP5749468B2 (ja) * 2010-09-24 2015-07-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP2013157398A (ja) * 2012-01-27 2013-08-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR101595685B1 (ko) * 2012-05-17 2016-02-18 미쓰비시덴키 가부시키가이샤 반도체 모듈 및 반도체 장치
US8884414B2 (en) * 2013-01-09 2014-11-11 Texas Instruments Incorporated Integrated circuit module with dual leadframe
JP5493021B2 (ja) * 2013-03-08 2014-05-14 ルネサスエレクトロニクス株式会社 半導体装置
JP6602464B2 (ja) * 2016-03-30 2019-11-06 三菱電機株式会社 パワーモジュール及びその製造方法並びにパワーエレクトロニクス機器及びその製造方法
KR102351764B1 (ko) * 2017-12-27 2022-01-14 미쓰비시덴키 가부시키가이샤 반도체 장치
JP7388912B2 (ja) 2019-12-23 2023-11-29 ダイヤゼブラ電機株式会社 イグナイタ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02201949A (ja) * 1989-01-30 1990-08-10 Toshiba Corp 半導体装置
JPH0671061B2 (ja) * 1989-05-22 1994-09-07 株式会社東芝 樹脂封止型半導体装置
JP2970146B2 (ja) * 1991-12-06 1999-11-02 株式会社日立製作所 電子回路ユニット、内燃機関の点火装置及び内燃機関の点火時期制御装置
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
JP3466329B2 (ja) * 1995-06-16 2003-11-10 三菱電機株式会社 半導体パワーモジュール
JP3299421B2 (ja) * 1995-10-03 2002-07-08 三菱電機株式会社 電力用半導体装置の製造方法およびリードフレーム
JPH11307721A (ja) * 1998-04-23 1999-11-05 Toshiba Corp パワーモジュール装置およびその製造方法
JP4073559B2 (ja) * 1998-10-30 2008-04-09 三菱電機株式会社 半導体装置
JP3601432B2 (ja) * 2000-10-04 2004-12-15 株式会社デンソー 半導体装置
JP3830860B2 (ja) * 2001-05-31 2006-10-11 松下電器産業株式会社 パワーモジュールとその製造方法
JP2003264265A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置

Also Published As

Publication number Publication date
JP2005150209A (ja) 2005-06-09

Similar Documents

Publication Publication Date Title
JP4173751B2 (ja) 半導体装置
JP5339800B2 (ja) 半導体装置の製造方法
US8203848B2 (en) Circuit device and method of manufacturing the same
US20140167238A1 (en) Semiconductor die package and method for making the same
JP4254527B2 (ja) 半導体装置
JPWO2012111254A1 (ja) 半導体装置及びその製造方法
US20080284008A1 (en) Semiconductor device
JP4804497B2 (ja) 半導体装置
JP4100332B2 (ja) 電子装置およびその製造方法
JP2009111154A (ja) 電力半導体モジュール
JP2007184501A (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
JP2001332687A (ja) 半導体装置及びその製造方法
JP2010034350A (ja) 半導体装置
JP4403665B2 (ja) 半導体装置
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
WO2020241346A1 (ja) 半導体装置
WO2005117116A1 (ja) 半導体装置
JP2009164240A (ja) 半導体装置
JP2002110867A (ja) 半導体装置及びその製造方法
JP5682511B2 (ja) 半導体モジュール
JP2004048084A (ja) 半導体パワーモジュール
KR102378171B1 (ko) 커플드 반도체 패키지
WO2021220357A1 (ja) 半導体装置
JP2713141B2 (ja) 半導体装置
JP4610426B2 (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080310

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140328

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250