KR102351764B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102351764B1
KR102351764B1 KR1020207016680A KR20207016680A KR102351764B1 KR 102351764 B1 KR102351764 B1 KR 102351764B1 KR 1020207016680 A KR1020207016680 A KR 1020207016680A KR 20207016680 A KR20207016680 A KR 20207016680A KR 102351764 B1 KR102351764 B1 KR 102351764B1
Authority
KR
South Korea
Prior art keywords
heat sink
semiconductor device
lead frame
engaging portion
semiconductor chip
Prior art date
Application number
KR1020207016680A
Other languages
English (en)
Other versions
KR20200087200A (ko
Inventor
히로아키 이치노헤
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20200087200A publication Critical patent/KR20200087200A/ko
Application granted granted Critical
Publication of KR102351764B1 publication Critical patent/KR102351764B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

탑재면(3b), 방열면(3a), 측면(3c) 및 맞물림부(3d, 3e, 3f, 3g)를 갖는 히트 싱크(3)와, 상기 히트 싱크의 탑재면에 탑재되어 있는 반도체 칩(4)과, 상기 히트 싱크의 맞물림부에 맞물려 있는 리드 프레임(9)과, 상기 히트 싱크, 상기 반도체 칩 및 상기 리드 프레임을 밀봉하고 있는 몰드 수지(7)를 구비하고, 상기 히트 싱크의 맞물림부는 상기 히트 싱크의 탑재면을 피한 장소에 배치되어 있는 것을 특징으로 하는 반도체 장치(100)가 제공된다. 상기 히트 싱크의 맞물림부는, 상기 히트 싱크의 방열면에 형성되어 있는 다월(3g)로 이루어지는 것이다. 또한, 상기 히트 싱크의 맞물림부는, 상기 히트 싱크의 측면에 형성되어 있는 다월(3f)로 이루어지는 것이다.

Description

반도체 장치
본 출원은 반도체 장치에 관한 것이며, 특히 리드 프레임과 히트 싱크를 구비하고 있는 반도체 장치의 구조에 관한 것이다.
휴대 전화용 기지국은 무선 통신의 디바이스 시장을 대표하고 있다. 이 무선 통신의 디바이스 시장에서는 현재는 Si 디바이스나 GaAs 디바이스가 주류이다. 고출력화가 지향되고 있는 분야에서는, 반도체 디바이스에는, 통신 용량의 증대에 의한 광대역화나 소형화가 요구되고 있다(예를 들면, 특허문헌 1을 참조). 이 때문에, 고출력화가 지향되는 분야에 있어서는, GaN 디바이스가 계속 주류가 되고 있는 한편, 반도체 디바이스의 저비용화에 대한 요구는 어렵다.
GaN 디바이스에 있어서도, 리드 프레임이 몰드 수지로 밀봉된, 저비용인 몰드 패키지 구조의 검토가 진행되고 있다. 몰드 패키지 구조에 있어서, 반도체 칩의 방열성을 확보하기 위해서, 구리나 구리 합금계의 히트 싱크를 가진 리드 프레임이 사용되고 있다. 예를 들면, 히트 싱크의 상면에 마련한 다월과 리드 프레임을 코킹에 의해 고정하고 있는 반도체 장치가 개발되고 있다. 이 반도체 장치에서는, 히트 싱크의 상면에 부품 실장을 할 수 없는 영역이 존재하기 때문에, 패키지의 소형화가 저해되고 있다.
방열 기판(히트 싱크)의 양단에, 상변이 길고 하변이 짧은 사다리꼴 볼록부를 갖는 구조가 알려져 있다(예를 들면, 특허문헌 2를 참조). 리드 보지체의 하부에는, 상기의 사다리꼴 볼록부와 일치하는 홈형 오목부가 마련되어 있다. 볼록부와 오목부는 끼워맞추어져 있다. 본 구조에서는, 히트 싱크의 양단에 끼워맞춤에 사용하는 영역이 존재하기 때문에, 히트 싱크의 상면에 부품 실장을 할 수 없는 영역이 생긴다. 이 구조의 반도체 장치는 패키지의 소형화를 실현하기에는 적합하지 않다.
또한, 탑재 부재의 하면으로부터 상면에 관통하도록 마련된 장착용 구멍에 리드를 상방향으로부터 삽입하는 구조가 알려져 있다(예를 들면, 특허문헌 3을 참조). 본 구조는, 탑재 부재에 장착용 구멍이 마련되어 있다. 그 구멍에 리드를 삽입하기 때문에, 탑재 부재의 상면에는 부품 실장을 할 수 없는 영역이 생긴다. 이 때문에, 이 반도체 장치도 패키지의 소형화를 실현하기에는 적합하지 않다.
일본 특허 공개 제 소52-150970 호 공보 일본 특허 공개 제 소48-066776 호 공보 일본 특허 공개 제 2004-103790 호 공보
이상 설명한 바와 같이, 히트 싱크의 상면에 마련한 다월과 리드 프레임을 코킹에 의해 고정하는 반도체 장치에서는, 히트 싱크의 상면에 부품 실장을 할 수 없는 영역이 생기므로, 패키지의 소형화가 저해되고 있었다. 본 출원은, 히트 싱크의 상면 전체 영역에 부품 실장이 가능한 리드 프레임 구조 및 반도체 장치를 제공하는 것을 목적으로 하고 있다.
본원의 명세서에 개시되는 반도체 장치는, 탑재면, 방열면, 측면 및 맞물림부를 갖는 히트 싱크와, 상기 히트 싱크의 탑재면에 탑재되어 있는 반도체 칩과, 상기 히트 싱크의 맞물림부에 맞물려 있는 리드 프레임과, 상기 히트 싱크, 상기 반도체 칩 및 상기 리드 프레임을 밀봉하고 있는 몰드 수지를 구비하고, 상기 히트 싱크의 맞물림부는 상기 히트 싱크의 탑재면을 피한 장소에 배치되어 있는 것을 특징으로 하는 것이다.
본원의 명세서에 개시되는 반도체 장치는 탑재면, 방열면, 측면 및 맞물림부를 갖는 히트 싱크와, 상기 히트 싱크의 탑재면에 탑재되어 있는 반도체 칩과, 상기 히트 싱크의 맞물림부에 맞물려 있는 리드 프레임과, 상기 히트 싱크, 상기 반도체 칩 및 상기 리드 프레임을 밀봉하고 있는 몰드 수지를 구비하고, 상기 히트 싱크의 맞물림부는 상기 히트 싱크의 탑재면을 피한 장소에 배치되어 있는 것을 특징으로 하는 것에 의해, 히트 싱크의 상면 전체 영역에 부품 실장이 가능한 리드 프레임 구조 및 반도체 장치를 제공하는 것이 가능하다.
도 1은 본 발명의 실시형태에 따른 반도체 장치의 외관 구조를 설명하는 도면이다.
도 2는 본 발명의 실시형태에 따른 반도체 장치의 전극 단자의 구조를 설명하는 도면이다.
도 3은 실시형태 1에 따른 반도체 장치에 있어서의 리드 프레임의 구조를 설명하는 도면이다.
도 4는 실시형태 1에 따른 반도체 장치에 있어서의 히트 싱크의 구조를 설명하는 도면이다.
도 5는 실시형태 1에 따른 반도체 장치에 있어서의 리드 프레임의 구조를 설명하는 도면이다.
도 6은 실시형태 2에 따른 반도체 장치에 있어서의 리드 프레임의 구조를 설명하는 도면이다.
도 7은 실시형태 3에 따른 반도체 장치에 있어서의 리드 프레임의 구조를 설명하는 도면이다.
도 8은 실시형태 4에 따른 반도체 장치에 있어서의 리드 프레임의 구조를 설명하는 도면이다.
본 발명의 실시형태에 따른 반도체 장치에 대해서, 도면을 참조하면서 이하에 설명한다. 또한, 각 도면에 있어서, 동일 또는 마찬가지의 구성 부분에 대해서는 동일한 부호를 부여하고 있으며, 대응하는 각 구성부의 사이즈나 축척은 각각 독립되어 있다. 예를 들면 구성의 일부를 변경한 단면도의 사이에서, 변경되어 있지 않은 동일 구성 부분을 도시할 때에, 동일 구성 부분의 사이즈나 축척이 상이한 경우도 있다. 또한, 반도체 장치는 실제로는 추가로 복수의 부재를 구비하고 있지만, 설명을 간단하게 하기 위해, 설명에 필요한 부분만을 기재하고, 다른 부분에 대해서는 생략하고 있다.
실시형태 1
본 발명의 실시형태에 따른 반도체 장치의 구조를 도면을 참조하면서 설명한다. 도 1은 실시형태에 따른 반도체 장치의 외관을 도시하고 있는 모식도이다. 본 발명의 실시형태에 따른 반도체 장치(100)는 드레인 전극 단자(1), 게이트 전극 단자(2), 히트 싱크(3), 몰드 수지(7), 리드 프레임(9) 등으로 구성되어 있다. 히트 싱크(3)에는, 반도체 칩과 회로 기판이 탑재되어 있다. 반도체 칩은 드레인 전극, 게이트 전극, 소스 전극을 구비하고 있다. 반도체 칩, 회로 기판, 리드 프레임(9) 및 히트 싱크(3)는 몰드 수지(7)에 의해서 밀봉되어 있다.
히트 싱크(3)는 방열면(이면)과 탑재면(상면)과 측면을 갖고 있다. 반도체 칩과 회로 기판은 히트 싱크(3)의 탑재면에 탑재되어 있다. 반도체 칩과 회로 기판으로부터 방출된 열은 히트 싱크(3)의 방열면으로부터 외부로 방사된다. 본 발명의 실시형태에 따른 반도체 장치(100)에서는, 히트 싱크(3)는 소스 전극 단자를 겸하고 있다. 본 발명의 실시형태에 따른 반도체 장치(100)는, 주파수 1㎓ 이상, 1W 이상의 전력을 출력하는데 적합하다. 히트 싱크(3)는 200㎽/K 이상의 열전도율을 갖고 있다.
히트 싱크(3)의 이면(방열면)에는, 리드컷되어 있는 리드 프레임(9a, 9b)이 고정되어 있다. 반도체 장치(패키지)는 리드 프레임(9a, 9b)을 리드컷하는 것에 의해, 개별 편으로 분리되어 있다. 동일 도면에 있어서, 드레인 전극 단자(1)로부터 게이트 전극 단자(2)를 향하는 방향을 X방향이라 하기로 한다. 또한, 히트 싱크(3)의 방열면(이면 또는 바닥면)으로부터 히트 싱크(3)의 탑재면(상면)을 향하는 방향을 Z방향이라 하기로 한다. 또한, 리드 프레임(9a)으로부터 리드 프레임(9b)을 향하는 방향을 Y방향이라 하기로 한다.
도 2는 본 실시형태에 따른 반도체 장치(100)의 구조를 도시하는 단면도이다. 히트 싱크(3)는 방열면(3a), 탑재면(3b), 측면(3c)을 갖고 있다. 히트 싱크(3)에는, 반도체 칩(4)과 회로 기판(5)이 Ag 페이스트 수지, 땜납, 소결 Ag 등의 다이 본드재(8)로 실장되어 있다. Si 디바이스, GaAs 디바이스, GaN 디바이스 등의 반도체 칩(4)은 히트 싱크(3)의 상면(탑재면)에 배치되어 있다. 드레인 전극 단자(1)는 반도체 칩(4)의 드레인 전극과, 본딩 와이어(6)로 접속되어 있다.
게이트 전극 단자(2)는 반도체 칩(4)의 게이트 전극과, 본딩 와이어(6)로 접속되어 있다. 히트 싱크(3)는 반도체 칩(4)의 소스 전극과 접속되어 있다. 반도체 칩(4)과 회로 기판(5)은 Au, Ag, Al 등의 본딩 와이어(6)로 결선된 후, 몰드 수지(7)로 밀봉되어 있다. 히트 싱크(3)의 이면(방열면)은 개방되어 있으며, 몰드 수지로부터 노출되어 있다.
도 3은 본 실시형태에 따른 히트 싱크(3)의 구조를 도시하는 사시도이다. 히트 싱크(3)의 상면(탑재면)에는, 반도체 칩(4)과 회로 기판(5)이 Ag 페이스트 수지, 땜납, 소결 Ag 등의 다이 본드재(8)로 고정되어 있다. 리드 프레임(9)은 2단자 이상의 리드를 갖고 있다. 히트 싱크(3)의 이면(방열면)에는, 리드 프레임(9a, 9b)이 고정되어 있다. 반도체 칩(4)과 회로 기판(5)은, 본딩 와이어(6)로 드레인 전극 단자(1)와 게이트 전극 단자(2)에 배선되어 있다.
반도체 장치(100)를 이물이나, 외력 등으로부터 보호하기 위해서, 반도체 칩(4)과 회로 기판(5)은 몰드 수지(7)로 밀봉된다. 동일 도면에서는, 리드 프레임(9a, 9b)은 리드컷되어 있다. 리드 프레임(9)에 리드컷을 실시하는 것에 의해, 반도체 장치(패키지)를 개별 편으로 분리한다. 드레인 전극 단자(1)와 게이트 전극 단자(2)를 연결하는 방향(X방향)은, 리드 프레임(9a)과 리드 프레임(9b)을 연결하는 방향(Y방향)과 직교하고 있다.
도 4는 본 실시형태에 있어서의 반도체 장치(100)의 구조를 도시하는 단면 모식도이다. 히트 싱크(3)의 상면(탑재면)에는, 반도체 칩(4)과 회로 기판(5)이 Ag 페이스트 수지, 땜납, 소결 Ag 등의 다이 본드재(8)로 고정되어 있다. 리드 프레임(9)은 2단자 이상의 리드를 갖고 있다. 히트 싱크(3)는 이면(방열면)측에 다월(3g)을 갖고 있다. 히트 싱크(3)의 방열면에 형성되어 있는 다월(3g)과 리드 프레임(9a, 9b)을 코킹하는 것에 의해, 리드 프레임(9)과 히트 싱크(3)를 고정하고 있다. 몰드 수지(7)는 반도체 장치(100)를 이물이나, 외력 등으로부터 보호하기 위해서, 반도체 칩(4)이나 회로 기판(5)을 밀봉하고 있다. 리드 프레임(9a, 9b)을 리드컷하는 것에 의해, 반도체 장치(패키지)는 개별 편으로 분리된다.
도 5는 본 실시형태에 있어서의 히트 싱크(3)의 구조를 도시하는 모식도이다. 동일 도면은 히트 싱크(3)의 이측의 형상을 도시하고 있다. 히트 싱크(3)는, 이면(방열면)에 맞물림부가 되는 다월(3g1)과 다월(3g2)이 형성되어 있다. 리드 프레임(9a) 및 리드 프레임(9b)에는, 다월(3g)과 맞물리는 맞물림 구멍(9x)이 개구되어 있다. 다월(3g1)에는, 리드 프레임(9a)의 맞물림 구멍(9x)이 끼워맞춰지고, 맞물려 있다. 다월(3g2)에는, 리드 프레임(9b)의 맞물림 구멍(9x)이 끼워맞춰지고, 맞물려 있다. 히트 싱크(3)의 다월(3g)과 리드 프레임(9)을 코킹하는 것에 의해, 리드 프레임(9)과 히트 싱크(3)를 고정하고 있다. 히트 싱크(3)의 표면(탑재면)에는, 반도체 칩(4)과 회로 기판(5)이 실장되어 있다.
히트 싱크(3)와 리드 프레임(9)을 고정하기 위해서, 히트 싱크(3)의 상면(탑재면)에 다월과 코킹이 존재하는 구조에서는, 부품 실장에 사용할 수 없는 영역이 생긴다. 본 실시형태에 따른 반도체 장치에서는, 히트 싱크의 상면(탑재면)에 다월이나 코킹이 존재하지 않는다. 히트 싱크의 상면을 모두 부품 실장에 사용 가능하므로, 패키지(반도체 장치)의 소형화가 가능해진다. 즉, 본 실시형태에 따른 반도체 장치는, 히트 싱크의 상면(탑재면)을 모두 부품 실장에 사용 가능하기 때문에, 종래에 비해, 패키지(반도체 장치)의 소형화를 실현할 수 있다.
본 실시형태에 따른 반도체 장치는, 주파수 1㎓ 이상, 1W 이상의 전력을 출력하는 반도체 장치에 있어서, 200㎽/K 이상의 열전도율을 갖는 히트 싱크를 가지며, 2단자 이상의 리드를 갖는 리드 프레임에서, 히트 싱크의 측면에 마련한 홈에 리드 프레임을 끼워넣는 것에 의해 리드 프레임과 히트 싱크를 고정하는 것을 특징으로 하고, 히트 싱크 상면에 Si 디바이스, GaAs 디바이스, GaN 디바이스를 Ag 페이스트 수지, 땜납, 소결 Ag 등의 다이 본드재로 실장하고, Au, Ag, Al 등의 본딩 와이어로 결선 후, 몰드 수지로 밀봉한 반도체 장치이다.
즉, 본 발명의 실시형태에 따른 반도체 장치(100)는 탑재면, 방열면, 측면 및 맞물림부를 갖는 히트 싱크와, 상기 히트 싱크의 탑재면에 탑재되어 있는 반도체 칩과, 상기 히트 싱크의 맞물림부에 맞물려 있는 리드 프레임과, 상기 히트 싱크, 상기 반도체 칩 및 상기 리드 프레임을 밀봉하고 있는 몰드 수지를 구비하고, 상기 히트 싱크의 맞물림부는 상기 히트 싱크의 탑재면을 피한 장소에 배치되어 있는 것을 특징으로 하는 것이다.
실시형태 2
본 발명의 실시형태에 따른 반도체 장치(100)는 드레인 전극 단자(1), 게이트 전극 단자(2), 히트 싱크(3), 몰드 수지(7), 리드 프레임(9) 등으로 구성되어 있다. 히트 싱크(3)에는, 반도체 칩과 회로 기판이 탑재되어 있다. 반도체 칩은 드레인 전극, 게이트 전극, 소스 전극을 구비하고 있다. 반도체 칩, 회로 기판, 리드 프레임(9) 및 히트 싱크(3)는 몰드 수지(7)에 의해 밀봉되어 있다. 히트 싱크(3)는 소스 전극 단자를 겸하고 있다.
본 발명의 실시형태에 따른 반도체 장치(100)는, 주파수 1㎓ 이상, 1W 이상의 전력을 출력하는데 적합하다. 히트 싱크(3)는 200㎽/K 이상의 열전도율을 갖고 있다. 히트 싱크(3)는 방열면(이면), 탑재면(상면), 측면을 갖고 있다. 히트 싱크(3)의 이면에는, 리드 프레임(9)이 고정되어 있다. 반도체 칩과 회로 기판은 히트 싱크(3)의 탑재면에 탑재되어 있다. 반도체 칩과 회로 기판으로부터 방출된 열은 히트 싱크(3)의 방열면으로부터 외부로 방사된다.
도 6은 본 발명의 실시형태에 따른 반도체 장치(100)의 구조를 도시하는 단면 모식도이다. 히트 싱크(3)의 상면(탑재면)에는, 반도체 칩(4)이나 회로 기판(5)이 Ag 페이스트 수지, 땜납, 소결 Ag 등의 다이 본드재(8)로 고정되어 있다. 리드 프레임(9)은 2단자 이상의 리드를 갖고 있다. 히트 싱크(3)는 측면에, 맞물림부가 되는 다월(3f)을 갖고 있다. 리드 프레임(9a) 및 리드 프레임(9b)에는, 다월(3f)과 맞물려 있는 맞물림 구멍(9x)이 개구되어 있다. 좌측의 다월(3f)에는 리드 프레임(9a)의 맞물림 구멍(9x)이 끼워맞춰지고, 맞물려 있다. 우측의 다월(3f)에는 리드 프레임(9b)의 맞물림 구멍(9x)이 끼워맞춰지고, 맞물려 있다.
히트 싱크(3)의 다월(3f)과 리드 프레임(9a, 9b)을 코킹하는 것에 의해, 리드 프레임(9)과 히트 싱크(3)를 고정하고 있다. 본 발명의 실시형태에 따른 몰드 수지(7)는 반도체 장치(100)를 이물이나, 외력 등으로부터 보호하기 위해서, 반도체 칩(4)과 회로 기판(5)을 밀봉하고 있다. 본 실시형태에 있어서의 반도체 장치(100)는, 히트 싱크의 측면에 마련한 다월에 리드 프레임을 코킹하는 것에 의해 리드 프레임과 히트 싱크를 고정하는 것을 특징으로 하는 반도체 장치이다.
히트 싱크(3)와 리드 프레임(9)을 고정하기 위해서, 히트 싱크(3)의 상면(탑재면)에 다월과 코킹이 존재하는 구조에서는, 부품 실장에 사용할 수 없는 영역이 생긴다. 본 실시형태에 따른 반도체 장치에서는, 히트 싱크의 상면(탑재면)에 다월이나 코킹이 존재하지 않는다. 히트 싱크의 상면(탑재면)을 모두 부품 실장에 사용 가능하므로, 패키지(반도체 장치)의 소형화가 가능해진다. 즉, 본 실시형태에 따른 반도체 장치는, 히트 싱크의 상면을 모두 부품 실장에 사용 가능하기 때문에, 종래에 비해 패키지(반도체 장치)의 소형화를 실현할 수 있다.
실시형태 3
본 발명의 실시형태에 따른 반도체 장치(100)는 드레인 전극 단자(1), 게이트 전극 단자(2), 히트 싱크(3), 몰드 수지(7), 리드 프레임(9) 등으로 구성되어 있다. 히트 싱크(3)에는, 반도체 칩과 회로 기판이 탑재되어 있다. 반도체 칩은 드레인 전극, 게이트 전극, 소스 전극을 구비하고 있다. 반도체 칩, 회로 기판, 리드 프레임(9) 및 히트 싱크(3)는 몰드 수지(7)에 의해서 밀봉되어 있다. 히트 싱크(3)는 소스 전극 단자를 겸하고 있다.
본 발명의 실시형태에 따른 반도체 장치(100)는 주파수 1㎓ 이상, 1W 이상의 전력을 출력하는데 적합하다. 히트 싱크(3)는 200㎽/K 이상의 열전도율을 갖고 있다. 히트 싱크(3)는 방열면(이면), 탑재면(상면), 측면을 갖고 있다. 히트 싱크(3)의 이면에는, 리드 프레임(9)이 고정되어 있다. 반도체 칩과 회로 기판은 히트 싱크(3)의 탑재면에 탑재되어 있다. 반도체 칩과 회로 기판으로부터 방출된 열은 히트 싱크(3)의 방열면으로부터 외부로 방사된다.
도 7은 본 발명의 실시형태에 따른 반도체 장치(100)의 구조를 도시하는 단면 모식도이다. 히트 싱크(3)의 상면(탑재면)에는, 반도체 칩(4)이나 회로 기판(5)이 Ag 페이스트 수지, 땜납, 소결 Ag 등의 다이 본드재(8)로 고정되어 있다. 리드 프레임(9)은 2단자 이상의 리드를 갖고 있다. 히트 싱크(3)는, 이면에 맞물림부가 되는 홈(3e)을 갖고 있다. 홈(3e)은 히트 싱크(3)의 이면으로부터 상면을 향하여 종방향으로 형성되어 있으며, 히트 싱크의 상면을 관통하고 있지 않다.
히트 싱크(3)의 좌측의 홈(3e)에는 리드 프레임(9a)이 끼워맞춰지고, 맞물려 있다. 히트 싱크(3)의 우측의 홈(3e)에는 리드 프레임(9b)이 끼워맞춰지고, 맞물려 있다. 히트 싱크(3)의 홈(3e)에, 리드 프레임(9a) 및 리드 프레임(9b)을 끼워넣는 것에 의해, 리드 프레임(9)과 히트 싱크(3)를 고정하고 있다.
본 발명의 실시형태에 따른 몰드 수지(7)는, 반도체 장치(100)를 이물이나, 외력 등으로부터 보호하기 위해서, 반도체 칩(4)과 회로 기판(5)을 밀봉하고 있다. 따라서, 본 발명의 실시형태에 따른 반도체 장치(100)는, 히트 싱크의 이면에 마련한 홈에 리드 프레임을 끼워넣는 것에 의해, 리드 프레임과 히트 싱크를 고정하는 것을 특징으로 하는 반도체 장치이다. 또한, 본 발명의 실시형태에 따른 홈은 V자형상이어도 U자형상이어도 좋다.
히트 싱크(3)와 리드 프레임(9)을 고정하기 위해서, 히트 싱크(3)의 상면(탑재면)에 다월과 코킹이 존재하는 구조에서는, 부품 실장에 사용할 수 없는 영역이 생긴다. 본 실시형태에 따른 반도체 장치에서는, 히트 싱크의 상면(탑재면)에 다월이나 코킹이 존재하지 않는다. 히트 싱크의 상면을 모두 부품 실장에 사용 가능하므로, 패키지(반도체 장치)의 소형화가 가능해진다. 즉, 본 실시형태에 따른 반도체 장치는, 히트 싱크의 상면을 모두 부품 실장에 사용 가능하기 때문에, 종래에 비해, 패키지(반도체 장치)의 소형화를 실현할 수 있다.
실시형태 4
본 발명의 실시형태에 따른 반도체 장치(100)는 드레인 전극 단자(1), 게이트 전극 단자(2), 히트 싱크(3), 몰드 수지(7), 리드 프레임(9) 등으로 구성되어 있다. 히트 싱크(3)에는, 반도체 칩과 회로 기판이 탑재되어 있다. 반도체 칩은 드레인 전극, 게이트 전극, 소스 전극을 구비하고 있다. 반도체 칩, 회로 기판, 리드 프레임(9) 및 히트 싱크(3)는 몰드 수지(7)에 의해 밀봉되어 있다. 히트 싱크(3)는 소스 전극 단자를 겸하고 있다.
본 발명의 실시형태에 따른 반도체 장치(100)는 주파수 1㎓ 이상, 1W 이상의 전력을 출력하는데 적합하다. 히트 싱크(3)는 200㎽/K 이상의 열전도율을 갖고 있다. 히트 싱크(3)는 방열면(이면)과 탑재면(상면)과 측면을 갖고 있다. 히트 싱크(3)의 이면에는 리드 프레임(9)이 고정되어 있다. 반도체 칩과 회로 기판은 히트 싱크(3)의 탑재면에 탑재되어 있다. 반도체 칩과 회로 기판으로부터 방출된 열은 히트 싱크(3)의 방열면으로부터 외부로 방사된다.
도 8은 본 발명의 실시형태에 따른 반도체 장치(100)의 구조를 도시하는 단면 모식도이다. 히트 싱크(3)의 상면(탑재면)에는 반도체 칩(4)이나 회로 기판(5)이 Ag 페이스트 수지, 땜납, 소결 Ag 등의 다이 본드재(8)로 고정되어 있다. 리드 프레임(9)은 2단자 이상의 리드를 갖고 있다. 히트 싱크(3)는, 측면에 맞물림부가 되는 홈(3d)을 갖고 있다. 홈(3d)은 히트 싱크(3)의 측면에 측면의 전체 길이에 걸쳐서 형성되어 있다.
히트 싱크(3)의 좌측의 홈(3d)에는 리드 프레임(9a)이 끼워맞춰지고, 맞물려 있다. 히트 싱크(3)의 우측의 홈(3d)에는 리드 프레임(9b)이 끼워맞춰지고, 맞물려 있다. 히트 싱크(3)의 홈(3d)에, 리드 프레임(9a)과 리드 프레임(9b)을 끼워넣는 것에 의해, 리드 프레임(9)과 히트 싱크(3)를 고정하고 있다.
본 발명의 실시형태에 따른 몰드 수지(7)는, 반도체 장치(100)를 이물이나, 외력 등으로부터 보호하기 위해서, 반도체 칩(4)과 회로 기판(5)을 밀봉하고 있다. 따라서, 본 발명의 실시형태에 따른 반도체 장치는, 히트 싱크의 측면에 마련한 홈에 리드 프레임을 끼워넣는 것에 의해, 리드 프레임과 히트 싱크를 고정하는 것을 특징으로 하는 반도체 장치이다. 또한, 본 발명의 실시형태에 따른 홈은 V자형상이어도 U자형상이어도 좋다.
히트 싱크(3)와 리드 프레임(9)을 고정하기 위해서, 히트 싱크(3)의 상면(탑재면)에 다월과 코킹이 존재하는 구조에서는, 부품 실장에 사용할 수 없는 영역이 생긴다. 본 발명의 실시형태에 따른 반도체 장치에서는, 히트 싱크의 상면(탑재면)에 다월이나 코킹이 존재하지 않는다. 히트 싱크의 상면(탑재면)을 모두 부품 실장에 사용 가능하므로, 패키지(반도체 장치)의 소형화가 가능해진다. 즉, 본 발명의 실시형태에 따른 반도체 장치는, 히트 싱크의 상면을 모두 부품 실장에 사용 가능하기 때문에, 종래에 비해, 패키지(반도체 장치)의 소형화를 실현할 수 있다.
또한, 본원 명세서에 개시된 기술은 개시된 기술 사상의 범위 내에 있어서, 각 실시형태를 자유롭게 조합하거나, 각 실시형태를 적절히 변형, 생략하는 것이 가능하다.
1: 드레인 전극 단자 2: 게이트 전극 단자
3: 히트 싱크 3d: 홈
3e: 홈 3f: 다월
3g: 다월 4: 반도체 칩
5: 회로 기판 6: 본딩 와이어
7: 몰드 수지 8: 다이 본드재
9: 리드 프레임 9a: 리드 프레임
9b: 리드 프레임 100: 반도체 장치

Claims (10)

  1. 탑재면, 방열면, 측면, 제 1 맞물림부 및 제 2 맞물림부를 갖는 히트 싱크와,
    상기 히트 싱크의 탑재면에 탑재되어 있는 반도체 칩과,
    상기 히트 싱크의 제 1 맞물림부에 맞물려 있는 제 1 리드 프레임과,
    상기 히트 싱크의 제 2 맞물림부에 맞물려 있는 제 2 리드 프레임과,
    상기 히트 싱크, 상기 반도체 칩, 상기 제 1 리드 프레임 및 상기 제 2 리드 프레임을 밀봉하고 있는 몰드 수지와,
    상기 반도체 칩의 드레인 전극과 본딩 와이어로 접속되어 있는 드레인 전극 단자와,
    상기 반도체 칩의 게이트 전극과 본딩 와이어로 접속되어 있는 게이트 전극 단자를 구비하고,
    상기 히트 싱크가 갖는 제 1 맞물림부 및 제 2 맞물림부는 상기 히트 싱크의 탑재면을 피한 장소에 배치되어 있고,
    상기 제 1 리드 프레임과 상기 제 2 리드 프레임을 연결하는 방향과, 상기 드레인 전극 단자와 상기 게이트 전극 단자를 연결하는 방향은, 직교하고 있는 것을 특징으로 하는
    반도체 장치.
  2. 제 1 항에 있어서,
    상기 히트 싱크가 갖는 제 1 맞물림부 및 제 2 맞물림부는, 상기 히트 싱크가 갖는 방열면에 형성되어 있는 다월로 이루어지는 것을 특징으로 하는
    반도체 장치.
  3. 제 1 항에 있어서,
    상기 히트 싱크가 갖는 제 1 맞물림부 및 제 2 맞물림부는, 상기 히트 싱크가 갖는 측면에 형성되어 있는 다월로 이루어지는 것을 특징으로 하는
    반도체 장치.
  4. 제 1 항에 있어서,
    상기 히트 싱크가 갖는 제 1 맞물림부 및 제 2 맞물림부는, 상기 히트 싱크가 갖는 방열면에 형성되어 있는 홈으로 이루어지는 것을 특징으로 하는
    반도체 장치.
  5. 제 1 항에 있어서,
    상기 히트 싱크가 갖는 제 1 맞물림부 및 제 2 맞물림부는, 상기 히트 싱크가 갖는 측면에 형성되어 있는 홈으로 이루어지는 것을 특징으로 하는
    반도체 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 히트 싱크가 갖는 방열면은, 상기 몰드 수지로부터 드러나 있는 것을 특징으로 하는
    반도체 장치.
  7. 제 1 항에 있어서,
    상기 반도체 칩은 소스 전극을 갖고 있으며,
    상기 히트 싱크는, 상기 반도체 칩이 갖는 소스 전극과 접속되어 있는 것을 특징으로 하는
    반도체 장치.
  8. 삭제
  9. 삭제
  10. 제 1 항에 있어서,
    상기 히트 싱크의 탑재면에 탑재되어 있는 회로 기판을 추가로 구비하고 있으며,
    상기 회로 기판은 상기 몰드 수지에 의해 밀봉되어 있는 것을 특징으로 하는
    반도체 장치.
KR1020207016680A 2017-12-27 2017-12-27 반도체 장치 KR102351764B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/046929 WO2019130474A1 (ja) 2017-12-27 2017-12-27 半導体装置

Publications (2)

Publication Number Publication Date
KR20200087200A KR20200087200A (ko) 2020-07-20
KR102351764B1 true KR102351764B1 (ko) 2022-01-14

Family

ID=63165951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207016680A KR102351764B1 (ko) 2017-12-27 2017-12-27 반도체 장치

Country Status (6)

Country Link
US (1) US11335619B2 (ko)
JP (1) JP6373545B1 (ko)
KR (1) KR102351764B1 (ko)
CN (1) CN111615747B (ko)
DE (1) DE112017008323T5 (ko)
WO (1) WO2019130474A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023100733A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 半導体装置、および、半導体装置の製造方法
CN116705748B (zh) * 2023-08-08 2023-10-17 山东隽宇电子科技有限公司 一种半导体大面积冷却引线框架

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011899A (ja) * 2003-06-17 2005-01-13 Himeji Toshiba Ep Corp リードフレーム及びそれを用いた電子部品
JP2005150209A (ja) 2003-11-12 2005-06-09 Denso Corp 電子装置およびその製造方法
JP2006073670A (ja) * 2004-08-31 2006-03-16 Denso Corp 集積回路装置
KR100579397B1 (ko) * 2004-12-16 2006-05-12 서울반도체 주식회사 리드프레임과 직접 연결된 히트싱크를 채택하는 발광다이오드 패키지
JP2012199436A (ja) 2011-03-22 2012-10-18 Toshiba Corp 半導体装置及びその製造方法
JP2015035554A (ja) * 2013-08-09 2015-02-19 住友電工デバイス・イノベーション株式会社 半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS514906B2 (ko) 1971-12-15 1976-02-16
JPS52105970A (en) 1976-03-04 1977-09-06 Tdk Electronics Co Ltd Method of producing magnetic tape storage case
JPS52150970A (en) 1976-06-11 1977-12-15 Hitachi Ltd Resin molded type semiconductor device
JPS58223353A (ja) * 1982-06-21 1983-12-24 Toshiba Corp 半導体装置
JPS60103651A (ja) * 1983-11-11 1985-06-07 Hitachi Ltd 半導体装置
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
JPH0645348U (ja) * 1992-11-24 1994-06-14 富士通テン株式会社 ハイブリッドｉｃ用リード端子
KR0137066B1 (ko) * 1994-09-07 1998-04-24 황인길 히트싱크 내장형 반도체패키지 및 그 제조방법
WO1996027903A1 (en) * 1995-03-06 1996-09-12 National Semiconductor Corporation Heat sink for integrated circuit packages
JPH08255853A (ja) * 1995-03-16 1996-10-01 Ibiden Co Ltd 電子部品搭載装置
JPH10284658A (ja) * 1997-04-04 1998-10-23 Hitachi Ltd 半導体装置及びその製造方法
JPH11145364A (ja) * 1997-11-12 1999-05-28 Denso Corp 樹脂封止型半導体装置及びその製造方法
JP3885321B2 (ja) * 1997-11-19 2007-02-21 株式会社デンソー 樹脂封止型半導体部品の製造方法
KR100259080B1 (ko) * 1998-02-11 2000-06-15 김영환 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지
JP3854208B2 (ja) 2002-09-09 2006-12-06 株式会社三井ハイテック リードフレームおよびリードフレームの製造方法
JP2004228447A (ja) * 2003-01-24 2004-08-12 Nec Semiconductors Kyushu Ltd 半導体装置及びその製造方法
WO2006059828A1 (en) 2004-09-10 2006-06-08 Seoul Semiconductor Co., Ltd. Light emitting diode package having multiple molding resins
JP2006093470A (ja) * 2004-09-24 2006-04-06 Toshiba Corp リードフレーム、発光装置、発光装置の製造方法
TWI405349B (zh) 2004-10-07 2013-08-11 Seoul Semiconductor Co Ltd 側照明透鏡以及使用此透鏡的發光元件
WO2006065007A1 (en) 2004-12-16 2006-06-22 Seoul Semiconductor Co., Ltd. Leadframe having a heat sink supporting ring, fabricating method of a light emitting diodepackage using the same and light emitting diodepackage fabbricated by the method
JP4688751B2 (ja) * 2006-07-25 2011-05-25 三菱電機株式会社 半導体装置
JP2012033665A (ja) * 2010-07-30 2012-02-16 On Semiconductor Trading Ltd 半導体装置及びその製造方法
JP5585518B2 (ja) * 2011-04-08 2014-09-10 株式会社デンソー 半導体装置及び半導体装置の製造方法
JP2012248774A (ja) * 2011-05-31 2012-12-13 Denso Corp 半導体装置およびその製造方法
US10199303B1 (en) * 2017-08-07 2019-02-05 Nxp Usa, Inc. Molded air cavity packages and methods for the production thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011899A (ja) * 2003-06-17 2005-01-13 Himeji Toshiba Ep Corp リードフレーム及びそれを用いた電子部品
JP2005150209A (ja) 2003-11-12 2005-06-09 Denso Corp 電子装置およびその製造方法
JP2006073670A (ja) * 2004-08-31 2006-03-16 Denso Corp 集積回路装置
KR100579397B1 (ko) * 2004-12-16 2006-05-12 서울반도체 주식회사 리드프레임과 직접 연결된 히트싱크를 채택하는 발광다이오드 패키지
JP2012199436A (ja) 2011-03-22 2012-10-18 Toshiba Corp 半導体装置及びその製造方法
JP2015035554A (ja) * 2013-08-09 2015-02-19 住友電工デバイス・イノベーション株式会社 半導体装置

Also Published As

Publication number Publication date
JP6373545B1 (ja) 2018-08-15
CN111615747A (zh) 2020-09-01
WO2019130474A1 (ja) 2019-07-04
CN111615747B (zh) 2023-10-03
JPWO2019130474A1 (ja) 2019-12-26
US20200258806A1 (en) 2020-08-13
KR20200087200A (ko) 2020-07-20
US11335619B2 (en) 2022-05-17
DE112017008323T5 (de) 2020-09-10

Similar Documents

Publication Publication Date Title
US8258622B2 (en) Power device package and semiconductor package mold for fabricating the same
KR101539250B1 (ko) 열적으로 강화된 박형 반도체 패키지
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
US20070210438A1 (en) Semiconductor package
US20060170083A1 (en) Side view LED package having lead frame structure designed to improve resin flow
JP2009278103A (ja) 金属層の間に挟まれたフリップチップダイを特徴とする半導体パッケージ
US11842952B2 (en) Double side heat dissipation for silicon chip package
US9484289B2 (en) Semiconductor device with heat spreader
EP2849220A2 (en) Semiconductor package and semiconductor device
US10825753B2 (en) Semiconductor device and method of manufacture
KR102351764B1 (ko) 반도체 장치
US9666557B2 (en) Small footprint semiconductor package
KR20170092112A (ko) 수지 봉지형 반도체 장치
CN107634036B (zh) 半导体装置
US9743557B2 (en) Amplifier module with enhanced heat dissipating function and semiconductor device
JP2010003858A (ja) 半導体装置
JP2021082714A (ja) 半導体装置
US9099451B2 (en) Power module package and method of manufacturing the same
US20180102300A1 (en) Connectable Package Extender for Semiconductor Device Package
RU2659304C1 (ru) Корпус мощной гибридной свч интегральной схемы
JP2018182131A (ja) 半導体装置および半導体装置の製造方法
CN116403976A (zh) 半导体装置
CN112713122A (zh) 半导体装置及半导体装置的制造方法
JP2014003134A (ja) 高放熱型電子部品収納用パッケージ
JP2009194275A (ja) 実装用組立構造および樹脂封止型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant