JP2015035554A

JP2015035554A - 半導体装置

Info

Publication number: JP2015035554A
Application number: JP2013166808A
Authority: JP
Inventors: 真吾井上; Shingo Inoue
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2013-08-09
Filing date: 2013-08-09
Publication date: 2015-02-19

Abstract

【課題】樹脂封止部上にチップ部品等を実装することが可能な半導体装置を提供すること。
【解決手段】本発明は、ダイパッド１０と、ダイパッド１０上に搭載された半導体チップ１４と、一端が半導体チップ１４に接続されるワイヤ３０ａ、３０ｂと、ワイヤ３０ａ、３０ｂの他端が接続されると共に、上端よりも大きい面積の下端を有する入力端子２６及び出力端子２８と、ダイパッド１０、半導体チップ１４、ワイヤ３０ａ、３０ｂ、入力端子２６、及び出力端子２８を封止し、上面に入力端子２６及び出力端子２８の上端が露出すると共に、下面に入力端子２６及び出力端子２８の下端が上端よりも大きい面積で露出してなる樹脂封止部３２と、を備える半導体装置である。
【選択図】図１

Description

本発明は、半導体装置に関し、例えば半導体チップが樹脂封止部により封止された半導体装置に関する。

ダイパッド、入力端子、及び出力端子を有するリードフレームを用い、ダイパッド上に実装した半導体チップを樹脂封止部で封止する構成が知られている。また、半導体チップで発生した熱を放熱させるために、樹脂封止部の上面から、半導体チップと熱的に接続する金属部を露出させる構成が知られている（例えば、特許文献１、２参照）。

米国特許第８０４９３１２号明細書米国特許第６７７７８００号明細書

ダイパッド上に実装した半導体チップを樹脂封止部で封止する従来の構成では、入力端子及び出力端子は、樹脂封止部の下面からのみ露出する。半導体装置の小型化のためには、半導体チップに電気的に接続されるチップ部品等を、樹脂封止部上に実装することが望ましいが、従来の構成では、実現することが難しい。

本発明は、上記課題に鑑みなされたものであり、樹脂封止部上にチップ部品等を実装することが可能な半導体装置を提供することを目的とする。

本発明は、ダイパッドと、前記ダイパッド上に搭載された半導体チップと、一端が前記半導体チップに接続される接続部と、前記接続部の他端が接続されると共に、上端よりも大きい面積の下端を有する端子と、前記ダイパッド、前記半導体チップ、前記接続部、及び前記端子を封止し、上面に前記端子の前記上端が露出すると共に、下面に前記端子の前記下端が前記上端よりも大きい面積で露出してなる樹脂封止部と、を備えることを特徴とする半導体装置である。本発明によれば、樹脂封止部上にチップ部品等を実装することができる。

上記構成において、上面にチップ部品が搭載され、下面に前記チップ部品に接続された電極が設けられた基板をさらに備え、前記基板の前記電極は、前記樹脂封止部の上面に露出した前記端子の前記上端に接続され、前記樹脂封止部の下面に露出した前記端子の前記下端は、外部と接続される接続部となる構成とすることができる。

上記構成において、前記端子の側面は、前記樹脂封止部の側面から露出している構成とすることがっできる。

本発明によれば、樹脂封止部上にチップ部品等を実装することができる。

図１は、実施例１に係る半導体装置の断面図である。図２（ａ）は、実施例１に係る半導体装置の上面斜視図、図２（ｂ）は、下面斜視図である。図３は、比較例１に係る半導体装置の断面図である。図４は、実施例１の変形例１に係る半導体装置の断面図である。図５（ａ）は、実施例２に係る半導体装置の上面図、図５（ｂ）は、プリント基板の下面図、図５（ｃ）は、図５（ａ）のＡ−Ａ間の断面図である。図６は、実施例２に係る半導体装置を示す回路図である。図７（ａ）は、実施例３に係る半導体装置の上面図、図７（ｂ）は、プリント基板の下面図、図７（ｃ）は、図７（ａ）のＡ−Ａ間の断面図である。図８は、実施例３に係る半導体装置を示す回路図である。図９（ａ）は、実施例４に係る半導体装置の上面図、図９（ｂ）は、プリント基板の下面図、図９（ｃ）は、図９（ａ）のＡ−Ａ間の断面図である。図１０は、実施例４に係る半導体装置を示す回路図である。

以下、図面を参照して、本発明の実施例について説明する。

図１は、実施例１に係る半導体装置の断面図である。図２（ａ）は、実施例１に係る半導体装置の上面斜視図、図２（ｂ）は、下面斜視図である。図１のように、実施例１の半導体装置１００は、ダイパッド１０と入力端子２６と出力端子２８とを含むリードフレーム１１、半導体チップ１４、及び樹脂封止部３２を有する。リードフレーム１１は、例えば銅等の金属からなる。半導体チップ１４は、ダイパッド１０上に導電性接着剤１２によって固定されて搭載されている。導電性接着剤１２は、例えば金−錫の合金、銀、又は半田など金属を含むペーストを用いることができる。半導体チップ１４は、例えば高周波及び高出力で動作する半導体チップであり、窒化物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）チップである。なお、窒化物半導体としては、例えばＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮが挙げられる。

ダイパッド１０上に、更に、入力側の整合基板１６と出力側の整合基板１８とが導電性接着剤１２によって固定され搭載されていてもよい。入力側の整合基板１６と出力側の整合基板１８とは、半導体チップ１４の入力側及び出力側におけるインピーダンス整合のプリマッチのためのキャパシタを有する。半導体チップ１４の上面には、半導体チップ１４の上面に形成された機能部分におけるゲート電極及びドレイン電極に電気的に接続されたゲート電極パッド２０及びドレイン電極パッド２２が設けられている。半導体チップ１４の下面には、半導体チップ１４の上面に形成された機能部分におけるソース電極に、半導体チップ１４を貫通するビア配線（不図示）によって電気的に接続されたソース電極パッド２４が設けられている。

半導体チップ１４の上面に設けられたゲート電極パッド２０は、ワイヤ３０ａ（接続部：接続部はワイヤ以外にもリボンを用いることができる）によって、入力側の整合基板１６に電気的に接続される。半導体チップ１４の上面に設けられたドレイン電極パッド２２は、ワイヤ３０ｂ（接続部）によって、出力側の整合基板１８に電気的に接続される。ワイヤ３０ａ、３０ｂは、例えば金等の金属からなる。つまり、ワイヤ３０ａ、３０ｂの一端は半導体チップ１４に接続され、他端は整合基板１６、１８に接続されている。

入力端子２６と出力端子２８とは、例えばダイパッド１０を挟むように、ダイパッド１０の周囲に配置されている。入力側の整合基板１６は、ワイヤ３０ｃによって、入力端子２６に電気的に接続され、出力側の整合基板１８は、ワイヤ３０ｄによって、出力端子２８に電気的に接続される。ワイヤ３０ｃ、３０ｄも、例えば金等の金属からなる。このように、半導体チップ１４のゲート電極パッド２０は、入力端子２６に電気的に接続され、ドレイン電極パッド２２は、出力端子２８に電気的に接続される。半導体チップ１４のソース電極パッド２４は、導電性接着剤１２を介して、ダイパッド１０に電気的に接続される。

図１から図２（ｂ）のように、樹脂封止部３２は、半導体チップ１４、整合基板１６、１８、ワイヤ３０ａ〜３０ｄ、及びリードフレーム１１を封止して設けられている。樹脂封止部３２は、例えばエポキシ樹脂からなる。入力端子２６及び出力端子２８はＬ字型形状をしていて、上端と下端とが樹脂封止部３２の上面と下面とから露出している。入力端子２６及び出力端子２８の下端の面積は、上端の面積よりも大きくなっている。入力端子２６及び出力端子２８の側面は、樹脂封止部３２の側面から露出している。ダイパッド１０の下面は、半導体チップ１４で発生した熱の放熱性及びソース電極パッド２４を基準電位（例えばグランド電位）に電気的に接続させる観点から、樹脂封止部３２の下面から露出している。

リードフレーム１１は、基準電位端子３４を更に有していてもよい。基準電位端子３４は、入力端子２６と出力端子２８との両側に設けられている。基準電位端子３４も入力端子２６及び出力端子２８と同様に、上端、下端及び側面が、樹脂封止部３２の上面、下面及び側面から露出している。基準電位端子３４は、例えばダイパッド１０と電気的に接続され、基準電位（例えばグランド電位）となっている。

ここで、実施例１の半導体装置の効果を説明するために、比較例１の半導体装置について説明する。図３は、比較例１に係る半導体装置の断面図である。図３のように、比較例１では、リードフレーム８４に含まれる入力端子８６及び出力端子８８は、樹脂封止部３２の下面から露出しているが、上面からは露出していない。その他の構成は、実施例１の図１と同じであるため説明を省略する。

比較例１では、入力端子８６及び出力端子８８が樹脂封止部３２の下面から露出し、上面からは露出していない。このため、チップ部品等を半導体チップ１４に電気的に接続させる場合、チップ部品等を樹脂封止部３２上に配置することが難しい。

一方、実施例１によれば、入力端子２６及び出力端子２８の下端が、樹脂封止部３２の下面から露出するのに加えて、上端が上面からも露出している。これにより、樹脂封止部３２の上面に半田付け可能なパッドが形成されるため、樹脂封止部３２上にチップ部品等を配置することができる。また、樹脂封止部３２の上面から露出する入力端子２６及び出力端子２８の上端の面積は、樹脂封止部３２の下面から露出する入力端子２６及び出力端子２８の下端の面積よりも小さくなっている（例えば、上端の面積は、下端の面積の７０％から８０％程度の面積となっている）。つまり、入力端子２６及び出力端子２８の下端が、樹脂封止部３２の上面から露出する上端よりも大きい面積で、樹脂封止部３２の下面から露出している。これにより、樹脂封止部３２上にチップ部品等を配置して高周波信号を扱う場合でも、高周波信号に与える影響を抑えることができる。もし、上端の面積が下端の面積と同等の場合には、樹脂封止部の上面に設けられる回路やチップ部品等に対し寄生容量が発生するため、整合回路の誤差の起因となる。また、下端の面積を小さくし上端の面積と同等になる場合には、その下端と接地する下地との接地強度が弱くなり、また、入力端子２６及び出力端子２８にワイヤを設けることができなくなる。

実施例１では、入力端子２６及び出力端子２８の側面は、樹脂封止部３２の側面から露出している場合を例に示したが、図４の実施例１の変形例１のように、入力端子２６及び出力端子２８の側面が、樹脂封止部３２で覆われている場合でもよい。しかしながら、入力端子２６及び出力端子２８の側面が樹脂封止部３２の側面から露出することで、樹脂封止部３２上に実装するチップ部品等の半田付け具合をチェックすることができる。したがって、入力端子２６及び出力端子２８の側面は、樹脂封止部３２の側面から露出していることが好ましい。

実施例１の半導体装置１００は、比較例１の半導体装置に対して、リードフレームの形状を変えることで形成することができる。よって、実施例１の半導体装置１００は、容易に得ることができる。また、整合基板１６、１８は設けられていない場合でもよく、この場合、半導体チップ１４に一端が接続するワイヤ３０ａ、３０ｂの他端は、入力端子２６及び出力端子２８に接続されることになる。

図５（ａ）は、実施例２に係る半導体装置の上面図、図５（ｂ）は、プリント基板の下面図、図５（ｃ）は、図５（ａ）のＡ−Ａ間の断面図である。図５（ａ）から図５（ｃ）のように、実施例２の半導体装置２００は、実施例１の半導体装置１００上に、導電性接着剤４２によって、プリント基板４０が接続されている。導電性接着剤４２は、例えば金−錫の合金、銀、又は半田など金属を含むペーストを用いることができる。

プリント基板４０には、入力配線４４、出力配線４６、及び基準電位配線４８が形成されている。各配線は、プリント基板４０の下面から側面を経由して上面に延在している。なお、図５（ａ）及び図５（ｂ）では、各配線は、プリント基板４０の側面においてハーフビア配線の構成をしているが、ハーフビア配線の代わりに、プリント基板４０を貫通するビア配線の形態をとってもよい。

入力配線４４は、プリント基板４０の下面に形成された部分が導電性接着剤４２によって入力端子２６の上端に接続されている。したがって、入力配線４４は、入力端子２６に電気的に接続されている。同様に、出力配線４６及び基準電位配線４８は、プリント基板４０の下面に形成された部分が導電性接着剤４２によって出力端子２８及び基準電位端子３４（図５（ａ）〜図５（ｃ）では不図示、以下同様）に接続されている。これにより、出力配線４６は、出力端子２８に電気的に接続されている。基準電位配線４８は、基準電位端子３４に電気的に接続され、例えばグランド電位となっている。

プリント基板４０の上面には、チップ部品５０、５２が搭載されている。チップ部品５０は、入力配線４４と基準電位配線４８とに跨って搭載されている。チップ部品５２は、出力配線４６と基準電位配線４８とに跨って搭載されている。チップ部品５０、５２は、例えば容量チップである。

図６は、実施例２に係る半導体装置を示す回路図である。図６のように、入力端子Ｉｎから出力端子Ｏｕｔにかけて、インダクタＬ１、Ｌ２、ＨＥＭＴ１４ａ、インダクタＬ３、Ｌ４が直列に接続されている。インダクタＬ２は、ＨＥＭＴ１４ａのゲート電極Ｇに接続され、インダクタＬ３は、ＨＥＭＴ１４ａのドレイン電極Ｄに接続されている。ＨＥＭＴ１４ａのソース電極Ｓは基準電位（例えばグランド電位）に接続されている。入力端子ＩｎとインダクタＬ１との間のノードｎ１と基準電位（例えばグランド電位）との間にキャパシタＣ１が接続されている。インダクタＬ１とＬ２との間のノードｎ２と基準電位（例えばグランド電位）との間にキャパシタＣ２が接続されている。インダクタＬ３とＬ４との間のノードｎ３と基準電位（例えばグランド電位）との間にキャパシタＣ３が接続されている。インダクタＬ４と出力端子Ｏｕｔとの間のノードｎ４と基準電位（例えばグランド電位）との間にキャパシタＣ４が接続されている。

ＨＥＭＴ１４ａは、図５（ｃ）の半導体チップ１４に対応する。インダクタＬ１はワイヤ３０ｃにより生成され、インダクタＬ２はワイヤ３０ａにより生成され、インダクタＬ３はワイヤ３０ｂにより生成され、インダクタＬ４はワイヤ３０ｄにより生成される。キャパシタＣ１はチップ部品５０によるキャパシタであり、キャパシタＣ２は整合基板１６によるキャパシタであり、キャパシタＣ３は整合基板１８によるキャパシタであり、キャパシタＣ４はチップ部品５２によるキャパシタである。

入力端子Ｉｎに入力された高周波信号は、ＨＥＭＴ１４ａにより増幅されて、出力端子Ｏｕｔから出力される。ＨＥＭＴ１４ａの入力側にインダクタＬ１、Ｌ２とキャパシタＣ１、Ｃ２とが接続され、出力側にインダクタＬ３、Ｌ４とキャパシタＣ３、Ｃ４とが接続されている。このため、入力側及び出力側におけるインピーダンス整合がなされる。

実施例２によれば、上面にチップ部品５０、５２が搭載され、下面にチップ部品５０、５２に接続された入力配線４４（電極）及び出力配線４６（電極）が設けられたプリント基板４０を備える。そして、プリント基板４０の入力配線４４及び出力配線４６は、樹脂封止部３２の上面に露出した入力端子２６及び出力端子２８の上端に接続されている。また、樹脂封止部３２の下面に露出した入力端子２６及び出力端子２８の下端は、外部と接続される接続部となる。このように、樹脂封止部３２上に、プリント基板４０及びチップ部品５０、５２が設けられることで、半導体装置２００を小型化することができる。このように、樹脂封止部３２上に、プリント基板４０及びチップ部品５０、５２が設けられることで、半導体装置２００を小型化することができる。

図５（ａ）から図５（ｃ）のように、半導体チップ１４は、ワイヤ３０ａ〜３０ｄにより、入力端子２６及び出力端子２８に電気的に接続されている。チップ部品５０、５２は、容量チップであり、入力配線４４と基準電位配線４８及び出力配線４６と基準電位配線４８に跨って設けられている。つまり、チップ部品５０、５２は、入力端子２６と基準電位との間及び出力端子２８と基準電位との間に接続されたキャパシタとなる。これにより、図６のように、ＨＥＭＴ１４ａの入力側にインダクタＬ１、Ｌ２とキャパシタＣ１、Ｃ２が接続され、出力側にインダクタＬ３、Ｌ４とキャパシタＣ３、Ｃ４が接続された構成となり、入力側及び出力側におけるインピーダンス整合を行うことができる。

実施例２では、入力配線４４と基準電位配線４８との間及び出力配線４６と基準電位配線４８との間の両方にチップ部品５０、５２が設けられているが、いずれか一方が設けられている場合でもよい。即ち、チップ部品は、入力端子２６と基準電位との間及び出力端子２８と基準電位との間の少なくとも一方に接続されたキャパシタである場合でもよい。

チップ部品５０、５２は、プリント基板４０上に搭載されているが、プリント基板４０を介さず、入力端子２６、出力端子２８、及び基準電位端子３４の上面に直接接続されていてもよい。即ち、樹脂封止部３２上に、プリント基板４０が設けられてなく、チップ部品５０、５２だけが設けられている場合でもよい。また、チップ部品５０、５２の代わりに、後述する実施例３のように、プリント基板４０に形成された容量性のオープンスタブとなる配線によって、図６のキャパシタＣ１、Ｃ４が生成される場合でもよい。したがって、樹脂封止部３２上には、プリント基板４０及びチップ部品５０、５２の少なくとも一方が設けられた構成とすることができる。

図７（ａ）は、実施例３に係る半導体装置の上面図、図７（ｂ）は、プリント基板の下面図、図７（ｃ）は、図７（ａ）のＡ−Ａ間の断面図である。図７（ａ）から図７（ｃ）のように、実施例３の半導体装置３００は、プリント基板４０に形成された入力配線４４ａ、出力配線４６ａ、及び基準電位配線４８ａのパターン形状並びにプリント基板４０上に搭載されたチップ部品５４が実施例２と異なる。

入力配線４４ａ、出力配線４６ａ、及び基準電位配線４８ａは、プリント基板４０の下面から側面を経由して上面に延在している点は実施例２と同じである。実施例２と異なる点は、複数の基準電位配線４８ａは、プリント基板４０の下面で１つに接続して、入力配線４４ａ及び出力配線４６ａが形成された領域以外の領域を覆っている点である。また、プリント基板４０の上面において、入力配線４４ａは延在して形成されて容量性のオープンスタブとなり、１つの基準電位配線４８ａも延在して形成されてインダクタンス成分が大きくなっている点である。チップ部品５４は、出力配線４６ａとインダクタンス成分の大きい基準電位配線４８ａとに跨って搭載された容量チップである。その他の構成は、実施例２の図５（ａ）から図５（ｃ）と同じであるため説明を省略する。

図８は、実施例３に係る半導体装置を示す回路図である。図８のように、実施例２の図６と異なる点は、キャパシタＣ４と基準電位（例えばグランド電位）との間にインダクタＬ５が直列に接続されている点である。インダクタＬ１、Ｌ２、Ｌ３、Ｌ４は、実施例２と同様に、ワイヤ３０ｃ、３０ａ、３０ｂ、３０ｄにより生成される。キャパシタＣ１は、容量性のオープンスタブである入力配線４４ａにより生成される。キャパシタＣ２、Ｃ３は、実施例２と同様に、整合基板１６、１８によるキャパシタである。キャパシタＣ４は、チップ部品５４によるキャパシタである。インダクタＬ５は、プリント基板４０の上面を延在して設けられた基準電位配線４８ａにより生成される。

実施例３のように、プリント基板４０に容量性のオープンスタブとなる入力配線４４ａが形成されている場合でも、図８のように、ＨＥＭＴ１４ａの入力側にインダクタＬ１、Ｌ２とキャパシタＣ１、Ｃ２が接続された構成となるため、入力側におけるインピーダンス整合を行うことができる。また、入力配線４４ａに加えて、出力配線４６ａを容量性のオープンスタブとしてもよく、これにより、出力側におけるインピーダンス整合を行うこともできる。

図７（ａ）のように、チップ部品５４は、容量チップであり、出力配線４６ａと複数の基準電位配線４８ａのうちのインダクタンス成分の大きい基準電位配線４８ａとに跨って設けられている。つまり、チップ部品５４は、インダクタンス成分の大きい基準電位配線４８ａと出力端子２８との間に接続されたキャパシタとなる。これにより、図８のように、ノードｎ４と基準電位（例えばグランド電位）との間にキャパシタＣ４とインダクタＬ５が直列に接続された構成となり、高調波が出力されることを抑制できる。プリント基板４０とチップ部品５４とは、樹脂封止部３２上に設けられているため、半導体チップ１４に近い位置で高調波処理を行うことができる。よって、高調波処理の効果を高めることができる。

図９（ａ）は、実施例４に係る半導体装置の上面図、図９（ｂ）は、プリント基板の下面図、図９（ｃ）は、図９（ａ）のＡ−Ａ間の断面図である。図９（ａ）から図９（ｃ）のように、実施例４の半導体装置４００は、プリント基板４０に形成された入力配線４４ｂ、出力配線４６ｂ、及び基準電位配線４８ｂのパターン形状並びにプリント基板４０上に搭載されたチップ部品５６、５８が実施例２と異なる。また、プリント基板４０の上面に浮き配線６０も形成されている。

入力配線４４ｂ、出力配線４６ｂ、及び基準電位配線４８ｂは、プリント基板４０の下面から側面を経由して上面に延在している点は実施例２と同じである。実施例２と異なる点は、プリント基板４０の上面において、入力配線４４ｂ及び出力配線４６ｂが互いに近づくように延在し、その間に浮き配線６０が形成されている点である。チップ部品５６は、入力配線４４ｂと浮き配線６０とに跨って搭載された容量チップであり、チップ部品５８は、出力配線４６ｂと浮き配線６０とに跨って搭載された抵抗チップである。その他の構成は、実施例２の図５（ａ）から図５（ｃ）と同じであるため説明を省略する。

図１０は、実施例４に係る半導体装置を示す回路図である。図１０のように、実施例２の図６と異なる点は、キャパシタＣ１、Ｃ４が接続されてなく、ノードｎ１とノードｎ４との間にキャパシタＣ５と抵抗Ｒ１とが直列に接続されている点である。また、ノードｎ４にチョークコイルＬ６が接続されている点である。インダクタＬ１、Ｌ２、Ｌ３、Ｌ４は、実施例２と同様に、ワイヤ３０ｃ、３０ａ、３０ｂ、３０ｄにより生成される。キャパシタＣ２、Ｃ３は、実施例２と同様に、整合基板１６、１８によるキャパシタである。キャパシタＣ５は、チップ部品５６によるキャパシタであり、抵抗Ｒ１は、チップ部品５８による抵抗である。

実施例４によれば、図９（ａ）のように、チップ部品５６は、容量チップであり、入力配線４４ｂと浮き配線６０とに跨って設けられている。チップ部品５８は、抵抗チップであり、出力配線４６ｂと浮き配線６０とに跨って設けられている。つまり、チップ部品５６、５８は、入力端子２６と出力端子２８との間に直列に接続されたキャパシタと抵抗となる。これにより、図１０のように、ノードｎ１とｎ４との間にキャパシタＣ５と抵抗Ｒ１とが直列に接続された構成となり、ＨＥＭＴ１４ａの出力側から入力側へのフィードバック回路が形成される。

このようなフィードバック回路を構成するチッブ部品５６、５８が、半導体チップ１４から離れた位置に設けられると、位相回転を無視できず、発振を引き起こす可能性がある。また、帰還ループが大きくなるために雑音を拾ったり、不要な放射を引き起こし、周りの回路に悪影響を及ぼす可能性がある。一方、実施例４では、チップ部品５６、５８は、樹脂封止部３２上に設けられているため、半導体チップ１４に近い位置にフィードバック回路を形成することができる。よって、上記のようなことを抑制することができる。

実施例１から４では、半導体チップ１４のドレイン電極を半導体チップ１４の出力端子としたが、ゲート電極又はソース電極を出力端子としてもよい。また、半導体チップ１４は、窒化物半導体を用いたＨＥＭＴの場合に限らず、窒化物半導体又はＧａＡｓ系半導体を用いた電界効果トランジスタチップの場合でもよいし、電界効果トランジスタチップ以外の場合でもよい。さらに、基準電位がグランド電位である場合を例に示したが、その他の電位である場合でもよい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ダイパッド
１１リードフレーム
１４半導体チップ
２６入力端子
２８出力端子
３０ａ〜３０ｄワイヤ
３２樹脂封止部
３４基準電位端子
４０プリント基板
４４、４４ａ、４４ｂ入力配線
４６、４６ａ、４６ｂ出力配線
４８、４８ａ、４８ｂ基準電位配線
５０〜５８チップ部品
１００〜４００半導体装置

Claims

ダイパッドと、
前記ダイパッド上に搭載された半導体チップと、
一端が前記半導体チップに接続される接続部と、
前記接続部の他端が接続されると共に、上端よりも大きい面積の下端を有する端子と、
前記ダイパッド、前記半導体チップ、前記接続部、及び前記端子を封止し、上面に前記端子の前記上端が露出すると共に、下面に前記端子の前記下端が前記上端よりも大きい面積で露出してなる樹脂封止部と、を備えることを特徴とする半導体装置。
上面にチップ部品が搭載され、下面に前記チップ部品に接続された電極が設けられた基板をさらに備え、
前記基板の前記電極は、前記樹脂封止部の上面に露出した前記端子の前記上端に接続され、前記樹脂封止部の下面に露出した前記端子の前記下端は、外部と接続される接続部となることを特徴とする請求項１記載の半導体装置。
前記端子の側面は、前記樹脂封止部の側面から露出していることを特徴とする請求項１または２記載の半導体装置。