JP2003289128A - 回路部品内蔵モジュールおよびその製造方法 - Google Patents

回路部品内蔵モジュールおよびその製造方法

Info

Publication number
JP2003289128A
JP2003289128A JP2003010170A JP2003010170A JP2003289128A JP 2003289128 A JP2003289128 A JP 2003289128A JP 2003010170 A JP2003010170 A JP 2003010170A JP 2003010170 A JP2003010170 A JP 2003010170A JP 2003289128 A JP2003289128 A JP 2003289128A
Authority
JP
Japan
Prior art keywords
circuit component
module
component built
electrically insulating
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003010170A
Other languages
English (en)
Other versions
JP3524545B2 (ja
Inventor
Yasuhiro Sugaya
康博 菅谷
Toshiyuki Asahi
俊行 朝日
Shingo Komatsu
慎五 小松
Yoshiyuki Yamamoto
義之 山本
Seiichi Nakatani
誠一 中谷
Sei Yuhaku
祐伯　　聖
Kazuo Otani
和夫 大谷
Yoshinobu Idokawa
義信 井戸川
Tosaku Nishiyama
東作 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003010170A priority Critical patent/JP3524545B2/ja
Publication of JP2003289128A publication Critical patent/JP2003289128A/ja
Application granted granted Critical
Publication of JP3524545B2 publication Critical patent/JP3524545B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】高性能化及び小型化された各種電子情報機器に
好適に用いられる高密度実装化された回路部品内蔵モジ
ュールとその製造方法を提供する。 【解決手段】無機フィラーと熱硬化性樹脂を含む混合物
からなる電気絶縁性基板(201,201a)と、電気絶縁性基板
(201a)の少なくとも主面に形成された複数の配線パター
ン(202a,202b,202c)と、電気絶縁性基板(201,201a)に内
蔵され、配線パターン(202c)に電気的に接続された半導
体チップ(203)と、複数の配線パターン(202a,202b)を電
気的に接続するように電気絶縁性基板(201a)を貫通して
形成されたインナービア(204a)とを含む回路部品内蔵モ
ジュール(212)である。半導体チップ(203)の厚さは３０
μｍ以上１００μｍ以下で、非配線面が研削面であり、
回路部品内蔵モジュール(212)の厚さが８０μｍ以上２
００μｍ以下である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路部品内蔵モジ
ュールおよびその製造方法に関し、詳しくは、半導体チ
ップが電気絶縁性基板に内蔵されて薄型化を図り、多段
積層モジュールにすることで高密度実装化が実現される
回路部品内蔵モジュールおよびその製造方法に関する。
【０００２】
【従来の技術】近年の情報通信産業の目覚しい発達に対
応した各種電子情報機器の高性能化、小型化に伴い、そ
のような電子情報機器に使用される回路部品の高密度
化、高機能化、および短配線化が要望され、これら各特
性の実現のため、回路部品や電子素子を内蔵したモジュ
ール、即ち、回路部品内蔵モジュールの極薄化に対する
要求が一段と強まっている。
【０００３】回路部品の極薄化を図るには、回路部品を
基板の表層に実装する技術では限界があることから、基
板に凹部を設け、その中に半導体チップを配置すること
により基板を薄型化し、回路部品の高密度実装化を図る
技術が提案されている（下記特許文献１〜３）。この技
術では、半導体チップ等の能動部品を基板の凹部に実装
後、半導体チップと基板の接続部と半導体チップを保護
するため、前記凹部に樹脂を塗布して封止する。
【０００４】また、回路基板を多段化することによって
高密度実装化を図る技術も提案されている。従来の、ガ
ラス繊維クロスにエポキシ樹脂を含浸させた基板（ガラ
ス−エポキシ基板）等にドリルによって貫通スルーホー
ル構造を形成する手法では、高密度化への対応に限界が
あることから、ＬＳＩ(large scale integrated circui
t)間や部品間の配線パターンは最短距離では接続されな
いという問題があった。しかし、このような問題を解決
するため、インナービアホール接続技術が提案されてい
る（下記特許文献４〜５）。前記のようなインナービア
ホール接続技術は、特定の積層層間のみ接続することが
可能であって、半導体チップの実装性にも優れている。
【０００５】さらに下記特許文献６には、回路部品内蔵
モジュールの一例として、高熱伝導性を備える回路基板
に半導体チップを内蔵し、前記回路基板を多段に積層し
た、熱放散性能が高いモジュールが提案されている。
【０００６】別の公知例として下記非特許文献７が提案
されている。図１２Ａ及び図１２Ｂを用いてその一例を
説明する。可とう性の５０〜１００μｍの半導体チップ
１００１を実装したガラスーエポキシ基板１００２（図
１２Ａ）を積層して高密度実装化を図った多段積層メモ
リーパッケージ１００３（図１２Ｂ）を形成する。図１
２Ａにおいて、１００４は半導体チップ１００１の突起
電極、１００５はガラスーエポキシ基板１００２の表面
電極、１００６は封止樹脂、１００７はガラスーエポキ
シ基板、１００８はビア、１００９は配線、１０１０は
凹部空間である。
【０００７】
【特許文献１】特開平５−２５９３７２号公報
【特許文献２】特開平１１−１０３１４７号公報
【特許文献３】特開平１１−１６３２４９号公報
【特許文献４】特開昭６３−４７９９１号公報
【特許文献５】特開平６−２６８３４５号公報
【特許文献６】特開平１１−２２０２６２号公報
【０００８】
【特許文献７】ICEP Proceeding Stacking Semiconduct
or Packages, 2001, P16-21
【０００９】
【発明が解決しようとする課題】しかし、回路基板に凹
部空間１０１０を設けて、その中に半導体チップ１００
１を配置する技術では、セラミック基板、樹脂系基板の
いずれを用いても、基板に凹部を加工する工程に多額の
コストを要し、また、生産歩留まりが低下する問題もあ
った。また、ガラス−エポキシ基板に封止樹脂を用いて
半導体チップを配置する技術においては、スルーホール
メッキビアホール接続技術を用いるが、基板に用いる材
料が通常ガラス−エポキシ等の樹脂であるため、基板自
体の熱伝導度が低くモジュールの放熱性能が不足して信
頼性を損なっていた。
【００１０】さらに、回路基板を多段に積層した回路部
品内蔵モジュールにおいて、複数の半導体チップが縦方
向に積層された形態の場合は、モジュール全体の厚さが
過大となって高密度実装化に限界があった。SRAM(stati
c random access memory)、フラッシュメモリー等、種
類の異なるメモリー半導体チップが縦方向に積層された
メモリーモジュールでは、薄型化を図るために半導体チ
ップの厚さに制約がかかり、モジュール全体の積層数
は、高々３〜４層となり高密度実装化が不十分であっ
た。
【００１１】一方、半導体チップをウエハー上で研磨し
た後、ダイシングして基板に実装する技術の開発も活発
になっているが、そのような薄型の半導体チップは取り
扱い性が悪く、基板への実装性に代表される生産効率は
低いものであった。
【００１２】また、図１２Ａ−Ｂに示すような、薄型の
半導体チップを積層した多段積層メモリーパッケージ１
００３では、基板１００２の厚さが支配的となり、特定
のモジュール厚さの範囲内に例えば８段程度のスタック
を設けることは困難であった。また、この多段積層モジ
ュールでは、層間接続方法としてメッキで構成したビア
が一般に用いられ、層間の接着性を高めるために複雑な
工程を必要していた。そして、半導体チップを基板１０
０２に内蔵するのが困難となり、半導体チップの周辺に
空隙が生じて、例えば、吸湿時のリフロー工程で水蒸気
爆発の危険性がある等、得られるモジュールの信頼性を
損なっていた。
【００１３】このような薄型の多段積層モジュールで
は、基板１００２の強度を高めるため、例えばガラスー
エポキシ基板を用いた場合、基板１００２に半導体チッ
プを内蔵するのが困難であり、例えば図１３に示すよう
に、Ｌ（インダクタ）、Ｃ（コンデンサ）、Ｒ（抵抗）
等のチップ部品１１０４をモジュールの最表層面に実装
することが必要になり、高密度実装化を目標とした回路
部品の最適配置を含めた回路基板の構造設計上、制約が
生じていた。
【００１４】本発明は、従来技術におけるこのような問
題点を解決し、厚みが薄くて、かつ高性能化、小型化さ
れた各種電子情報機器に用いられる高密度実装化された
回路部品内蔵モジュールおよびその製造方法を提供する
ことを目的とする。
【００１５】
【課題を解決するための手段】前記目的を達成するた
め、本発明の回路部品内蔵モジュールは、無機フィラー
と熱硬化性樹脂を含む混合物からなる電気絶縁性基板
と、前記電気絶縁性基板の少なくとも主面に形成された
複数の配線パターンと、前記電気絶縁性基板に内蔵さ
れ、前記配線パターンに電気的に接続された半導体チッ
プと、前記複数の配線パターンを電気的に接続するよう
に前記電気絶縁性基板を貫通して形成されたインナービ
アとを含む回路部品内蔵モジュールであって、前記半導
体チップの厚さは３０μｍ以上１００μｍ以下であり、
かつ非配線面が研削面であり、前記回路部品内蔵モジュ
ールの厚さが８０μｍ以上２００μｍ以下の範囲である
ことを特徴とする。
【００１６】次に本発明の回路部品内蔵モジュールの製
造方法は、無機フィラーと熱硬化性樹脂を含む混合物か
らなる第１の電気絶縁性基板と、前記電気絶縁性基板の
少なくとも主面に形成された複数の配線パターンと、前
記電気絶縁性基板に内蔵され、前記配線パターンに電気
的に接続された半導体チップと、前記複数の配線パター
ンを電気的に接続するように前記電気絶縁性基板を貫通
して形成されたインナービアとを含む回路部品内蔵モジ
ュールの製造方法であって、前記電気絶縁性基板に貫通
孔をあけてこの中に熱硬化性の導電性物質が充填された
板状体を用意する工程と、離型キャリア上に形成された
配線パターンに半導体チップを実装する工程と、前記半
導体チップの非配線面を研削して３０μｍ以上１００μ
ｍ以下の厚さにする工程と、前記離型キャリアの配線パ
ターンが形成された面に、前記配線パターンと前記貫通
孔に導電性物質が充填された部分が一致するように、前
記板状体を位置合わせして重ね、加圧することによって
前記半導体チップを前記板状体中に埋設する工程と、前
記埋設体を加熱することによって、前記混合物と前記導
電性物質を同時に硬化させ、厚さ８０μｍ以上２００μ
ｍ以下の回路部品内蔵モジュールを得る工程と、前記離
型キャリアを剥離する工程を含むことを特徴とする。
【００１７】
【発明の実施の形態】本発明の回路部品内蔵モジュール
は、離型キャリア上に形成された配線パターンに半導体
チップを実装しておき、半導体チップを電気絶縁性基板
内に埋め込み、前記電気絶縁性基板を貫通して形成され
たインナービアにより、前記半導体チップの表面から取
り出した配線パターンと前記インナービアとを電気的に
接続したところにその特徴がある。これにより、回路部
品内蔵モジュールの薄型化ができ、高性能化と小型化さ
れた高密度実装化された多段積層モジュールが得られ
る。
【００１８】本発明方法においては、半導体チップを実
装した後、前記半導体チップを３０μｍ以上１００μｍ
以下の厚さに研削加工する。前記範囲の厚さであれば、
薄型化かつ小型化した多段積層モジュールを得るために
好適である。また、半導体チップの非配線面は、前記範
囲の厚さに研削しても、性能上の問題はない。
【００１９】また、前記回路部品内蔵モジュールの厚さ
は８０〜２００μｍであれば、薄型化かつ小型化に好適
である。
【００２０】前記半導体チップが、ウエハーレベルのチ
ップスケールパッケージ(ＣＳＰ:chip scale package)
半導体であることが好ましい。薄型化かつ小型化に加
え、品質保証に好適だからである。
【００２１】前記半導体チップを板状体中に埋設する工
程が、前記配線パターンが形成された離型キャリアを２
枚用いて、前記板状体を挟んで位置合わせして重ね、加
圧することによって、半導体チップを前記板状体中に互
いにその上面を対向させた状態で厚さ方向に２個埋設す
る工程であるであることが好ましい。無駄なスペースを
作らず、薄型化かつ小型化に好適だからである。
【００２２】前記配線パターンが、さらに前記電気絶縁
性基板の他主面にも形成されており、前記電気絶縁性基
板には、前記半導体チップが互いにその上面が対向した
状態で前記電気絶縁性基板の厚さ方向に２個内蔵し、前
記２個の半導体チップの一方は前記電気絶縁性基板の主
面に形成された配線パターンに電気的に接続し、他方は
前記電気絶縁性基板の他主面に形成された配線パターン
に電気的に接続してもよい。この方法も無駄なスペース
を作らず、薄型化かつ小型化に好適だからである。
【００２３】前記電気絶縁性基板の少なくとも主面に形
成された配線パターンが、前記電気絶縁性基板に積層さ
れた多層配線基板の表層における配線パターンの一部で
あることが好ましい。多層配線基板を用いることによ
り、高集積化と高性能化ができるばかりでなく、強度も
高くなり、取り扱い性も向上する。
【００２４】前記電気絶縁性基板にさらに受動部品を内
蔵し、前記受動部品は前記複数の配線パターンのいずれ
かと電気的に接続することが好ましい。受動部品を同時
に内蔵すると、高性能化ができる。前記受動素子は、例
えばインダクタ、コンデンサ及び抵抗（以下、ＬＣＲと
もいう）から選ばれる少なくとも一つである。
【００２５】前記半導体チップと前記配線パターンの接
続部をアンダーフィル樹脂、電気絶縁性フィルム（ＮＣ
Ｆ：Non Conductive Film）、または導電粒子を含む異
方性導電膜（ＡＣＦ：Anisotropic Conductive Film）
によって補強することが好ましい。ここでアンダーフィ
ル材料とは封止樹脂を示し、例えば無機フィラーとエポ
キシ樹脂で構成され、液状樹脂組成物として注入する方
法で使用される。
【００２６】前記回路部品内蔵モジュールを４〜８層積
層して多段積層モジュールを形成することもできる。そ
の際に、隣接する回路部品内蔵モジュールを前記インナ
ービアにより電気的に接続することが好ましい。このよ
うにすれば任意の段数に積層できる。
【００２７】前記隣接する回路部品内蔵モジュール間
に、インナービアを備える電気絶縁性基板を配置し、前
記電気絶縁性基板は、前記回路部品内蔵モジュールを構
成する電気絶縁性基板と同一組成物とすることが好まし
い。同一組成物としておけば、多段積層モジュールを形
成しても、層間ごとの物理特性を同一に保持できる。
【００２８】前記回路部品内蔵モジュールを４〜８層積
層して多段積層モジュールを形成する際に、隣接する回
路部品内蔵モジュール間に、インナービアを備える電気
絶縁性基板を配置し、前記電気絶縁性基板上にフィルム
状の受動素子を配置してもよい。
【００２９】前記離型キャリアは、金属シート又は樹脂
シートであることが好ましい。
【００３０】また、前記樹脂シートは、ポリイミド、ポ
リエチレンテレフタレート、ポリエチレンナフタレー
ト、ポリフェニレンサルファイト、ポリエチレン、ポリ
プロピレン、及びフッ素樹脂から選ばれる少なくとも一
つの樹脂フィルムであることが好ましい。離型キャリア
の好ましい厚さは、３０〜１００μｍである。フッ素樹
脂は、例えばポリテトラフルオロエチレン（ＰＴＦ
Ｅ）、テトラフルオロエチレン−パーフルオロアルキル
ビニルエーテル共重合体（ＰＦＡ）、テトラフルオロエ
チレン−ヘキサフルオロプロピレン共重合体（ＦＥ
Ｐ）、ポリ弗化ビニル、ポリ弗化ビニリデン等である。
【００３１】前記金属シートは銅箔であってもよい。ま
た、前記離型キャリアが銅箔であり、金属配線パターン
が銅箔であり、前記離型キャリアと前記配線パターン間
の剥離層がクロムめっき層で形成されていてもよい。
【００３２】また、離型キャリアに３０μｍ厚以上の厚
みを有する金属箔、例えば銅箔等を用いる場合は、金属
メッキ層、例えば、Ｃｒメッキ層、Ｎｉメッキ層を介し
て銅箔配線パターンが形成されていてもよい。配線パタ
ーンは、例えば、離型キャリアに銅箔をメッキ工程で接
着した後、フォトリソ工程及びエッチング工程を経て形
成することができる。このようにすると、樹脂フィルム
をキャリアに用いた場合と比較して、よりキャリアシー
ト剥離後の銅箔表面を清浄にすることができる。即ち、
電界メッキ界面が直接露出されるため、より酸化されて
いない光沢のある無処理の銅箔界面を露出させることが
できる。
【００３３】前記半導体チップ及び前記受動素子は、第
一の板状体に埋め込む前に導通検査しておくことが好ま
しい。このようにしておくと製品の歩留まりが高くな
る。もちろん、回路部品内蔵モジュール製造後に検査す
ることも好ましい。
【００３４】以下、本発明の実施の形態について図面を
参照しながら説明する。
【００３５】（実施の形態１）図１に、本実施の形態に
よる回路部品内蔵モジュール１１２の断面図を示す。回
路部品内蔵モジュール１１２は、半導体チップ１０３が
電気絶縁性基板１０１に内蔵された構成である。１０２
ｂと１０２ｃは、電気絶縁性基板１０１の主面に形成さ
れた配線パターンであり、１０２ａは、電気絶縁性基板
１０１の他主面に形成された配線パターンである。各配
線パターンは銅箔や導電性樹脂組成物からなる。配線パ
ターン１０２ａと１０２ｂは、電気絶縁性基板１０１を
貫通して形成されたインナービア１０４を介して電気的
に接続されている。半導体チップ１０３は、バンプ１０
５を介して配線パターン１０２ｃと電気的に接続されて
いる。半導体チップ１０３と配線パターン１０２ｃの接
続部は電気絶縁性シート１０６によって封止され、補強
されている。前記接続部は、電気絶縁性シート１０６以
外に、アンダーフィル材料等の封止樹脂、電気絶縁性フ
ィルム（ＮＣＦ：Non Conductive Film）、または導電
粒子を含む異方性導電膜（ＡＣＦ：Anisotropic Conduc
tive Film）によって補強されていても良い。
【００３６】回路部品内蔵モジュール１１２内の半導体
チップ１０３の厚さは、３０〜１００μｍであることが
必要であり、好ましくは３０〜５０μｍである。１００
μｍを越えると回路部品内蔵モジュールの薄型化が図れ
ず、多段積層モジュールとした場合に十分な高密度実装
化を実現できないことがある。また、回路部品内蔵モジ
ュール１１２の厚さは８０〜２００μｍである。
【００３７】本実施の形態では、能動部品、即ち、トラ
ンジスタ、ＩＣ(integrated circuit)、ＬＳＩ(large s
cale integrated circuit)等の半導体チップ以外に、受
動部品、即ち、１００５、０６０３サイズの各種Ｌ（イ
ンダクタ）、Ｃ（コンデンサ）、Ｒ（抵抗）機能を有す
るチップ部品、表面弾性波（ＳＡＷ）デバイス、または
印刷により形成されるコンデンサ、抵抗機能を有するフ
ィルム状の素子が配線パターン１０２ｃに接続され、回
路部品内蔵モジュール１１２に内蔵されていても良い。
【００３８】電気絶縁性基板１０１は、無機フィラーと
熱硬化性樹脂を含む混合物からなる。無機フィラーとし
ては、例えば、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮ、Ｓｉ
Ｏ2等が使用できる。また、熱硬化性樹脂としては、エ
ポキシ樹脂、フェノール樹脂、シアネート樹脂、または
ポリフェニレンエーテル樹脂が使用できる。尚、エポキ
シ樹脂は耐熱性が高いことから特に好ましい。
【００３９】無機フィラーの混合物に対する含有量は、
７０〜９５重量％であるのが好ましい。また、無機フィ
ラーは電気絶縁性基板の熱伝導性等を高めるため、高密
度に充填されているのが好ましい。例えば、基板の誘電
率を低くするため、ＳｉＯ2（シリカフィラー）を用い
て、その含有量を８０重量％以上にすると、熱伝導度が
１Ｗ／ｍ・Ｋ以上となる。また、基板の熱伝導性を高く
するため、無機フィラーにＡｌＮ（窒化アルミ）フィラ
ーを用いて、その含有量を９５重量％にすると、熱伝導
度は約１０Ｗ／ｍ・Ｋとなる。また、Ａｌ2Ｏ3を８８重
量％にすると、熱伝導度は約３〜４Ｗ／ｍ・Ｋとなる。
【００４０】無機フィラーの平均粒子径は、０．１〜１
００μｍの範囲が好ましい。なお、混合物には、無機フ
ィラーの他、必要に応じて分散剤、着色剤、カップリン
グ剤、離型剤等が含まれていても良い。
【００４１】インナービア１０４は、導電性樹脂組成物
の硬化物からなる。この導電性樹脂組成物は、金属粒子
８５〜９２重量％と熱硬化性樹脂８〜１５重量％との混
合物からなるものが良い。金属粒子には、例えば、導電
性が高い、金、銀、銅、ニッケル等或いはこれらの混合
物が使用できる。中でも銅は、マイグレーションが少な
いことから好ましい。熱硬化性樹脂には、エポキシ樹
脂、フェノール樹脂、シアネート樹脂、またはポリフェ
ニレンエーテル樹脂が使用できる。中でもエポキシ樹脂
は、耐熱性が高いことから好ましい。
【００４２】バンプ１０５は、メッキバンプ、スタッド
バンプのいずれでも良いが、配線パターン１０２との接
続の信頼性を高める観点から、スタッドバンプが好まし
い。
【００４３】この構成によれば、３０〜１００μｍの半
導体チップが電気絶縁性基板に内蔵され、かつ、モジュ
ールの配線パターンが基板の貫通孔に充填されたインナ
ービアにより接続されるため、回路部品内蔵モジュール
を十分に薄型化することができる。また、半導体チップ
が電気絶縁性基板に内蔵されて外気から遮断され、湿気
による劣化が防止され、回路部品内蔵モジュールの信頼
性が高められる。そして、再配線や品質検査も容易とな
り、回路基板の構造設計上の制約が軽減され、多様な構
成のＬＧＡ（land grid array）電極が製造できるよう
になる。
【００４４】本実施の形態による回路部品内蔵モジュー
ル１１２の製造方法の一例について、図２Ａ〜図２Ｅを
参照しながら説明する。
【００４５】まず、図２Ａに示すように、配線パターン
２０２ｃが形成された離型キャリア２０７を用い、厚さ
２００〜４００μｍの半導体チップ２０３を、バンプ２
０５を介して配線パターン２０２ｃ上にフリップチップ
実装する。離型キャリア２０７には、ポリエステルフィ
ルム、ポリエチレンテレフタレート、ポリフェニレンサ
ルファイド、フッ素樹脂等の有機樹脂フィルムが使用で
き、銅箔やアルミ箔等の各種金属箔を使用することもで
きる。また、離型キャリア２０７には、適当な有機膜を
コーティングすることにより、剥離層を形成しても良
い。
【００４６】配線パターン２０２ｃは、離型キャリア２
０７の表面に厚さ９〜３５μｍ程度の銅を電解メッキし
て形成することができる。また、離型キャリア２０７の
表面に銅箔を接着した後、フォトリソ工程とエッチング
工程を経て形成することもできる。配線パターン２０２
ｃは、コンポジットシート２０１との接着性を向上させ
るため、その表面に微細金属粒子を析出させる等して粗
化するのが好ましい。配線パターン２０２ｃは、防錆層
のない無処理のＣｕ箔でも良いし、接着性や耐酸化性を
向上させるため、その表面にカップリング処理を施して
も良い。また、配線パターン２０２ｃは、銅以外に、ス
ズ、亜鉛、ニッケル、金等を電界メッキして形成しても
良いし、その表面にスズ−鉛合金からなる半田メッキや
スズ−銀−ビスマス系等の鉛フリーの半田メッキを施し
ても良い。
【００４７】本実施の形態では、フリップチップ実装
時、半導体チップ２０３と配線パターン２０２ｃとの間
に電気絶縁性シート２０６を介在させ、半導体チップ２
０３と配線パターン２０２ｃの接続部を補強する。そし
て、加熱、加圧を行い、図２Ｂに示すように、バンプ２
０５を介して半導体チップ２０３と配線パターン２０２
ｃとの接続を完了させる。バンプ２０５の代わりに、導
電性接着剤を用いても良い。この導電性接着剤として
は、例えば、金、銀、銅、または、銀−パラジウム合金
等を熱硬化性樹脂と混練したものが使用できる。導電性
接着剤の代わりに、金ワイヤボンディング法によって製
造した金バンプまたは半田バンプを半導体チップ２０３
に形成し、それらを熱処理して溶解することにより接続
しても良い。導電性接着剤と半田バンプを併用すること
も可能である。
【００４８】電気絶縁性シート２０６を用いる代わり
に、アンダーフィル材料等の封止樹脂を配線パターン２
０２ｃと半導体チップ２０３との間に注入しても良い。
封止樹脂で接続部を補強すると、半導体チップ２０３と
コンポジットシート２０１との熱膨張率の差により生じ
る応力を、封止樹脂全体で吸収し、応力集中を効果的に
抑止でき、半導体チップ２０３をコンポジットシート２
０１中に埋設する際に、半導体チップ２０３と配線パタ
ーン２０２ｃとの間の隙間の発生も防止できる。封止樹
脂以外に、電気絶縁性フィルム（ＮＣＦ）や、導電粒子
を含む異方性導電膜（ＡＣＦ）を必要に応じて用いるこ
ともできる。
【００４９】次に、図２Ｃに示すように、半導体チップ
２０３を、表層がダイヤモンド砥粒により構成されたグ
ラインダー等により図中の研削ラインまで研削して、厚
さ３０〜１００μｍ、好ましくは３０〜５０μｍに加工
する。ここでは、研削法によったが、その他、ラップ等
の研磨法、放電加工法によって加工しても良い。ただ
し、高速で加工する場合は、離型キャリアを金型冶具等
に固定し、研削法により行うのが好ましい。この方法に
よれば、２００〜４００μｍ程度の厚さの半導体チップ
を、損傷を与えず、高速で５０〜１００μｍ程度に容易
に加工することができる。
【００５０】続いて、図２Ｄに示すように、半導体チッ
プ２０３を実装した離型キャリア２０７と、貫通孔２０
４を有するコンポジットシート２０１とを、貫通孔２０
４の位置や形状が歪まないように注意しながら位置合わ
せして重ねる。コンポジットシート２０１は、無機フィ
ラーと未硬化状態の熱硬化性樹脂を混合してペースト状
の混合物とし、その混合物を一定の厚さの板状体に成形
することによって製造する。また、貫通孔２０４には、
金属粒子と未硬化の熱硬化性樹脂を含む導電性樹脂組成
物を充填しておく。
【００５１】次に、加圧して、図２Ｅに示すように、半
導体チップ２０３をコンポジットシート２０１中に埋設
した後、コンポジットシート２０１の混合物と貫通孔２
０４中の導電性樹脂が硬化する温度以上の温度（例えば
１５０〜２６０℃）で加熱する。それにより、コンポジ
ットシート２０１は電気絶縁性基板２０１ａとなり、貫
通孔２０４はインナービア２０４ａとなる。また、この
とき、配線パターン２０２ａ、２０２ｂと電気絶縁性基
板２０１ａとが強固に接着するようになる。なお、加熱
時に１０〜２００ｋｇ／ｃｍ2で加圧することにより、
得られる回路部品内蔵モジュール２１２への配線パター
ンの転写性やビア接続の信頼性を向上させることができ
る。
【００５２】その後、図２Ｆに示すように、離型キャリ
ア２０７を電気絶縁性基板２０１ａから機械的に剥離し
て、配線パターン２０２ｂ、２０２ｃを電気絶縁性基板
２０１ａ上に転写して回路部品内蔵モジュール２１２を
得る。
【００５３】なお、この後、回路部品内蔵モジュール２
１２の主面および他主面にレジストを印刷して、配線パ
ターン２０２ａ、２０２ｂを回路部品内蔵モジュール２
１２に固定しても良いし、配線パターン部にアンダーフ
ィルを注入するか、または回路部品内蔵モジュール２１
２に未硬化樹脂シートを積層することにより、配線パタ
ーン２０２ａ、２０２ｂを封止しても良い。
【００５４】この製造方法によれば、離型キャリア上に
実装された半導体チップを薄型に加工することから、厚
さが８０〜２００μｍの薄型の回路部品内蔵モジュール
を安定して製造できる。
【００５５】また、電気絶縁性基板に無機フィラーと熱
硬化性樹脂との混合物を用いるため、セラミック基板の
ように高温での焼成が不要となり、基板の製造が容易と
なる。
【００５６】さらに、電気絶縁性基板中に無機フィラー
が含まれているため、半導体チップで発熱する熱が速や
かに外部に放散され、回路部品内蔵モジュールの信頼性
が高められる。そして、この無機フィラーの種類や基板
中の含有率を変更することによって、基板の線膨張係
数、熱伝導度、誘電率等を変えて多様な特性を備える回
路部品内蔵モジュールを容易に製造することができる。
例えば、基板の線膨張係数を半導体チップのそれと近づ
けることによっては、温度変化によるクラックの発生等
が効果的に防止でき、また、基板の誘電率を低くするこ
とによっては、誘電損失の小さい高周波回路用モジュー
ルを製造することができる。
【００５７】さらにまた、ベアの半導体チップは、一般
に、基板に実装する前に品質チェックを行う必要がある
ため、取り扱い性が低下し、コスト面で制約がかかる
が、この製造方法によれば、半導体チップが基板に内蔵
された状態を初期のパッケージ形態と見なして、半導体
チップの品質がチェックできるため、モジュールとし
て、いわゆるＫＧＤ（known good die）の問題もクリア
することが可能となる。ここでＫＧＤとは、加熱状態で
の導通検査等を含む検査（バーンイン検査）を行い、合
格品のみをパッケージ品として扱うことをいう。
【００５８】（実施の形態２）図３Ａに、本実施の形態
による回路部品内蔵モジュール３１２の断面図を示す。
回路部品内蔵モジュール３１２は、半導体チップ３０３
が、チップ厚が十分に薄いウエハーレベル チップスケ
ール パッケージ（ウエハーレベルＣＳＰ）の形態で電
気絶縁性基板３０１に内蔵された構成である。別に多層
基板３０３ａも一体化されて組み込まれている。３０２
ａは、電気絶縁性基板３０１の主面に形成された配線パ
ターンであり、３０２ｂは、電気絶縁性基板３０１の他
主面に形成された配線パターンである。配線パターン３
０２ａと３０２ｂは、電気絶縁性基板３０１を貫通して
形成されたインナービア３０４を介して電気的に接続さ
れている。
【００５９】図３Ｂに、ウエハーレベルＣＳＰ３０３ａ
を、再配線用の多層基板３０６に実装した構成例を示
す。回路部品内蔵モジュール３１２は、金属バンプ３０
５を介して多層基板３０６に接続されている。
【００６０】半導体チップ３０３の厚さは、３０〜１０
０μｍであることが必要であり、好ましくは３０〜５０
μｍである。１００μｍを越えると回路部品内蔵モジュ
ール３１２を薄型化できず、高密度実装化を実現するに
当たって不都合を生じることがある。また、回路部品内
蔵モジュール３１２の厚さは３００〜６００μｍであ
る。
【００６１】図３Ａに示す構成によれば、ピン数の少な
いウエハーレベルＣＳＰ３０３ａを用いる場合、ウエハ
ーレベルＣＳＰ３０３ａをフリップチップ実装すると同
時に、再配線を含む配線パターンが形成されるため、再
配線用の多層基板が不要となり、その分、モジュールが
より効果的に薄型化されるようになる。一方、図３Ｂに
示すように、再配線用の多層基板３０６が必要となる場
合は、回路部品内蔵モジュール３１２を薄型化した効果
がより顕著に発現され、高密度実装化に大きく寄与す
る。
【００６２】また、この構成によれば、半導体チップ３
０３がＣＳＰの状態、即ち、品質が保証された形態で回
路部品内蔵モジュール３１２に内蔵されるため、ＫＧＤ
の問題も基本的に解消される。
【００６３】図３Ｃと図３Ｄに、別の半導体パッケージ
３０７を多層基板３０６または電気絶縁性基板３０１に
実装、積層した例を示す。このように、電気絶縁性基板
３０１の少なくとも主面に形成された配線パターンを、
多層基板３０６の第１層における配線パターンと一致す
るような構成とすると、回路部品内蔵モジュール３１２
の適用範囲が広がる。例えば、ＣＰＵ機能を有する半導
体チップ３０３を薄型に加工し、電気絶縁性基板に内蔵
した後、メモリー機能を有する半導体パッケージ３０７
（メモリーパッケージ）を実装、積層すると、薄型かつ
省スペースの機能ブロックを構成することができる。
【００６４】本実施の形態による回路部品内蔵モジュー
ル３１２の製造方法の一例について、以下、図４Ａ〜図
４Ｃを参照しながら説明する。
【００６５】まず、図４Ａに示すように、ウエハーレベ
ルＣＳＰ４０３ａを、多層基板４０６上にリフロー処理
によりフリップチップ実装し、半導体チップ４０３をグ
ラインダー等により図中の研削ラインまで研削して、厚
さ３０〜１００μｍ、好ましくは３０〜５０μｍに加工
する。ここでは、研削法によったが、その他、ラップ等
の研磨法、放電加工法によって加工しても良い。ただ
し、高速で加工する場合は、多層基板３０６を金型冶具
等に固定し、研削法により行うのが好ましい。この方法
によれば、２００〜４００μｍ程度の厚さの半導体チッ
プを、損傷を与えず、高速で５０〜１００μｍ程度に容
易に加工することができる。
【００６６】続いて、図４Ｂに示すように、ウエハーレ
ベルＣＳＰ４０３ａを実装した多層基板４０６とコンポ
ジットシート４０１とを重ね、加圧して、ウエハーレベ
ルＣＳＰ４０３ａをコンポジットシート４０１中に埋設
する。次に、コンポジットシート４０１の混合物が硬化
する温度以上の温度（例えば１５０〜２６０℃）で加熱
する。それにより、コンポジットシート４０１が、電気
絶縁性基板４０１ａ（図４Ｃ）となる。４１２は回路部
品内蔵モジュールである。
【００６７】この後、例えば図４Ｃに示すように、メモ
リーパッケージ４０７を多層基板４０６に実装し、積層
することもできる。この製造方法によれば、メモリーパ
ッケージ４０７を積層してもトータルの厚みＴは、１〜
２ｍｍである薄型の回路部品内蔵モジュール４１２が安
定して製造できる。また、ウエハーレベルＣＳＰがリフ
ロー処理により実装された多層基板を用いることから、
生産効率を高めることができる。
【００６８】（実施の形態３）図５に、本実施の形態に
よる回路部品内蔵モジュール５１２の断面図を示す。実
施の形態１による回路部品内蔵モジュール１１２と対応
する部材は、同様な処理を施した同種の材料からなる。
回路部品内蔵モジュール５１２は、半導体チップ５０３
ａと５０３ｂが互いにその上面が対向した状態で電気絶
縁性基板５０１に内蔵された構成である。５０２ｂと５
０２ｃは、電気絶縁性基板３０１の主面に形成された配
線パターンであり、５０２ａと５０２ｄは、電気絶縁性
基板５０１の他主面に形成された配線パターンである。
配線パターン５０２ａと５０２ｂは、電気絶縁性基板５
０１を貫通して形成されたインナービア５０４を介して
電気的に接続されている。半導体チップ５０３ａと５０
３ｂは、バンプ５０５を介して、それぞれ配線パターン
５０２ｄ、配線パターン５０２ｃに電気的に接続されて
いる。半導体チップ５０３ａと５０３ｂの間には、無機
フィラーと熱硬化性樹脂からなる厚さは５０〜１００μ
ｍの緩衝層５０７が形成されている。５０６は電気絶縁
性シートの層である。
【００６９】この構成によれば、半導体チップを回路部
品内蔵モジュールにをより高密度実装化することができ
る。この効果は、回路部品内蔵モジュールを積層して多
段積層モジュールとするとより顕著となる。
【００７０】本実施の形態による回路部品内蔵モジュー
ル５１２の製造方法の一例について、以下、図６Ａ〜Ｅ
を参照しながら説明する。
【００７１】まず、図６Ａに示すように、あらかじめ、
配線パターン６０２ｂ、６０２ｃ上に、ＮｉおよびＡｕ
層を電界メッキにより形成した離型キャリア６０７ａを
用い、厚さ２００〜４００μｍの半導体チップ６０３ａ
を、バンプ６０７ａを介して配線パターン６０２ｃ上に
フリップチップ実装する。次に、半導体チップ６０３ａ
を、グラインダー等により図中の研削ラインまで研削し
て、厚さ３０〜１００μｍ、好ましくは３０〜５０μｍ
に加工する。
【００７２】次に、図６Ｂに示すように、離型キャリア
６０７ａ上の配線パターン６０２ｂに、０６０３サイズ
のチップコンデンサ６０３ｃを実装する。半導体チップ
６０３ａと配線パターン６０２ｃの接続部をアンダーフ
ィル材料等の封止樹脂によって補強する場合は、チップ
コンデンサ６０３ｃとの離間距離を０．５ｍｍ以内とし
て半導体チップ６０３ａをフリップチップ実装すると、
封止樹脂が約０．５ｍｍ程度はみ出して妨げとなるた
め、封止樹脂の代りに、半導体チップ６０３ａの占有面
積とほぼ同面積の電気絶縁性フィルム（ＮＣＦ）を用い
るのが好ましい。
【００７３】次いで、図６Ｃに示すように、貫通孔６０
４を有するコンポジットシート６０１、半導体チップ６
０３ａとチップコンデンサ６０３ｃを実装した離型キャ
リア６０７ａ、および半導体チップ６０３ｂを実装した
離型キャリア６０７ｂを、貫通孔６０４の位置や形状が
歪まないように注意しながら位置合わせして重ねる。６
０５ａは離型キャリア上のバンプである。
【００７４】次に、加圧して、図６Ｄに示すように、半
導体チップ６０３ａ、６０３ｂをコンポジットシート６
０１中に埋設した後、コンポジットシート６０１の混合
物と貫通孔６０４中の導電性樹脂が硬化する温度以上の
温度（例えば１５０〜２６０℃）で加熱する。それによ
り、コンポジットシート６０１は電気絶縁性基板６０１
ａとなり、貫通孔６０４は導電性樹脂を充填してインナ
ービア６０４ａとなる。
【００７５】その後、図６Ｅに示すように、離型キャリ
ア６０７ａ、６０７ｂをそれぞれ電気絶縁性基板６０１
ａから機械的に剥離して、配線パターン６０２ａ、６０
２ｂを電気絶縁性基板６０１ａ上に転写して回路部品内
蔵モジュール６１２を得る。ここでは、半導体チップを
電気絶縁性基板６０１ａの厚さ方向に２個内蔵して単体
モジュールが相対的に厚くなっている分、離型キャリア
の剥離が容易となる。
【００７６】この製造方法によれば、第二の板状体（電
気絶縁性基板６０１ａ）が、無機フィラーと熱硬化性樹
脂成分を含むことから、半導体チップや受動素子を損傷
させることなく、半導体チップと受動素子が内蔵された
モジュールを製造することができる。したがって、例え
ば、０６０３サイズのコンデンサチップ等の嵩高い受動
素子やフィルム状の受動素子をモジュールに内蔵するこ
とも可能となる。そして、この製造方法により、半導体
チップと受動素子を近接させて配置することが可能とな
る等、回路部品の最適配置を含めた回路基板の構造設計
上の制約が解消される。
【００７７】（実施の形態４）図７Ｂに、本実施の形態
による多段積層モジュール７１２の断面図を示す。多段
積層モジュール７１２は、実施の形態１による回路部品
内蔵モジュール１１２が多段に積層された構成のもので
ある。
【００７８】本実施の形態による多段積層モジュール７
１２の製造方法の一例について、以下、図７Ａ−Ｂを参
照しながら説明する。
【００７９】まず、加熱温度を１００〜１３０℃の範囲
としてコンポジットシート７０１の混合物と貫通孔７０
４中の導電性樹脂組成物を半硬化または部分硬化の状態
（Ｂステージ状態）のまま保持する以外は実施の形態１
と同様にして回路部品内蔵モジュール７０１ａ〜７０１
ｄを製造する（図７Ａ）。
【００８０】次に、各回路部品内蔵モジュールを、圧力
を制御しながら積層し、４段構成の多段積層モジュール
７１２とする（図７Ｂ）。図７Ａ−Ｂにおいて、７０２
ａ〜７０２ｂはインナービア７０４の両表面に形成され
た配線、７０３ａ〜７０３ｄは半導体チップ、７０５は
半導体チップの表面に形成されたパンプ、７０７ａ，７
０７ｂは離型キャリアである。
【００８１】なお、多段積層モジュール７１２は、順次
積層することも、一括して積層することも可能である。
一括して積層する場合は、配線パターンを転写する工程
等が不要となる等、製造工程をシンプル化することがで
きる。
【００８２】本実施の形態によれば、例えば、４段構成
とした場合は、厚さが４００〜６００μｍの薄型の多段
積層モジュールが得られる。
【００８３】（実施の形態５）図９Ｂに、本実施の形態
による多段積層モジュール８１３の断面図を示す。
【００８４】多段積層モジュール８１３は、実施の形態
２による回路部品内蔵モジュール５１２が、隣接する回
路部品内蔵モジュール間に樹脂シート８１１が配設され
た状態で多段に積層された構成のものである。
【００８５】この構成によれば、回路部品内蔵モジュー
ルに内蔵された半導体チップの端子の再配線部を厚さ方
向に２層化して構成することができ、配線パターンを立
体的に交差させることが可能となって回路基板の構造設
計上の自由度が高められる。例えば、８段構成の多段積
層モジュールとすると、厚さが１ｍｍ程度と薄型とな
り、適用範囲が広がる。例えば、マザーボードに実装し
た状態でトータルの厚さが１．５ｍｍ以下の多段積層モ
ジュールが得られる。
【００８６】本実施の形態による多段積層モジュール８
１３の製造方法の一例について、以下、図８Ａ−Ｄ及び
図９Ａ−Ｂを参照しながら説明する。
【００８７】まず、加熱温度を１００〜１３０℃の範囲
としてコンポジットシート８０１の混合物と貫通孔８０
４中の導電性樹脂組成物を半硬化または部分硬化の状態
（Ｂステージ状態）のまま保持する以外は実施の形態２
と同様にして回路部品内蔵モジュール８１０を製造す
る。
【００８８】次に、図８Ａに示すように、回路部品内蔵
モジュール８１０の片面の離型キャリア８０７ａを機械
的に剥離する。８０３ａ、８０３ｂは半導体チップ、８
０７ｂは裏面の離型キャリアである。
【００８９】次いで、図８Ｂに示すように、インナービ
ア８０４ｂを有する樹脂シート８１１（Ｂステージ状
態）を隣接する回路部品内蔵モジュール８１０ａ、８１
０ｂ間に配置して、それらを回路部品内蔵モジュールの
離型キャリアを剥離した粘着面側から注意しながら位置
合わせして重ねる。
【００９０】次に加圧して、図８Ｃに示すような積層状
態とした後、コンポジットシート８０１、樹脂シート８
１１、および貫通孔８０４中の熱硬化性樹脂が硬化する
温度以上の温度（例えば１５０〜２６０℃）で積層物を
加熱する。ここで、加熱の温度は１３０℃程度に抑えて
Ｂステージ状態を維持しても良い。樹脂シート８１１の
材料には、Ｂステージ状態となるものであれば特に限定
されないが、コンポジットシート８０１に使用した混合
物と同組成の混合物を用い、好ましくはコンポジットシ
ート８０１に使用した混合物と無機フィラーの含有量が
等しい混合物を用いるのが良い。
【００９１】そして、図８Ｄに示すように、多段積層モ
ジュール８１２の上下面の離型キャリア８０７ａ、８０
７ｂを機械的に剥離する。
【００９２】その後、図９Ａに示すように、樹脂シート
８１１ｂ（Ｂステージ状態）を隣接する多段積層モジュ
ール８１２ａと８１２ｂの間に配置し、さらに樹脂シー
ト８１１ａと８１１ｃ（Ｂステージ状態）を積層物の上
下にそれぞれ配置して、注意しながら位置合わせして重
ね、加圧して積層した後、コンポジットシート８０１、
樹脂シート８１１、および貫通孔８０４中の未硬化の熱
硬化性樹脂が硬化する温度以上の温度（例えば１５０〜
２６０℃）で加熱して、図９Ｂに示すような、８段構成
の多段積層モジュール８１３を得る。
【００９３】この製造方法によれば、離型キャリアを回
路部品内蔵モジュールの片面からのみ剥離して積層する
ことで、離型キャリアにより、加圧時に配線パターンが
保護され、配線パターンの空気酸化が防止される。ま
た、樹脂シート８１１が、単体モジュールの接触を回避
する緩衝層として作用し、積層加圧時の半導体チップの
損傷が効果的に防止される。
【００９４】また、多段積層モジュールの上下主面の離
型キャリアを剥離して端子電極を露出させることで、多
段に積層する前に、導通検査等の品質検査がより完全に
行えるようになる。
【００９５】（実施の形態６）図１０Ｄに、本実施の形
態による多段積層モジュール９１２の断面図を示す。多
段積層モジュール９１２は、実施の形態５による多段積
層モジュール８１３において、樹脂シート８１１の代り
に、フィルム状のコンデンサ９１４とフィルム状の抵抗
９１３が配置された接続用シート９１５を用いた構成で
ある。
【００９６】この構成によれば、フィルム状のコンデン
サを、半導体チップとモジュールの厚さ分の離間距離よ
り近接させて配置することが可能となり、コンデンサを
バイパスコンデンサとして有効に機能させることができ
る。また、コンデンサを大容量化することもできる。
【００９７】本実施の形態による回路部品内蔵モジュー
ルの製造方法の一例について、以下、図１０Ａ−Ｄ及び
図１１Ａ−Ｃを参照しながら説明する。
【００９８】まず、実施の形態５と同様にして回路部品
内蔵モジュール９１０を製造する。そして、図１０Ａに
示すように、回路部品内蔵モジュール９１０の片面の離
型キャリア９０７ａを機械的に剥離する。９０１はコン
ポジットシート、９０３ａ，９０３ｂは半導体チップ、
９０４はインナービア、９０５はバンプ、９０７ｂは裏
面の離型キャリアである。
【００９９】別に図１１Ａ−Ｃに示すように、接続用シ
ート９１５を作製しておく。まず、図１１Ａに示すよう
に、表面にフィルム状のコンデンサ９１４が印刷された
離型キャリア９０７ａ、フィルム状の抵抗９１３が印刷
された離型キャリア９０７ｂ、および貫通孔９０４を有
する樹脂シート９１１を位置合わせして重ね、図１１Ｂ
に示すような積層状態とする。ここで、離型キャリア９
０７ａ、９０７ｂ上には、所定の配線パターンが形成さ
れている。また、コンデンサ９１４や抵抗９１３は、蒸
着、スパッタ、ＭＯＣＶＤ(metal-organic chemical va
por)等の薄膜形成法、または、スクリーン印刷等によっ
て離型キャリア９０７ａ、９０７ｂ上に形成されたもの
である。また、樹脂シート９１１の材料には、Ｂステー
ジ状態となるものであれば特に限定されないが、コンポ
ジットシート９０１に使用した混合物と同組成の混合物
を用い、好ましくはコンポジットシート９０１に使用し
た混合物と無機フィラーの含有量が等しい混合物を用い
るのが良い。次いで、図１１Ｃに示すように、樹脂シー
ト９１１の上下面から離型キャリア９０７ａ、９０７ｂ
を機械的に剥離し、抵抗９１３とコンデンサ９１４を樹
脂シート９１１に転写後、その中に埋設し、接続用シー
ト９１５を作製する。
【０１００】以下、実施の形態５と同様にして、図１０
Ｂに示すように、接続用シート９１５を隣接する回路部
品内蔵モジュール９１０，９１０間に配置し、それらを
位置合わせして重ね、加圧して、図１０Ｃに示すような
積層状態とし、図１０Ｄに示すように、多段積層モジュ
ール９１２の上下面から離型キャリア９０７ａ、９０７
ｂを機械的に剥離する。これにより、半導体チップが４
段積層された多段積層モジュール９１２が得られる。
【０１０１】本実施形態によれば、ベアの半導体端子電
極の極近傍にバイパスコンデンサを配置できるので、ノ
イズ特性の高い特性を発揮できる。
【０１０２】
【発明の効果】以上説明したとおり本発明は、厚みが薄
くて、かつ高性能化、小型化された各種電子情報機器に
用いられる高密度実装化された回路部品内蔵モジュール
およびその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における回路部品内蔵モ
ジュールを示す断面図である。
【図２】Ａ−Ｆは、本発明の実施の形態１における回路
部品内蔵モジュールの製造方法を示す工程断面図であ
る。
【図３】Ａ−Ｄは、本発明の実施の形態２における回路
部品内蔵モジュールを示す断面図である。
【図４】Ａ−Ｃは、本発明の実施の形態２における回路
部品内蔵モジュールの製造方法を示す工程断面図であ
る。
【図５】本発明の実施の形態３における回路部品内蔵モ
ジュールを示す断面図である。
【図６】Ａ−Ｅは、本発明の実施の形態３における回路
部品内蔵モジュールの製造方法を示す工程断面図であ
る。
【図７】Ａ−Ｂは、本発明の実施の形態４における多段
積層モジュールの製造方法を示す工程断面図である。
【図８】Ａ−Ｄは、本発明の実施の形態５における多段
積層モジュールの製造方法を示す工程断面図である。
【図９】Ａ−Ｂは、本発明の実施の形態５における多段
積層モジュールの製造方法を示す工程断面図である。
【図１０】Ａ−Ｄは、本発明の実施の形態６における多
段積層モジュールの製造方法を示す工程断面図である。
【図１１】Ａ−Ｃは、本発明の実施の形態６における多
段積層モジュールの製造方法を示す工程断面図である。
【図１２】従来技術による多段積層モジュールを示す断
面図である。
【図１３】従来技術による別の多段積層モジュールを示
す断面図である。
【符号の説明】
101,201a,301,401a,501,601a 電気絶縁性基板 102,102a,102c,202a,202b,202c,302a,502a,502c,502d,6
02a,602b,602c 配線パターン 103,203,303,403,503a,503b,603,603a,603b,1001,1104
半導体チップ 104,204a,304,504,604a,804b インナービア 105,205,505,605b バンプ 106,206,506 電気絶縁性シート 112,212,312,412,512,612,701a,810,910 回路部品内蔵
モジュール 201,401,601,701,801,901 コンポジットシート 204,604,704,804,904 貫通孔 207,607a,707a,707b,807a,907a,907b 離型キャリア 305 金属バンプ 306,406 多層基板 307 半導体パッケージ 407 メモリーパッケージ 507 緩衝層 603c チップコンデンサ 712,812,812a,813,912 多段積層モジュール 811,811a,811b,911 樹脂シート 913 抵抗 914 コンデンサ 915 接続用シート 1002 ガラスーエポキシ基板 1003 多段積層メモリーパッケージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小松 慎五 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山本 義之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中谷 誠一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 祐伯 聖 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大谷 和夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 井戸川 義信 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 西山 東作 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】無機フィラーと熱硬化性樹脂を含む混合物
    からなる電気絶縁性基板と、前記電気絶縁性基板の少な
    くとも主面に形成された複数の配線パターンと、 前記電気絶縁性基板に内蔵され、前記配線パターンに電
    気的に接続された半導体チップと、 前記複数の配線パターンを電気的に接続するように前記
    電気絶縁性基板を貫通して形成されたインナービアとを
    含む回路部品内蔵モジュールであって、 前記半導体チップの厚さは３０μｍ以上１００μｍ以下
    であり、かつ非配線面が研削面であり、 前記回路部品内蔵モジュールの厚さが８０μｍ以上２０
    ０μｍ以下の範囲であることを特徴とする回路部品内蔵
    モジュール。
  2. 【請求項２】前記半導体チップが、ウエハーレベルのチ
    ップスケールパッケージ(ＣＳＰ:chip scale package)
    半導体である請求項１に記載の回路部品内蔵モジュー
    ル。
  3. 【請求項３】前記半導体チップが互いにその上面を対向
    させた状態で厚さ方向に２個埋設されている請求項１に
    記載の回路部品内蔵モジュール。
  4. 【請求項４】前記配線パターンが、さらに前記電気絶縁
    性基板の他主面にも形成されており、 前記電気絶縁性基板には、前記半導体チップが互いにそ
    の上面が対向した状態で前記電気絶縁性基板の厚さ方向
    に２個内蔵し、 前記２個の半導体チップの一方は前記電気絶縁性基板の
    主面に形成された配線パターンに電気的に接続し、他方
    は前記電気絶縁性基板の他主面に形成された配線パター
    ンに電気的に接続している請求項１に記載の回路部品内
    蔵モジュール。
  5. 【請求項５】前記電気絶縁性基板の少なくとも主面に形
    成された配線パターンが、前記電気絶縁性基板に積層さ
    れた多層配線基板の表層における配線パターンの一部で
    ある請求項１に記載の回路部品内蔵モジュール。
  6. 【請求項６】前記電気絶縁性基板にさらに受動部品を内
    蔵し、前記受動部品は前記複数の配線パターンのいずれ
    かと電気的に接続している請求項１に記載の回路部品内
    蔵モジュール。
  7. 【請求項７】前記受動素子がインダクタ、コンデンサ及
    び抵抗から選ばれる少なくとも一つである請求項６に記
    載の回路部品内蔵モジュールの製造方法。
  8. 【請求項８】前記半導体チップと前記配線パターンの接
    続部をアンダーフィル樹脂、電気絶縁性フィルム（ＮＣ
    Ｆ：Non Conductive Film）、または導電粒子を含む異
    方性導電膜（ＡＣＦ：Anisotropic Conductive Film）
    によって補強されている請求項１に記載の回路部品内蔵
    モジュール。
  9. 【請求項９】前記回路部品内蔵モジュールを４〜８層積
    層して多段積層モジュールが形成され、隣接する回路部
    品内蔵モジュールは前記インナービアにより電気的に接
    続されている請求項１に記載の回路部品内蔵モジュー
    ル。
  10. 【請求項１０】前記隣接する回路部品内蔵モジュール間
    に、インナービアを備える電気絶縁性基板が配置され、
    前記電気絶縁性基板は、前記回路部品内蔵モジュールを
    構成する電気絶縁性基板と同一組成物である請求項１に
    記載の回路部品内蔵モジュール。
  11. 【請求項１１】前記回路部品内蔵モジュールを４〜８層
    積層して多段積層モジュールを形成され、隣接する回路
    部品内蔵モジュール間に、インナービアを備える電気絶
    縁性基板が配置され、前記電気絶縁性基板上にフィルム
    状の受動素子が配置される請求項９に記載の回路部品内
    蔵モジュール。
  12. 【請求項１２】前記回路部品内蔵モジュールの厚さが１
    ００〜１５０μｍである請求項１に記載の回路部品内蔵
    モジュール。
  13. 【請求項１３】無機フィラーと熱硬化性樹脂を含む混合
    物からなる第１の電気絶縁性基板と、前記電気絶縁性基
    板の少なくとも主面に形成された複数の配線パターン
    と、 前記電気絶縁性基板に内蔵され、前記配線パターンに電
    気的に接続された半導体チップと、 前記複数の配線パターンを電気的に接続するように前記
    電気絶縁性基板を貫通して形成されたインナービアとを
    含む回路部品内蔵モジュールの製造方法であって、 前記電気絶縁性基板に貫通孔をあけてこの中に熱硬化性
    の導電性物質が充填された板状体を用意する工程と、 離型キャリア上に形成された配線パターンに半導体チッ
    プを実装する工程と、 前記半導体チップの非配線面を研削して３０μｍ以上１
    ００μｍ以下の厚さにする工程と、 前記離型キャリアの配線パターンが形成された面に、前
    記配線パターンと前記貫通孔に導電性物質が充填された
    部分が一致するように、前記板状体を位置合わせして重
    ね、加圧することによって前記半導体チップを前記板状
    体中に埋設する工程と、 前記埋設体を加熱することによって、前記混合物と前記
    導電性物質を同時に硬化させ、厚さ８０μｍ以上２００
    μｍ以下の回路部品内蔵モジュールを得る工程と、 前記離型キャリアを剥離する工程を含むことを特徴とす
    る回路部品内蔵モジュールの製造方法。
  14. 【請求項１４】前記半導体チップを前記板状体中に埋設
    する工程が、前記配線パターンが形成された離型キャリ
    アを２枚用いて、前記板状体を挟んで位置合わせして重
    ね、加圧することによって、半導体チップを前記板状体
    中に互いにその上面を対向させた状態で厚さ方向に２個
    埋設する工程である請求項１３に記載の回路部品内蔵モ
    ジュールの製造方法。
  15. 【請求項１５】前記配線パターンが、さらに前記電気絶
    縁性基板の他主面にも形成されており、 前記電気絶縁性基板には、前記半導体チップが互いにそ
    の上面が対向した状態で前記電気絶縁性基板の厚さ方向
    に２個内蔵し、 前記２個の半導体チップの一方は前記電気絶縁性基板の
    主面に形成された配線パターンに電気的に接続し、他方
    は前記電気絶縁性基板の他主面に形成された配線パター
    ンに電気的に接続する請求項１３に記載の回路部品内蔵
    モジュールの製造方法。
  16. 【請求項１６】前記電気絶縁性基板の少なくとも主面に
    形成された配線パターンが、前記電気絶縁性基板に積層
    された多層配線基板の表層における配線パターンの一部
    である請求項１３に記載の回路部品内蔵モジュールの製
    造方法。
  17. 【請求項１７】前記電気絶縁性基板にさらに受動部品を
    内蔵し、前記受動部品は前記複数の配線パターンのいず
    れかと電気的に接続する請求項１３に記載の回路部品内
    蔵モジュールの製造方法。
  18. 【請求項１８】前記受動素子がインダクタ、コンデンサ
    及び抵抗から選ばれる少なくとも一つである請求項１７
    に記載の回路部品内蔵モジュールの製造方法。
  19. 【請求項１９】前記半導体チップと前記配線パターンの
    接続部をアンダーフィル樹脂、電気絶縁性フィルム（Ｎ
    ＣＦ：Non Conductive Film）、または導電粒子を含む
    異方性導電膜（ＡＣＦ：Anisotropic Conductive Fil
    m）によって補強する請求項１３に記載の回路部品内蔵
    モジュールの製造方法。
  20. 【請求項２０】前記回路部品内蔵モジュールを４〜８層
    積層して多段積層モジュールを形成する際に、隣接する
    回路部品内蔵モジュールを前記インナービアにより電気
    的に接続する請求項１３に記載の回路部品内蔵モジュー
    ルの製造方法。
  21. 【請求項２１】前記隣接する回路部品内蔵モジュール間
    に、インナービアを備える第２の電気絶縁性基板を配置
    し、前記第２の電気絶縁性基板は、前記回路部品内蔵モ
    ジュールを構成する第１の電気絶縁性基板と同一組成物
    とする請求項２０に記載の回路部品内蔵モジュールの製
    造方法。
  22. 【請求項２２】前記回路部品内蔵モジュールを４〜８層
    積層して多段積層モジュールを形成する際に、隣接する
    回路部品内蔵モジュール間に、インナービアを備える電
    気絶縁性基板を配置し、前記電気絶縁性基板上にフィル
    ム状の受動素子を配置する請求項１３に記載の回路部品
    内蔵モジュールの製造方法。
  23. 【請求項２３】前記回路部品内蔵モジュールの厚さが１
    ００〜１５０μｍである請求項１３に記載の回路部品内
    蔵モジュールの製造方法。
  24. 【請求項２４】前記離型キャリアが、金属シート又は樹
    脂シートである請求項１３に記載の回路部品内蔵モジュ
    ールの製造方法。
  25. 【請求項２５】前記樹脂シートが、ポリイミド、ポリエ
    チレンテレフタレート、ポリエチレンナフタレート、ポ
    リフェニレンサルファイト、ポリエチレン、ポリプロピ
    レン、及びフッ素樹脂から選ばれる少なくとも一つの樹
    脂フィルムである請求項２４に記載の回路部品内蔵モジ
    ュールの製造方法。
  26. 【請求項２６】前記金属シートが銅箔である請求項２４
    に記載の回路部品内蔵モジュールの製造方法。
  27. 【請求項２７】前記離型キャリアが銅箔であり、前記配
    線パターンが銅箔であり、前記離型キャリアと前記配線
    パターン間の剥離層がクロムめっき層で形成されている
    請求項１３に記載の回路部品内蔵モジュールの製造方
    法。
JP2003010170A 2002-01-23 2003-01-17 回路部品内蔵モジュールの製造方法 Expired - Fee Related JP3524545B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003010170A JP3524545B2 (ja) 2002-01-23 2003-01-17 回路部品内蔵モジュールの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002014670 2002-01-23
JP2002-14670 2002-01-23
JP2003010170A JP3524545B2 (ja) 2002-01-23 2003-01-17 回路部品内蔵モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2003289128A true JP2003289128A (ja) 2003-10-10
JP3524545B2 JP3524545B2 (ja) 2004-05-10

Family

ID=29253124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003010170A Expired - Fee Related JP3524545B2 (ja) 2002-01-23 2003-01-17 回路部品内蔵モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP3524545B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005216989A (ja) * 2004-01-28 2005-08-11 Hitachi Maxell Ltd マルチチップモジュールの製造方法
WO2006027981A1 (ja) * 2004-09-08 2006-03-16 Matsushita Electric Industrial Co., Ltd. 立体的電子回路装置とそれを用いた電子機器およびその製造方法
JP2007053327A (ja) * 2005-07-21 2007-03-01 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP2008159682A (ja) * 2006-12-21 2008-07-10 Fujikura Ltd 多層プリント配線板およびその製造方法
JP2008300559A (ja) * 2007-05-30 2008-12-11 Sony Corp 半導体装置とその製造方法
US7514636B2 (en) 2004-12-06 2009-04-07 Alps Electric Co., Ltd. Circuit component module, electronic circuit device, and method for manufacturing the circuit component module
KR100904504B1 (ko) * 2003-12-22 2009-06-25 인텔 코오퍼레이션 적층된 다이들 내의 스페이서 위로의 수동 소자들의 집적화
JP2010016411A (ja) * 2009-10-19 2010-01-21 Shinko Electric Ind Co Ltd 電子部品実装構造の製造方法
JP2010109180A (ja) * 2008-10-30 2010-05-13 Shinko Electric Ind Co Ltd 半導体装置内蔵基板の製造方法
WO2010067508A1 (ja) * 2008-12-12 2010-06-17 株式会社村田製作所 多層基板およびその製造方法
EP2410565A1 (en) * 2010-07-21 2012-01-25 Nxp B.V. Component to connection to an antenna
US8278217B2 (en) 2004-10-22 2012-10-02 Fujitsu Limited Semiconductor device and method of producing the same
CN102763494A (zh) * 2009-12-18 2012-10-31 施韦策电子公司 导体结构元件及其制造方法
JP2013531387A (ja) * 2010-07-12 2013-08-01 エプコス アーゲー モジュールパッケージ及びその製造方法
JP2015035554A (ja) * 2013-08-09 2015-02-19 住友電工デバイス・イノベーション株式会社 半導体装置
JP2016532304A (ja) * 2013-09-06 2016-10-13 チャン ユチュン 液体ガラスの応用
JP2019009444A (ja) * 2017-06-23 2019-01-17 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体パッケージ、及びその製造方法
US20220013371A1 (en) * 2018-11-07 2022-01-13 Danfoss Silicon Power Gmbh Mold tool for molding a semiconductor power module with top-sided pin connectors and method of manufacturing such a semiconductor power module

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904504B1 (ko) * 2003-12-22 2009-06-25 인텔 코오퍼레이션 적층된 다이들 내의 스페이서 위로의 수동 소자들의 집적화
JP2005216989A (ja) * 2004-01-28 2005-08-11 Hitachi Maxell Ltd マルチチップモジュールの製造方法
JP4527991B2 (ja) * 2004-01-28 2010-08-18 株式会社日立製作所 マルチチップモジュールの製造方法
US7768795B2 (en) 2004-09-08 2010-08-03 Panasonic Corporation Electronic circuit device, electronic device using the same, and method for manufacturing the same
WO2006027981A1 (ja) * 2004-09-08 2006-03-16 Matsushita Electric Industrial Co., Ltd. 立体的電子回路装置とそれを用いた電子機器およびその製造方法
US8278217B2 (en) 2004-10-22 2012-10-02 Fujitsu Limited Semiconductor device and method of producing the same
US7514636B2 (en) 2004-12-06 2009-04-07 Alps Electric Co., Ltd. Circuit component module, electronic circuit device, and method for manufacturing the circuit component module
JP4551321B2 (ja) * 2005-07-21 2010-09-29 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2007053327A (ja) * 2005-07-21 2007-03-01 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP2008159682A (ja) * 2006-12-21 2008-07-10 Fujikura Ltd 多層プリント配線板およびその製造方法
JP2008300559A (ja) * 2007-05-30 2008-12-11 Sony Corp 半導体装置とその製造方法
JP2010109180A (ja) * 2008-10-30 2010-05-13 Shinko Electric Ind Co Ltd 半導体装置内蔵基板の製造方法
WO2010067508A1 (ja) * 2008-12-12 2010-06-17 株式会社村田製作所 多層基板およびその製造方法
JP2010016411A (ja) * 2009-10-19 2010-01-21 Shinko Electric Ind Co Ltd 電子部品実装構造の製造方法
JP2013514637A (ja) * 2009-12-18 2013-04-25 シュバイツァー エレクトロニク アーゲー 導体構造要素及び導体構造要素を製造するための方法
CN102763494A (zh) * 2009-12-18 2012-10-31 施韦策电子公司 导体结构元件及其制造方法
JP2016048795A (ja) * 2009-12-18 2016-04-07 シュバイツァー エレクトロニク アーゲー 導体構造要素及び導体構造要素を製造するための方法
US9456500B2 (en) 2009-12-18 2016-09-27 Schweizer Electronic Ag Conductor structure element and method for producing a conductor structure element
JP2013531387A (ja) * 2010-07-12 2013-08-01 エプコス アーゲー モジュールパッケージ及びその製造方法
US9576870B2 (en) 2010-07-12 2017-02-21 Epcos Ag Module package and production method
EP2410565A1 (en) * 2010-07-21 2012-01-25 Nxp B.V. Component to connection to an antenna
JP2015035554A (ja) * 2013-08-09 2015-02-19 住友電工デバイス・イノベーション株式会社 半導体装置
JP2016532304A (ja) * 2013-09-06 2016-10-13 チャン ユチュン 液体ガラスの応用
JP2019009444A (ja) * 2017-06-23 2019-01-17 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体パッケージ、及びその製造方法
JP7011981B2 (ja) 2017-06-23 2022-01-27 三星電子株式会社 半導体パッケージ、及びその製造方法
US20220013371A1 (en) * 2018-11-07 2022-01-13 Danfoss Silicon Power Gmbh Mold tool for molding a semiconductor power module with top-sided pin connectors and method of manufacturing such a semiconductor power module

Also Published As

Publication number Publication date
JP3524545B2 (ja) 2004-05-10

Similar Documents

Publication Publication Date Title
US6784530B2 (en) Circuit component built-in module with embedded semiconductor chip and method of manufacturing
JP3524545B2 (ja) 回路部品内蔵モジュールの製造方法
KR101096614B1 (ko) 전자 부품 실장 구조 및 그 제조 방법
JP4251421B2 (ja) 半導体装置の製造方法
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
US8872041B2 (en) Multilayer laminate package and method of manufacturing the same
JP3553043B2 (ja) 部品内蔵モジュールとその製造方法
KR100851072B1 (ko) 전자 패키지 및 그 제조방법
US7663249B2 (en) Embedded chip package structure
EP1225629A2 (en) Component built-in module and method of manufacturing the same
US7390692B2 (en) Semiconductor device and method for manufacturing the same
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
TWI327363B (en) Carrier structure for semiconductor chip and method for manufacturing the same
JP2001257288A (ja) フリップチップ型半導体装置及びその製造方法
JP2001044641A (ja) 半導体素子内蔵配線基板およびその製造方法
JP2002170921A (ja) 半導体装置およびその製造方法
US20030127725A1 (en) Metal wiring board, semiconductor device, and method for manufacturing the same
JP3917484B2 (ja) 半導体装置の製造方法および半導体装置
JP2004165277A (ja) 電子部品実装構造及びその製造方法
US9485863B2 (en) Carrier and method for fabricating coreless packaging substrate
JP2004172597A (ja) 半導体装置およびその製造方法
CN114171402A (zh) 扇出式堆叠芯片的封装方法及封装结构
JP2009246144A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
US8153472B2 (en) Embedded chip package process
JP4663470B2 (ja) 半導体素子内蔵型多層回路基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031211

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040212

LAPS Cancellation because of no payment of annual fees