JP3553043B2 - 部品内蔵モジュールとその製造方法 - Google Patents
部品内蔵モジュールとその製造方法 Download PDFInfo
- Publication number
- JP3553043B2 JP3553043B2 JP2001395071A JP2001395071A JP3553043B2 JP 3553043 B2 JP3553043 B2 JP 3553043B2 JP 2001395071 A JP2001395071 A JP 2001395071A JP 2001395071 A JP2001395071 A JP 2001395071A JP 3553043 B2 JP3553043 B2 JP 3553043B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring pattern
- wiring
- component
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体及び／または回路部品等の電子部品が電気絶縁層の内部に配置された部品内蔵モジュール及びその製造方法に関する。
【０００２】
【従来の技術】
近年の電子機器の高性能化・小型化の流れの中、回路部品の高密度、高機能化が一層求められている。回路部品を搭載したモジュールにおいても、高密度、高機能化への対応が要求されている。回路部品を高密度に実装するために、配線パターンも複雑になり、現在、配線板が多層化する傾向にある。
【０００３】
従来のガラス−エポキシ基板では、ドリルによる貫通スルーホール構造を用いて多層化している。この構造は、信頼性は高いが、貫通孔で異なる層にある配線パターン間を接続するため、配線パターンが制限されてしまう。また、配線板表面の貫通孔がある部分には、半導体または回路部品を実装することができず、高密度実装には適していない。
【０００４】
このため、最も回路の高密度化が図れる方法として、インナービアによる電気接続を用いた多層配線板も使用されている。インナービア接続により、ＬＳＩ(large scale integrated circuit)間や部品間の配線パターンを最短距離で接続でき、必要な配線パターン層間のみの接続が可能となり、回路部品の実装性も向上する。また、回路部品を配線板に内蔵することにより、さらに部品の実装効率をあげることができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、回路部品を内蔵し、かつ、インナービアで接続するためには、信頼性の面で問題があった。インナービア接続の信頼性には、インナービアの直径に対する高さの比（アスペクト比＝高さ／直径）が大きく影響する。回路部品を配線板に内蔵すると、回路部品の高さ以上の電気絶縁層が必要となり、必然的にインナービアも高くなる。従って、接続信頼性を向上させるためには、インナービアの直径を大きくする必要があった。ところが、直径を大きくすると実装密度が低下する。
【０００６】
本発明は、信頼性が高く高密度実装可能な部品内蔵モジュールとその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、上記の目的を達成するために以下のように構成される。
【０００８】
本発明の第１の部品内蔵モジュールは、電気絶縁層と、前記電気絶縁層を介して積層された複数層の第一配線パターンと、前記電気絶縁層中に設けられ異なる層にある前記第一配線パターン間を電気接続する少なくとも一つの第一インナービアと、前記電気絶縁層中に埋設され、前記複数層の第一配線パターンのうちのいずれかに実装された少なくとも一つの電子部品とを有し、前記第一インナービアの少なくとも一つは、前記第一配線パターンの積層方向において、前記電子部品が占める範囲と重複する範囲を占め、かつ、前記方向におけるその高さは前記電子部品の高さより低いことを特徴とする。
【０００９】
ここで、本発明において「電子部品の高さ」とは、電子部品が実装された配線パターンの上面から、該電子部品の上面までの距離をいう。より好ましくは、該電子部品の厚さをいう。また、「重複する」とは、対象とする２つの範囲が少なくとも一部で相互に重なっていることを意味し、両範囲が完全に一致している必要はない。
【００１０】
これにより、電子部品を内蔵するにもかかわらず、第一配線パターンの積層方向と直交する方向に電子部品と略対向する第一インナービアの高さを低減することができる。その結果、ビア径を小さくしても、アスペクト比が増えることによる信頼性の低下を防止できる。従って、高信頼性で高密度実装可能な部品内蔵モジュールを提供できる。
【００１１】
上記第１の部品内蔵モジュールにおいて、少なくとも２層の第二配線パターンと、異なる層にある前記第二配線パターン間を電気接続するスルーホール及び／または第二インナービアとを備える配線板を更に有し、前記配線板は前記電気絶縁層の内部に埋設されており、前記複数層の第一配線パターンのうちのいずれかと、前記第二配線パターンとがインナービアで電気接続されていることが好ましい。
【００１２】
これにより、配線板の高信頼性を利用して、高密度実装可能な部品内蔵モジュールを提供できる。また、一般に用いられている配線板を使用でき低コスト化につながる。
【００１３】
次に、本発明の第２の部品内蔵モジュールは、電気絶縁層と、前記電気絶縁層を介して積層された複数層の第一配線パターンと、前記電気絶縁層中に設けられ異なる層にある前記第一配線パターン間を電気接続する少なくとも一つの第一インナービアと、少なくとも２層の第二配線パターンと、異なる層にある前記第二配線パターン間を電気接続するスルーホール及び／または第二インナービアとを備える配線板と、前記電気絶縁層中に埋設され、前記第二配線パターンのうちのいずれかに実装された少なくとも１つの電子部品とを有し、前記第一インナービアの少なくとも一つは、前記第一配線パターンの積層方向において、前記電子部品が占める範囲と重複する範囲を占め、かつ、前記方向におけるその高さは前記電子部品の高さより低いことを特徴とする。
【００１４】
これにより、配線板上に電子部品を実装した既存の実装体を用い、該電子部品の実装面上に電気絶縁層を積層した部品内蔵モジュールにおいて、第一配線パターンの積層方向と直交する方向に電子部品と略対向する第一インナービアの高さを低減することができる。その結果、ビア径を小さくしても、アスペクト比が増えることによる信頼性の低下を防止できる。従って、高信頼性で高密度実装可能な部品内蔵モジュールを提供できる。
【００１５】
上記の第１及び第２の部品内蔵モジュールにおいて、更に、前記複数層の第一配線パターンのうちのいずれかに実装され、かつ、前記電気絶縁層内に埋設されていない少なくとも１つの電子部品を備えることが好ましい。これにより、高信頼性で更に高密度実装可能な部品内蔵モジュールを提供できる。
【００１６】
また、上記の第１及び第２の部品内蔵モジュールにおいて、前記電気絶縁層がフィラーと絶縁性樹脂とを含む混合物からなることが好ましい。これにより、フィラー種を選択することにより、電気絶縁層の熱伝導度、線膨張係数、誘電率等の調整が可能となる。
【００１７】
この場合において、前記フィラーが、アルミナ、マグネシア、窒化ホウ素、窒化アルミ、窒化珪素、テトラフルオロエチレン、及び、シリカから選ばれた少なくとも一つを含むことが好ましい。これにより、放熱性に優れた電気絶縁層が得られる。また、フィラーとしてアルミナを用いた場合は、低コスト化がはかれる。フィラーとしてマグネシアを用いた場合は、電気絶縁層の線膨張係数を大きくすることができる。また、フィラーとして窒化ホウ素、窒化アルミ、窒化珪素を用いた場合は、線膨張係数を低くすることができる。また、フィラーとしてテトラフルオロエチレン、シリカを用いた場合は、電気絶縁層の誘電率を小さくすることができる。
【００１８】
また、前記絶縁性樹脂が、エポキシ樹脂、フェノール樹脂、フッ素樹脂、シアネート樹脂、ＰＴＦＥ(polytetrafluoroethylene)樹脂、ＰＰＯ(poly(phenylen oxide))樹脂および、ＰＰＥ(polyphenylether)樹脂から選ばれた少なくとも一つの絶縁性樹脂を含むことが好ましい。これにより、絶縁性樹脂材料を選択することにより、耐熱性や電気絶縁性、高周波特性を向上させることができる。
【００１９】
また、上記の第１及び第２の部品内蔵モジュールにおいて、前記第一配線パターンが、金属箔、リードフレーム、導電性樹脂組成物の少なくとも一つで形成されていることが好ましい。これにより、低い電気抵抗で、微細な配線パターンを形成できる。
【００２０】
また、上記の第１及び第２の部品内蔵モジュールにおいて、前記電子部品が半導体ベアチップであることが好ましい。これにより、高密度に半導体素子を実装することができ、半導体の厚みも薄くなり電気絶縁層の厚みも薄くできる。
【００２１】
この場合において、前記半導体ベアチップがフリップチップボンディングにより実装されていることが好ましい。これにより、高密度に半導体素子を実装することができる。
【００２２】
また、上記の第１及び第２の部品内蔵モジュールにおいて、前記第一インナービアが、導電性粉末と熱硬化性樹脂とを含むビアペーストからなることが好ましい。これにより、電気絶縁層と第一インナービアとを同時に硬化でき工程数が削減できる。
【００２３】
また、前記配線板がセラミック基板、ガラスエポキシ基板、又はインナービア接続を有する多層基板で形成されていることが好ましい。これにより、一般に使われている配線板を用いて部品内蔵モジュールを作成でき、低コスト化につながる。
【００２４】
また、上記の第１及び第２の部品内蔵モジュールにおいて、前記電子部品と接する前記電気絶縁層と、前記第一インナービアと接する前記電気絶縁層とが、一体に形成されていることが好ましい。ここで、「一体に形成されている」とは、前記２つの電気絶縁層が共通する組成を有し、継ぎ目なく連続していることを意味する。両電気絶縁層の間に境目がなく連続するので、信頼性が向上する。
【００２５】
また、上記の第１及び第２の部品内蔵モジュールにおいて、前記第一配線パターンの積層方向において、複数の前記電子部品が互いに対向して配置されていることが好ましい。これにより、電子部品を高密度に実装できる。
【００２６】
また、上記の第１及び第２の部品内蔵モジュールにおいて、前記第一配線パターンは、前記第一インナービアと電気接続されたランド形状部を含むことが好ましい。これにより、電子部品を内蔵できる領域が大きくなり、高密度に実装できる。
【００２７】
次に、本発明の部品内蔵モジュールの第１の製造方法は、第一配線パターン上に電子部品を実装する工程と、積層方向において、前記電子部品の高さよりも小さい厚みを有する第一電気絶縁層に第一インナービアを形成する工程と、第二電気絶縁層に第二インナービアを形成する工程と、前記第二電気絶縁層の一方の面に第二配線パターンを設け、他方の面に第三配線パターンを設ける工程と、前記第一配線パターンの前記電子部品が実装された側の面上に、前記第一電気絶縁層と、前記第二電気絶縁層とを積層して、前記電子部品を前記第一電気絶縁層及び前記第二電気絶縁層中に埋設し、前記第一電気絶縁層を介して対向する前記第一配線パターンと前記第二配線パターンとを前記第一インナービアで電気接続し、前記第二電気絶縁層を介して対向する前記第二配線パターンと前記第三配線パタ ーンとを前記第二インナービアで電気接続する工程とを含む、ことを特徴とする。
【００２８】
これにより、容易に本発明の上記第１の部品内蔵モジュールを製造することができる。
【００２９】
【００３０】
【００３１】
【００３２】
次に、本発明の部品内蔵モジュールの第２の製造方法は、少なくとも２層の配線パターンと、異なる層にある配線パターン間を電気接続するスルーホール及び／または第二インナービアとを備える配線板上に設けられた第一配線パターン上に電子部品を実装する工程と、積層方向において、前記電子部品の高さよりも小さい厚みを有する第一電気絶縁層に第一インナービアを形成する工程と、第二電気絶縁層に第二インナービアを形成する工程と、前記第二電気絶縁層の一方の面に第二配線パターンを設け、他方の面に第三配線パターンを設ける工程と、前記配線板上に設けられた第一配線パターンの前記電子部品が実装された側の面上に、前記第一電気絶縁層と、前記第二電気絶縁層とを積層して、前記電子部品を前記第一電気絶縁層及び前記第二電気絶縁層中に埋設し、前記第一電気絶縁層を介して対向する前記第一配線パターンと前記第二配線パターンとを前記第一インナービアで電気接続し、前記第二電気絶縁層を介して対向する前記第二配線パターンと前記第三配線パターンとを前記第二インナービアで電気接続する工程とを含む、ことを特徴とする部品内蔵モジュールの製造方法。
ことを特徴とする。
【００３３】
これにより、容易に本発明の上記第２の部品内蔵モジュールを製造することができる。
【００３４】
上記第２の製造方法において、前記第一配線パターンが前記電気絶縁層とは別の電気絶縁層の一方の面に形成されており、前記第一配線パターンは、前記別の電気絶縁層に形成されたインナービアと接続されていることが好ましい。これにより、前記第一配線パターンの取り扱いが容易になるとともに、少ない工程数で多層の配線パターンを積層することができる。
【００３５】
また、上記第１及び第２の製造方法において、前記第一配線パターンがキャリアに担時されており、前記積層後に前記キャリアを剥離することが好ましい。これにより、前記第一配線パターンの取り扱いが容易になる。
【００３６】
また、本発明の部品内蔵モジュールの第３の製造方法は、第一配線パターン上に電子部品を実装する工程と、積層方向において、前記電子部品の高さよりも小さい厚みを有する第一電気絶縁層に第一インナービアと電子部品を内蔵するための空孔を形成する工程と、第二電気絶縁層に第二インナービアを形成する工程と、前記第一配線パターンの前記電子部品が実装された側の面上に、前記第一電気絶縁層と、第二配線パターンとをこの順に積層する工程と、前記第一電気絶縁層上に前記第二電気絶縁層と、第三配線パターンとをこの順に積層して、前記電子部品を前記第一電気絶縁層及び第二電気絶縁層中に埋設し、前記第一電気絶縁層を介して対向する前記第一配線パターンと前記第二配線パターンとを前記第一インナービアで電気接続し、前記第二電気絶縁層を介して対向する前記第二配線パターンと前記第三配線パターンとを前記第二インナービアで電気接続する工程とを含む、ことを特徴とする。これにより、電子部品を埋設する際に第一インナービアの位置ずれを低減することができる。
【００３７】
【００３８】
また、上記第１、第２及び第３の製造方法において、前記電気接続する際に、前記電気絶縁層を硬化することが好ましい。これにより、本発明の部品内蔵モジュールを少ない工程で製造することができる。
【００３９】
【００４０】
【００４１】
【００４２】
【発明の実施の形態】
（実施の形態１）
図１は、実施の形態１における部品内蔵モジュールの断面図である。図１において、部品内蔵モジュールは、電気絶縁層１０１と、配線パターン（第一配線パターン）１０２ａ、１０２ｂと、電子部品としての半導体１０３と、ビアペーストからなるインナービア（第一インナービア）１０４とを有している。
【００４３】
電気絶縁層１０１は、例えば、絶縁性樹脂、あるいはフィラーと絶縁性樹脂との混合物等を用いることができる。電気絶縁層１０１として、フィラーと絶縁性樹脂との混合物を用いた場合、フィラー及び絶縁性樹脂を適当に選択することによって、電気絶縁層１０１の線膨張係数、熱伝導度、誘電率などを容易に制御することができる。
【００４４】
例えば、フィラーとしてアルミナ、マグネシア、窒化ホウ素、窒化アルミ、窒化珪素、テトラフルオロエチレン（例えば「テフロン」（du Pont社の登録商標））、及びシリカなどを用いることができる。アルミナ、窒化ホウ素、あるいは窒化アルミを用いることにより、従来のガラス−エポキシ基板より熱伝導度の高い基板が製作可能となり、半導体１０３の発熱を効果的に放熱させることができる。また、アルミナはコストが安いという利点もある。シリカを用いた場合、電気絶縁層の線膨張係数がシリコン半導体の線膨張係数により近くなるので、温度変化によるクラックの発生等を防止することができるため、半導体を直接実装するフリップチップ時に好ましい。また、誘電率が低い電気絶縁層が得られ、比重も軽いため、携帯電話などの高周波用基板として好ましい。窒化珪素やテトラフルオロエチレンを用いても誘電率の低い電気絶縁層を形成できる。また、窒化ホウ素を用いることにより線膨張係数を低減できる。マグネシアを用いることにより、電気絶縁層の線膨張係数を大きくすることができる。
【００４５】
絶縁性樹脂としては、熱硬化性樹脂や光硬化性樹脂を用いることができる。耐熱性の高いエポキシ樹脂、フェノール樹脂、シアネート樹脂を用いることにより、電気絶縁層の耐熱性をあげることができる。また、誘電正接の低いフッ素樹脂、ＰＴＦＥ樹脂、ＰＰＯ樹脂、ＰＰＥ樹脂を含む樹脂、もしくはそれらの樹脂を変性させた樹脂を用いることにより、電気絶縁層の高周波特性が向上する。さらに分散剤、着色剤、カップリング剤または離型剤を含んでいてもよい。分散剤によって、絶縁性樹脂中のフィラーを均一性よく分散させることができる。着色剤によって、部品内蔵モジュールの放熱性をよくすることができる。カップリング剤によって、絶縁性樹脂とフィラーとの接着強度を高くすることができるため、電気絶縁層の絶縁性を向上できる。離型剤によって、金型と混合物との離型性を向上できるため、生産性を向上できる。
【００４６】
配線パターン１０２ａ、１０２ｂは、電気伝導性を有する物質からなり、例えば、金属箔や導電性樹脂組成物、金属板を加工したリードフレームを用いることができる。金属箔やリードフレームを用いることにより、エッチング等により微細な配線パターンの作成が容易となる。また、金属箔を用いる場合は、キャリアを用いた転写等による配線パターンの形成も可能となる。特に銅箔は値段も安く、電気伝導性も高いため好ましい。また、キャリア上に配線パターンを形成することにより、配線パターンが取り扱いやすくなる。導電性樹脂組成物を用いる場合は、スクリーン印刷等による、配線パターンの製作が可能となる。また導電性樹脂組成物を用いる場合、金、銀、銅、ニッケル等の金属粉やカ−ボン粉を用いることにより、低い電気抵抗の配線パターンが得られる。また、樹脂としてエポキシ樹脂、フェノール樹脂およびシアネート樹脂から選ばれた少なくとも一つの熱硬化性樹脂を含むことにより、耐熱性の向上が図れる。リードフレームを用いることにより、電気抵抗の低い、厚みのある金属を使用できる。また、エッチングによる微細パターン化や打ち抜き加工等の簡易な製造法が使える。リードフレームは、それぞれの配線パターンをリードフレームの外周部で接続しておくことにより、複数のパターンを一体として取り扱うことができる。また、これらの配線パターン１０２ａ、１０２ｂは表面にメッキ処理をする事により、耐食性や電気伝導性を向上させることができる。また、配線パターン１０２ａ、１０２ｂの電気絶縁層１０１との接触面を粗化することで、電気絶縁層１０１との接着性を向上させることができる。以下の説明では、複数層（図１では３層）の配線パターンのうち、部品内蔵モジュールの外表面に露出した配線パターンには添字「ａ」を付して「配線パターン１０２ａ」と呼び、部品内蔵モジュール内に埋設された配線パターンには添字「ｂ」を付して「配線パターン１０２ｂ」又は「内部配線パターン１０２ｂ」と呼ぶ。後述する実施の形態２〜４，７〜１０も同様である。
【００４７】
半導体１０３としては、例えば、トランジスタ、ＩＣ(integrated circuit)、ＬＳＩなどの半導体素子を用いることができる。半導体素子は、半導体ベアチップであってもよい。また、半導体素子は封止樹脂を用いて、半導体素子を、もしくは、半導体素子と配線パターン１０２ａ、１０２ｂの接続部の少なくとも一部を封止しても良い。配線パターン１０２ａ、１０２ｂと半導体１０３との接続には、例えばフリップチップボンディングによる場合は、導電性接着剤、異方性導電フィルム（ＡＣＦ）が用いられる。また、バンプ１０５を形成して接続してもよい。また、電気絶縁層１０１によって半導体１０３を外気から遮断することができるため、湿度による信頼性低下を防止することができる。また、電気絶縁層１０１の材料として、フィラーと絶縁性樹脂との混合物を用いると、セラミック基板と異なり、高温で焼成する必要がなく、半導体１０３を内蔵することが容易である。
【００４８】
インナービア１０４を形成するためのビアペーストは、異なる層の配線パターン１０２ａと配線パターン１０２ｂとの間を接続する機能を有する導電性粉末と樹脂の混合物である。例えば、金属粉やカ−ボン粉等の導電性粉末と、熱硬化性樹脂や光硬化性樹脂との混合物を用いることができる。金属粉としては、金、銀、銅またはニッケルなどを用いることができる。金、銀、銅またはニッケルは導電性が高いため好ましい。銅は導電性が高くマイグレーションも少ないため特に好ましい。銅を銀で被覆した金属粉を用いても、導電性の高さとマイグレーションの少なさとの、両方の特性を満たすことができる。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に好ましい。また、光硬化性の樹脂も用いることができる。
【００４９】
本実施の形態においては、配線パターン１０２ａ，１０２ｂの積層方向（図１の紙面の上下方向）において、インナービア１０４の高さは、半導体１０３が実装された配線パターン１０２ａの実装面から半導体１０３の上面までの距離（好ましくは半導体１０３の厚さ）より小さい。特に、該方向において、半導体１０３が占める範囲と重複する範囲を占めるインナービア１０４（即ち、図１の紙面の横方向において、半導体１０３と対向して配置されたインナービア１０４）が、半導体１０３と上記高さの関係を満足することが好ましい。前記積層方向において対向する配線パターン１０２ａ，１０２ａ間を一つのインナービアで直接接続するのではなく、内部配線パターン１０２ｂを介在させて複数のインナービア１０４で接続することにより、上記高さの関係を満足させることができる。このように、内部配線パターン１０２ｂと配線パターン１０２ａとをインナービア１０４で電気的に接続することで、インナービア１０４の高さの直径に対する比を低減できる。本実施の形態においては内部配線パターン１０２ｂを１層だけ形成しているので、上記の比は、内部配線パターン１０２ｂがない場合の約１／２となっている。その結果、信頼性の高い接続が可能となり、半導体の内蔵に適した部品内蔵モジュールを提供できる。
【００５０】
なお、本実施の形態では、部品内蔵モジュールの両表面の配線パターン１０２ａが電気絶縁層に埋設されていない場合を示したが、少なくとも一方の表面では配線パターンが露出しておらず、電気絶縁層によって覆われていてもよい。また、本実施の形態においては、内部配線パターン１０２ｂが１層の場合を示したが、層数は限定されるものではない。内部配線パターン１０２ｂが複数層存在する場合には、異なる層にある内部配線パターン１０２ｂ間もインナービア１０４で接続される。また、内蔵される電子部品は、本実施の形態のような、いわゆる能動部品である半導体１０３に限られず、他のいわゆる受動部品である回路部品（例えば、ＬＣＲ(inductance,resistance,capacitance)等のチップ部品、ＳＡＷ(surface acoustic wave)フィルタ、バラン）等であっても良い。
【００５１】
（実施の形態２）
実施の形態２は、図１に示した部品内蔵モジュールを製造する方法の一例である。部品内蔵モジュールの構成に用いられる材料は、実施の形態１で説明した材料と同様である。図２Ａ〜図２Ｇは、実施の形態２における部品内蔵モジュールの製造方法を工程順に示す断面図である。
【００５２】
まず図２Ａに示すように、電気絶縁層２０１を作成する。電気絶縁層２０１の作成方法の一例は以下のとおりである。部品内蔵モジュールは基板形状をしており、電気絶縁層２０１としては、絶縁性樹脂や、フィラーと絶縁性樹脂との混合物等を用いることができる。後者の場合は、最初にフィラーと絶縁性樹脂を混合し、攪拌することによって、ペースト状の絶縁性樹脂混合物を作製する。絶縁性樹脂混合物には、粘度を調整するために溶剤を添加しても良い。この絶縁性樹脂混合物をシート形状に成形することによって、電気絶縁層２０１を形成できる。シート形状に成形する方法としては、例えば、ドクターブレード法等によって、フィルム上に絶縁性樹脂混合物の層を作成する方法を用いることができる。電気絶縁層２０１は、硬化温度以下の温度に加熱して乾燥させることによって、粘着性を低下させることができる。この熱処理によって、板状の電気絶縁層の粘着性が失われるため、フィルムとの剥離が容易になる。未硬化状態（Ｂステージ）にすることにより、取り扱いが容易となる。次に、板状の電気絶縁層にビア（ビアホール）２０６を形成する。電気絶縁層２０１に形成するビア２０６は、例えば、レーザー加工やドリル加工、パンチング加工によって作製することができる。レーザー加工は微細なピッチでビアを形成することができ、削りくずも発生しないため望ましい。レーザー加工の場合、炭酸ガスレーザーやＹＡＧレーザー、エキシマレーザー等を用いることができる。また、ドリル加工、パンチング加工の場合、汎用性のある既存の設備でのビア形成が容易である。
【００５３】
次に図２Ｂに示すように、ビア２０６にビアペースト２０４を充填する。ビアペースト２０４の充填には、印刷や注入による方法を用いることができる。特に印刷の場合、配線パターンの形成も同時に行うことができる。ビアペースト２０４を用いることで、複数層の配線パターン間の接続が可能となる。
【００５４】
次に図２Ｃに示すように、キャリア２０７上に配線パターン２０２ａ、２０２ｂを形成する。配線パターン２０２ａ、２０２ｂは、エッチング、印刷等の方法を用いて形成することができる。特にエッチングを用いる場合は、フォトリソグラフィ工法など微細な配線パターンの形成法を利用できる。キャリア２０７としては、ＰＥＴ（ポリエチレンテレフタレート）やＰＰＳ（ポリフェニレンサルファイト）の様な樹脂フィルムの他、銅箔、アルミ箔の様な金属箔等を用いることができる。キャリア２０７を用いることにより、配線パターン２０２ａ、２０２ｂの取り扱いが容易となる。また、配線パターン２０２ａ、２０２ｂをはがしやすくするために、配線パターン２０２ａ、２０２ｂとキャリア２０７との間に剥離層を設けたり、キャリア２０７の表面に離型処理を施したりしてもよい。形成した配線パターン２０２ａ、２０２ｂと電気絶縁層２０１とを位置あわせし、重ねる。これを加圧することによって、配線パターン２０２ａ、２０２ｂを電気絶縁層２０１に転写することができる。
【００５５】
図２Ｄに示すように、加圧後、キャリア２０７を剥離することで、電気絶縁層２０１の表裏面に配線パターン２０２ａ、２０２ｂを転写し、残留させる。この工程は、絶縁性樹脂に熱硬化樹脂を用いた場合、電気絶縁層２０１中の熱硬化性樹脂が硬化する温度以下で、もしくは硬化時間以内に行う。これにより、電気絶縁層２０１が未硬化の状態で配線パターン２０２ａ、２０２ｂを形成することが可能となる。配線パターン２０２ｂを形成することで、ビアペースト２０４の高さの直径に対する比を低減することができ、信頼性の向上、ビア径の低サイズ化を獲得することが可能となる。
【００５６】
上記の工程と並行して、図２Ｅに示すように、キャリア２０７上に配線パターン２０２ａを形成した部材をもう１つ作成する。そして、配線パターン２０２ａ上に、半導体２０３を実装する。実装方法としては、配線パターン２０２ａにクリーム半田を印刷し、加熱により半田実装する方法を用いることができる。その他、クリーム半田に代えて、ＡＣＦ、導電性接着剤（例えば、金、銀、銅、銀−パラジウム合金などを熱硬化性樹脂で混練したもの）を使用した方法でもよい。また、金ワイヤボンディング法で作製したバンプ２０５または半田によるバンプを、半導体２０３側にあらかじめ形成し、熱処理によって金または半田を溶解して、半導体２０３を実装することも可能である。さらに、バンプ２０５と導電性接着剤とを併用することも可能である。なお、半導体２０３と配線パターン２０２ａとの間に封止樹脂を注入してもよい。封止樹脂の注入によって、後の工程で半導体２０３を電気絶縁層２０１に埋設する際に、半導体２０３と配線パターン２０２ａとの間に隙間ができることを防止することができる。封止樹脂には通常のフリップチップボンディングに使用されるアンダーフィル樹脂を用いることができる。
【００５７】
その後、図２Ｆに示すように、配線パターン２０２ａ、２０２ｂを形成した図２Ｄの電気絶縁層２０１、図２Ｂと同様の電気絶縁層２０１、及び半導体２０３を実装した配線パターン２０２ａを備える図２Ｅのキャリア２０７を位置合わせして重ねる。
【００５８】
これを加圧・加熱することによって、図２Ｇに示すように、配線パターン２０２ａ、２０２ｂ、半導体２０３を電気絶縁層２０１に埋設することができる。絶縁性樹脂として熱硬化樹脂を用いた場合、加圧後、加熱することによって、電気絶縁層２０１中の熱硬化性樹脂を硬化させ、半導体２０３が埋設された板状の電気絶縁層２０１を形成できる。加熱は、熱硬化性樹脂が硬化する温度以上の温度で行う。この工程によって、配線パターン２０２ａ、２０２ｂと半導体２０３と電気絶縁層２０１とが機械的に強固に接着する。なお、加熱によって熱硬化性樹脂を硬化させる際に、加熱しながら１００g/mm2〜２kg/mm2の圧力で加圧することによって、部品内蔵モジュールの機械的強度を向上させることができる。電気絶縁層２０１を硬化させた後、キャリア２０７を取り去ることによって、配線パターン２０２ｂと半導体２０３が電気絶縁層２０１内に内蔵された、実施形態１で説明した部品内蔵モジュールが作製される。
【００５９】
上記の図２Ｆにおいて、２枚の電気絶縁層２０１のうち下側の電気絶縁層２０１の厚さは、半導体２０３が実装された配線パターン２０２ａの実装面から半導体２０３の上面までの距離（好ましくは半導体２０３の厚さ）より小さい。これにより、ビアペースト２０４のアスペクト比を小さくすることができる。
【００６０】
なお、本実施の形態においては、配線パターン２０２ａ，２０２ｂの形成方法として転写法を例として説明したが、配線パターンの形成方法はこれに限定されるものではない。
【００６１】
（実施の形態３）
実施の形態３は、部品内蔵モジュールの製造方法の一例である。図３Ａ〜図３Ｇは、実施の形態３における部品内蔵モジュールの製造工程を工程順に示す断面図である。同図において、実施の形態２と同一名称の要素は、実施の形態２と同様の構成であって、同一の製造法により製造され、特に説明のない限り同様の機能を持つ。
【００６２】
図３Ａに示すように、電気絶縁層３０１には、図２Ａと同様のビア３０６に加えて、半導体を内蔵するための空孔３０８があらかじめ形成される。空孔３０８を形成しておくことにより、半導体３０３を電気絶縁層３０１に内蔵する際に、ビア３０６の位置ずれがし難くなる。
【００６３】
次に図３Ｂに示すように、ビア３０６にビアペースト３０４を充填する。
【００６４】
図３Ａ、図３Ｂの工程と平行して、図３Ｃに示すように、キャリア３０７上に配線パターン３０２ａを形成し、配線パターン３０２ａ上に、半導体３０３を実装する。実装方法としては、半田、ＡＣＦ、ＮＣＦ(non-conductive particle film)による実装の他に、導電性接着剤３０５を用いた方法を用いることができる。導電性接着剤３０５としては、例えば、金、銀、銅、銀−パラジウム合金などを熱硬化性樹脂で混練したものも使用できる。また、あらかじめ配線パターン３０２ａ、半導体３０３にキレート処理などを施すことにより接着性を向上させておいても良い。なお、半導体３０３と配線パターン３０２ａとの間に封止樹脂を注入してもよい。封止樹脂の注入によって、後の工程で半導体３０３を電気絶縁層３０１に埋設する際に、半導体３０３と配線パターン３０２ａとの間に隙間ができることを防止することができる。封止樹脂としては、通常のフリップチップボンディングに使用されるアンダーフィル樹脂を用いることができる。導電性接着剤３０５は、加熱することによって硬化させることができるが、この工程では未硬化状態のままでもよい。
【００６５】
次に図３Ｄに示すように、別に作成した、配線パターン３０２ｂを備え、半導体３０３に対応する位置を開口させたキャリア３０７と、図３Ｂの電気絶縁層３０１と、半導体３０３を実装した配線パターン３０２ａを備える図３Ｃのキャリア３０７とを位置合わせして重ねる。ここで、電気絶縁層３０１の厚さは、半導体３０３が実装された配線パターン３０２ａの実装面から半導体３０３の上面までの距離（好ましくは半導体３０３の厚さ）より小さい。
【００６６】
積層後、加圧し、図３Ｅに示すように配線パターン３０２ａ、３０２ｂ、半導体３０３を電気絶縁層３０１に埋設する。このような埋設は、電気絶縁層３０１の厚さが半導体３０３の高さより薄い場合であっても、配線パターン３０２ｂを備えるキャリア３０７が開口と所定の厚さとを有することにより、達成可能である。この工程において、電気絶縁層３０１を硬化させてもよい。絶縁性樹脂に熱硬化樹脂を用いた場合、加圧後、加熱することによって、電気絶縁層３０１中の熱硬化性樹脂を硬化させ、半導体３０３、ビアペースト３０４が埋設された板状の電気絶縁層３０１が形成できる。加熱は、熱硬化性樹脂が硬化する温度以上の温度で行う。この工程によって、配線パターン３０２ａ，３０２ｂと半導体３０３とビアペースト３０４と電気絶縁層３０１とが機械的に強固に接着する。なお、加熱によって熱硬化性樹脂を硬化させる際に、加熱しながら１００g/mm2〜２kg/mm2の圧力で加圧することによって、部品内蔵モジュールの機械的強度を向上させることができる。この電気絶縁層３０１を硬化させる工程で、導電性接着剤３０５も同時に硬化させることができる。同時硬化を行うことによって、工程を削減でき、半導体３０３等に加えられる熱量も低減でき、半導体３０３の特性劣化を防ぐことができる。その後、配線パターン３０２ｂ側のキャリア３０７を剥離して除去する。
【００６７】
次いで、図３Ｆに示すように、図３Ｅの電気絶縁層３０１、図２Ｂと同様の他の電気絶縁層３０１、及び配線パターン３０２ａを備えるキャリア３０７を位置あわせして重ねる。
【００６８】
積層後、図３Ｅと同様に電気絶縁層３０１を硬化させる。その後、表裏のキャリア３０７を取り去ることによって、配線パターン３０２ａ，３０２ｂと半導体３０３とビアペースト３０４とが電気絶縁層３０１内に内蔵された部品内蔵モジュールが完成する。
【００６９】
（実施の形態４）
実施形態４は、部品内蔵モジュールの他の例である。図４は、本実施の形態における部品内蔵モジュールの断面図である。同図において、実施の形態１と同一名称の要素は、実施の形態１と同様の構成であって、同一の製造法により製造され、特に説明のない限り同様の機能を持つ。
【００７０】
図４において、部品内蔵モジュールは、電気絶縁層４０１、配線パターン（第一配線パターン）４０２ａ、４０２ｂ、電子部品としての半導体４０３、ビアペーストからなるインナービア（第一インナービア）４０４、及び電子部品としての回路部品４０６を有している。
【００７１】
本実施の形態においては、回路部品４０６が電気絶縁層４０１に内蔵されている。回路部品４０６を内蔵することで、部品内蔵モジュールの機能性を向上することができる。また、配線長を短くすることができ、高周波化にも適している。
【００７２】
回路部品４０６としては、例えば、ＬＣＲ等のチップ部品、ＳＡＷフィルタ、あるいはバラン等の部品を用いることができる。配線パターン４０２ａ、４０２ｂと回路部品４０６との接続には、半田４０７や導電性接着剤が用いられる。また、電気絶縁層４０１によって回路部品４０６を外気から遮断することができるため、湿度による信頼性低下を防止することができる。また、電気絶縁層４０１の材料として、フィラーと絶縁性樹脂との混合物を用いると、セラミック基板と異なり、高温で焼成する必要がなく、ディスクリートの回路部品４０６を内蔵することが可能となる。
【００７３】
また、電気絶縁層４０１に内蔵される半導体４０３と回路部品４０６とを配線パターン４０２ａ，４０２ｂの積層方向（厚み方向）に対向して配置している。この構造により、内蔵する部品点数を増やすことができ、より高密度な実装が可能となる。
【００７４】
また、外表面に露出した配線パターン４０２ａ上に、半導体４０３と回路部品４０６が実装されている。半導体４０３はバンプ４０５を形成して実装されている。回路部品４０６は半田４０７を用いて実装されている。半導体４０３及び回路部品４０６の実装には、導電性接着剤を用いることもできる。ビアペーストからなるインナービア４０４で電気接続することにより、外表面全体に、半導体４０３や回路部品４０６を高密度に実装できる。
【００７５】
本実施の形態においては、配線パターン４０２ａ，４０２ｂの積層方向（図４の紙面の上下方向）において、インナービア４０４の高さは、電気絶縁層４０１中の半導体４０３や回路部品４０６が実装された配線パターン４０２ａの実装面から該半導体４０３や該回路部品４０６の上面までの距離（好ましくは、該半導体４０３や該回路部品４０６の厚さ）より小さい。特に、該方向において、電気絶縁層４０１中の半導体４０３や回路部品４０６が占める範囲と重複する範囲を占めるインナービア４０４（即ち、図４の紙面の横方向において、該半導体４０３や該回路部品４０６と対向して配置されたインナービア４０４）が、該半導体４０３や該回路部品４０６と上記の高さの関係を満足することが好ましい。前記積層方向において対向する配線パターン４０２ａ，４０２ａ間を一つのインナービアで直接接続するのではなく、内部配線パターン４０２ｂを介在させて複数のインナービア４０４で接続することにより、上記の高さの関係を満足させることができる。このように内部配線パターン４０２ｂと配線パターン４０２ａとの間を、もしくは異なる層にある内部配線パターン４０２ｂ，４０２ｂ間をインナービア４０４で電気的に接続することで、インナービア４０４の高さの直径に対する比を低減できる。本実施の形態においては内部配線パターン４０２ｂを２層形成しており、インナービア４０４の高さの直径に対する比は、内部配線パターン４０２ｂがない場合の約１／３となっている。その結果、信頼性の高い接続が可能で、ビア径を減少させることもでき、半導体の内蔵に適した部品内蔵モジュールを提供できる。
【００７６】
なお、本実施の形態においては、一方の表面に露出した配線パターン４０２ａにのみ半導体及び回路部品を実装した例を示したが、両面の配線パターン４０２ａに実装しても良い。
【００７７】
（実施の形態５）
実施の形態５は、部品内蔵モジュールの更に他の例である。図５は、本実施の形態における部品内蔵モジュールの断面図である。同図において、実施の形態１と同一名称の要素は、実施の形態１と同様の構成であって、同一の製造法により製造され、特に説明のない限り同様の機能を持つ。
【００７８】
図５において、部品内蔵モジュールは、電気絶縁層５０１、配線パターン（第一配線パターン）５０２ａ、電子部品としての半導体５０３、ビアペーストからなるインナービア（第一インナービア）５０４、電子部品としての回路部品５０６、及び配線板５０８を有している。半導体５０３はバンプ５０５により、回路部品５０６は半田５０７によりそれぞれ、配線パターン５０２ａと接続されている。
【００７９】
本実施の形態においては、配線板５０８を電気絶縁層５０１で覆った構成が採用されている。配線板５０８としては、ガラスエポキシ基板、セラミック基板、又はインナービア接続を有する多層基板（例えば、ビルドアップ基板、「ＡＬＩＶＨ」（松下電器産業（株）の商標）を用いることができる。配線板５０８は、少なくとも２層以上の配線パターン（第二配線パターン）５０２ｂと、異なる層の第二配線パターン５０２ｂ間を接続するスルーホール５０９とを有する。スルーホール５０９を形成した配線板５０８を用いることで、既存の信頼性のある電気接続を利用することができ、半導体の内蔵に適した部品内蔵モジュールを提供できる。また、一般に用いられている配線板を利用できる。電気絶縁層５０１を介して、第一配線パターン５０２ａと配線板５０８の最表層の第二配線パターン５０２ｂとをインナービア５０４で接続することにより、配線パターン５０２ａの表面に半導体及び回路部品を実装すること（実施の形態４を参照）が可能となり、高密度化に適した部品内蔵モジュールを提供できる。
【００８０】
なお、本実施の形態においては、配線板５０８の両面を電気絶縁層５０１で覆った例を示したが、片面のみを覆う構成であってもよい。
【００８１】
また、本実施の形態においては、スルーホール５０９を用いた配線板５０８を内蔵した例を示したが、インナービア（第二インナービア）を用いた配線板でも良い。
【００８２】
（実施の形態６）
実施の形態６は、図５に示した部品内蔵モジュールの製造方法の一例である。図６Ａ〜図６Ｅは、実施の形態６における部品内蔵モジュールの製造工程を工程順に示す断面図である。同図において、実施の形態１〜５と同一名称の要素は、実施の形態１〜５と同様の構成であって、同一の製造法により製造され、特に説明のない限り同様の機能を持つ。
【００８３】
図６Ａ、図６Ｂ、図６Ｃに示す工程は、図２Ａ、図２Ｂ、図２Ｅとそれぞれ同様の工程である。図６Ａに示すように、電気絶縁層６０１にビア６０６を形成し、図６Ｂに示すように、ビア６０６にビアペースト６０４を充填する。このときには、電気絶縁層６０１は未硬化状態である。これと並行して、図６Ｃ示すように、キャリア６０７上に形成した配線パターン（第一配線パターン）６０２ａに、バンプ６０５を用いて半導体６０３を実装する。
【００８４】
更に、これらとは別に、図６Ｄに示すように、回路部品６０８をクリーム半田６０９を用いて実装した配線パターン（第一配線パターン）６０２ａを備えるキャリア６０７、複数層の配線パターン（第二配線パターン）６０２ｂとこれらを接続するスルーホール６１１とを有し、半導体６０３及び回路部品６０８を内蔵するための空孔６１２を形成した配線板６１０、及び配線板６１０の空孔６１２を埋めるための未硬化状態の電気絶縁材料６１４を準備する。電気絶縁材料６１４としては、電気絶縁層６０１と同じ材料を用いることができる。そして、図６Ｄに示すように、上から順に、回路部品６０８を実装した配線パターン６０２ａを備えるキャリア６０７と、図６Ｂの電気絶縁層６０１と、電気絶縁材料６１４と、配線板６１０と、図６Ｂの電気絶縁層６０１と、半導体６０３を実装した配線パターン６０２ａを備える図６Ｃのキャリア６０７とを、位置あわせして重ねる。加圧・加熱することにより、それらの部材が一体硬化される。同時に第一配線パターン６０２ａと第二配線パターン６０２ｂがビアペースト６０４で電気接続される。ここで、図６Ｄに示された２枚の電気絶縁層６０１のうち上側の電気絶縁層６０１の厚さは、回路部品６０８の高さより小さい。また、図６Ｄの下側の電気絶縁層６０１の厚さは、半導体６０３の高さより小さい。
【００８５】
その後、表裏のキャリア６０７を剥離して、図６Ｅに示す部品内蔵モジュールを得る。表面に露出した配線パターン６０２ａ上に半導体及び回路部品を実装すること（実施の形態４を参照）が可能となり、高密度化に適した部品内蔵モジュールを提供できる。また、信頼性の高いスルーホール６１１を利用して部品内蔵モジュールが形成できる。
【００８６】
（実施の形態７）
実施の形態７は、部品内蔵モジュールを製造する方法の一例である。図７Ａ〜図７Ｇは、実施の形態７における部品内蔵モジュールの製造方法を工程順に示す断面図である。同図において、実施の形態１〜６と同一名称の要素は、実施の形態１〜６と同様の構成であって、同一の製造法により製造され、特に説明のない限り同様の機能を持つ。
【００８７】
まず図７Ａに示すように、電気絶縁層７０１を作製する。電気絶縁層７０１の作製方法の一例は以下のとおりである。部品内蔵モジュールは基板形状をしており、電気絶縁層７０１としては、絶縁性樹脂や、フィラーと絶縁性樹脂との混合物等を用いることができる。また、ガラスクロスや不織布の様な補強材が入っていても良い。電気絶縁層７０１は１層あたり５００μｍ以下の厚みを通常用いることができ、本実施の形態においては２００μｍのシートを用いた。次に、板状の電気絶縁層７０１にビア７０８を形成する。ビア７０８の直径は１ｍｍ以下が妥当であり、電気絶縁層７０１の厚みに応じて選択する必要がある。本実施の形態においては、直径２００μｍとした。
【００８８】
次に図７Ｂに示すように、ビア７０８にビアペースト７０４を充填する。
【００８９】
次に図７Ｃに示すように、キャリア７０９上に配線パターン７０２ｂを形成する。図７Ｂの電気絶縁層７０１の両面に、配線パターン７０２ｂを形成したキャリア７０９を、位置あわせして重ねる。
【００９０】
図７Ｄに示すように、加圧後、キャリア７０９を剥離することで、表裏に配線パターン７０２ｂを形成した電気絶縁層７０１を作製できる。この工程で、配線パターン７０２ｂを電気絶縁層７０１に転写することができ、ビアペースト７０４で表裏の配線パターン７０２ｂ間が電気接続される。ビアペースト７０４の表裏に配線パターン７０２ｂを対向させて積層することで、ビアペースト７０４が露出しない状態で電気絶縁層７０１を取り扱うことができる。配線パターン７０２ｂの転写形成は、電気絶縁層７０１が完全に硬化しない条件で行った。完全硬化しない条件とは、絶縁性樹脂の硬化温度以上で硬化時間以内（本実施の形態においては、１８０℃×５分）もしくは、硬化温度以下を意味する。配線パターン７０２ｂを形成することで、ビアペースト７０４の高さの直径に対する比を低減することができ、信頼性の向上、ビア径の低サイズ化を獲得することが可能となる。
【００９１】
上記の工程と並行して、図７Ｅに示すように、キャリア７０９上に配線パターン７０２ａを形成した部材を２つ作製する。そして、各部材の配線パターン７０２ａ上に、半導体７０３、回路部品７０６をそれぞれ実装する。回路部品７０６の実装方法としては、配線パターン７０２ａにクリーム半田７０７を印刷し、加熱により半田実装する方法を用いることができる。その他、導電性接着剤を用いても良い。半導体７０３の実装方法としては、ＡＣＦ、ＮＣＦ、ＮＣＰ(non-conductive particle paste)、金−金接合、スタッドバンプを用いたフリップチップ実装や、Ｒ−ＣＳＰ(Real-Chip-Size-Package)による半田実装を用いることができる。本実施の形態ではスタッドバンプ７０５を用いている。なお、半導体７０３と配線パターン７０２ａとの間に封止樹脂７１０を注入してもよい。封止樹脂７１０の注入によって、後の工程で半導体７０３を電気絶縁層７０１に埋設する際に、半導体７０３と配線パターン７０２ａとの間に隙間ができることを防止することができる。封止樹脂７１０には通常のフリップチップボンディングに使用されるアンダーフィル材を用いることができる。封止樹脂７１０を用いることで、半導体７０３の破損防止、信頼性向上が期待できる。半導体７０３と回路部品７０６を異なる部材の配線パターン７０２ａに実装することで、異なる実装プロセス（例えば、半田実装とフリップチップ実装）を用いることが容易となる。また、半導体７０３としてＲ−ＣＳＰを用いた場合は、半導体７０３と回路部品７０６とに同一の実装プロセスを用いることができ、同じ配線パターン７０２ａ上への実装が容易となる。
【００９２】
その後、図７Ａ、図７Ｂの工程を経て、ビアペースト７０４が充填された電気絶縁層７０１を同様に２枚作製する。各電気絶縁層７０１に、回路部品７０６及び半導体７０３を内蔵するための空孔７１２を形成する。そして、図７Ｆに示すように、上から順に、回路部品７０６を実装した配線パターン７０２ａを備える図７Ｅのキャリア７０９と、空孔７１２を形成した電気絶縁層７０１と、配線パターン７０２ｂを両面に形成した図７Ｄの電気絶縁層７０１と、空孔７１２を形成した電気絶縁層７０１と、半導体７０３を実装した配線パターン７０２ａを備える図７Ｅのキャリア７０９と、を位置合わせして重ねる。ここで、図７Ｆに示された３枚の電気絶縁層７０１のうち最も上の電気絶縁層７０１の厚さは、回路部品７０６の高さより小さい。また、図７Ｆの最も下の電気絶縁層７０１の厚さは、半導体７０３の高さより小さい。
【００９３】
加圧・加熱することによって、半導体７０３、回路部品７０６を電気絶縁層７０１に埋設することができ、電気絶縁層７０１を一体に成形できる。実施の形態６に示した、配線板６１０に空孔６１２を形成して半導体、回路部品を内蔵する方法と異なり、内蔵する半導体、回路部品を任意の位置に配置することができる。加圧後、加熱することによって、電気絶縁層７０１を硬化させる。硬化させた後、キャリア７０９を取り去ることによって、表面に配線パターン７０２ａを有し、内部配線パターン７０２ｂと、半導体７０３と、回路部品７０６とを内蔵し、配線パターン７０２ｂによって、インナービア（ビアペースト）７０４のアスペクト比を低減させた部品内蔵モジュールが作製できる。
【００９４】
その後、表面の配線パターン７０２ａ上に、別の半導体や回路部品を実装することにより、図４に示した部品内蔵モジュールが得られる。
【００９５】
（実施の形態８）
実施の形態８は、部品内蔵モジュールの更に他の例である。図８は、本実施の形態における部品内蔵モジュールの断面図である。同図において、実施の形態１〜７と同一名称の要素は、実施の形態１〜７と同様の構成であって、同一の製造法により製造され、特に説明のない限り同様の機能を持つ。
【００９６】
図８において、部品内蔵モジュールは、電気絶縁層８０１、配線パターン８０２ａ、８０２ｂ、電子部品としての半導体８０３、ビアペーストからなるインナービア８０４、及び電子部品としての回路部品８０６を有している。半導体８０３はバンプ８０５により、回路部品８０６は半田８０７によりそれぞれ、配線パターン８０２ａと接続されている。また、半導体８０３と配線パターン８０２ａとの接合部を封止樹脂８０８で保護している。
【００９７】
本実施の形態においては、半導体８０３，回路部品８０６が電気絶縁層８０１に内蔵されている。半導体８０３及び回路部品８０６と接している電気絶縁層と、インナービア８０４と接している電気絶縁層とが一体に形成されている。このように一体に形成することで、半導体８０３、回路部品８０６、及び内部配線パターン８０２ｂを電気絶縁層８０１内の任意の位置に形成できる。このとき、内部配線パターン８０２ｂをランド形状部のみとすると、半導体８０３や回路部品８０６を内蔵できる領域が最大となり、より高密度な部品内蔵モジュールを提供できる。ここで、「ランド形状部」とは、上下のインナービア８０４のみと接続され、横方向には相互に絶縁された配線パターンを言う。
【００９８】
（実施の形態９）
実施の形態９は、部品内蔵モジュールの更に他の例である。図９は、本実施の形態における部品内蔵モジュールの断面図である。同図において、実施の形態１〜８と同一名称の要素は、実施の形態１〜８と同様の構成であって、同一の製造法により製造され、特に説明のない限り同様の機能を持つ。
【００９９】
図９において、部品内蔵モジュールは、電気絶縁層９０１、配線パターン９０２ａ、９０２ｂ、電子部品としての半導体９０３、インナービア９０４、及び電子部品としての回路部品９０６を有している。半導体９０３はバンプ９０５により内部配線パターン９０２ｂと、また、回路部品９０６は半田９０７により配線パターン９０２ａと接続されている。
【０１００】
本実施の形態においては、半導体９０３を実装している配線パターンは、電気絶縁層９０１の内部に形成された内部配線パターン９０２ｂである。回路部品９０６も内部配線パターン９０２ｂに実装することが可能である。半導体９０３及び回路部品９０６のような電子部品を内部配線パターン９０２ｂにも実装することで、最短距離の回路形成が可能となり、モジュールの小型化につながる。
【０１０１】
本実施の形態のように、内部配線パターン９０２ｂに電子部品を実装するためには、例えば、実施の形態２に示した製造方法（図２Ａ〜図２Ｇ）において、図２Ｇで得た部品内蔵モジュールの下面に、図２Ｂに示した電気絶縁層２０１と、図２Ｃに示した配線パターンを形成したキャリア２０７とを積層すればよい。
【０１０２】
あるいは、表裏に配線パターンが形成され、両配線パターンをインナービアで接続した電気絶縁層の一方の配線パターン上に電子部品を実装したものを、図２Ｅに示した実装体の代わりに用いて実施の形態２と同様の工程を経て、または、図３Ｃに示した実装体の代わりに用いて実施の形態３と同様の工程を経て、製造することができる。
【０１０３】
（実施の形態１０）
実施の形態１０は、部品内蔵モジュールの更に他の例である。図１０は、本実施の形態における部品内蔵モジュールの断面図である。同図において、実施の形態１〜９と同一名称の要素は、実施の形態１〜９と同様の構成であって、同一の製造法により製造され、特に説明のない限り同様の機能を持つ。
【０１０４】
図１０において、部品内蔵モジュールは、電気絶縁層１００１、配線パターン（第一配線パターン）１００２ａ、１００２ｂ、電子部品としての半導体１００３、インナービア（第一インナービア）１００４、電子部品としての回路部品１００６、及び、配線板１００８を有している。配線板１００８は、少なくとも２層以上の配線パターン（第二配線パターン）１００２ｃと、異なる層の第二配線パターン１００２ｃ間を接続するスルーホール１００９とを有する。半導体１００３はバンプ１００５により、また回路部品１００６は半田１００７により、それぞれ配線板１００８の表層の配線パターン１００２ｃと接続されている。
【０１０５】
本実施の形態においては、半導体１００３、回路部品１００６を実装している配線パターン１００２ｃは、配線板１００８に形成された配線パターン１００２ｃである。配線板１００８の外表面に半導体１００３や回路部品１００６などの電子部品を実装した既存のモジュール構造体を用い、該半導体１００３や該回路部品１００６を電気絶縁層１００１内に埋設し、該電気絶縁層１００１の表面に形成した配線パターン１００２ａに、更に半導体１００３や回路部品１００６などの電子部品を実装することができる。これにより、モジュールの高密度実装化が可能となる。
【０１０６】
本実施の形態の部品内蔵モジュールは、配線板１００８の表面の配線パターン１００２ｃ上に電子部品を実装したものを、図２Ｅに示した実装体の代わりに用いて実施の形態２と同様の工程を経て、あるいは、図３Ｃに示した実装体の代わりに用いて実施の形態３と同様の工程を経て、製造することができる。
【０１０７】
【実施例】
以下に、本発明の具体的な実施例を説明する。
【０１０８】
（実施例１）
本発明の部品内蔵モジュールの信頼性の、インナービアのアスペクト比（ビア径に対するビア高さの比）に対する依存性について、その検討結果の一例を説明する。
【０１０９】
本実施例では、表１に示すビア径、ビア高さ、内部配線層数で部品内蔵モジュールを作製した。
【０１１０】
この実施例では、フィラーにシリカ、絶縁性樹脂としてエポキシ樹脂を用いたシート状の電気絶縁層を用いた。電気絶縁層の厚さは、内部配線層数＝０の場合は８００μｍ、内部配線層数＝１の場合は４００μｍとし、いずれの場合も合計厚みは８００μｍとした。
【０１１１】
最初に未硬化状態（Ｂステージ）の電気絶縁層にパンチャーを用いて、複数のビアを形成した。ビア径は表１に示すとおりである。ビア形成後、ビアペースト（銀粒子、エポキシ−フェノール樹脂、及び硬化剤の混合組成物）を充填した。
【０１１２】
並行して、キャリア（フィルム）上に形成した銅箔を露光・現像・エッチングすることにより、配線パターンを形成した。形成した配線パターンに半導体ベアチップ（厚み：５００μｍ）を半田バンプを用いて実装した。
【０１１３】
半導体実装後、配線パターン（半導体実装済み）／電気絶縁層／配線パターン（半導体の実装なし）の順に位置あわせして重ね、６ＭＮの圧力で加圧しながら１７０℃の温度で１時間加熱することによって電気絶縁層を硬化させた。同時にビアペーストも硬化し、配線パターン間（内部配線層を形成した場合には、配線パターンと内部配線パターンとの間）が電気的に接続された。内部配線層を形成した試料では、図２Ｄに示したのと同様の、両面に配線パターンを形成した電気絶縁層を、上記の電気絶縁層と配線パターンとの間に介在させて積層した。
【０１１４】
電気絶縁層の硬化後、キャリアを剥離し部品内蔵モジュールを得た。
【０１１５】
本実施例によって作製した部品内蔵モジュールの信頼性を評価するため、半田リフロー試験を行った。半田リフロー試験は、ベルト式リフロー試験機を用い、最高温度が２６０℃で１０秒間保持した後に常温まで冷却する工程からなるサイクルを１０回繰り返すことで行った。半田リフロー試験前後で各インナービアの抵抗値を測定し、試験後の抵抗値が試験前の抵抗値に比べて５０％以上変化したインナービアを「不良」と判断し、このような不良のインナービアの割合をビア不良率とした。その結果を表１に示す。
【０１１６】
【表１】
【０１１７】
この表１に示すとおり、ビア径に対するビア高さの比が部品内蔵モジュールの信頼性に影響を与えており、内部配線層を用いることで、同じビア径であっても高い信頼性が得られることがわかった。
【０１１８】
【発明の効果】
本発明によれば、信頼性が高く、高密度実装可能な部品内蔵モジュールを提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における部品内蔵モジュールの断面図
【図２】本発明の実施の形態２における部品内蔵モジュールの製造方法を工程順に示した断面図
【図３】本発明の実施の形態３における部品内蔵モジュールの製造方法を工程順に示した断面図
【図４】本発明の実施の形態４における部品内蔵モジュールの断面図
【図５】本発明の実施の形態５における部品内蔵モジュールの断面図
【図６】本発明の実施の形態６における部品内蔵モジュールの製造方法を工程順に示した断面図
【図７】本発明の実施の形態７における部品内蔵モジュールの製造方法を工程順に示した断面図
【図８】本発明の実施の形態８における部品内蔵モジュールの断面図
【図９】本発明の実施の形態９における部品内蔵モジュールの断面図
【図１０】本発明の実施の形態１０における部品内蔵モジュールの断面図
【符号の説明】
１０１、２０１、３０１、４０１、５０１、６０１、７０１、８０１、９０１、１００１ 電気絶縁層
１０２ａ、１０２ｂ、２０２ａ、２０２ｂ、３０２ａ、３０２ｂ、４０２ａ、４０２ｂ、５０２ａ、５０２ｂ、６０２ａ、６０２ｂ、７０２ａ、７０２ｂ、８０２ａ、８０２ｂ、９０２ａ、９０２ｂ、１００２ａ、１００２ｂ、１００２ｃ 配線パターン
１０３、２０３、３０３、４０３、５０３、６０３、７０３、８０３、９０３、１００３ 半導体
１０４、２０４、３０４、４０４、５０４、６０４、７０４、８０４、９０４、１００４ ビアペースト（インナービア）
１０５、２０５、４０５、５０５、６０５、７０５、８０５、９０５、１００５ バンプ
３０５ 導電性接着剤
２０６、３０６、６０６、７０８ ビア
２０７、３０７、６０７、７０９ キャリア
４０６、５０６、６０８、７０６、８０６、９０６、１００６ 回路部品
４０７、５０７、６０９、７０７、８０７、９０７、１００７ 半田
３０８、６１２、７１２ 空孔
５０８、６１０、１００８ 配線板
５０９、６１１、１００９ スルーホール
７１０、８０８ 封止樹脂
【発明の属する技術分野】
本発明は、半導体及び／または回路部品等の電子部品が電気絶縁層の内部に配置された部品内蔵モジュール及びその製造方法に関する。
【０００２】
【従来の技術】
近年の電子機器の高性能化・小型化の流れの中、回路部品の高密度、高機能化が一層求められている。回路部品を搭載したモジュールにおいても、高密度、高機能化への対応が要求されている。回路部品を高密度に実装するために、配線パターンも複雑になり、現在、配線板が多層化する傾向にある。
【０００３】
従来のガラス−エポキシ基板では、ドリルによる貫通スルーホール構造を用いて多層化している。この構造は、信頼性は高いが、貫通孔で異なる層にある配線パターン間を接続するため、配線パターンが制限されてしまう。また、配線板表面の貫通孔がある部分には、半導体または回路部品を実装することができず、高密度実装には適していない。
【０００４】
このため、最も回路の高密度化が図れる方法として、インナービアによる電気接続を用いた多層配線板も使用されている。インナービア接続により、ＬＳＩ(large scale integrated circuit)間や部品間の配線パターンを最短距離で接続でき、必要な配線パターン層間のみの接続が可能となり、回路部品の実装性も向上する。また、回路部品を配線板に内蔵することにより、さらに部品の実装効率をあげることができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、回路部品を内蔵し、かつ、インナービアで接続するためには、信頼性の面で問題があった。インナービア接続の信頼性には、インナービアの直径に対する高さの比（アスペクト比＝高さ／直径）が大きく影響する。回路部品を配線板に内蔵すると、回路部品の高さ以上の電気絶縁層が必要となり、必然的にインナービアも高くなる。従って、接続信頼性を向上させるためには、インナービアの直径を大きくする必要があった。ところが、直径を大きくすると実装密度が低下する。
【０００６】
本発明は、信頼性が高く高密度実装可能な部品内蔵モジュールとその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、上記の目的を達成するために以下のように構成される。
【０００８】
本発明の第１の部品内蔵モジュールは、電気絶縁層と、前記電気絶縁層を介して積層された複数層の第一配線パターンと、前記電気絶縁層中に設けられ異なる層にある前記第一配線パターン間を電気接続する少なくとも一つの第一インナービアと、前記電気絶縁層中に埋設され、前記複数層の第一配線パターンのうちのいずれかに実装された少なくとも一つの電子部品とを有し、前記第一インナービアの少なくとも一つは、前記第一配線パターンの積層方向において、前記電子部品が占める範囲と重複する範囲を占め、かつ、前記方向におけるその高さは前記電子部品の高さより低いことを特徴とする。
【０００９】
ここで、本発明において「電子部品の高さ」とは、電子部品が実装された配線パターンの上面から、該電子部品の上面までの距離をいう。より好ましくは、該電子部品の厚さをいう。また、「重複する」とは、対象とする２つの範囲が少なくとも一部で相互に重なっていることを意味し、両範囲が完全に一致している必要はない。
【００１０】
これにより、電子部品を内蔵するにもかかわらず、第一配線パターンの積層方向と直交する方向に電子部品と略対向する第一インナービアの高さを低減することができる。その結果、ビア径を小さくしても、アスペクト比が増えることによる信頼性の低下を防止できる。従って、高信頼性で高密度実装可能な部品内蔵モジュールを提供できる。
【００１１】
上記第１の部品内蔵モジュールにおいて、少なくとも２層の第二配線パターンと、異なる層にある前記第二配線パターン間を電気接続するスルーホール及び／または第二インナービアとを備える配線板を更に有し、前記配線板は前記電気絶縁層の内部に埋設されており、前記複数層の第一配線パターンのうちのいずれかと、前記第二配線パターンとがインナービアで電気接続されていることが好ましい。
【００１２】
これにより、配線板の高信頼性を利用して、高密度実装可能な部品内蔵モジュールを提供できる。また、一般に用いられている配線板を使用でき低コスト化につながる。
【００１３】
次に、本発明の第２の部品内蔵モジュールは、電気絶縁層と、前記電気絶縁層を介して積層された複数層の第一配線パターンと、前記電気絶縁層中に設けられ異なる層にある前記第一配線パターン間を電気接続する少なくとも一つの第一インナービアと、少なくとも２層の第二配線パターンと、異なる層にある前記第二配線パターン間を電気接続するスルーホール及び／または第二インナービアとを備える配線板と、前記電気絶縁層中に埋設され、前記第二配線パターンのうちのいずれかに実装された少なくとも１つの電子部品とを有し、前記第一インナービアの少なくとも一つは、前記第一配線パターンの積層方向において、前記電子部品が占める範囲と重複する範囲を占め、かつ、前記方向におけるその高さは前記電子部品の高さより低いことを特徴とする。
【００１４】
これにより、配線板上に電子部品を実装した既存の実装体を用い、該電子部品の実装面上に電気絶縁層を積層した部品内蔵モジュールにおいて、第一配線パターンの積層方向と直交する方向に電子部品と略対向する第一インナービアの高さを低減することができる。その結果、ビア径を小さくしても、アスペクト比が増えることによる信頼性の低下を防止できる。従って、高信頼性で高密度実装可能な部品内蔵モジュールを提供できる。
【００１５】
上記の第１及び第２の部品内蔵モジュールにおいて、更に、前記複数層の第一配線パターンのうちのいずれかに実装され、かつ、前記電気絶縁層内に埋設されていない少なくとも１つの電子部品を備えることが好ましい。これにより、高信頼性で更に高密度実装可能な部品内蔵モジュールを提供できる。
【００１６】
また、上記の第１及び第２の部品内蔵モジュールにおいて、前記電気絶縁層がフィラーと絶縁性樹脂とを含む混合物からなることが好ましい。これにより、フィラー種を選択することにより、電気絶縁層の熱伝導度、線膨張係数、誘電率等の調整が可能となる。
【００１７】
この場合において、前記フィラーが、アルミナ、マグネシア、窒化ホウ素、窒化アルミ、窒化珪素、テトラフルオロエチレン、及び、シリカから選ばれた少なくとも一つを含むことが好ましい。これにより、放熱性に優れた電気絶縁層が得られる。また、フィラーとしてアルミナを用いた場合は、低コスト化がはかれる。フィラーとしてマグネシアを用いた場合は、電気絶縁層の線膨張係数を大きくすることができる。また、フィラーとして窒化ホウ素、窒化アルミ、窒化珪素を用いた場合は、線膨張係数を低くすることができる。また、フィラーとしてテトラフルオロエチレン、シリカを用いた場合は、電気絶縁層の誘電率を小さくすることができる。
【００１８】
また、前記絶縁性樹脂が、エポキシ樹脂、フェノール樹脂、フッ素樹脂、シアネート樹脂、ＰＴＦＥ(polytetrafluoroethylene)樹脂、ＰＰＯ(poly(phenylen oxide))樹脂および、ＰＰＥ(polyphenylether)樹脂から選ばれた少なくとも一つの絶縁性樹脂を含むことが好ましい。これにより、絶縁性樹脂材料を選択することにより、耐熱性や電気絶縁性、高周波特性を向上させることができる。
【００１９】
また、上記の第１及び第２の部品内蔵モジュールにおいて、前記第一配線パターンが、金属箔、リードフレーム、導電性樹脂組成物の少なくとも一つで形成されていることが好ましい。これにより、低い電気抵抗で、微細な配線パターンを形成できる。
【００２０】
また、上記の第１及び第２の部品内蔵モジュールにおいて、前記電子部品が半導体ベアチップであることが好ましい。これにより、高密度に半導体素子を実装することができ、半導体の厚みも薄くなり電気絶縁層の厚みも薄くできる。
【００２１】
この場合において、前記半導体ベアチップがフリップチップボンディングにより実装されていることが好ましい。これにより、高密度に半導体素子を実装することができる。
【００２２】
また、上記の第１及び第２の部品内蔵モジュールにおいて、前記第一インナービアが、導電性粉末と熱硬化性樹脂とを含むビアペーストからなることが好ましい。これにより、電気絶縁層と第一インナービアとを同時に硬化でき工程数が削減できる。
【００２３】
また、前記配線板がセラミック基板、ガラスエポキシ基板、又はインナービア接続を有する多層基板で形成されていることが好ましい。これにより、一般に使われている配線板を用いて部品内蔵モジュールを作成でき、低コスト化につながる。
【００２４】
また、上記の第１及び第２の部品内蔵モジュールにおいて、前記電子部品と接する前記電気絶縁層と、前記第一インナービアと接する前記電気絶縁層とが、一体に形成されていることが好ましい。ここで、「一体に形成されている」とは、前記２つの電気絶縁層が共通する組成を有し、継ぎ目なく連続していることを意味する。両電気絶縁層の間に境目がなく連続するので、信頼性が向上する。
【００２５】
また、上記の第１及び第２の部品内蔵モジュールにおいて、前記第一配線パターンの積層方向において、複数の前記電子部品が互いに対向して配置されていることが好ましい。これにより、電子部品を高密度に実装できる。
【００２６】
また、上記の第１及び第２の部品内蔵モジュールにおいて、前記第一配線パターンは、前記第一インナービアと電気接続されたランド形状部を含むことが好ましい。これにより、電子部品を内蔵できる領域が大きくなり、高密度に実装できる。
【００２７】
次に、本発明の部品内蔵モジュールの第１の製造方法は、第一配線パターン上に電子部品を実装する工程と、積層方向において、前記電子部品の高さよりも小さい厚みを有する第一電気絶縁層に第一インナービアを形成する工程と、第二電気絶縁層に第二インナービアを形成する工程と、前記第二電気絶縁層の一方の面に第二配線パターンを設け、他方の面に第三配線パターンを設ける工程と、前記第一配線パターンの前記電子部品が実装された側の面上に、前記第一電気絶縁層と、前記第二電気絶縁層とを積層して、前記電子部品を前記第一電気絶縁層及び前記第二電気絶縁層中に埋設し、前記第一電気絶縁層を介して対向する前記第一配線パターンと前記第二配線パターンとを前記第一インナービアで電気接続し、前記第二電気絶縁層を介して対向する前記第二配線パターンと前記第三配線パタ ーンとを前記第二インナービアで電気接続する工程とを含む、ことを特徴とする。
【００２８】
これにより、容易に本発明の上記第１の部品内蔵モジュールを製造することができる。
【００２９】
【００３０】
【００３１】
【００３２】
次に、本発明の部品内蔵モジュールの第２の製造方法は、少なくとも２層の配線パターンと、異なる層にある配線パターン間を電気接続するスルーホール及び／または第二インナービアとを備える配線板上に設けられた第一配線パターン上に電子部品を実装する工程と、積層方向において、前記電子部品の高さよりも小さい厚みを有する第一電気絶縁層に第一インナービアを形成する工程と、第二電気絶縁層に第二インナービアを形成する工程と、前記第二電気絶縁層の一方の面に第二配線パターンを設け、他方の面に第三配線パターンを設ける工程と、前記配線板上に設けられた第一配線パターンの前記電子部品が実装された側の面上に、前記第一電気絶縁層と、前記第二電気絶縁層とを積層して、前記電子部品を前記第一電気絶縁層及び前記第二電気絶縁層中に埋設し、前記第一電気絶縁層を介して対向する前記第一配線パターンと前記第二配線パターンとを前記第一インナービアで電気接続し、前記第二電気絶縁層を介して対向する前記第二配線パターンと前記第三配線パターンとを前記第二インナービアで電気接続する工程とを含む、ことを特徴とする部品内蔵モジュールの製造方法。
ことを特徴とする。
【００３３】
これにより、容易に本発明の上記第２の部品内蔵モジュールを製造することができる。
【００３４】
上記第２の製造方法において、前記第一配線パターンが前記電気絶縁層とは別の電気絶縁層の一方の面に形成されており、前記第一配線パターンは、前記別の電気絶縁層に形成されたインナービアと接続されていることが好ましい。これにより、前記第一配線パターンの取り扱いが容易になるとともに、少ない工程数で多層の配線パターンを積層することができる。
【００３５】
また、上記第１及び第２の製造方法において、前記第一配線パターンがキャリアに担時されており、前記積層後に前記キャリアを剥離することが好ましい。これにより、前記第一配線パターンの取り扱いが容易になる。
【００３６】
また、本発明の部品内蔵モジュールの第３の製造方法は、第一配線パターン上に電子部品を実装する工程と、積層方向において、前記電子部品の高さよりも小さい厚みを有する第一電気絶縁層に第一インナービアと電子部品を内蔵するための空孔を形成する工程と、第二電気絶縁層に第二インナービアを形成する工程と、前記第一配線パターンの前記電子部品が実装された側の面上に、前記第一電気絶縁層と、第二配線パターンとをこの順に積層する工程と、前記第一電気絶縁層上に前記第二電気絶縁層と、第三配線パターンとをこの順に積層して、前記電子部品を前記第一電気絶縁層及び第二電気絶縁層中に埋設し、前記第一電気絶縁層を介して対向する前記第一配線パターンと前記第二配線パターンとを前記第一インナービアで電気接続し、前記第二電気絶縁層を介して対向する前記第二配線パターンと前記第三配線パターンとを前記第二インナービアで電気接続する工程とを含む、ことを特徴とする。これにより、電子部品を埋設する際に第一インナービアの位置ずれを低減することができる。
【００３７】
【００３８】
また、上記第１、第２及び第３の製造方法において、前記電気接続する際に、前記電気絶縁層を硬化することが好ましい。これにより、本発明の部品内蔵モジュールを少ない工程で製造することができる。
【００３９】
【００４０】
【００４１】
【００４２】
【発明の実施の形態】
（実施の形態１）
図１は、実施の形態１における部品内蔵モジュールの断面図である。図１において、部品内蔵モジュールは、電気絶縁層１０１と、配線パターン（第一配線パターン）１０２ａ、１０２ｂと、電子部品としての半導体１０３と、ビアペーストからなるインナービア（第一インナービア）１０４とを有している。
【００４３】
電気絶縁層１０１は、例えば、絶縁性樹脂、あるいはフィラーと絶縁性樹脂との混合物等を用いることができる。電気絶縁層１０１として、フィラーと絶縁性樹脂との混合物を用いた場合、フィラー及び絶縁性樹脂を適当に選択することによって、電気絶縁層１０１の線膨張係数、熱伝導度、誘電率などを容易に制御することができる。
【００４４】
例えば、フィラーとしてアルミナ、マグネシア、窒化ホウ素、窒化アルミ、窒化珪素、テトラフルオロエチレン（例えば「テフロン」（du Pont社の登録商標））、及びシリカなどを用いることができる。アルミナ、窒化ホウ素、あるいは窒化アルミを用いることにより、従来のガラス−エポキシ基板より熱伝導度の高い基板が製作可能となり、半導体１０３の発熱を効果的に放熱させることができる。また、アルミナはコストが安いという利点もある。シリカを用いた場合、電気絶縁層の線膨張係数がシリコン半導体の線膨張係数により近くなるので、温度変化によるクラックの発生等を防止することができるため、半導体を直接実装するフリップチップ時に好ましい。また、誘電率が低い電気絶縁層が得られ、比重も軽いため、携帯電話などの高周波用基板として好ましい。窒化珪素やテトラフルオロエチレンを用いても誘電率の低い電気絶縁層を形成できる。また、窒化ホウ素を用いることにより線膨張係数を低減できる。マグネシアを用いることにより、電気絶縁層の線膨張係数を大きくすることができる。
【００４５】
絶縁性樹脂としては、熱硬化性樹脂や光硬化性樹脂を用いることができる。耐熱性の高いエポキシ樹脂、フェノール樹脂、シアネート樹脂を用いることにより、電気絶縁層の耐熱性をあげることができる。また、誘電正接の低いフッ素樹脂、ＰＴＦＥ樹脂、ＰＰＯ樹脂、ＰＰＥ樹脂を含む樹脂、もしくはそれらの樹脂を変性させた樹脂を用いることにより、電気絶縁層の高周波特性が向上する。さらに分散剤、着色剤、カップリング剤または離型剤を含んでいてもよい。分散剤によって、絶縁性樹脂中のフィラーを均一性よく分散させることができる。着色剤によって、部品内蔵モジュールの放熱性をよくすることができる。カップリング剤によって、絶縁性樹脂とフィラーとの接着強度を高くすることができるため、電気絶縁層の絶縁性を向上できる。離型剤によって、金型と混合物との離型性を向上できるため、生産性を向上できる。
【００４６】
配線パターン１０２ａ、１０２ｂは、電気伝導性を有する物質からなり、例えば、金属箔や導電性樹脂組成物、金属板を加工したリードフレームを用いることができる。金属箔やリードフレームを用いることにより、エッチング等により微細な配線パターンの作成が容易となる。また、金属箔を用いる場合は、キャリアを用いた転写等による配線パターンの形成も可能となる。特に銅箔は値段も安く、電気伝導性も高いため好ましい。また、キャリア上に配線パターンを形成することにより、配線パターンが取り扱いやすくなる。導電性樹脂組成物を用いる場合は、スクリーン印刷等による、配線パターンの製作が可能となる。また導電性樹脂組成物を用いる場合、金、銀、銅、ニッケル等の金属粉やカ−ボン粉を用いることにより、低い電気抵抗の配線パターンが得られる。また、樹脂としてエポキシ樹脂、フェノール樹脂およびシアネート樹脂から選ばれた少なくとも一つの熱硬化性樹脂を含むことにより、耐熱性の向上が図れる。リードフレームを用いることにより、電気抵抗の低い、厚みのある金属を使用できる。また、エッチングによる微細パターン化や打ち抜き加工等の簡易な製造法が使える。リードフレームは、それぞれの配線パターンをリードフレームの外周部で接続しておくことにより、複数のパターンを一体として取り扱うことができる。また、これらの配線パターン１０２ａ、１０２ｂは表面にメッキ処理をする事により、耐食性や電気伝導性を向上させることができる。また、配線パターン１０２ａ、１０２ｂの電気絶縁層１０１との接触面を粗化することで、電気絶縁層１０１との接着性を向上させることができる。以下の説明では、複数層（図１では３層）の配線パターンのうち、部品内蔵モジュールの外表面に露出した配線パターンには添字「ａ」を付して「配線パターン１０２ａ」と呼び、部品内蔵モジュール内に埋設された配線パターンには添字「ｂ」を付して「配線パターン１０２ｂ」又は「内部配線パターン１０２ｂ」と呼ぶ。後述する実施の形態２〜４，７〜１０も同様である。
【００４７】
半導体１０３としては、例えば、トランジスタ、ＩＣ(integrated circuit)、ＬＳＩなどの半導体素子を用いることができる。半導体素子は、半導体ベアチップであってもよい。また、半導体素子は封止樹脂を用いて、半導体素子を、もしくは、半導体素子と配線パターン１０２ａ、１０２ｂの接続部の少なくとも一部を封止しても良い。配線パターン１０２ａ、１０２ｂと半導体１０３との接続には、例えばフリップチップボンディングによる場合は、導電性接着剤、異方性導電フィルム（ＡＣＦ）が用いられる。また、バンプ１０５を形成して接続してもよい。また、電気絶縁層１０１によって半導体１０３を外気から遮断することができるため、湿度による信頼性低下を防止することができる。また、電気絶縁層１０１の材料として、フィラーと絶縁性樹脂との混合物を用いると、セラミック基板と異なり、高温で焼成する必要がなく、半導体１０３を内蔵することが容易である。
【００４８】
インナービア１０４を形成するためのビアペーストは、異なる層の配線パターン１０２ａと配線パターン１０２ｂとの間を接続する機能を有する導電性粉末と樹脂の混合物である。例えば、金属粉やカ−ボン粉等の導電性粉末と、熱硬化性樹脂や光硬化性樹脂との混合物を用いることができる。金属粉としては、金、銀、銅またはニッケルなどを用いることができる。金、銀、銅またはニッケルは導電性が高いため好ましい。銅は導電性が高くマイグレーションも少ないため特に好ましい。銅を銀で被覆した金属粉を用いても、導電性の高さとマイグレーションの少なさとの、両方の特性を満たすことができる。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に好ましい。また、光硬化性の樹脂も用いることができる。
【００４９】
本実施の形態においては、配線パターン１０２ａ，１０２ｂの積層方向（図１の紙面の上下方向）において、インナービア１０４の高さは、半導体１０３が実装された配線パターン１０２ａの実装面から半導体１０３の上面までの距離（好ましくは半導体１０３の厚さ）より小さい。特に、該方向において、半導体１０３が占める範囲と重複する範囲を占めるインナービア１０４（即ち、図１の紙面の横方向において、半導体１０３と対向して配置されたインナービア１０４）が、半導体１０３と上記高さの関係を満足することが好ましい。前記積層方向において対向する配線パターン１０２ａ，１０２ａ間を一つのインナービアで直接接続するのではなく、内部配線パターン１０２ｂを介在させて複数のインナービア１０４で接続することにより、上記高さの関係を満足させることができる。このように、内部配線パターン１０２ｂと配線パターン１０２ａとをインナービア１０４で電気的に接続することで、インナービア１０４の高さの直径に対する比を低減できる。本実施の形態においては内部配線パターン１０２ｂを１層だけ形成しているので、上記の比は、内部配線パターン１０２ｂがない場合の約１／２となっている。その結果、信頼性の高い接続が可能となり、半導体の内蔵に適した部品内蔵モジュールを提供できる。
【００５０】
なお、本実施の形態では、部品内蔵モジュールの両表面の配線パターン１０２ａが電気絶縁層に埋設されていない場合を示したが、少なくとも一方の表面では配線パターンが露出しておらず、電気絶縁層によって覆われていてもよい。また、本実施の形態においては、内部配線パターン１０２ｂが１層の場合を示したが、層数は限定されるものではない。内部配線パターン１０２ｂが複数層存在する場合には、異なる層にある内部配線パターン１０２ｂ間もインナービア１０４で接続される。また、内蔵される電子部品は、本実施の形態のような、いわゆる能動部品である半導体１０３に限られず、他のいわゆる受動部品である回路部品（例えば、ＬＣＲ(inductance,resistance,capacitance)等のチップ部品、ＳＡＷ(surface acoustic wave)フィルタ、バラン）等であっても良い。
【００５１】
（実施の形態２）
実施の形態２は、図１に示した部品内蔵モジュールを製造する方法の一例である。部品内蔵モジュールの構成に用いられる材料は、実施の形態１で説明した材料と同様である。図２Ａ〜図２Ｇは、実施の形態２における部品内蔵モジュールの製造方法を工程順に示す断面図である。
【００５２】
まず図２Ａに示すように、電気絶縁層２０１を作成する。電気絶縁層２０１の作成方法の一例は以下のとおりである。部品内蔵モジュールは基板形状をしており、電気絶縁層２０１としては、絶縁性樹脂や、フィラーと絶縁性樹脂との混合物等を用いることができる。後者の場合は、最初にフィラーと絶縁性樹脂を混合し、攪拌することによって、ペースト状の絶縁性樹脂混合物を作製する。絶縁性樹脂混合物には、粘度を調整するために溶剤を添加しても良い。この絶縁性樹脂混合物をシート形状に成形することによって、電気絶縁層２０１を形成できる。シート形状に成形する方法としては、例えば、ドクターブレード法等によって、フィルム上に絶縁性樹脂混合物の層を作成する方法を用いることができる。電気絶縁層２０１は、硬化温度以下の温度に加熱して乾燥させることによって、粘着性を低下させることができる。この熱処理によって、板状の電気絶縁層の粘着性が失われるため、フィルムとの剥離が容易になる。未硬化状態（Ｂステージ）にすることにより、取り扱いが容易となる。次に、板状の電気絶縁層にビア（ビアホール）２０６を形成する。電気絶縁層２０１に形成するビア２０６は、例えば、レーザー加工やドリル加工、パンチング加工によって作製することができる。レーザー加工は微細なピッチでビアを形成することができ、削りくずも発生しないため望ましい。レーザー加工の場合、炭酸ガスレーザーやＹＡＧレーザー、エキシマレーザー等を用いることができる。また、ドリル加工、パンチング加工の場合、汎用性のある既存の設備でのビア形成が容易である。
【００５３】
次に図２Ｂに示すように、ビア２０６にビアペースト２０４を充填する。ビアペースト２０４の充填には、印刷や注入による方法を用いることができる。特に印刷の場合、配線パターンの形成も同時に行うことができる。ビアペースト２０４を用いることで、複数層の配線パターン間の接続が可能となる。
【００５４】
次に図２Ｃに示すように、キャリア２０７上に配線パターン２０２ａ、２０２ｂを形成する。配線パターン２０２ａ、２０２ｂは、エッチング、印刷等の方法を用いて形成することができる。特にエッチングを用いる場合は、フォトリソグラフィ工法など微細な配線パターンの形成法を利用できる。キャリア２０７としては、ＰＥＴ（ポリエチレンテレフタレート）やＰＰＳ（ポリフェニレンサルファイト）の様な樹脂フィルムの他、銅箔、アルミ箔の様な金属箔等を用いることができる。キャリア２０７を用いることにより、配線パターン２０２ａ、２０２ｂの取り扱いが容易となる。また、配線パターン２０２ａ、２０２ｂをはがしやすくするために、配線パターン２０２ａ、２０２ｂとキャリア２０７との間に剥離層を設けたり、キャリア２０７の表面に離型処理を施したりしてもよい。形成した配線パターン２０２ａ、２０２ｂと電気絶縁層２０１とを位置あわせし、重ねる。これを加圧することによって、配線パターン２０２ａ、２０２ｂを電気絶縁層２０１に転写することができる。
【００５５】
図２Ｄに示すように、加圧後、キャリア２０７を剥離することで、電気絶縁層２０１の表裏面に配線パターン２０２ａ、２０２ｂを転写し、残留させる。この工程は、絶縁性樹脂に熱硬化樹脂を用いた場合、電気絶縁層２０１中の熱硬化性樹脂が硬化する温度以下で、もしくは硬化時間以内に行う。これにより、電気絶縁層２０１が未硬化の状態で配線パターン２０２ａ、２０２ｂを形成することが可能となる。配線パターン２０２ｂを形成することで、ビアペースト２０４の高さの直径に対する比を低減することができ、信頼性の向上、ビア径の低サイズ化を獲得することが可能となる。
【００５６】
上記の工程と並行して、図２Ｅに示すように、キャリア２０７上に配線パターン２０２ａを形成した部材をもう１つ作成する。そして、配線パターン２０２ａ上に、半導体２０３を実装する。実装方法としては、配線パターン２０２ａにクリーム半田を印刷し、加熱により半田実装する方法を用いることができる。その他、クリーム半田に代えて、ＡＣＦ、導電性接着剤（例えば、金、銀、銅、銀−パラジウム合金などを熱硬化性樹脂で混練したもの）を使用した方法でもよい。また、金ワイヤボンディング法で作製したバンプ２０５または半田によるバンプを、半導体２０３側にあらかじめ形成し、熱処理によって金または半田を溶解して、半導体２０３を実装することも可能である。さらに、バンプ２０５と導電性接着剤とを併用することも可能である。なお、半導体２０３と配線パターン２０２ａとの間に封止樹脂を注入してもよい。封止樹脂の注入によって、後の工程で半導体２０３を電気絶縁層２０１に埋設する際に、半導体２０３と配線パターン２０２ａとの間に隙間ができることを防止することができる。封止樹脂には通常のフリップチップボンディングに使用されるアンダーフィル樹脂を用いることができる。
【００５７】
その後、図２Ｆに示すように、配線パターン２０２ａ、２０２ｂを形成した図２Ｄの電気絶縁層２０１、図２Ｂと同様の電気絶縁層２０１、及び半導体２０３を実装した配線パターン２０２ａを備える図２Ｅのキャリア２０７を位置合わせして重ねる。
【００５８】
これを加圧・加熱することによって、図２Ｇに示すように、配線パターン２０２ａ、２０２ｂ、半導体２０３を電気絶縁層２０１に埋設することができる。絶縁性樹脂として熱硬化樹脂を用いた場合、加圧後、加熱することによって、電気絶縁層２０１中の熱硬化性樹脂を硬化させ、半導体２０３が埋設された板状の電気絶縁層２０１を形成できる。加熱は、熱硬化性樹脂が硬化する温度以上の温度で行う。この工程によって、配線パターン２０２ａ、２０２ｂと半導体２０３と電気絶縁層２０１とが機械的に強固に接着する。なお、加熱によって熱硬化性樹脂を硬化させる際に、加熱しながら１００g/mm2〜２kg/mm2の圧力で加圧することによって、部品内蔵モジュールの機械的強度を向上させることができる。電気絶縁層２０１を硬化させた後、キャリア２０７を取り去ることによって、配線パターン２０２ｂと半導体２０３が電気絶縁層２０１内に内蔵された、実施形態１で説明した部品内蔵モジュールが作製される。
【００５９】
上記の図２Ｆにおいて、２枚の電気絶縁層２０１のうち下側の電気絶縁層２０１の厚さは、半導体２０３が実装された配線パターン２０２ａの実装面から半導体２０３の上面までの距離（好ましくは半導体２０３の厚さ）より小さい。これにより、ビアペースト２０４のアスペクト比を小さくすることができる。
【００６０】
なお、本実施の形態においては、配線パターン２０２ａ，２０２ｂの形成方法として転写法を例として説明したが、配線パターンの形成方法はこれに限定されるものではない。
【００６１】
（実施の形態３）
実施の形態３は、部品内蔵モジュールの製造方法の一例である。図３Ａ〜図３Ｇは、実施の形態３における部品内蔵モジュールの製造工程を工程順に示す断面図である。同図において、実施の形態２と同一名称の要素は、実施の形態２と同様の構成であって、同一の製造法により製造され、特に説明のない限り同様の機能を持つ。
【００６２】
図３Ａに示すように、電気絶縁層３０１には、図２Ａと同様のビア３０６に加えて、半導体を内蔵するための空孔３０８があらかじめ形成される。空孔３０８を形成しておくことにより、半導体３０３を電気絶縁層３０１に内蔵する際に、ビア３０６の位置ずれがし難くなる。
【００６３】
次に図３Ｂに示すように、ビア３０６にビアペースト３０４を充填する。
【００６４】
図３Ａ、図３Ｂの工程と平行して、図３Ｃに示すように、キャリア３０７上に配線パターン３０２ａを形成し、配線パターン３０２ａ上に、半導体３０３を実装する。実装方法としては、半田、ＡＣＦ、ＮＣＦ(non-conductive particle film)による実装の他に、導電性接着剤３０５を用いた方法を用いることができる。導電性接着剤３０５としては、例えば、金、銀、銅、銀−パラジウム合金などを熱硬化性樹脂で混練したものも使用できる。また、あらかじめ配線パターン３０２ａ、半導体３０３にキレート処理などを施すことにより接着性を向上させておいても良い。なお、半導体３０３と配線パターン３０２ａとの間に封止樹脂を注入してもよい。封止樹脂の注入によって、後の工程で半導体３０３を電気絶縁層３０１に埋設する際に、半導体３０３と配線パターン３０２ａとの間に隙間ができることを防止することができる。封止樹脂としては、通常のフリップチップボンディングに使用されるアンダーフィル樹脂を用いることができる。導電性接着剤３０５は、加熱することによって硬化させることができるが、この工程では未硬化状態のままでもよい。
【００６５】
次に図３Ｄに示すように、別に作成した、配線パターン３０２ｂを備え、半導体３０３に対応する位置を開口させたキャリア３０７と、図３Ｂの電気絶縁層３０１と、半導体３０３を実装した配線パターン３０２ａを備える図３Ｃのキャリア３０７とを位置合わせして重ねる。ここで、電気絶縁層３０１の厚さは、半導体３０３が実装された配線パターン３０２ａの実装面から半導体３０３の上面までの距離（好ましくは半導体３０３の厚さ）より小さい。
【００６６】
積層後、加圧し、図３Ｅに示すように配線パターン３０２ａ、３０２ｂ、半導体３０３を電気絶縁層３０１に埋設する。このような埋設は、電気絶縁層３０１の厚さが半導体３０３の高さより薄い場合であっても、配線パターン３０２ｂを備えるキャリア３０７が開口と所定の厚さとを有することにより、達成可能である。この工程において、電気絶縁層３０１を硬化させてもよい。絶縁性樹脂に熱硬化樹脂を用いた場合、加圧後、加熱することによって、電気絶縁層３０１中の熱硬化性樹脂を硬化させ、半導体３０３、ビアペースト３０４が埋設された板状の電気絶縁層３０１が形成できる。加熱は、熱硬化性樹脂が硬化する温度以上の温度で行う。この工程によって、配線パターン３０２ａ，３０２ｂと半導体３０３とビアペースト３０４と電気絶縁層３０１とが機械的に強固に接着する。なお、加熱によって熱硬化性樹脂を硬化させる際に、加熱しながら１００g/mm2〜２kg/mm2の圧力で加圧することによって、部品内蔵モジュールの機械的強度を向上させることができる。この電気絶縁層３０１を硬化させる工程で、導電性接着剤３０５も同時に硬化させることができる。同時硬化を行うことによって、工程を削減でき、半導体３０３等に加えられる熱量も低減でき、半導体３０３の特性劣化を防ぐことができる。その後、配線パターン３０２ｂ側のキャリア３０７を剥離して除去する。
【００６７】
次いで、図３Ｆに示すように、図３Ｅの電気絶縁層３０１、図２Ｂと同様の他の電気絶縁層３０１、及び配線パターン３０２ａを備えるキャリア３０７を位置あわせして重ねる。
【００６８】
積層後、図３Ｅと同様に電気絶縁層３０１を硬化させる。その後、表裏のキャリア３０７を取り去ることによって、配線パターン３０２ａ，３０２ｂと半導体３０３とビアペースト３０４とが電気絶縁層３０１内に内蔵された部品内蔵モジュールが完成する。
【００６９】
（実施の形態４）
実施形態４は、部品内蔵モジュールの他の例である。図４は、本実施の形態における部品内蔵モジュールの断面図である。同図において、実施の形態１と同一名称の要素は、実施の形態１と同様の構成であって、同一の製造法により製造され、特に説明のない限り同様の機能を持つ。
【００７０】
図４において、部品内蔵モジュールは、電気絶縁層４０１、配線パターン（第一配線パターン）４０２ａ、４０２ｂ、電子部品としての半導体４０３、ビアペーストからなるインナービア（第一インナービア）４０４、及び電子部品としての回路部品４０６を有している。
【００７１】
本実施の形態においては、回路部品４０６が電気絶縁層４０１に内蔵されている。回路部品４０６を内蔵することで、部品内蔵モジュールの機能性を向上することができる。また、配線長を短くすることができ、高周波化にも適している。
【００７２】
回路部品４０６としては、例えば、ＬＣＲ等のチップ部品、ＳＡＷフィルタ、あるいはバラン等の部品を用いることができる。配線パターン４０２ａ、４０２ｂと回路部品４０６との接続には、半田４０７や導電性接着剤が用いられる。また、電気絶縁層４０１によって回路部品４０６を外気から遮断することができるため、湿度による信頼性低下を防止することができる。また、電気絶縁層４０１の材料として、フィラーと絶縁性樹脂との混合物を用いると、セラミック基板と異なり、高温で焼成する必要がなく、ディスクリートの回路部品４０６を内蔵することが可能となる。
【００７３】
また、電気絶縁層４０１に内蔵される半導体４０３と回路部品４０６とを配線パターン４０２ａ，４０２ｂの積層方向（厚み方向）に対向して配置している。この構造により、内蔵する部品点数を増やすことができ、より高密度な実装が可能となる。
【００７４】
また、外表面に露出した配線パターン４０２ａ上に、半導体４０３と回路部品４０６が実装されている。半導体４０３はバンプ４０５を形成して実装されている。回路部品４０６は半田４０７を用いて実装されている。半導体４０３及び回路部品４０６の実装には、導電性接着剤を用いることもできる。ビアペーストからなるインナービア４０４で電気接続することにより、外表面全体に、半導体４０３や回路部品４０６を高密度に実装できる。
【００７５】
本実施の形態においては、配線パターン４０２ａ，４０２ｂの積層方向（図４の紙面の上下方向）において、インナービア４０４の高さは、電気絶縁層４０１中の半導体４０３や回路部品４０６が実装された配線パターン４０２ａの実装面から該半導体４０３や該回路部品４０６の上面までの距離（好ましくは、該半導体４０３や該回路部品４０６の厚さ）より小さい。特に、該方向において、電気絶縁層４０１中の半導体４０３や回路部品４０６が占める範囲と重複する範囲を占めるインナービア４０４（即ち、図４の紙面の横方向において、該半導体４０３や該回路部品４０６と対向して配置されたインナービア４０４）が、該半導体４０３や該回路部品４０６と上記の高さの関係を満足することが好ましい。前記積層方向において対向する配線パターン４０２ａ，４０２ａ間を一つのインナービアで直接接続するのではなく、内部配線パターン４０２ｂを介在させて複数のインナービア４０４で接続することにより、上記の高さの関係を満足させることができる。このように内部配線パターン４０２ｂと配線パターン４０２ａとの間を、もしくは異なる層にある内部配線パターン４０２ｂ，４０２ｂ間をインナービア４０４で電気的に接続することで、インナービア４０４の高さの直径に対する比を低減できる。本実施の形態においては内部配線パターン４０２ｂを２層形成しており、インナービア４０４の高さの直径に対する比は、内部配線パターン４０２ｂがない場合の約１／３となっている。その結果、信頼性の高い接続が可能で、ビア径を減少させることもでき、半導体の内蔵に適した部品内蔵モジュールを提供できる。
【００７６】
なお、本実施の形態においては、一方の表面に露出した配線パターン４０２ａにのみ半導体及び回路部品を実装した例を示したが、両面の配線パターン４０２ａに実装しても良い。
【００７７】
（実施の形態５）
実施の形態５は、部品内蔵モジュールの更に他の例である。図５は、本実施の形態における部品内蔵モジュールの断面図である。同図において、実施の形態１と同一名称の要素は、実施の形態１と同様の構成であって、同一の製造法により製造され、特に説明のない限り同様の機能を持つ。
【００７８】
図５において、部品内蔵モジュールは、電気絶縁層５０１、配線パターン（第一配線パターン）５０２ａ、電子部品としての半導体５０３、ビアペーストからなるインナービア（第一インナービア）５０４、電子部品としての回路部品５０６、及び配線板５０８を有している。半導体５０３はバンプ５０５により、回路部品５０６は半田５０７によりそれぞれ、配線パターン５０２ａと接続されている。
【００７９】
本実施の形態においては、配線板５０８を電気絶縁層５０１で覆った構成が採用されている。配線板５０８としては、ガラスエポキシ基板、セラミック基板、又はインナービア接続を有する多層基板（例えば、ビルドアップ基板、「ＡＬＩＶＨ」（松下電器産業（株）の商標）を用いることができる。配線板５０８は、少なくとも２層以上の配線パターン（第二配線パターン）５０２ｂと、異なる層の第二配線パターン５０２ｂ間を接続するスルーホール５０９とを有する。スルーホール５０９を形成した配線板５０８を用いることで、既存の信頼性のある電気接続を利用することができ、半導体の内蔵に適した部品内蔵モジュールを提供できる。また、一般に用いられている配線板を利用できる。電気絶縁層５０１を介して、第一配線パターン５０２ａと配線板５０８の最表層の第二配線パターン５０２ｂとをインナービア５０４で接続することにより、配線パターン５０２ａの表面に半導体及び回路部品を実装すること（実施の形態４を参照）が可能となり、高密度化に適した部品内蔵モジュールを提供できる。
【００８０】
なお、本実施の形態においては、配線板５０８の両面を電気絶縁層５０１で覆った例を示したが、片面のみを覆う構成であってもよい。
【００８１】
また、本実施の形態においては、スルーホール５０９を用いた配線板５０８を内蔵した例を示したが、インナービア（第二インナービア）を用いた配線板でも良い。
【００８２】
（実施の形態６）
実施の形態６は、図５に示した部品内蔵モジュールの製造方法の一例である。図６Ａ〜図６Ｅは、実施の形態６における部品内蔵モジュールの製造工程を工程順に示す断面図である。同図において、実施の形態１〜５と同一名称の要素は、実施の形態１〜５と同様の構成であって、同一の製造法により製造され、特に説明のない限り同様の機能を持つ。
【００８３】
図６Ａ、図６Ｂ、図６Ｃに示す工程は、図２Ａ、図２Ｂ、図２Ｅとそれぞれ同様の工程である。図６Ａに示すように、電気絶縁層６０１にビア６０６を形成し、図６Ｂに示すように、ビア６０６にビアペースト６０４を充填する。このときには、電気絶縁層６０１は未硬化状態である。これと並行して、図６Ｃ示すように、キャリア６０７上に形成した配線パターン（第一配線パターン）６０２ａに、バンプ６０５を用いて半導体６０３を実装する。
【００８４】
更に、これらとは別に、図６Ｄに示すように、回路部品６０８をクリーム半田６０９を用いて実装した配線パターン（第一配線パターン）６０２ａを備えるキャリア６０７、複数層の配線パターン（第二配線パターン）６０２ｂとこれらを接続するスルーホール６１１とを有し、半導体６０３及び回路部品６０８を内蔵するための空孔６１２を形成した配線板６１０、及び配線板６１０の空孔６１２を埋めるための未硬化状態の電気絶縁材料６１４を準備する。電気絶縁材料６１４としては、電気絶縁層６０１と同じ材料を用いることができる。そして、図６Ｄに示すように、上から順に、回路部品６０８を実装した配線パターン６０２ａを備えるキャリア６０７と、図６Ｂの電気絶縁層６０１と、電気絶縁材料６１４と、配線板６１０と、図６Ｂの電気絶縁層６０１と、半導体６０３を実装した配線パターン６０２ａを備える図６Ｃのキャリア６０７とを、位置あわせして重ねる。加圧・加熱することにより、それらの部材が一体硬化される。同時に第一配線パターン６０２ａと第二配線パターン６０２ｂがビアペースト６０４で電気接続される。ここで、図６Ｄに示された２枚の電気絶縁層６０１のうち上側の電気絶縁層６０１の厚さは、回路部品６０８の高さより小さい。また、図６Ｄの下側の電気絶縁層６０１の厚さは、半導体６０３の高さより小さい。
【００８５】
その後、表裏のキャリア６０７を剥離して、図６Ｅに示す部品内蔵モジュールを得る。表面に露出した配線パターン６０２ａ上に半導体及び回路部品を実装すること（実施の形態４を参照）が可能となり、高密度化に適した部品内蔵モジュールを提供できる。また、信頼性の高いスルーホール６１１を利用して部品内蔵モジュールが形成できる。
【００８６】
（実施の形態７）
実施の形態７は、部品内蔵モジュールを製造する方法の一例である。図７Ａ〜図７Ｇは、実施の形態７における部品内蔵モジュールの製造方法を工程順に示す断面図である。同図において、実施の形態１〜６と同一名称の要素は、実施の形態１〜６と同様の構成であって、同一の製造法により製造され、特に説明のない限り同様の機能を持つ。
【００８７】
まず図７Ａに示すように、電気絶縁層７０１を作製する。電気絶縁層７０１の作製方法の一例は以下のとおりである。部品内蔵モジュールは基板形状をしており、電気絶縁層７０１としては、絶縁性樹脂や、フィラーと絶縁性樹脂との混合物等を用いることができる。また、ガラスクロスや不織布の様な補強材が入っていても良い。電気絶縁層７０１は１層あたり５００μｍ以下の厚みを通常用いることができ、本実施の形態においては２００μｍのシートを用いた。次に、板状の電気絶縁層７０１にビア７０８を形成する。ビア７０８の直径は１ｍｍ以下が妥当であり、電気絶縁層７０１の厚みに応じて選択する必要がある。本実施の形態においては、直径２００μｍとした。
【００８８】
次に図７Ｂに示すように、ビア７０８にビアペースト７０４を充填する。
【００８９】
次に図７Ｃに示すように、キャリア７０９上に配線パターン７０２ｂを形成する。図７Ｂの電気絶縁層７０１の両面に、配線パターン７０２ｂを形成したキャリア７０９を、位置あわせして重ねる。
【００９０】
図７Ｄに示すように、加圧後、キャリア７０９を剥離することで、表裏に配線パターン７０２ｂを形成した電気絶縁層７０１を作製できる。この工程で、配線パターン７０２ｂを電気絶縁層７０１に転写することができ、ビアペースト７０４で表裏の配線パターン７０２ｂ間が電気接続される。ビアペースト７０４の表裏に配線パターン７０２ｂを対向させて積層することで、ビアペースト７０４が露出しない状態で電気絶縁層７０１を取り扱うことができる。配線パターン７０２ｂの転写形成は、電気絶縁層７０１が完全に硬化しない条件で行った。完全硬化しない条件とは、絶縁性樹脂の硬化温度以上で硬化時間以内（本実施の形態においては、１８０℃×５分）もしくは、硬化温度以下を意味する。配線パターン７０２ｂを形成することで、ビアペースト７０４の高さの直径に対する比を低減することができ、信頼性の向上、ビア径の低サイズ化を獲得することが可能となる。
【００９１】
上記の工程と並行して、図７Ｅに示すように、キャリア７０９上に配線パターン７０２ａを形成した部材を２つ作製する。そして、各部材の配線パターン７０２ａ上に、半導体７０３、回路部品７０６をそれぞれ実装する。回路部品７０６の実装方法としては、配線パターン７０２ａにクリーム半田７０７を印刷し、加熱により半田実装する方法を用いることができる。その他、導電性接着剤を用いても良い。半導体７０３の実装方法としては、ＡＣＦ、ＮＣＦ、ＮＣＰ(non-conductive particle paste)、金−金接合、スタッドバンプを用いたフリップチップ実装や、Ｒ−ＣＳＰ(Real-Chip-Size-Package)による半田実装を用いることができる。本実施の形態ではスタッドバンプ７０５を用いている。なお、半導体７０３と配線パターン７０２ａとの間に封止樹脂７１０を注入してもよい。封止樹脂７１０の注入によって、後の工程で半導体７０３を電気絶縁層７０１に埋設する際に、半導体７０３と配線パターン７０２ａとの間に隙間ができることを防止することができる。封止樹脂７１０には通常のフリップチップボンディングに使用されるアンダーフィル材を用いることができる。封止樹脂７１０を用いることで、半導体７０３の破損防止、信頼性向上が期待できる。半導体７０３と回路部品７０６を異なる部材の配線パターン７０２ａに実装することで、異なる実装プロセス（例えば、半田実装とフリップチップ実装）を用いることが容易となる。また、半導体７０３としてＲ−ＣＳＰを用いた場合は、半導体７０３と回路部品７０６とに同一の実装プロセスを用いることができ、同じ配線パターン７０２ａ上への実装が容易となる。
【００９２】
その後、図７Ａ、図７Ｂの工程を経て、ビアペースト７０４が充填された電気絶縁層７０１を同様に２枚作製する。各電気絶縁層７０１に、回路部品７０６及び半導体７０３を内蔵するための空孔７１２を形成する。そして、図７Ｆに示すように、上から順に、回路部品７０６を実装した配線パターン７０２ａを備える図７Ｅのキャリア７０９と、空孔７１２を形成した電気絶縁層７０１と、配線パターン７０２ｂを両面に形成した図７Ｄの電気絶縁層７０１と、空孔７１２を形成した電気絶縁層７０１と、半導体７０３を実装した配線パターン７０２ａを備える図７Ｅのキャリア７０９と、を位置合わせして重ねる。ここで、図７Ｆに示された３枚の電気絶縁層７０１のうち最も上の電気絶縁層７０１の厚さは、回路部品７０６の高さより小さい。また、図７Ｆの最も下の電気絶縁層７０１の厚さは、半導体７０３の高さより小さい。
【００９３】
加圧・加熱することによって、半導体７０３、回路部品７０６を電気絶縁層７０１に埋設することができ、電気絶縁層７０１を一体に成形できる。実施の形態６に示した、配線板６１０に空孔６１２を形成して半導体、回路部品を内蔵する方法と異なり、内蔵する半導体、回路部品を任意の位置に配置することができる。加圧後、加熱することによって、電気絶縁層７０１を硬化させる。硬化させた後、キャリア７０９を取り去ることによって、表面に配線パターン７０２ａを有し、内部配線パターン７０２ｂと、半導体７０３と、回路部品７０６とを内蔵し、配線パターン７０２ｂによって、インナービア（ビアペースト）７０４のアスペクト比を低減させた部品内蔵モジュールが作製できる。
【００９４】
その後、表面の配線パターン７０２ａ上に、別の半導体や回路部品を実装することにより、図４に示した部品内蔵モジュールが得られる。
【００９５】
（実施の形態８）
実施の形態８は、部品内蔵モジュールの更に他の例である。図８は、本実施の形態における部品内蔵モジュールの断面図である。同図において、実施の形態１〜７と同一名称の要素は、実施の形態１〜７と同様の構成であって、同一の製造法により製造され、特に説明のない限り同様の機能を持つ。
【００９６】
図８において、部品内蔵モジュールは、電気絶縁層８０１、配線パターン８０２ａ、８０２ｂ、電子部品としての半導体８０３、ビアペーストからなるインナービア８０４、及び電子部品としての回路部品８０６を有している。半導体８０３はバンプ８０５により、回路部品８０６は半田８０７によりそれぞれ、配線パターン８０２ａと接続されている。また、半導体８０３と配線パターン８０２ａとの接合部を封止樹脂８０８で保護している。
【００９７】
本実施の形態においては、半導体８０３，回路部品８０６が電気絶縁層８０１に内蔵されている。半導体８０３及び回路部品８０６と接している電気絶縁層と、インナービア８０４と接している電気絶縁層とが一体に形成されている。このように一体に形成することで、半導体８０３、回路部品８０６、及び内部配線パターン８０２ｂを電気絶縁層８０１内の任意の位置に形成できる。このとき、内部配線パターン８０２ｂをランド形状部のみとすると、半導体８０３や回路部品８０６を内蔵できる領域が最大となり、より高密度な部品内蔵モジュールを提供できる。ここで、「ランド形状部」とは、上下のインナービア８０４のみと接続され、横方向には相互に絶縁された配線パターンを言う。
【００９８】
（実施の形態９）
実施の形態９は、部品内蔵モジュールの更に他の例である。図９は、本実施の形態における部品内蔵モジュールの断面図である。同図において、実施の形態１〜８と同一名称の要素は、実施の形態１〜８と同様の構成であって、同一の製造法により製造され、特に説明のない限り同様の機能を持つ。
【００９９】
図９において、部品内蔵モジュールは、電気絶縁層９０１、配線パターン９０２ａ、９０２ｂ、電子部品としての半導体９０３、インナービア９０４、及び電子部品としての回路部品９０６を有している。半導体９０３はバンプ９０５により内部配線パターン９０２ｂと、また、回路部品９０６は半田９０７により配線パターン９０２ａと接続されている。
【０１００】
本実施の形態においては、半導体９０３を実装している配線パターンは、電気絶縁層９０１の内部に形成された内部配線パターン９０２ｂである。回路部品９０６も内部配線パターン９０２ｂに実装することが可能である。半導体９０３及び回路部品９０６のような電子部品を内部配線パターン９０２ｂにも実装することで、最短距離の回路形成が可能となり、モジュールの小型化につながる。
【０１０１】
本実施の形態のように、内部配線パターン９０２ｂに電子部品を実装するためには、例えば、実施の形態２に示した製造方法（図２Ａ〜図２Ｇ）において、図２Ｇで得た部品内蔵モジュールの下面に、図２Ｂに示した電気絶縁層２０１と、図２Ｃに示した配線パターンを形成したキャリア２０７とを積層すればよい。
【０１０２】
あるいは、表裏に配線パターンが形成され、両配線パターンをインナービアで接続した電気絶縁層の一方の配線パターン上に電子部品を実装したものを、図２Ｅに示した実装体の代わりに用いて実施の形態２と同様の工程を経て、または、図３Ｃに示した実装体の代わりに用いて実施の形態３と同様の工程を経て、製造することができる。
【０１０３】
（実施の形態１０）
実施の形態１０は、部品内蔵モジュールの更に他の例である。図１０は、本実施の形態における部品内蔵モジュールの断面図である。同図において、実施の形態１〜９と同一名称の要素は、実施の形態１〜９と同様の構成であって、同一の製造法により製造され、特に説明のない限り同様の機能を持つ。
【０１０４】
図１０において、部品内蔵モジュールは、電気絶縁層１００１、配線パターン（第一配線パターン）１００２ａ、１００２ｂ、電子部品としての半導体１００３、インナービア（第一インナービア）１００４、電子部品としての回路部品１００６、及び、配線板１００８を有している。配線板１００８は、少なくとも２層以上の配線パターン（第二配線パターン）１００２ｃと、異なる層の第二配線パターン１００２ｃ間を接続するスルーホール１００９とを有する。半導体１００３はバンプ１００５により、また回路部品１００６は半田１００７により、それぞれ配線板１００８の表層の配線パターン１００２ｃと接続されている。
【０１０５】
本実施の形態においては、半導体１００３、回路部品１００６を実装している配線パターン１００２ｃは、配線板１００８に形成された配線パターン１００２ｃである。配線板１００８の外表面に半導体１００３や回路部品１００６などの電子部品を実装した既存のモジュール構造体を用い、該半導体１００３や該回路部品１００６を電気絶縁層１００１内に埋設し、該電気絶縁層１００１の表面に形成した配線パターン１００２ａに、更に半導体１００３や回路部品１００６などの電子部品を実装することができる。これにより、モジュールの高密度実装化が可能となる。
【０１０６】
本実施の形態の部品内蔵モジュールは、配線板１００８の表面の配線パターン１００２ｃ上に電子部品を実装したものを、図２Ｅに示した実装体の代わりに用いて実施の形態２と同様の工程を経て、あるいは、図３Ｃに示した実装体の代わりに用いて実施の形態３と同様の工程を経て、製造することができる。
【０１０７】
【実施例】
以下に、本発明の具体的な実施例を説明する。
【０１０８】
（実施例１）
本発明の部品内蔵モジュールの信頼性の、インナービアのアスペクト比（ビア径に対するビア高さの比）に対する依存性について、その検討結果の一例を説明する。
【０１０９】
本実施例では、表１に示すビア径、ビア高さ、内部配線層数で部品内蔵モジュールを作製した。
【０１１０】
この実施例では、フィラーにシリカ、絶縁性樹脂としてエポキシ樹脂を用いたシート状の電気絶縁層を用いた。電気絶縁層の厚さは、内部配線層数＝０の場合は８００μｍ、内部配線層数＝１の場合は４００μｍとし、いずれの場合も合計厚みは８００μｍとした。
【０１１１】
最初に未硬化状態（Ｂステージ）の電気絶縁層にパンチャーを用いて、複数のビアを形成した。ビア径は表１に示すとおりである。ビア形成後、ビアペースト（銀粒子、エポキシ−フェノール樹脂、及び硬化剤の混合組成物）を充填した。
【０１１２】
並行して、キャリア（フィルム）上に形成した銅箔を露光・現像・エッチングすることにより、配線パターンを形成した。形成した配線パターンに半導体ベアチップ（厚み：５００μｍ）を半田バンプを用いて実装した。
【０１１３】
半導体実装後、配線パターン（半導体実装済み）／電気絶縁層／配線パターン（半導体の実装なし）の順に位置あわせして重ね、６ＭＮの圧力で加圧しながら１７０℃の温度で１時間加熱することによって電気絶縁層を硬化させた。同時にビアペーストも硬化し、配線パターン間（内部配線層を形成した場合には、配線パターンと内部配線パターンとの間）が電気的に接続された。内部配線層を形成した試料では、図２Ｄに示したのと同様の、両面に配線パターンを形成した電気絶縁層を、上記の電気絶縁層と配線パターンとの間に介在させて積層した。
【０１１４】
電気絶縁層の硬化後、キャリアを剥離し部品内蔵モジュールを得た。
【０１１５】
本実施例によって作製した部品内蔵モジュールの信頼性を評価するため、半田リフロー試験を行った。半田リフロー試験は、ベルト式リフロー試験機を用い、最高温度が２６０℃で１０秒間保持した後に常温まで冷却する工程からなるサイクルを１０回繰り返すことで行った。半田リフロー試験前後で各インナービアの抵抗値を測定し、試験後の抵抗値が試験前の抵抗値に比べて５０％以上変化したインナービアを「不良」と判断し、このような不良のインナービアの割合をビア不良率とした。その結果を表１に示す。
【０１１６】
【表１】
この表１に示すとおり、ビア径に対するビア高さの比が部品内蔵モジュールの信頼性に影響を与えており、内部配線層を用いることで、同じビア径であっても高い信頼性が得られることがわかった。
【０１１８】
【発明の効果】
本発明によれば、信頼性が高く、高密度実装可能な部品内蔵モジュールを提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における部品内蔵モジュールの断面図
【図２】本発明の実施の形態２における部品内蔵モジュールの製造方法を工程順に示した断面図
【図３】本発明の実施の形態３における部品内蔵モジュールの製造方法を工程順に示した断面図
【図４】本発明の実施の形態４における部品内蔵モジュールの断面図
【図５】本発明の実施の形態５における部品内蔵モジュールの断面図
【図６】本発明の実施の形態６における部品内蔵モジュールの製造方法を工程順に示した断面図
【図７】本発明の実施の形態７における部品内蔵モジュールの製造方法を工程順に示した断面図
【図８】本発明の実施の形態８における部品内蔵モジュールの断面図
【図９】本発明の実施の形態９における部品内蔵モジュールの断面図
【図１０】本発明の実施の形態１０における部品内蔵モジュールの断面図
【符号の説明】
１０１、２０１、３０１、４０１、５０１、６０１、７０１、８０１、９０１、１００１ 電気絶縁層
１０２ａ、１０２ｂ、２０２ａ、２０２ｂ、３０２ａ、３０２ｂ、４０２ａ、４０２ｂ、５０２ａ、５０２ｂ、６０２ａ、６０２ｂ、７０２ａ、７０２ｂ、８０２ａ、８０２ｂ、９０２ａ、９０２ｂ、１００２ａ、１００２ｂ、１００２ｃ 配線パターン
１０３、２０３、３０３、４０３、５０３、６０３、７０３、８０３、９０３、１００３ 半導体
１０４、２０４、３０４、４０４、５０４、６０４、７０４、８０４、９０４、１００４ ビアペースト（インナービア）
１０５、２０５、４０５、５０５、６０５、７０５、８０５、９０５、１００５ バンプ
３０５ 導電性接着剤
２０６、３０６、６０６、７０８ ビア
２０７、３０７、６０７、７０９ キャリア
４０６、５０６、６０８、７０６、８０６、９０６、１００６ 回路部品
４０７、５０７、６０９、７０７、８０７、９０７、１００７ 半田
３０８、６１２、７１２ 空孔
５０８、６１０、１００８ 配線板
５０９、６１１、１００９ スルーホール
７１０、８０８ 封止樹脂
Claims (20)
- 電気絶縁層と、
前記電気絶縁層を介して積層された複数層の第一配線パターンと、
前記電気絶縁層中に設けられ、異なる層にある前記第一配線パターン間を電気接続する少なくとも一つの第一インナービアと、
前記電気絶縁層中に埋設され前記複数層の第一配線パターンのうちのいずれかに実装された少なくとも一つの電子部品とを有し、
前記第一インナービアの少なくとも一つは、前記第一配線パターンの積層方向において、前記電子部品が占める範囲と重複する範囲を占め、かつ、前記方向におけるその高さは前記電子部品の高さより低いことを特徴とする部品内蔵モジュール。 - 少なくとも２層の第二配線パターンと、異なる層にある前記第二配線パターン間を電気接続するスルーホール及び／または第二インナービアとを備える配線板を更に有し、
前記配線板は前記電気絶縁層の内部に埋設されており、
前記複数層の第一配線パターンのうちのいずれかと、前記第二配線パターンとがインナービアで電気接続されていることを特徴とする請求項１に記載の部品内蔵モジュール。 - 電気絶縁層と、
前記電気絶縁層を介して積層された複数層の第一配線パターンと、
前記電気絶縁層中に設けられ、異なる層にある前記第一配線パターン間を電気接続する少なくとも一つの第一インナービアと、
少なくとも２層の第二配線パターンと、異なる層にある前記第二配線パターン間を電気接続するスルーホール及び／または第二インナービアとを備える配線板と、
前記電気絶縁層中に埋設され、前記第二配線パターンのうちのいずれかに実装された少なくとも一つの電子部品とを有し、
前記第一インナービアの少なくとも一つは、前記第一配線パターンの積層方向において、前記電子部品が占める範囲と重複する範囲を占め、かつ、前記方向におけるその高さは前記電子部品の高さより低いことを特徴とする部品内蔵モジュール。 - 更に、前記複数層の第一配線パターンのうちのいずれかに実装され、かつ、前記電気絶縁層内に埋設されていない少なくとも一つの電子部品を備えることを特徴とする請求項１又は３に記載の部品内蔵モジュール。
- 前記電気絶縁層がフィラーと絶縁性樹脂とを含む混合物からなることを特徴とする請求項１又は３に記載の部品内蔵モジュール。
- 前記フィラーが、アルミナ、マグネシア、窒化ホウ素、窒化アルミ、窒化珪素、テトラフルオロエチレン、及び、シリカから選ばれた少なくとも一つを含むことを特徴とする請求項５に記載の部品内蔵モジュール。
- 前記絶縁性樹脂が、エポキシ樹脂、フェノール樹脂、フッ素樹脂、シアネート樹脂、ＰＴＦＥ樹脂、ＰＰＯ樹脂および、ＰＰＥ樹脂から選ばれた少なくとも一つの絶縁性樹脂を含むことを特徴とする請求項５に記載の部品内蔵モジュール。
- 前記第一配線パターンが、金属箔、リードフレーム、導電性樹脂組成物の少なくとも一つで形成されていることを特徴とする請求項１又は３に記載の部品内蔵モジュール。
- 前記電子部品が半導体ベアチップであることを特徴とする請求項１又は３に記載の部品内蔵モジュール。
- 前記半導体ベアチップがフリップチップボンディングにより実装されていることを特徴とする請求項９に記載の部品内蔵モジュール。
- 前記第一インナービアが、導電性粉末と熱硬化性樹脂とを含むビアペーストからなることを特徴とする請求項１又は３に記載の部品内蔵モジュール。
- 前記配線板がセラミック基板、ガラスエポキシ基板、又はインナービア接続を有する多層基板で形成されていることを特徴とする請求項２又は３に記載の部品内蔵モジュール。
- 前記電子部品と接する前記電気絶縁層と、前記第一インナービアと接する前記電気絶縁層とが、一体に形成されている請求項１又は３に記載の部品内蔵モジュール。
- 前記第一配線パターンの積層方向において、複数の前記電子部品が互いに対向して配置されていることを特徴とする請求項１又は３に記載の部品内蔵モジュール。
- 前記第一配線パターンは、前記第一インナービアと電気接続されたランド形状部を含むことを特徴とする請求項１又は３に記載の部品内蔵モジュール。
- 第一配線パターン上に電子部品を実装する工程と、
積層方向において、前記電子部品の高さよりも小さい厚みを有する第一電気絶縁層に第一インナービアを形成する工程と、
第二電気絶縁層に第二インナービアを形成する工程と、
前記第二電気絶縁層の一方の面に第二配線パターンを設け、他方の面に第三配線パターンを設ける工程と、
前記第一配線パターンの前記電子部品が実装された側の面上に、前記第一電気絶縁層と、前記第二電気絶縁層とを積層して、前記電子部品を前記第一電気絶縁層及び前記第二電気絶縁層中に埋設し、前記第一電気絶縁層を介して対向する前記第一配線パターンと前記第二配線パターンとを前記第一インナービアで電気接続し、前記第二電気絶縁層を介して対向する前記第二配線パターンと前記第三配線パターンとを前記第二インナービアで電気接続する工程とを含む、ことを特徴とする部品内蔵モジュールの製造方法。 - 少なくとも２層の配線パターンと、異なる層にある配線パターン間を電気接続するスルーホール及び／または第二インナービアとを備える配線板上に設けられた第一配線パターン上に電子部品を実装する工程と、
積層方向において、前記電子部品の高さよりも小さい厚みを有する第一電気絶縁層に第一インナービアを形成する工程と、
第二電気絶縁層に第二インナービアを形成する工程と、
前記第二電気絶縁層の一方の面に第二配線パターンを設け、他方の面に第三配線パターンを設ける工程と、
前記配線板上に設けられた第一配線パターンの前記電子部品が実装された側の面上に、前記第一電気絶縁層と、前記第二電気絶縁層とを積層して、前記電子部品を前記第一電気絶縁層及び前記第二電気絶縁層中に埋設し、前記第一電気絶縁層を介して対向する前記第一配線パターンと前記第二配線パターンとを前記第一インナービアで電気接続し、前記第二電気絶縁層を介して対向する前記第二配線パターンと前記第三配線パターンとを前記第二インナービアで電気接続する工程とを含む、ことを特徴とする部品内蔵モジュールの製造方法。 - 第一配線パターン上に電子部品を実装する工程と、
積層方向において、前記電子部品の高さよりも小さい厚みを有する第一電気絶縁層に第一インナービアと前記電子部品を内蔵するための空孔を形成する工程と、
第二電気絶縁層に第二インナービアを形成する工程と、
前記第一配線パターンの前記電子部品が実装された側の面上に、前記第一電気絶縁層と、第二配線パターンとをこの順に積層する工程と、
前記第一電気絶縁層上に前記第二電気絶縁層と、第三配線パターンとをこの順に積層して、前記電子部品を前記第一電気絶縁層及び第二電気絶縁層中に埋設し、前記第一電気絶縁層を介して対向する前記第一配線パターンと前記第二配線パターンとを前記第一インナービアで電気接続し、前記第二電気絶縁層を介して対向する前記第二配線パターンと前記第三配線パターンとを前記第二インナービアで電気接続する工程とを含む、ことを特徴とする部品内蔵モジュールの製造方法。 - 前記第一配線パターンがキャリアに担時されており、前記積層後に前記キャリアを剥離することを特徴とする請求項１６又は１７に記載の部品内蔵モジュールの製造方法。
- 前記電気接続する際に、前記電気絶縁層を硬化することを特徴とする請求項１６〜１８のいずれかに記載の部品内蔵モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001395071A JP3553043B2 (ja) | 2001-01-19 | 2001-12-26 | 部品内蔵モジュールとその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-11656 | 2001-01-19 | ||
| JP2001011656 | 2001-01-19 | ||
| JP2001395071A JP3553043B2 (ja) | 2001-01-19 | 2001-12-26 | 部品内蔵モジュールとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002290051A JP2002290051A (ja) | 2002-10-04 |
| JP3553043B2 true JP3553043B2 (ja) | 2004-08-11 |
Family
ID=26607976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001395071A Expired - Lifetime JP3553043B2 (ja) | 2001-01-19 | 2001-12-26 | 部品内蔵モジュールとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3553043B2 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10300958A1 (de) * | 2003-01-13 | 2004-07-22 | Epcos Ag | Modul mit Verkapselung |
| CN100435331C (zh) * | 2003-01-17 | 2008-11-19 | 迈克罗泰克微技术有限公司 | 微系统的制造方法 |
| US20070035013A1 (en) * | 2003-05-09 | 2007-02-15 | Hiroyuki Handa | Module with built-in circuit elements |
| JP4509645B2 (ja) * | 2003-05-16 | 2010-07-21 | パナソニック株式会社 | 回路部品内蔵モジュールおよびその製造方法 |
| US7547975B2 (en) | 2003-07-30 | 2009-06-16 | Tdk Corporation | Module with embedded semiconductor IC and method of fabricating the module |
| JP4287733B2 (ja) * | 2003-11-04 | 2009-07-01 | 日本シイエムケイ株式会社 | 電子部品内蔵多層プリント配線板 |
| WO2005101934A1 (ja) * | 2004-04-06 | 2005-10-27 | Murata Manufacturing Co., Ltd. | 複合型電子部品及びその製造方法 |
| FI20041680A (fi) * | 2004-04-27 | 2005-10-28 | Imbera Electronics Oy | Elektroniikkamoduuli ja menetelmä sen valmistamiseksi |
| FI117814B (fi) * | 2004-06-15 | 2007-02-28 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
| JP4524585B2 (ja) * | 2004-06-24 | 2010-08-18 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2006011320A1 (ja) | 2004-07-30 | 2006-02-02 | Murata Manufacturing Co., Ltd. | 複合型電子部品及びその製造方法 |
| JP4575071B2 (ja) * | 2004-08-02 | 2010-11-04 | 新光電気工業株式会社 | 電子部品内蔵基板の製造方法 |
| TW200618705A (en) | 2004-09-16 | 2006-06-01 | Tdk Corp | Multilayer substrate and manufacturing method thereof |
| JP4848676B2 (ja) * | 2005-06-10 | 2011-12-28 | 株式会社村田製作所 | 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法 |
| JP4945974B2 (ja) * | 2005-09-09 | 2012-06-06 | 大日本印刷株式会社 | 部品内蔵配線板 |
| JP4535002B2 (ja) | 2005-09-28 | 2010-09-01 | Ｔｄｋ株式会社 | 半導体ｉｃ内蔵基板及びその製造方法 |
| EP1965615A4 (en) * | 2005-12-22 | 2009-11-11 | Murata Manufacturing Co | MODULE HAVING AN INTEGRATED COMPONENT AND METHOD FOR MANUFACTURING SUCH A MODULE |
| JP4714042B2 (ja) * | 2006-03-01 | 2011-06-29 | Ｏｋｉセミコンダクタ株式会社 | 部品内蔵基板の製造方法 |
| JP2008177323A (ja) * | 2007-01-18 | 2008-07-31 | Matsushita Electric Ind Co Ltd | 部品内蔵基板の製造方法 |
| JP5174355B2 (ja) * | 2007-02-02 | 2013-04-03 | 新光電気工業株式会社 | 配線基板及びその製造方法と半導体装置 |
| JP4424449B2 (ja) | 2007-05-02 | 2010-03-03 | 株式会社村田製作所 | 部品内蔵モジュール及びその製造方法 |
| EP2161747A1 (en) | 2008-09-04 | 2010-03-10 | Shinko Electric Industries Co., Ltd. | Electronic component package and method of manufacturing the same |
| JPWO2010052942A1 (ja) * | 2008-11-06 | 2012-04-05 | イビデン株式会社 | 電子部品内蔵配線板及びその製造方法 |
| WO2010095211A1 (ja) * | 2009-02-17 | 2010-08-26 | 株式会社村田製作所 | 部品内蔵モジュールの製造方法 |
| JP4978709B2 (ja) * | 2010-03-12 | 2012-07-18 | 大日本印刷株式会社 | 電子部品内蔵配線基板 |
| JP5654303B2 (ja) * | 2010-09-21 | 2015-01-14 | 太陽誘電株式会社 | 電子部品およびその製造方法、並びに電子部品を備えた電子デバイス |
| US8844125B2 (en) | 2011-01-14 | 2014-09-30 | Harris Corporation | Method of making an electronic device having a liquid crystal polymer solder mask and related devices |
| JP5786472B2 (ja) * | 2011-06-10 | 2015-09-30 | 大日本印刷株式会社 | 部品内蔵配線板 |
| JP2013102047A (ja) * | 2011-11-08 | 2013-05-23 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| CN106783765A (zh) * | 2017-01-23 | 2017-05-31 | 合肥雷诚微电子有限责任公司 | 一种小型化高散热性的线性功率放大器结构及其制作方法 |
| JP7182856B2 (ja) * | 2017-05-11 | 2022-12-05 | 大日本印刷株式会社 | 配線基板及びその製造方法 |
| WO2023223954A1 (ja) * | 2022-05-19 | 2023-11-23 | 株式会社村田製作所 | 高周波モジュール |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2712091B2 (ja) * | 1990-03-30 | 1998-02-10 | 株式会社東芝 | 印刷配線板の接続装置 |
| JP3527766B2 (ja) * | 1993-11-30 | 2004-05-17 | 京セラ株式会社 | 積層回路基板の製造方法及び積層回路基板 |
| JP3229525B2 (ja) * | 1995-07-26 | 2001-11-19 | 株式会社日立製作所 | Ｌｓｉ内蔵型多層回路板およびその製法 |
| JPH09199824A (ja) * | 1995-11-16 | 1997-07-31 | Matsushita Electric Ind Co Ltd | プリント配線板とその実装体 |
| JPH11126978A (ja) * | 1997-10-24 | 1999-05-11 | Kyocera Corp | 多層配線基板 |
| JP2000183536A (ja) * | 1998-12-17 | 2000-06-30 | Sony Corp | 機能モジュール及びその製造方法 |
-
2001
- 2001-12-26 JP JP2001395071A patent/JP3553043B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002290051A (ja) | 2002-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3553043B2 (ja) | 部品内蔵モジュールとその製造方法 | |
| KR100507791B1 (ko) | 부품 내장 모듈과 그 제조 방법 | |
| JP3375555B2 (ja) | 回路部品内蔵モジュールおよびその製造方法 | |
| JP4272693B2 (ja) | 部品内蔵モジュールの製造方法 | |
| JP4279893B2 (ja) | 回路部品内蔵モジュールの製造方法 | |
| JP3547423B2 (ja) | 部品内蔵モジュール及びその製造方法 | |
| JP3598060B2 (ja) | 回路部品内蔵モジュール及びその製造方法並びに無線装置 | |
| JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
| US7849591B2 (en) | Method of manufacturing a printed wiring board | |
| JP2003197849A (ja) | 部品内蔵モジュールとその製造方法 | |
| JP2002134653A (ja) | 半導体装置とその製造方法 | |
| TW200302685A (en) | Circuit component built-in module and method of manufacturing the same | |
| JP2002170921A (ja) | 半導体装置およびその製造方法 | |
| US20030127725A1 (en) | Metal wiring board, semiconductor device, and method for manufacturing the same | |
| JP2003188340A (ja) | 部品内蔵モジュールとその製造方法 | |
| JP4606685B2 (ja) | 回路部品内蔵モジュール | |
| JP2006210870A (ja) | 部品内蔵モジュール及びその製造方法 | |
| JP2001308470A (ja) | 回路部品モジュール及びその製造方法 | |
| JP4503349B2 (ja) | 電子部品実装体及びその製造方法 | |
| JP2003243563A (ja) | 金属配線基板と半導体装置及びその製造方法 | |
| JP4065125B2 (ja) | 部品内蔵モジュール並びにその製造方法 | |
| JP2004055967A (ja) | 電子部品内蔵基板の製造方法 | |
| JP2007194516A (ja) | 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法 | |
| JPH10335528A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| JP2005051204A (ja) | 電気部品実装モジュールおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040427 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3553043 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |