JP4424449B2 - 部品内蔵モジュール及びその製造方法 - Google Patents

部品内蔵モジュール及びその製造方法 Download PDF

Info

Publication number
JP4424449B2
JP4424449B2 JP2009512911A JP2009512911A JP4424449B2 JP 4424449 B2 JP4424449 B2 JP 4424449B2 JP 2009512911 A JP2009512911 A JP 2009512911A JP 2009512911 A JP2009512911 A JP 2009512911A JP 4424449 B2 JP4424449 B2 JP 4424449B2
Authority
JP
Japan
Prior art keywords
module
submodule
module substrate
circuit component
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009512911A
Other languages
English (en)
Other versions
JPWO2008136251A1 (ja
Inventor
和之 湯田
勉 家木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP4424449B2 publication Critical patent/JP4424449B2/ja
Publication of JPWO2008136251A1 publication Critical patent/JPWO2008136251A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/016Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/167Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Description

本発明は、複数の回路部品を内蔵した部品内蔵モジュール及びその製造方法に関するものである。
従来、携帯電話、自動車電話などの無線機器やその他の各種通信機器に、回路部品を絶縁樹脂層に埋設する部品内蔵基板を用いた部品内蔵モジュールが用いられている。この種の部品内蔵モジュールとして、特許文献1には、セラミック多層基板よりなるモジュール基板上に複数の回路部品を搭載し、モジュール基板の上面全面に回路部品を包み込むように絶縁樹脂層を形成したモジュールが提案されている。
モジュール基板上に搭載される回路部品には、半導体集積回路のような集積回路素子のほか、フィルタ、コンデンサのような周辺受動部品も含まれる。フィルタ等の受動部品は、端子数が少ないため、それを搭載する基板のランドや配線の寸法精度はさほど高い精度を必要としない。一方、集積回路素子の入出力端子数は非常に多く、これら端子が狭ピッチで配置されているため、外部の回路と接続するために、集積回路素子を搭載する基板には多数のランドや配線を高精度で形成しておく必要がある。
1枚のモジュール基板に集積回路素子と受動部品とを並列的に搭載した部品内蔵モジュールの場合、モジュール基板に形成されるランドや配線の寸法精度は集積回路素子に対応した高い精度が求められる。そのため、ランドや配線を高い精度で形成したモジュール基板を準備する必要があり、コスト上昇の原因になるという問題があった。
また、BGA(Ball Grid Array)やWLP(Wafer Level Package)など多ピン、狭ピッチの集積回路素子をモジュール基板に搭載する場合、フリップチップ実装することが多い。この場合、実装状態(接続状態)が正常であるかどうかを確認しにくく、モジュール完成後に検査によって接続不良が発見される可能性が高く、歩留り低下の原因になるという問題がある。
特開2003−188538号公報
そこで、本発明の好ましい実施形態の目的は、コスト低減が可能で、歩留り向上を達成でき、かつ信頼性の高い部品内蔵モジュール及びその製造方法を提供することにある。
本発明の好ましい実施形態にかかる部品内蔵モジュールは、上面及び下面に配線パターンを有し、上記下面の配線パターンと上面の配線パターンとを接続する第1のビア導体又はスルーホール導体が形成されたモジュール基板と、上記モジュール基板の上面の配線パターン上に実装された第1の回路部品と、上記モジュール基板より小面積に形成され、下面に端子電極を有し、上記モジュール基板上面の上記配線パターンが形成されていない領域に配置されたサブモジュールと、上記サブモジュール上に搭載され及び/又は上記サブモジュールに内蔵された第2の回路部品と、上記モジュール基板の上面全面に、上記第1の回路部品及び上記サブモジュールの少なくとも一部を覆うように形成された絶縁樹脂層と、上記モジュール基板の下面の配線パターンから上記モジュール基板上面の上記配線パターンが形成されていない領域に至るように形成され、上端部が上記サブモジュールの端子電極と直接接続された第2のビア導体又はスルーホール導体と、を備えたことを特徴とするものである。
本発明の好ましい第1の実施形態にかかる部品内蔵モジュールの製造方法は、支持板上に配線パターンを形成する第1の工程と、上記配線パターン上に第1の回路部品を実装する第2の工程と、上記支持板上の上記配線パターンが形成されていない領域に、下面に端子電極を有し、第2の回路部品を内蔵及び/又は搭載したサブモジュールを配置する第3の工程と、上記第1の回路部品と上記サブモジュールとの少なくとも一部を覆うように、上記支持板上に絶縁樹脂層を形成する第4の工程と、上記支持板を上記配線パターン、上記サブモジュール及び上記絶縁樹脂層から剥離する第5の工程と、上記配線パターン、上記サブモジュール及び上記絶縁樹脂層の下面側にモジュール基板を積層する第6の工程と、上記モジュール基板の下面から上記サブモジュールの下面の端子電極に接するようにビア導体又はスルーホール導体を形成する第7の工程と、を備えるものである。
本発明の好ましい第2の実施形態にかかる部品内蔵モジュールの製造方法は、上面に配線パターンを形成した硬化状態のモジュール基板を準備する第1の工程と、上記配線パターン上に第1の回路部品を実装する第2の工程と、上記モジュール基板上の上記配線パターンが形成されていない領域に、下面に端子電極を有し、第2の回路部品を内蔵及び/又は搭載したサブモジュールを配置する第3の工程と、上記第1の回路部品と上記サブモジュールとの少なくとも一部を覆うように、上記モジュール基板上に絶縁樹脂層を形成する第4の工程と、上記モジュール基板の下面から上記サブモジュールの下面の端子電極に接するようにビア導体又はスルーホール導体を形成する第5の工程と、を備えるものである。
ここで、本発明の実施形態にかかる部品内蔵モジュールについて説明する。モジュール基板の上面の配線パターン上に第1の回路部品を実装し、モジュール基板上面の配線パターンが形成されていない領域にサブモジュールを配置する。配線パターンとは、回路部品を実装するためのランドと、ランド同士を相互に接続し、あるいはランドと他の電極とを接続するための配線とを含むものである。サブモジュールを配置した時点で、モジュール基板とサブモジュールとが電気的に接続されている必要はない。サブモジュールはモジュール基板より小面積であり、下面に端子電極を有している。サブモジュールには、第2の回路部品が搭載されるか又は内蔵されている。もしくは、複数の第2の回路部品がサブモジュール上に搭載され、かつサブモジュールの中に内蔵されていても良い。モジュール基板の上面全面に、第1の回路部品及びサブモジュールの少なくとも一部を覆うように絶縁樹脂層を形成することで、部品内蔵モジュールが構成される。モジュール基板には、下面の配線パターンから上面に至るビア導体又はスルーホール導体が形成されており、このビア導体又はスルーホール導体の上端部がサブモジュールの端子電極に接している。つまり、モジュール基板の配線パターンとサブモジュールの端子電極とがビア導体又はスルーホール導体を介して直接接続されている。
例えば、第1の回路部品がフィルタやコンデンサのような端子数の少ない個別部品で、第2の回路部品が端子数の多い集積回路素子の場合、第2の回路部品を搭載及び/又は内蔵するサブモジュールとして配線精度の高い基板(例えば多層基板など)を用い、第1の回路部品を搭載するモジュール基板としては比較的配線精度の低い基板、つまり単価の低い基板を用いることができる。この場合、サブモジュールの単位面積当たりの単価はモジュール基板に比べて高いが、サブモジュールはモジュール基板より小形であるため、モジュール基板全体を配線精度の高い基板で形成する場合に比べてコストを低減できる。
サブモジュールの下面には端子電極が設けられるが、サブモジュールの内部で適切な配線接続を行うことで、端子電極の数をサブモジュールに搭載され又は内蔵される集積回路素子の端子数に比べて減らしたり、端子電極の間隔を集積回路素子の端子の間隔より広げることが可能である。そのため、比較的配線精度の低いモジュール基板の上に、配線精度の高いサブモジュールを配置できる。
サブモジュールに搭載される第2の回路部品がフリップチップ実装される集積回路素子である場合、多端子であるため、その搭載状態(接続状態)を確認しにくく、モジュール完成後に検査によって不良品が発見されることがあり、歩留り低下の原因になる。これに対し、本発明では、第2の回路部品をサブモジュールに搭載しているため、サブモジュールの段階で第2の回路部品の接続状態を検査できる。接続不良を発見した場合には、修復も可能であり、歩留り低下を抑制できる。
第1の回路部品が第2の回路部品より背丈の高い回路部品を含む場合に、本発明は効果的である。近年、携帯機器等に用いられる半導体集積回路のパッケージは、従来のモールドパッケージではなく、シリコンウエハーに直接バンピングしたフリップチップ構造や再配線後に半田バンプを取り付けたウエハレベルパッケージ等、小型・薄型化が進んでいる。このような集積回路素子に比べて、フィルタやコンデンサ等の周辺受動部品の方が背が高くなる場合が多い。そこで、背の低い第2の回路部品をサブモジュールに搭載及び/又は内蔵し、背の高い第1の回路部品をモジュール基板上に搭載することで、第1の回路部品の高さとサブモジュールの高さとを平均化でき、さらなるモジュールの薄型化を実現することができる。また、モジュール基板下面の配線パターンとサブモジュールの端子電極とがビア導体又はスルーホール導体を介して直接接続されているので、モジュール基板上面にサブモジュール実装用パッドを形成する必要がない。その上、サブモジュール実装用の接合材も不要なので、モジュール全体の高さを低くすることができる。また、サブモジュールの実装にはんだが用いられないので、リフロー工程ではんだフラッシュが発生する懸念もない。
絶縁樹脂層の形成方法としては、例えばBステージ(半硬化)状態の絶縁樹脂層をモジュール基板上に圧着し、硬化させてもよいし、モジュール基板上に液状の絶縁樹脂をモールドし、硬化させてもよい。そのほか、絶縁樹脂層の形成方法は任意である。絶縁樹脂層を形成することで、モジュール基板とサブモジュールとの固定、及びモジュール基板と第1の回路部品との固定が確実になる。
サブモジュールの下面を接着シートを介してモジュール基板の上面に接着し、ビア導体又はスルーホール導体が接着シートを貫通してもよい。絶縁樹脂層を形成する際、サブモジュールが位置ずれするのを防止するため、サブモジュールをモジュール基板上に固定しておくのが望ましいが、接着シートを用いれば、サブモジュールを均一にモジュール基板上に面接着できる。接着シートとしては、例えば熱硬化性樹脂シートを用いるのがよい。
上記接着シートを上記絶縁樹脂層と同一材料によって形成した場合には、サブモジュールの周囲を包囲する材料をすべて同材質にすることができ、熱膨張係数が同じとなり、構造及び特性が安定する。
さらに、上記サブモジュールの外周を上記モジュール基板の上面に形成されたレジストパターンによって位置決めするのがよい。すなわち、レジストパターンはサブモジュールの外形に合わせて形成されており、サブモジュールの位置がレジストパターンによって固定されているのがよい。接着シートによってサブモジュールをモジュール基板上に接着する際、接着シートに高温が加わると軟化し、サブモジュールが位置ずれする可能性がある。これに対し、レジストパターンは高温による変形が少ないので、サブモジュールの外周を安定に保持でき、位置ずれを防止できる。レジストパターンは応力が加わるとずれる可能性があるが、接着シートとレジストパターンを併用することで、高精度にかつ安定してサブモジュールを固定できる。
サブモジュールをモジュール基板に固定する手段として、接着シートを用いる方法に限らず、Snプリコート実装を用いることもできる。すなわち、配線パターンが形成されていないモジュール基板の上面にSnプリコートされた固定用ランドを形成し、サブモジュールの下面に端子電極から独立したダミー電極を形成し、このダミー電極を固定ランドに対してプリコート実装する方法である。固定用ランドはモジュール基板に設けられるビア導体又はスルーホール導体とは導通せず、ダミー電極も端子電極とは導通しない独立した電極である。この方法は、第1の回路部品をモジュール基板の配線パターンにSnプリコート実装する際に、サブモジュールも同時にプリコート実装できるので、作業を効率化できる。
上記絶縁樹脂層の上面にシールド層を設け、上記サブモジュールの上面又は上記モジュール基板の上面にグランド電極を設け、上記シールド層と上記グランド電極とを接続するビア導体を上記絶縁樹脂層に形成してもよい。この場合には、シールド層がモジュール基板の上面全体を覆うので、外部からの電磁ノイズを遮蔽できるとともに、内部から発生する電磁ノイズが外部に漏れるのを防止でき、シールド性に優れた部品内蔵モジュールを実現できる。
本発明にかかる部品内蔵モジュールの製造方法の1つとして、支持板上に配線パターンを形成し、この配線パターン上に第1の回路部品を実装するとともに、支持板上の配線パターンが形成されていない領域にサブモジュールを配置し、第1の回路部品とサブモジュールとの少なくとも一部を覆うように、支持板上に絶縁樹脂層を形成する方法がある。そして、絶縁樹脂層を硬化させた後、支持板を配線パターン、サブモジュール及び絶縁樹脂層から剥離し、支持板を剥離した下面側にモジュール基板を積層し、モジュール基板にサブモジュールの端子電極に接するようにビア導体又はスルーホール導体を形成する方法を用いてもよい。この場合には、サブモジュールの周囲に絶縁樹脂層を形成した後で、モジュール基板を積層し、その後でビア導体又はスルーホール導体を形成するので、ビア導体又はスルーホール導体をサブモジュールの下面の端子電極に確実に接続することができ、絶縁樹脂層の硬化収縮によるランドや接合材の剥離といった不具合がない。
支持板を剥離した後の配線パターン、サブモジュール及び絶縁樹脂層にモジュール基板を積層する際、モジュール基板が半硬化の状態で接着するのがよい。この場合には、接着剤等を用いることなく、モジュール基板の粘着性を利用して容易に積層することができる。
支持板上にサブモジュールを配置する場合に、単に載置しただけではサブモジュールの位置が安定しない。そこで、支持板上に接着シートを介してサブモジュールを接着することによって、絶縁樹脂層を形成する前の段階でのサブモジュールの位置ずれを防止できる。なお、接着シートにサブモジュールを圧着したとき、サブモジュールの側面側にも接着シートを回り込ませるようにすれば、より強固に固定することができる。接着シートによりサブモジュールの下面全面を支持板に接着することで、隙間を無くすことができる。
本発明にかかる部品内蔵モジュールの製造方法の他の方法として、上面に配線パターンを形成した硬化状態のモジュール基板を準備し、配線パターン上に第1の回路部品を実装し、モジュール基板上の配線パターンが形成されていない領域に、サブモジュールを配置し、第1の回路部品とサブモジュールとの少なくと一部を覆うように、モジュール基板上に絶縁樹脂層を形成する方法もある。そして、絶縁樹脂層を形成した後、モジュール基板の下面からサブモジュールの下面の端子電極に至るビア導体又はスルーホール導体を形成してもよい。この場合には、硬化状態のモジュール基板を使用するので、工程数を少なくできる。
上記製造方法において、薄型化のためにはできるだけ薄肉なモジュール基板を使用するのが望ましいが、モジュール基板に変形が発生しやすく、精度を確保しにくい。そこで、第1の回路部品の実装、サブモジュールの配置、絶縁樹脂層の形成の各工程をモジュール基板を補強板に固定した状態で実施することで、変形を抑制できる。
以上のように、本発明に係る部品内蔵モジュールによれば、モジュール基板の上に第1の回路部品とサブモジュールとを搭載し、サブモジュールに第2の回路部品を搭載及び/又は内蔵するようにしたので、第1の回路部品と第2の回路部品とをそれぞれの配線精度に応じた最適な基板に配置することができる。特に、第2の回路部品として集積回路素子を用いた場合、サブモジュールとして配線精度の高い基板を使用することで、信頼性の高いモジュールを実現でき、かつモジュール基板全体を配線精度の高い基板とした場合に比べて、コスト低減を図ることができる。さらに、第2の回路部品をサブモジュールに実装した段階で検査を実施できるので、モジュール完成後に検査を実施する場合に比べて歩留りを改善できる。
以下に、本発明の好ましい実施の形態を、実施例を参照して説明する。
図1〜図3は本発明にかかる部品内蔵モジュールの第1実施例を示す。図1は部品内蔵モジュールの全体断面図、図2は絶縁樹脂層を除外した平面図、図3はサブモジュールの拡大断面図である。
部品内蔵モジュールAは、樹脂基板などの絶縁性基板よりなるモジュール基板1を備えている。ここでは、モジュール基板1として単層構造の基板を示したが、多層基板を用いてもよい。図1に示すように、モジュール基板1の上面の一部には複数の配線電極2が形成されており、ビア導体3を介して下面の配線電極5と接続されている。配線電極5の一部は部品内蔵モジュールAの端子電極となっている。ビア導体3は、後述するサブモジュール10が取り付けられる領域、つまり配線電極2が形成されない領域にも形成されている。モジュール基板1の上面の配線電極2に対して、フィルタやコンデンサのような端子数の少ない第1の回路部品7が実装されている。第1の回路部品7には、後述する第2の回路部品15より背丈の高い部品7aと、背丈の低い部品7bとが含まれている。
配線電極2が形成されていないモジュール基板1の領域上に、図3に示すサブモジュール10が接着固定されている。サブモジュール10は、モジュール基板1より小面積の樹脂基板などよりなるサブモジュール基板11と、その上面に搭載された第2の回路部品15と、第2の回路部品15を包み込むようにサブモジュール基板11上に形成された樹脂層16とで構成されている。つまり、この実施例のサブモジュール10は部品内蔵基板で構成されている。樹脂層16は、例えば熱硬化性樹脂又は熱硬化性樹脂と無機フィラーとの混合物よりなる樹脂組成物で構成されている。サブモジュール基板11の上面には複数の配線電極12がパターン形成されており、下面には複数の端子電極14が独立して形成されている。配線電極12はビア導体13を介して端子電極14と接続されている。第2の回路部品15は、集積回路素子15aや個別受動部品15bなどで構成されており、集積回路素子15aは配線電極12に対してフリップチップ実装され、受動部品15bは別の配線電極12にプリコートやはんだ、導電性接着剤などにより実装されている。ここでは、第2の回路部品15として集積回路素子15a以外に個別受動部品15bを実装したが、集積回路素子15aのみを実装してもよい。サブモジュール基板11の内部で適切な配線接続を行うことで、下面の端子電極14を上面の配線電極12のランド部の個数より少なくし、あるいは電極間隔を広げることができる。樹脂層16の上面には銅箔などよりなるシールド電極17が形成され、このシールド電極17とグランド用の配線電極12、さらにはグランド用の端子電極14とがビア導体18,13によって接続されている。
モジュール基板1の上面全面には絶縁樹脂層20が形成され、第1の回路部品7及びサブモジュール10が絶縁樹脂層20の中に埋設されている。絶縁樹脂層20は、例えば熱硬化性樹脂又は熱硬化性樹脂と無機フィラーとの混合物よりなる樹脂組成物であり、モジュール基板1とサブモジュール10、モジュール基板1と第1の回路部品7のそれぞれの固定強度を高める機能を有する。絶縁樹脂層20の上面には銅箔などよりなるシールド層21が形成され、このシールド層21はモジュール基板1上のグランド用の配線電極2及びサブモジュール10の上面のシールド電極17とビア導体22を介して接続されている。
上記のように、サブモジュール10の下面はモジュール基板1の配線電極2が形成されていない領域に接着固定されており、サブモジュール10の下面に形成された端子電極14に、モジュール基板1に形成されたビア導体3が直接接続されている。つまり、サブモジュール10と対向するモジュール基板1の上面には実装用の配線電極が形成されておらず、かつサブモジュール10を実装するための接合材も設けられていない。そのため、サブモジュール10をモジュール基板1上に密着状態で固定でき、部品内蔵モジュールAを薄型に構成できる。
サブモジュール10のサブモジュール基板11および樹脂層16を構成する材料、モジュール基板1および絶縁樹脂層20を構成する材料として、同質材料又は熱膨張係数が近い材料を使用してもよい。また、サブモジュール基板11および樹脂層16を構成する材料として、熱膨張係数が集積回路素子15aと近い材料を使用し、モジュール基板1として、熱膨張係数がサブモジュール10と部品内蔵モジュールAを搭載すべきマザーボードの熱膨張係数との中間となる材料を使用してもよい。この場合には、集積回路素子15aとマザーボードの熱膨張係数の違いを、モジュール基板1とサブモジュール10を用いて緩和することができ、温度変化に伴う電極(端子)の剥離といった不具合を解消できる。なお、絶縁樹脂層20もモジュール基板1と同様に中間的な熱膨張係数を有する材料を使用してもよい。
第1の回路部品7には第2の回路部品15に比べて背丈の高い部品7aが含まれているので、第1の回路部品7の高さとサブモジュール10の高さとが平均化され、全体として薄型化できる。図1では、第1の回路部品7の方がサブモジュール10の厚みよりやや厚い例を示したが、サブモジュール10の方が第1の回路部品7の厚みより厚くてもよいし、第1の回路部品7とサブモジュール10の厚みが同等でもよい。また、絶縁樹脂層20の上面のシールド層21およびビア導体22を省略してもよい。
上記のように、サブモジュール10に多端子、狭ピッチの集積回路素子15aを内蔵し、モジュール基板1に個別受動部品7を搭載した場合、サブモジュール10はモジュール基板1に比べて高い配線精度が必要になる。すなわち、サブモジュール10としてモジュール基板1に比べて厳しい設計ルールに基づいて製造された基板が必要である。そのため、サブモジュール10の単位面積当たりの単価はモジュール基板1に比べて高くなるが、モジュール基板1より小形であるため、モジュール基板1全体を配線精度の高い基板で構成する場合に比べてコストを低減できる。
集積回路素子15aはサブモジュール基板11上にフリップチップ実装されるが、外観から実装状態(接続状態)を確認することが困難であるため、電気的に検査を行う必要がある。部品内蔵モジュールAを完成した後で検査を行うことも可能であるが、もし不良が発見された場合には、モジュールA全体を廃棄しなければならない。これに対し、この実施例では、集積回路素子15aをサブモジュール基板11に実装しているので、サブモジュール10の段階(樹脂層16の形成前)で集積回路素子15aの接続状態を検査することができる。具体的には、サブモジュール10の端子電極14を利用して電気特性を測定すればよい。この段階で不良が発見されれば、集積回路素子15aをサブモジュール基板11から取り外し、再度実装しなおすことも可能であり、歩留りを向上させることができる。
ここで、上記構成よりなる部品内蔵モジュールAの製造方法の一例を、図4を参照して説明する。ここでは、子基板状態における部品内蔵モジュールAの製造方法について説明するが、実際には子基板を複数個集合した集合基板状態で製造され、その後で子基板に分割される。
図4の(a)のように、サブモジュール10と第1の回路部品7とを準備するとともに、支持板30を準備する。支持板30の上面の一部には、図5に示すように、例えば金属箔をパターニングすることにより配線電極2が形成され、配線電極2が形成されていない領域Sを取り囲むように、複数のレジストパターン31が形成されている。サブモジュール10がこの領域Sに取り付けられる。サブモジュール10の下面、つまり端子電極14が形成された面には、接着シート32が接着されている。接着シート32は、例えば厚みが50μm程度の薄肉な熱硬化性樹脂シートである。なお、接着シート32として、サブモジュール10の樹脂層16やモジュール基板1の絶縁樹脂層20と同材質のものを使用するのが望ましい。これによって、サブモジュールを包囲する材料を全て同材質にすることができ、熱膨張係数等に偏りがなく、構造及び特性が安定するためである。接着シート32は予め成形したシートである必要はなく、例えば支持板30の上面またはサブモジュール10の下面に印刷法などによって塗布した未硬化の接着層であってもよい。
図4の(b)は、支持板30の領域S上に、サブモジュール10を接着シート32を介して接着するとともに、サブモジュール10に隣接して第1の回路部品7を配線電極2に実装した状態を示す。サブモジュール10を接着する際、サブモジュール10の外周をレジストパターン31で位置決めする。レジストパターン31はサブモジュール10の外形に合わせて形成されている。第1の回路部品7の実装方法は、プリコート実装やリフローはんだ付け、バンプを用いたフリップチップ実装でもよいし、さらには導電性接着剤を用いた実装でもよい。
サブモジュール10を支持板30に接着する際、支持板30を加熱した状態でサブモジュール10を支持板30に圧着し、接着シート32を軟化、流動させるのがよい。これによって、接着シート32の厚みが例えば20〜30μm程度に薄くなるとともに、サブモジュール10の側面にも接着シート32を回り込ませることができる。したがって、サブモジュール10の固定強度が増す。また、サブモジュール10の下面には端子電極14が形成されているので、僅かな凹凸が生じるが、加熱圧着によって接着シート32は軟化して、凹凸によるサブモジュール10と支持板30との隙間を確実に埋めることができる。軟化によってサブモジュール10が位置ずれする可能性があるが、サブモジュール10の外周を耐熱性を持つレジストパターン31で位置決めすることにより、位置ずれを抑止できる。接着後、接着シート32を硬化させる。
図4の(c)は、支持板30の上面全面にサブモジュール10及び第1の回路部品7を包み込むように絶縁樹脂層20を形成し、その上面にシールド層21を形成した状態を示す。絶縁樹脂層20及びシールド層21の形成方法としては、例えばBステージ(半硬化)状態の絶縁樹脂層20を、その上面にシールド層21となる銅箔を配して支持板30上に圧着し、硬化させてもよいし、支持板30上に絶縁樹脂をモールドし、硬化させた後で、絶縁樹脂層20の上面にシールド層21を無電解めっき等によって形成してもよい。そのほか、絶縁樹脂層20及びシールド層21の形成方法は任意である。なお、ここでは絶縁樹脂層20がサブモジュール10及び第1の回路部品7の全体を包み込む例を示したが、サブモジュール10又は第1の回路部品7の一部が絶縁樹脂層20から露出していてもよい。
図4の(d)は、絶縁樹脂層20の硬化後、絶縁樹脂層20に支持板30の上面のグランド電極2及びサブモジュール10の上面のシールド電極17に至るビア穴を形成し、その中に導電性ペーストなどの導体を充填、硬化させることで、ビア導体22を形成し、シールド層21と接続した状態を示す。ビア穴は、絶縁樹脂層20上面の銅箔のビア穴を形成したい箇所を開口させ、当該開口を通るようにレーザーを照射する等、公知の方法によって形成できる。また、ビア穴に導電性ペーストなどの導体を充填、硬化した後、その露出部を覆うように蓋めっきすることが好ましい。なお、ビア導体22は内部に導体を充填したものに限らず、ビア穴の内面に電極膜を無電解めっき等によって形成したスルーホール導体でもよい。
図4の(e)は、絶縁樹脂層20の硬化後、支持板30を剥離した状態を示す。支持板30を剥離した下面には、配線電極2、絶縁樹脂層20及びサブモジュール10の下面(硬化した接着シート32)が露出している。
図4の(f)は、支持板30を剥離した下面に、薄層なモジュール基板1を貼り付けた状態を示す。貼り付け時にモジュール基板1は半硬化状態(Bステージ)であり、モジュール基板1を圧着することにより、モジュール基板1と配線電極2、絶縁樹脂層20及びサブモジュール10とが密着する。この状態で、モジュール基板1を硬化させる。
図4の(g)は、硬化後のモジュール基板1に、下面側よりビア穴3aをレーザーを用いて形成した状態を示す。このとき、ビア穴3aは、配線電極2に到達する深さに形成するとともに、サブモジュール10の下面に接着された接着シート32を貫通して端子電極14に到達する深さに形成する。
図4の(h)は、ビア穴3aに導体を埋め込むか、ビア穴3aの内面にめっき処理を行うことにより、ビア導体3又はスルーホール導体を形成した状態を示す。ビア導体3の形成後、モジュール基板1の下面にビア導体3を覆うように配線電極5をパターン形成することで、配線電極5と配線電極2とが接続されるとともに、配線電極5と端子電極14とが接続される。以上のようにして、部品内蔵モジュールAが完成する。
−他の製造方法−
図6は部品内蔵モジュールAの別の製造方法を示す。図4と同一部分には同一符号を付して重複説明を省略する。
この方法では、図6の(a)で示すように、硬化状態のモジュール基板1を最初から準備しておき、モジュール基板1の上面に配線電極2を形成しておく。一方、配線電極2が形成されていない領域Sには、それを取り囲むようにレジストパターン31を形成しておく。モジュール基板1が薄層基板の場合、強度が低く、反りや撓みが発生しやすい。そこで、モジュール基板1の下面を平坦度が高く、高強度の補強板35で支持するのがよい。この場合、耐熱テープや温度で粘着力が変化するシートなどを用いてモジュール基板1を補強板35に貼り付けてもよい。さらに、補強板35として通気穴を持つ板を使用し、真空引きによりモジュール基板1を支持してもよい。
図6の(b)では、配線電極2に第1の回路部品7を実装するとともに、領域S上に接着シート32を介してサブモジュール10を接着固定する。このとき、サブモジュール10の外周をレジストパターン31で位置決めすることにより、サブモジュール10の位置ずれを防止する。接着時に接着シート32を加熱圧着することで、接着シート32が軟化し、モジュール基板1とサブモジュール10との隙間を埋めるとともにサブモジュール10を固定することができる。
図6の(c)では、モジュール基板1上に絶縁樹脂層20を圧着、あるいはモールドし、その上面にシールド層21を形成した状態を示す。絶縁樹脂層20を形成することで、絶縁樹脂層20の中に第1の回路部品7とサブモジュール10とが埋設される。
図6の(d)は、絶縁樹脂層20の硬化後、絶縁樹脂層20にモジュール基板1上面のグランド電極2及びサブモジュール10上面のシールド電極17に至るビア穴を形成し、その中に導体を充填、硬化させることで、ビア導体22を形成し、シールド層21と接続した状態を示す。
図6の(e)は、モジュール基板1の下面を支えている補強板35を除去した状態を示す。モジュール基板1と補強板35とを耐熱テープで貼り付けた場合には、テープ剥離を実施し、温度で粘着力が変化するシートを用いた場合には、粘着力が低下する温度にして補強板35を除去する。
図6の(f)は、モジュール基板1に、下面側よりビア穴3aをレーザーを用いて形成した状態を示す。このとき、ビア穴3aは、配線電極2およびサブモジュール10下面の端子電極14に到達する深さに形成する。
図6の(g)は、ビア穴3aに導体を埋め込むか、ビア穴3aの内面にめっき処理を行うことにより、ビア導体3又はスルーホール導体を形成し、さらにモジュール基板1の下面に配線電極5をパターン形成した状態を示す。これにより、配線電極5と配線電極2とが接続されるとともに、配線電極5と端子電極14とが接続され、部品内蔵モジュールAが完成する。
この実施例では、硬化済みのモジュール基板1を使用するので、図4に示す製造方法に比べて硬化処理工程を1回少なくすることができる。また、図4では一般に支持板30を使い捨てするが、図6ではモジュール基板1が支持板を兼ねるので、不要な基材が発生しない。なお、図6の(a)では下面に配線電極5を持たないモジュール基板1を使用したが、下面に予め配線電極5をパターン形成したモジュール基板1を使用してもよい。また、モジュール基板1の変形を抑制するため補強板35に貼り付けたが、後工程で補強板35を容易に除去でき、絶縁樹脂層20の形成時における温度や圧力に耐え得る方法であれば、どんな支持方法でも構わない。
図7,図8は部品内蔵モジュールの第2実施例を示す。第1実施例との対応部分には同一符号を付して重複説明を省略する。
この部品内蔵モジュールBでは、サブモジュール10Aとして、図8に示すような多層構造のサブモジュール基板11Aを使用したものである。サブモジュール基板11Aの内部に内層電極19を形成することにより、内部に容量や抵抗を形成することができ、多機能なサブモジュール10Aを構成できる。この場合のサブモジュール基板11Aの材質としては、樹脂組成物やセラミック材料などを用いることができる。サブモジュール基板11Aの上面に、第2の回路部品15を構成する集積回路素子15aと個別受動部品15bとが実装されており、樹脂層16(図3参照)を有していない。第2の回路部品15は、第1の回路部品7と同じ樹脂層20の中に埋設されている。
この部品内蔵モジュールBでは、サブモジュール10Aが樹脂層16を備えていないので、その分だけサブモジュール10Aの厚みを薄くできる。特に、第1の回路部品7の高さが比較的低い場合には、第1の回路部品7とサブモジュール10Aとの高さを揃えることができ、モジュールBのさらなる薄型化を図ることができる。
図9〜図11は部品内蔵モジュールの第3実施例を示す。この実施例は、サブモジュールをモジュール基板に固定するための他の方法を示すものである。第1実施例との対応部分には同一符号を付して重複説明を省略する。
この部品内蔵モジュールCでは、サブモジュール10Bの下面に図10に示すようなマトリックス状の端子電極14が形成され、これら端子電極14の隙間に適数個(ここでは4個)のダミー電極40が形成されている。ダミー電極40はサブモジュール10Bとモジュール基板1との電気的接続に関与しないランドであり、端子電極14とは独立して形成されている。実装性や、サブモジュールの電気的特性に悪影響を与えなければ、ダミー電極40のサイズ、位置、数は特に限定しない。ダミー電極40に対応するモジュール基板1上には、図11に示すようにサブモジュール固定用ランド41が形成されている。このランド41は後の工程で形成されるビア導体3と接続されないランドである。サブモジュール固定用ランド41には、第1の回路部品7(7a,7b)を実装するための配線電極2のランド部と同様にSnめっきが施されている。サブモジュール10Bを第1の回路部品7と共に、モジュール基板1にSnプリコート実装することで、サブモジュール10Bをモジュール基板1上に固定することができる。そのため、第1実施例のような接着シートを必要としない。その後の方法は、図6の(c)〜(g)と同様である。なお、サブモジュール10Bの端子電極14は図10に示したマトリックス状でなくてもよく、ペリフェラル(周辺配置)やランダム配置などであってもよい。
この実施例では、ダミー電極40を用いてサブモジュール10Bをモジュール基板1に固定した後、サブモジュール10B及び第1の回路部品7を覆うように樹脂層20を形成する。図6とは異なり、サブモジュール10Bとモジュール基板1との間に狭小ながらスペースが形成されるが、樹脂層20を形成する際に、この狭小なスペースにも樹脂が充填されるように、樹脂を流動させる。その後、図6の(d)〜(g)と同様の工程を行う。図6の(f)ではビア穴がモジュール基板1と接着シート32とを貫通してサブモジュールの端子電極に達するようにしたが、この実施例では接着シート32が存在しないので、ビア穴をサブモジュール10Bの下側の樹脂層20を貫通し、サブモジュール10Bの端子電極14に達するように形成する。したがって、ビア導体3は樹脂層20を貫通して端子電極14と接続される。
この方法の場合には、第1の回路部品7と同じSnプリコート工法でサブモジュール10Bをモジュール基板1に固定できる。つまり、第1の回路部品7とサブモジュール10Bとを一括実装できることから、工程数を削減できる。また、Snプリコートを適用することで、サブモジュールをモジュール基板に対してはんだ付けにより実装する場合と比較して、大幅にはんだ量が少なくなり、耐はんだフラッシュ性能が高くなる。さらに、はんだ実装を行う場合には、サブモジュール固定用ランド41にメタルマスクを施した上ではんだペーストを形成するため80〜100μm程度の厚みが必要となるが、Snプリコート実装の場合にはサブモジュール固定用ランド41に厚み1μm程度のSnめっきを施すだけで実装できるので、部品内蔵モジュール全体の低背化を実現することができる。
本発明は上記実施例に限定されるものではない。上記実施例では、モジュール基板上に1つのサブモジュールを搭載した例を示したが、モジュール基板上に複数のサブモジュールを搭載してもよい。この場合、複数のサブモジュールを間隔をあけて搭載し、その中間位置に第1の回路部品を搭載してもよい。この場合には、第1の回路部品の両側にサブモジュールが配置されるので、モジュール基板の反りと衝撃に対する強度とを改善することができる。なお、複数のサブモジュールを搭載した場合に、全てのサブモジュールに集積回路素子を搭載または内蔵する必要はなく、第1の回路部品と同様な受動部品だけを搭載したものであってもよい。
上記実施例では、サブモジュールとして、単層または多層構造のサブモジュール基板に第2の回路部品を実装したもの、あるいはサブモジュール基板に第2の回路部品を実装した後、その上に樹脂層を形成したものを用いたが、サブモジュール基板を備えず、樹脂層だけでサブモジュールを構成してもよい。その場合のサブモジュールの製造方法は、図4の(a)〜(e)と同様に行えばよい。上記実施例では、サブモジュールを部品内蔵基板で構成した例、及びサブモジュール基板に第2の回路部品を搭載して構成した例を示したが、サブモジュールのサブモジュール基板を部品内蔵基板で構成し、さらにその上面に第2の回路部品を搭載してもよい。
本発明にかかる部品内蔵モジュールの第1実施例の断面図である。 図1の部品内蔵モジュールの絶縁樹脂層を除外した平面図である。 図1に示す部品内蔵モジュールのサブモジュールの拡大断面図である。 図1に示す部品内蔵モジュールの製造工程図である。 図4に示す製造工程で使用される支持板の平面図である。 図1に示す部品内蔵モジュールの別の製造工程図である。 本発明にかかる部品内蔵モジュールの第2実施例の断面図である。 図7に示す部品内蔵モジュールのサブモジュールの拡大断面図である。 本発明にかかる部品内蔵モジュールの第3実施例の断面図である。 図9に示す部品内蔵モジュールのサブモジュールの底面図である。 図9に示す部品内蔵モジュールのモジュール基板の平面図である。
符号の説明
A,B,C 部品内蔵モジュール
1 モジュール基板
2 配線電極(配線パターン)
3 ビア導体
4 シールド電極
5 配線電極(配線パターン)
7 第1の回路部品
10 サブモジュール
11 サブモジュール基板
12 配線電極
13 ビア導体
14 端子電極
15 第2の回路部品
15a 集積回路素子
15b 個別受動部品
16 樹脂層
17 シールド電極
20 絶縁樹脂層
21 シールド層
22 ビア導体
30 支持板
31 レジストパターン
32 接着シート

Claims (17)

  1. 上面及び下面に配線パターンを有し、上記下面の配線パターンと上面の配線パターンとを接続する第1のビア導体又はスルーホール導体が形成されたモジュール基板と、
    上記モジュール基板の上面の配線パターン上に実装された第1の回路部品と、
    上記モジュール基板より小面積に形成され、下面に端子電極を有し、上記モジュール基板上面の上記配線パターンが形成されていない領域に配置されたサブモジュールと、
    上記サブモジュール上に搭載され及び/又は上記サブモジュールに内蔵された第2の回路部品と、
    上記モジュール基板の上面全面に、上記第1の回路部品及び上記サブモジュールの少なくとも一部を覆うように形成された絶縁樹脂層と、
    上記モジュール基板の下面の配線パターンから上記モジュール基板上面の上記配線パターンが形成されていない領域に至るように形成され、上端部が上記サブモジュールの端子電極と直接接続された第2のビア導体又はスルーホール導体と、を備えたことを特徴とする部品内蔵モジュール。
  2. 上記サブモジュールの下面は接着シートを介して上記モジュール基板の上面に接着され、上記第2のビア導体又はスルーホール導体は上記接着シートを貫通していることを特徴とする請求項1に記載の部品内蔵モジュール。
  3. 上記接着シートは、上記絶縁樹脂層と同一材料によって形成されていることを特徴とする請求項2に記載の部品内蔵モジュール。
  4. 上記サブモジュールは、その外周が上記モジュール基板の上面に形成されたレジストパターンによって位置決めされていることを特徴とする請求項1ないし3のいずれか1項に記載の部品内蔵モジュール。
  5. 上記モジュール基板上面の上記配線パターンが形成されていない領域にはSnプリコートされた固定用ランドが形成され、上記サブモジュールの下面には上記端子電極から独立したダミー電極が形成され、上記ダミー電極を上記固定ランドに対してプリコート実装してなることを特徴とする請求項1に記載の部品内蔵モジュール。
  6. 上記第2の回路部品は多数の端子を持つ集積回路素子を含むことを特徴とする請求項1ないし5のいずれか1項に記載の部品内蔵モジュール。
  7. 上記第1の回路部品は上記集積回路素子より端子数の少ない個別回路部品であることを特徴とする請求項6に記載の部品内蔵モジュール。
  8. 上記第1の回路部品は、上記第2の回路部品より背丈の高い回路部品を含むことを特徴とする請求項1ないし7のいずれか1項に記載の部品内蔵モジュール。
  9. 上記絶縁樹脂層の上面にシールド層が設けられており、
    上記サブモジュールの上面又は上記モジュール基板の上面にグランド電極が設けられており、
    上記シールド層と上記グランド電極とを接続するビア導体が上記絶縁樹脂層に形成されていることを特徴とする請求項1ないし8のいずれか1項に記載の部品内蔵モジュール。
  10. 支持板上に配線パターンを形成する第1の工程と、
    上記配線パターン上に第1の回路部品を実装する第2の工程と、
    上記支持板上の上記配線パターンが形成されていない領域に、下面に端子電極を有し、第2の回路部品を内蔵及び/又は搭載したサブモジュールを配置する第3の工程と、
    上記第1の回路部品と上記サブモジュールとの少なくとも一部を覆うように、上記支持板上に絶縁樹脂層を形成する第4の工程と、
    上記支持板を上記配線パターン、上記サブモジュール及び上記絶縁樹脂層から剥離する第5の工程と、
    上記配線パターン、上記サブモジュール及び上記絶縁樹脂層の下面側にモジュール基板を積層する第6の工程と、
    上記モジュール基板の下面から上記サブモジュールの下面の端子電極に接するようにビア導体又はスルーホール導体を形成する第7の工程と、を備える部品内蔵モジュールの製造方法。
  11. 上記第6の工程において、上記モジュール基板を半硬化の状態で積層することを特徴とする請求項10に記載の部品内蔵モジュールの製造方法。
  12. 上記第3の工程において、上記支持板上に接着シートを介して上記サブモジュールを接着することを特徴とする請求項10又は11に記載の部品内蔵モジュールの製造方法。
  13. 上記接着シートは、上記絶縁樹脂層と同一材料によって形成された樹脂シートであることを特徴とする請求項12に記載の部品内蔵モジュールの製造方法。
  14. 上記第3の工程において、上記支持板上にレジストパターンを形成し、該レジストパターンをガイドとして上記サブモジュールを配置することにより、上記サブモジュールの外周を位置決めすることを特徴とする請求項10ないし13のいずれか1項に記載の部品内蔵モジュールの製造方法。
  15. 上記支持板上の上記配線パターンが形成されていない領域にSnプリコートされた固定用ランドを形成し、上記サブモジュールの下面に上記端子電極から独立したダミー電極を形成し、上記配線パターン上に第1の回路部品をプリコート実装すると同時に上記ダミー電極を上記固定ランドに対してプリコート実装することを特徴とする請求項10又は11に記載の部品内蔵モジュールの製造方法。
  16. 上面に配線パターンを形成した硬化状態のモジュール基板を準備する第1の工程と、
    上記配線パターン上に第1の回路部品を実装する第2の工程と、
    上記モジュール基板上の上記配線パターンが形成されていない領域に、上記モジュール基板より小面積に形成され、下面に端子電極を有し、第2の回路部品を内蔵及び/又は搭載したサブモジュールを配置する第3の工程と、
    上記第1の回路部品と上記サブモジュールとの少なくとも一部を覆うように、上記モジュール基板上に絶縁樹脂層を形成する第4の工程と、
    上記モジュール基板の下面から上記サブモジュールの下面の端子電極に接するようにビア導体又はスルーホール導体を形成する第5の工程と、を備える部品内蔵モジュールの製造方法。
  17. 上記第2〜第4の工程は、上記モジュール基板を補強板に固定した状態で行うことを特徴とする請求項16に記載の部品内蔵モジュールの製造方法。
JP2009512911A 2007-05-02 2008-04-11 部品内蔵モジュール及びその製造方法 Active JP4424449B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007121412 2007-05-02
JP2007121412 2007-05-02
PCT/JP2008/057155 WO2008136251A1 (ja) 2007-05-02 2008-04-11 部品内蔵モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP4424449B2 true JP4424449B2 (ja) 2010-03-03
JPWO2008136251A1 JPWO2008136251A1 (ja) 2010-07-29

Family

ID=39943368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009512911A Active JP4424449B2 (ja) 2007-05-02 2008-04-11 部品内蔵モジュール及びその製造方法

Country Status (5)

Country Link
US (1) US8072769B2 (ja)
EP (1) EP2141972B1 (ja)
JP (1) JP4424449B2 (ja)
CN (1) CN101663926B (ja)
WO (1) WO2008136251A1 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106496B2 (en) * 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
WO2010109985A1 (ja) * 2009-03-25 2010-09-30 株式会社村田製作所 電子部品の製造方法
JP5418395B2 (ja) * 2010-05-06 2014-02-19 大日本印刷株式会社 樹脂製パッケージの製造方法、部品内蔵樹脂モジュールの製造方法、樹脂製パッケージ配列シート、部品内蔵樹脂モジュール配列シート
KR101070814B1 (ko) * 2010-06-03 2011-10-06 삼성전기주식회사 반도체패키지 및 그 제조방법
KR101070799B1 (ko) 2010-06-03 2011-10-06 삼성전기주식회사 반도체패키지 및 그 제조방법
JP5870303B2 (ja) * 2010-08-06 2016-02-24 パナソニックIpマネジメント株式会社 回路基板及びその製造方法
TWI472007B (zh) * 2010-12-28 2015-02-01 Ind Tech Res Inst 內埋式電子元件之封裝結構
WO2012096277A1 (ja) * 2011-01-12 2012-07-19 株式会社村田製作所 樹脂封止型モジュール
JP5672091B2 (ja) * 2011-03-17 2015-02-18 株式会社村田製作所 多層基板
US8674235B2 (en) 2011-06-06 2014-03-18 Intel Corporation Microelectronic substrate for alternate package functionality
US9129908B2 (en) 2011-11-15 2015-09-08 Cisco Technology, Inc. Manufacturing a semiconductor package including an embedded circuit component within a support structure of the package
US9030841B2 (en) * 2012-02-23 2015-05-12 Apple Inc. Low profile, space efficient circuit shields
JP6157821B2 (ja) * 2012-09-26 2017-07-05 イビデン株式会社 配線板及びその製造方法
JP6082233B2 (ja) * 2012-10-31 2017-02-15 イビデン株式会社 配線板及びその製造方法
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール
CN203151864U (zh) 2013-03-05 2013-08-21 奥特斯(中国)有限公司 印制电路板
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
CN105027692B (zh) 2013-05-17 2018-01-30 株式会社村田制作所 元器件内置多层基板的制造方法以及元器件内置多层基板
CN104218030B (zh) * 2013-05-31 2017-09-26 日月光半导体制造股份有限公司 堆叠式多封装模块及其制造方法
JP2015023194A (ja) * 2013-07-19 2015-02-02 株式会社東芝 半導体装置
JP5583828B1 (ja) * 2013-08-05 2014-09-03 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法
JP6206092B2 (ja) * 2013-10-29 2017-10-04 富士通株式会社 電子部品およびその製造方法
CN104640350B (zh) * 2013-11-11 2018-04-20 日月光半导体制造股份有限公司 电路板模块
TWI491329B (zh) * 2013-11-11 2015-07-01 Advanced Semiconductor Eng 電路板模組
SG10201400396WA (en) 2014-03-05 2015-10-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and stacked package module with the same
SG10201400390YA (en) 2014-03-05 2015-10-29 Delta Electronics Int L Singapore Pte Ltd Package structure
US9351410B2 (en) * 2014-03-07 2016-05-24 Fujikura Ltd. Electronic component built-in multi-layer wiring board and method of manufacturing the same
JP2015176984A (ja) * 2014-03-14 2015-10-05 株式会社東芝 プリント配線板
US9299736B2 (en) * 2014-03-28 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
US9829915B2 (en) * 2014-06-18 2017-11-28 Intel Corporation Modular printed circuit board
CN207166882U (zh) * 2014-10-16 2018-03-30 株式会社村田制作所 复合器件
AT516750B1 (de) * 2014-12-18 2016-08-15 Zizala Lichtsysteme Gmbh Verfahren zur Voidreduktion in Lötstellen
KR102117477B1 (ko) 2015-04-23 2020-06-01 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법
KR102486558B1 (ko) * 2015-06-24 2023-01-10 삼성전자주식회사 회로 기판 및 이를 구비한 반도체 패키지
US9673173B1 (en) * 2015-07-24 2017-06-06 Altera Corporation Integrated circuit package with embedded passive structures
TWI621378B (zh) * 2015-07-29 2018-04-11 乾坤科技股份有限公司 具有電磁屏蔽結構的電子模組及其製造方法
CN106409793B (zh) * 2015-07-29 2019-11-26 乾坤科技股份有限公司 具有电磁屏蔽结构的电子模组及其制造方法
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板
KR101787882B1 (ko) * 2016-03-29 2017-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP6621708B2 (ja) * 2016-05-26 2019-12-18 新光電気工業株式会社 半導体装置、半導体装置の製造方法
SG10201604384YA (en) 2016-05-31 2017-12-28 Delta Electronics Int'l (Singapore) Pte Ltd Embedded package structure
US10306332B2 (en) * 2016-06-14 2019-05-28 DISH Technologies L.L.C. Use of audio signals to provide interactive content to end users via smart devices
WO2018003391A1 (ja) * 2016-06-29 2018-01-04 株式会社村田製作所 部品内蔵基板及びその製造方法、並びに高周波モジュール
US10616184B2 (en) 2016-06-30 2020-04-07 Intel Corporation Wireless display streaming of protected content
JP6669034B2 (ja) * 2016-10-14 2020-03-18 オムロン株式会社 樹脂構造体、電子機器、および樹脂構造体の製造方法
DE102018111989A1 (de) * 2018-05-18 2019-11-21 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung desselben
JP2020061406A (ja) * 2018-10-05 2020-04-16 株式会社村田製作所 半導体装置
WO2020149104A1 (ja) * 2019-01-15 2020-07-23 株式会社村田製作所 電子回路モジュール、検査システム、及び通信装置
WO2021019684A1 (ja) * 2019-07-30 2021-02-04 株式会社Fuji スタック部品の製造方法
WO2021131776A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
WO2021131774A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
WO2022065395A1 (ja) * 2020-09-25 2022-03-31 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法
KR20220076894A (ko) * 2020-12-01 2022-06-08 삼성전자주식회사 지지 부재를 갖는 반도체 패키지
US11469162B2 (en) * 2020-12-07 2022-10-11 Richtek Technology Corporation Plurality of vertical heat conduction elements attached to metal film
JP2022096837A (ja) * 2020-12-18 2022-06-30 株式会社村田製作所 半導体装置、及び半導体モジュール
WO2023135911A1 (ja) * 2022-01-17 2023-07-20 株式会社村田製作所 高周波モジュール
WO2024029313A1 (ja) * 2022-08-01 2024-02-08 株式会社村田製作所 モジュール

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136558A (ja) 1991-11-11 1993-06-01 Fujitsu Ltd プリント板ユニツトの実装方法
JPH08191128A (ja) * 1995-01-09 1996-07-23 Hitachi Ltd 電子装置
FR2742293B1 (fr) * 1995-12-07 2000-03-24 Sagem Assemblage de cartes electroniques, et procede de fabrication d'un tel assemblage
JPH1140918A (ja) 1997-07-22 1999-02-12 Taiyo Yuden Co Ltd セラミックス素子、部品実装基板及び配線基板
JP2001177043A (ja) 1999-12-15 2001-06-29 Matsushita Electric Ind Co Ltd 電子モジュール
TW511422B (en) 2000-10-02 2002-11-21 Sanyo Electric Co Method for manufacturing circuit device
JP2002110717A (ja) 2000-10-02 2002-04-12 Sanyo Electric Co Ltd 回路装置の製造方法
JP3553043B2 (ja) 2001-01-19 2004-08-11 松下電器産業株式会社 部品内蔵モジュールとその製造方法
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP2002344146A (ja) 2001-05-15 2002-11-29 Tdk Corp 高周波モジュールとその製造方法
JP2003188538A (ja) 2001-12-18 2003-07-04 Murata Mfg Co Ltd 多層基板、および多層モジュール
JP3789410B2 (ja) * 2002-08-29 2006-06-21 富士通メディアデバイス株式会社 表面実装型電子部品モジュールおよびその製造方法
US20040105243A1 (en) * 2002-10-03 2004-06-03 Kuang-Hua Lee Electronic device having a plurality of metallic balls for transmitting signals between two circuit boards
JP2005251904A (ja) 2004-03-03 2005-09-15 Denso Corp 基板表面実装部品、基板回路、基板、ハンダ接続方法、及び基板回路の製造方法
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2006032402A (ja) 2004-07-12 2006-02-02 Alps Electric Co Ltd 電子部品の実装構造および実装方法
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
JP2006173167A (ja) 2004-12-13 2006-06-29 Murata Mfg Co Ltd ランド構造,インダクタ部品取付構造及び無線通信機の電源回路
US7932471B2 (en) 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP4405477B2 (ja) 2005-08-05 2010-01-27 日本特殊陶業株式会社 配線基板及びその製造方法、埋め込み用セラミックチップ
WO2007034629A1 (ja) 2005-09-20 2007-03-29 Murata Manufacturing Co., Ltd. 部品内蔵モジュールの製造方法および部品内蔵モジュール
CN101080958A (zh) 2005-12-22 2007-11-28 株式会社村田制作所 部件内置模块及其制造方法

Also Published As

Publication number Publication date
EP2141972A4 (en) 2011-01-05
EP2141972A1 (en) 2010-01-06
US20100027225A1 (en) 2010-02-04
US8072769B2 (en) 2011-12-06
EP2141972B1 (en) 2014-04-02
CN101663926B (zh) 2011-10-05
JPWO2008136251A1 (ja) 2010-07-29
CN101663926A (zh) 2010-03-03
WO2008136251A1 (ja) 2008-11-13

Similar Documents

Publication Publication Date Title
JP4424449B2 (ja) 部品内蔵モジュール及びその製造方法
KR100901985B1 (ko) 부품 내장 모듈 및 그 제조방법
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
JP4361826B2 (ja) 半導体装置
US7161242B2 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
JP2010219489A (ja) 半導体装置およびその製造方法
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
US7807510B2 (en) Method of manufacturing chip integrated substrate
US7450395B2 (en) Circuit module and circuit device including circuit module
JP2012129464A (ja) 半導体装置およびその製造方法
JP2016207959A (ja) 配線基板及び配線基板の製造方法
JPWO2011030542A1 (ja) 電子部品モジュールおよびその製造方法
JP4438389B2 (ja) 半導体装置の製造方法
JP4324732B2 (ja) 半導体装置の製造方法
JP2009004813A (ja) 半導体搭載用配線基板
EP1369919A1 (en) Flip chip package
KR20030085449A (ko) 개량된 플립 칩 패키지
US11289412B2 (en) Package substrate with partially recessed capacitor
JP2011066122A (ja) 回路基板
JP4660946B2 (ja) 電子部品内蔵型回路基板の製造方法
KR101376765B1 (ko) 인터포저가 필요없는 몰딩 패키지 제조 방법
JP2013153210A (ja) 半導体装置およびその製造方法
JP4543316B2 (ja) 電子回路モジュール部品及びその製造方法
JP2006186396A (ja) 半導体搭載用配線基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091130

R150 Certificate of patent or registration of utility model

Ref document number: 4424449

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4