KR100901985B1 - 부품 내장 모듈 및 그 제조방법 - Google Patents

부품 내장 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR100901985B1
KR100901985B1 KR1020087014059A KR20087014059A KR100901985B1 KR 100901985 B1 KR100901985 B1 KR 100901985B1 KR 1020087014059 A KR1020087014059 A KR 1020087014059A KR 20087014059 A KR20087014059 A KR 20087014059A KR 100901985 B1 KR100901985 B1 KR 100901985B1
Authority
KR
South Korea
Prior art keywords
substrate
module
module substrate
wiring
circuit component
Prior art date
Application number
KR1020087014059A
Other languages
English (en)
Other versions
KR20080064203A (ko
Inventor
마사토 노무라
츠토무 이에키
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20080064203A publication Critical patent/KR20080064203A/ko
Application granted granted Critical
Publication of KR100901985B1 publication Critical patent/KR100901985B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

비용 저감이 가능하며, 수율 향상을 달성할 수 있는 부품 내장 모듈을 제공한다.
부품 내장 모듈(A)은 상면에 제1의 배선(2)을 갖는 모듈 기판(1)과, 모듈 기판의 제1의 배선상에 실장된 제1의 회로부품(7)과, 제1의 회로부품이 실장된 부위 이외의 모듈 기판의 제1의 배선상에 실장되며, 모듈 기판보다 소면적의 서브모듈 기판(10)과, 서브모듈 기판의 상면의 제2의 배선(11)에 실장된 제2의 회로부품(15)과, 모듈 기판의 상면 전면에, 제1의 회로부품, 제2의 회로부품 및 서브모듈 기판을 둘러싸도록 형성된 절연 수지층(20)을 구비한다. 서브모듈 기판(10)으로서 모듈 기판(1)보다 배선 정밀도가 높은 기판을 사용함으로써, 서브모듈 기판상에 집적회로소자(15a)를 탑재할 수 있으며, 신뢰성이 높고 저렴한 부품 내장 모듈을 얻는다.
부품 내장 모듈, 모듈 기판, 서브모듈 기판, 절연 수지층, 배선, 집적회로소자

Description

부품 내장 모듈 및 그 제조방법{COMPONENT-CONTAINING MODULE AND METHOD FOR PRODUCING THE SAME}
본 발명은 복수의 회로부품을 내장한 부품 내장 모듈 및 그 제조방법에 관한 것이다.
종래, 휴대전화, 자동차 전화 등의 무선기기나 그 외의 각종 통신기기에, 회로부품을 절연 수지층에 매설하는 부품 내장 기판을 사용한 부품 내장 모듈이 사용되고 있다. 이러한 종류의 부품 내장 모듈로서, 특허문헌 1에는, 세라믹 다층기판으로 이루어지는 모듈 기판상에 복수의 회로부품을 탑재하고, 모듈 기판의 상면 전면에 회로부품을 둘러싸도록 절연 수지층을 형성한 모듈이 제안되어 있다.
그런데, 모듈 기판상에 탑재되는 회로부품에는, 반도체 집적회로와 같은 집적회로소자 외에, 필터, 커패시터와 같은 주변 수동부품도 포함된다. 일반적으로, 집적회로소자는 매우 입출력단자가 많고, 이들 단자가 협피치로 배치되어 있기 때문에, 외부의 회로와 접속하기 위해서, 집적회로소자를 탑재하는 기판에는 다수의 랜드나 배선을 정밀도 좋게 형성해 둘 필요가 있다. 한편, 필터 등의 수동부품은, 단자수가 적기 때문에, 그것을 탑재하는 기판의 랜드나 배선의 치수 정밀도는 집적 회로소자를 탑재하는 기판에 비해서 낮다.
1장의 모듈 기판에 집적회로소자와 수동 부품을 함께 탑재한 부품 내장 모듈의 경우, 모듈 기판에 형성되는 랜드나 배선의 치수 정밀도는 집적회로소자에 대응한 정밀도가 요구된다. 그 때문에, 랜드나 배선을 높은 정밀도로 형성한 모듈 기판을 준비할 필요가 있으며, 비용 상승의 원인이 된다고 하는 문제가 있었다.
또한, BGA(Ball Grid Array)나 WLP(Wafer Level Package) 등 다핀, 협피치의 집적회로소자를 모듈 기판에 탑재하는 경우, 플립칩 실장하는 일이 많다. 이 경우, 실장상태(접속상태)가 정상인지 아닌지를 확인하기 어렵고, 모듈 완성 후에 검사에 의해 접속 불량이 발견될 가능성이 높으며, 수율 저하의 원인이 된다고 하는 문제가 있다.
특허문헌 1: 일본국 특허공개 2003-188538호 공보
그래서, 본 발명의 바람직한 실시형태의 목적은, 비용 저감이 가능하고, 수율 향상을 달성할 수 있으며, 신뢰성이 높은 부품 내장 모듈 및 그 제조방법을 제공하는 데 있다.
본 발명의 바람직한 제1의 실시형태에 따른 부품 내장 모듈은, 상면에 제1의 배선을 갖는 모듈 기판과, 상기 모듈 기판의 제1의 배선상에 실장된 제1의 회로부품과, 상기 모듈 기판보다 소면적으로 형성되며, 상기 제1의 회로부품이 실장된 부위 이외의 모듈 기판의 제1의 배선상에 실장되고, 상면에 제2의 배선을 갖는 서브모듈 기판과, 상기 서브모듈 기판의 제2의 배선상에 실장된 제2의 회로부품과, 상기 모듈 기판의 상면 전면에, 상기 제1의 회로부품, 상기 제2의 회로부품 및 상기 서브모듈 기판을 둘러싸도록 형성된 절연 수지층을 구비한 것을 특징으로 한다.
본 발명의 바람직한 제2의 실시형태에 따른 부품 내장 모듈은, 절연 수지층과, 상기 절연 수지층의 하면에 형성된 제1의 배선과, 상기 제1의 배선상에 실장되며, 상기 절연 수지층에 매설된 제1의 회로부품과, 상기 절연 수지층보다 소면적으로 형성되며, 상기 제1의 회로부품이 매설된 부위 이외의 상기 절연 수지층에 매설되고, 상면에 제2의 배선을 갖는 서브모듈 기판과, 상기 서브모듈 기판의 제2의 배선상에 실장되며, 상기 절연 수지층에 매설된 제2의 회로부품을 구비한 것을 특징으로 한다.
본 발명의 바람직한 제1의 실시형태에 따른 부품 내장 모듈의 제조방법으로서, 상면에 제1의 배선이 형성된 모듈 기판을 준비하는 공정과, 상기 모듈 기판의 제1의 배선상에 제1의 회로부품을 실장하는 공정과, 상기 모듈 기판보다 소면적으로 형성되며, 상면에 제2의 배선을 갖는 서브모듈 기판을 준비하는 공정과, 상기 제2의 배선상에 제2의 회로부품을 실장하는 공정과, 상기 모듈 기판의 제1의 회로부품을 실장하는 부위 이외의 모듈 기판의 제1의 배선상에, 상기 제2의 회로부품을 실장한 서브모듈 기판을 실장하는 공정과, 상기 모듈 기판의 상면 전면에, 상기 제1의 회로부품, 상기 제2의 회로부품 및 상기 서브모듈 기판을 둘러싸도록 절연 수지층을 형성하는 공정을 포함하는 방법을 제안한다.
본 발명의 바람직한 제2의 실시형태에 따른 부품 내장 모듈의 제조방법으로서, 지지판상에 제1의 배선을 형성하는 공정과, 상기 제1의 배선상에 제1의 회로부품을 실장하는 공정과, 상면에 제2의 배선을 갖는 서브모듈 기판을 준비하는 공정과, 상기 제2의 배선상에 제2의 회로부품을 실장하는 공정과, 상기 제1의 회로부품을 실장하는 부위 이외의 상기 지지판상에, 상기 제2의 회로부품을 실장한 서브모듈 기판을 배치하는 공정과, 상기 지지판의 상면에, 상기 제1의 회로부품, 상기 제2의 회로부품 및 상기 서브모듈 기판을 둘러싸도록 절연 수지층을 형성하는 공정과, 상기 절연 수지층의 경화 후에 상기 지지판으로부터 상기 절연 수지층을 박리하는 공정을 포함하는 방법을 제안한다.
여기에서, 본 발명의 바람직한 제1의 실시형태에 따른 부품 내장 모듈에 대해서 설명한다. 모듈 기판의 상면의 제1의 배선상에 제1의 회로부품을 실장하고, 제1의 회로부품이 실장된 부위 이외의 모듈 기판의 제1의 배선상에 서브모듈 기판을 실장한다. 이 서브모듈 기판은 모듈 기판보다 소면적이며, 그 상면에 제2의 배선이 형성되어 있다. 그리고, 서브모듈 기판의 제2의 배선상에는 제2의 회로부품이 실장되어 있다. 모듈 기판의 상면 전면에, 제1, 제2의 회로부품, 및 서브모듈 기판을 둘러싸도록 절연 수지층을 형성함으로써, 부품 내장 모듈이 구성된다. 한편, 제1 및 제2의 배선이란, 회로부품을 실장하기 위한 랜드와, 랜드끼리를 상호 접속하고, 혹은 랜드와 다른 전극을 접속하기 위한 배선을 포함하는 것이다.
절연 수지층의 형성방법으로서는, 예를 들면 B스테이지(반경화) 상태의 절연 수지층을 모듈 기판상에 압착하여, 경화시켜도 좋고, 모듈 기판상에 절연 수지를 몰드하여, 경화시켜도 좋다. 그 외에, 절연 수지층의 형성방법은 임의이다. 절연 수지층을 형성함으로써, 모듈 기판과 서브모듈 기판과의 고정, 모듈 기판과 제1의 회로부품과의 고정, 서브모듈 기판과 제2의 회로부품과의 고정이 확실하게 되며, 회로부품간의 절연성도 향상한다.
예를 들면, 제1의 회로부품이 필터나 커패시터와 같은 단자수가 적은 개별 부품이며, 제2의 회로부품이 단자수가 많은 집적회로소자인 경우, 제2의 회로부품을 탑재하는 서브모듈 기판으로서 배선 정밀도가 좋은 기판(예를 들면 다층기판 등)을 사용하고, 제1의 회로부품을 탑재하는 모듈 기판으로서는 비교적 배선 정밀도가 낮은 기판(예를 들면 단층기판 등)을 사용할 수 있다. 배선 정밀도가 높은 기판은 배선 정밀도가 낮은 기판에 비해서 단위 면적당의 단가가 높다. 그 때문에, 모듈 기판으로서 저렴한 기판을 사용할 수 있으며, 한쪽 서브모듈 기판의 단위 면 적당의 가격은 높아지지만, 서브모듈 기판의 면적이 모듈 기판보다 작으므로, 전체로서 비용 저감을 실현할 수 있다.
서브모듈 기판의 하면에는 모듈 기판의 제1의 배선과 접속되는 단자전극이 설치되지만, 서브모듈 기판의 내부에서 적절한 배선 접속을 행함으로써, 단자전극의 수를 서브모듈 기판의 상면에 실장되는 집적회로소자의 단자수에 비해서 줄이거나, 단자전극의 간격을 집적회로소자의 단자의 간격보다 넓히는 것이 가능하다. 그 때문에, 비교적 배선 정밀도가 낮은 모듈 기판 위에, 배선 정밀도가 높은 서브모듈 기판을 실장할 수 있다.
서브모듈 기판에 탑재되는 제2의 회로부품이 플립칩 실장되는 집적회로소자인 경우, 그 탑재상태(접속상태)를 확인하기 어렵고, 모듈 완성 후에 검사에 의해 불량품이 발견되는 일이 있어, 수율 저하의 원인이 된다. 이에 비해서, 본 발명에서는, 제2의 회로부품을 서브모듈 기판에 탑재하고 있기 때문에, 서브모듈 기판의 단계에서 제2의 회로부품의 접속상태를 검사할 수 있으며, 수복(修復)도 가능하여, 수율 저하를 억제할 수 있다.
제1의 회로부품이 제2의 회로부품보다 키가 큰 회로부품을 포함하는 경우에, 본 발명은 효과적이다. 최근, 휴대기기 등에 사용되는 반도체 집적회로의 패키지는, 종래의 몰드 패키지가 아니라, 실리콘 웨이퍼에 직접 범핑한 플립칩 구조나 재배선 후에 솔더 범프를 부착한 웨이퍼 레벨 패키지 등, 소형·저배화(低背化)가 진행되고 있다. 이러한 집적회로소자에 비해서, 필터나 커패시터 등의 주변 수동부품 쪽이 키가 커지는 경우가 많다. 그래서, 키가 작은 제2의 회로부품을 서브모듈 기 판상에 탑재하고, 키가 큰 제1의 회로부품을 모듈 기판상에 탑재함으로써, 제1의 회로부품의 높이와, 서브모듈 기판과 제2의 회로부품의 높이의 합계를 평균화할 수 있으며, 모듈의 박형화를 실현할 수 있다.
서브모듈 기판을 간격을 두고 복수 개 배치하고, 서브모듈 기판이 배치된 부위의 중간 위치에 제1의 회로부품을 배치해도 좋다. 이 경우에는, 양측에 서브모듈 기판이 배치되므로, 기판의 휨과 충격에 대한 강도를 개선할 수 있다.
절연 수지층의 상면에 실드층을 형성하고, 제1의 배선 또는 제2의 배선이 접지전극을 포함하며, 실드층과 접지전극을 접속하는 비아 도체를 절연 수지층에 형성하는 것이 좋다. 이 경우에는, 실드성이 우수한 부품 내장 모듈을 실현할 수 있다.
본 발명의 바람직한 제2의 실시형태에 따른 부품 내장 모듈에서는, 제1의 실시형태에 따른 부품 내장 모듈과 달리, 모듈 기판을 구비하고 있지 않으며, 절연 수지층 자체가 기판층으로서의 역할을 갖는다. 절연 수지층의 하면에는 제1의 배선이 형성되고, 제1의 배선상에 실장된 제1의 회로부품은 절연 수지층에 매설된다. 제1의 회로부품이 매설된 부위 이외의 절연 수지층에는, 절연 수지층보다 소면적의 서브모듈 기판이 매설된다. 서브모듈 기판의 상면의 제2의 배선에는 제2의 회로부품이 실장되며, 이 제2의 회로부품도 절연 수지층에 매설된다. 상기 부품 내장 모듈에서는, 모듈 기판을 구비하고 있지 않으므로, 더욱 박형으로 구성할 수 있다. 그 반면, 모듈의 기계적 강도가 불충분해질 가능성이 있으나, 내장되는 서브모듈 기판이 절연 수지층을 보강하는 역할을 수행하므로, 휨 등의 발생을 방지할 수 있 다.
이상과 같이, 본 발명에 따른 부품 내장 모듈에 따르면, 모듈 기판 위에 제1의 회로부품과 제2의 회로부품을 실장한 서브모듈 기판을 탑재하도록 하였으므로, 제1의 회로부품과 제2의 회로부품을 각각의 배선 정밀도에 따른 최적의 기판에 탑재할 수 있다. 특히, 제2의 회로부품으로서 집적회로소자를 사용한 경우, 서브모듈 기판으로서 배선 정밀도가 높은 기판을 사용함으로써, 신뢰성이 높은 모듈을 실현할 수 있으며, 또한 모듈 기판 전체를 배선 정밀도가 높은 기판으로 한 경우에 비해서, 비용 저감을 도모할 수 있다. 또한, 제2의 회로부품을 서브모듈 기판에 실장한 단계에서 검사를 실시할 수 있으므로, 모듈 완성 후에 검사를 실시하는 경우에 비해서 수율을 개선할 수 있다.
이하에, 본 발명의 실시형태를, 실시예를 참조해서 설명한다.
실시예 1
도 1∼도 3은 본 발명에 따른 부품 내장 모듈의 제1실시예를 나타낸다. 도 1은 단면도, 도 2는 절연 수지층을 제외한 평면도, 도 3은 제조공정 단면도이다.
부품 내장 모듈(A)은, 수지 기판 등의 절연성 기판으로 이루어지는 모듈 기판(1)을 구비하고 있다. 도 1에 나타내는 바와 같이, 모듈 기판(1)의 상면에는 복수의 배선전극(2)이 형성되어 있으며, 비아 도체(3)를 통해서 하면의 실드전극(4) 및 단자전극(5)과 접속되어 있다. 여기에서는, 모듈 기판(1)으로서 단층 구조의 기 판을 나타내었으나, 다층기판을 사용해도 좋다. 실드전극(4)은 모듈 기판(1)의 하면 중앙부에 형성되어 있으며, 단자전극(5)은 실드전극(4)을 둘러싸도록 복수 개 환상(環狀)으로 배열되어 있다. 실드전극(4)은 솔더 레지스트막(6)에 의해 덮여 있다. 모듈 기판(1)의 상면의 배선전극(2)에 대하여, 필터나 커패시터와 같은 개별 수동부품으로 이루어지는 제1회로부품(7)이 실장되어 있다. 제1회로부품(7)에는, 후술하는 제2회로부품(15)보다 키가 큰 부품이 포함되어 있다.
제1회로부품(7)이 실장된 영역 이외의 모듈 기판(1)상에, 서브 모듈(A1)이 탑재되어 있다. 서브 모듈(A1)은 모듈 기판(1)보다 소면적의 서브모듈 기판(10)과 그 상면에 탑재된 제2회로부품(15)으로 구성되어 있다. 서브모듈 기판(10)은 다층기판, 예를 들면 수지 다층기판이나 세라믹 다층기판으로 이루어진다. 서브모듈 기판(10)의 상면에는 복수의 배선전극(11)이 형성되어 있으며, 이들 배선전극(11)은 비아 도체(12)를 통해서 내부전극(13) 및 하면의 단자전극(14)에 접속되어 있다(도 3a 참조). 배선전극(11)에는, 집적회로소자(15a)나 개별 수동부품(15b) 등으로 이루어지는 제2회로부품(15)이 실장되어 있다. 여기에서는, 집적회로소자(15a) 이외에 개별 수동부품(15b)을 실장하였으나, 집적회로소자(15a)만을 실장해도 좋다. 집적회로소자(15a)는 하면에 다수의 단자를 갖는 소자이며, 배선전극(11)에 대하여 플립칩 실장되어 있다. 서브모듈 기판(10)의 내부에서 적절한 배선 접속을 행함으로써, 하면의 단자전극(14)은 상면의 배선전극(11)의 랜드부보다 개수가 적거나, 혹은 전극 간격이 넓게 형성되어 있다. 서브모듈 기판(10)의 단자전극(14)은 솔더볼, 솔더 페이스트, 도전성 접착제 등을 사용해서, 모듈 기판(1)의 배선전극(2)에 실장되어 있다.
상기와 같이, 서브모듈 기판(10)에 집적회로소자(15a)를 탑재하고, 모듈 기판(1)에 개별 수동부품(7)을 탑재하는 관계로, 서브모듈 기판(10)은 모듈 기판(1)에 비해서 배선 정밀도가 높은 기판이 사용되고 있다. 즉, 서브모듈 기판(10)은 모듈 기판(1)에 비해서 엄격한 설계룰에 기초해서 제조된 기판이다. 그 때문에, 서브모듈 기판(10)의 단위 면적당의 단가는 모듈 기판(1)에 비해서 높지만, 모듈 기판(1)보다 소형이기 때문에, 모듈 기판(1) 전체를 배선 정밀도가 높은 기판으로 구성하는 경우에 비해서 비용을 저감할 수 있다.
서브모듈 기판(10)으로서, 열팽창계수가 집적회로소자(15a)와 가까운 재료를 사용하고, 모듈 기판(1)으로서, 열팽창계수가 서브모듈 기판(10)과 부품 내장 모듈(A)을 탑재해야 할 마더보드의 열팽창계수와의 중간이 되는 재료를 사용하는 것이 바람직하다. 이 경우에는, 집적회로소자(15a)와 마더보드의 열팽창계수의 차이를, 모듈 기판(1)과 서브모듈 기판(10)을 사용해서 완화할 수 있으며, 온도 변화에 따른 전극(단자)의 박리와 같은 문제를 해소할 수 있다. 한편, 후술하는 절연 수지층(20)도 모듈 기판(1)과 마찬가지로 중간적인 열팽창계수를 갖는 재료를 사용하는 것이 바람직하다.
모듈 기판(1)의 상면 전면에는 절연 수지층(20)이 형성되고, 제1회로부품(7), 제2회로부품(15) 및 서브모듈 기판(10)이 절연 수지층(20) 안에 매설되어 있다. 도 2에서는, 서브모듈 기판(10)의 1개의 측면이 절연 수지층(20)의 측면으로부터 노출하고 있으나, 노출하고 있지 않아도 좋다. 절연 수지층(20)은 예를 들면 열경화성 수지 또는 열경화성 수지와 무기 필러와의 혼합물로 이루어지는 수지 조성물이며, 모듈 기판(1)과 서브모듈 기판(10), 모듈 기판(1)과 제1회로부품(7), 서브모듈 기판(10)과 제2회로부품(15)의 각각의 고정 강도를 높이고, 또한 부품간의 절연성을 높이는 기능을 갖는다. 절연 수지층(20)의 상면에는 동박 등으로 이루어지는 실드층(21)이 형성되어 있다. 모듈 기판(1)의 배선전극(2)과 서브모듈 기판(10)의 배선전극(11)에는 접지전극(2a, 11a)이 포함되어 있으며, 이들 접지전극(2a, 11a)은 절연 수지층(20)에 형성된 비아 도체(22)를 통해서 실드층(21)과 접속되어 있다. 한편, 접지전극(2a, 11a)은 각각 비아 도체(3, 12)를 통해서 모듈 기판(1)의 하면의 단자전극(접지용)(5)과 접속되어 있다. 그 때문에, 실드층(21)을 확실하게 접지 전위에 접속할 수 있다
여기에서, 상기 구성으로 이루어지는 부품 내장 모듈의 제조방법의 일례를, 도 3을 참조해서 설명한다. 도 3a는 모듈 기판(1)과 서브 모듈(A1)을 준비한 상태를 나타낸다. 서브 모듈(A1)은 서브모듈 기판(10) 위에 제2회로부품(15)을 미리 실장한 것이다. 여기에서는, 자기판(子基板) 상태에 있어서의 모듈 기판(1)을 사용해서 설명하지만, 실제로는, 모듈 기판(1)은 자기판을 복수 개 집합한 집합기판이다.
도 3b는 모듈 기판(1)상의 배선전극(2)에, 서브 모듈(A1)을 실장함과 아울러, 서브 모듈(A1)에 인접해서 제1회로부품(7)을 실장한 상태를 나타낸다. 실장방법은, 리플로우 솔더링(reflow soldering)이어도 좋고, 범프를 사용해서 플립칩 실장해도 좋으며, 나아가서는 도전성 접착제를 사용해서 실장해도 좋다. 제1회로부품(7)에는 제2회로부품(15)에 비해서 키가 큰 부품이 포함되어 있으므로, 제1회로 부품(7)의 높이와, 서브 모듈(A1)의 높이(서브모듈 기판(10)과 제2회로부품(15)의 높이의 합)가 평균화되어, 전체로서 저배화할 수 있다. 한편, 모듈 기판(1)과 서브모듈 기판(10) 사이에 생기는 틈새를 언더필 수지(underfill resin)나 솔더 레지스트 등에 의해 별도로 메워도 좋다.
도 3c는 모듈 기판(1)의 상면 전면에 서브 모듈(A1) 및 제1회로부품(7)을 둘러싸도록 절연 수지층(20)을 형성하고, 그 상면에 실드층(21)을 형성한 상태를 나타낸다. 절연 수지층(20)은 집합기판 상태의 모듈 기판(1)의 전면에 형성된다. 절연 수지층(20) 및 실드층(21)의 형성방법으로서는, 예를 들면 B스테이지(반경화) 상태의 절연 수지층(20)을, 그 상면에 실드층(21)이 되는 동박을 배치해서 모듈 기판(1)상에 압착하여, 경화시켜도 좋고, 모듈 기판(1)상에 절연 수지를 몰드하여, 경화시킨 후에, 절연 수지층(20)의 상면에 실드층(21)을 무전해 도금 등에 의해 형성해도 좋다. 그 외에, 절연 수지층(20) 및 실드층(21)의 형성방법은 임의이다.
도 3d는 절연 수지층(20)에 대해서, 모듈 기판(1)의 상면의 접지전극(2a) 및 서브모듈 기판(10)의 상면의 접지전극(11a)에 이르는 관통구멍을 형성하고, 그 안에 도전성 접착제 등의 도체를 충전, 경화시킴으로써, 비아 도체(22)를 형성하여, 실드층(21)과 접속한 상태를 나타낸다. 관통구멍은 펀칭, 드릴, 레이저 등에 의해 형성된다. 한편, 비아 도체(22)는 내부에 도체를 충전한 것에 한하지 않으며, 관통구멍의 내면에 전극막을 무전해 도금 등에 의해 형성하여, 실드층(21)과 접속한 관통구멍이어도 좋다.
도 3e는 모듈 기판(1)의 하면 중앙부의 실드전극(4)을 덮는 솔더 레지스트 막(6)을 형성한 상태를 나타낸다. 이 솔더 레지스트막(6)에 의해, 부품 내장 모듈(A)을 마더보드에 실장했을 때, 실드층(4)이 마더보드의 접지 전위 이외의 전극 등에 접촉하는 것을 방지할 수 있다. 그 후, 집합기판 상태의 모듈 기판(1) 및 절연 수지층(20)을 자기판으로 분할함으로써, 부품 내장 모듈(A)을 얻을 수 있다.
상기와 같이, 다수의 단자를 갖는 집적회로소자(15a)는 서브모듈 기판(10)상에 플립칩 실장되지만, 외관으로부터 실장상태(접속상태)를 확인하는 것이 곤란하기 때문에, 전기적으로 검사를 행할 필요가 있다. 서브 모듈(A1)을 모듈 기판(1)에 실장한 후에 검사를 행하는 것도 가능하지만, 만일 불량이 발견된 경우에는, 모듈 전체를 폐기하지 않으면 안 된다. 이에 비해서, 도 3의 제조방법에서는, 집적회로소자(15a)를 서브모듈 기판(10)에 미리 탑재해 두고, 이 서브 모듈(A1)을 모듈 기판(1)에 탑재하도록 하고 있으므로, 서브 모듈(A1)의 단계에서 집적회로소자(15a)의 접속상태를 검사할 수 있다. 구체적으로는, 서브모듈 기판(10)의 단자전극(14)을 이용해서 전기특성을 측정하면 된다. 만일, 이 단계에서 불량이 발견되면, 집적회로소자(15a)를 서브모듈 기판(10)에서 떼어내고, 재차 다시 실장하는 것도 가능하여, 수율을 향상시킬 수 있다.
실시예 2
도 4는 부품 내장 모듈의 제2실시예를 나타내며, 절연 수지층을 제외한 평면도를 나타낸다. 제1실시예와의 대응부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
이 부품 내장 모듈(B)에서는, 모듈 기판(1)상에 2개의 서브모듈 기판(10a, 10b)을 간격을 두고 탑재하고, 양 서브모듈 기판(10a, 10b) 사이의 모듈 기판(1)상에, 제2회로부품(15)보다 키가 큰 제1회로부품(7a)을 탑재한 것이다. 한쪽의 서브모듈 기판(10a) 위에는 집적회로소자(15a)와 개별 수동부품(15b)을 탑재함과 아울러, 다른쪽 서브모듈 기판(10b)에는 개별 수동부품(15b)만을 탑재하고 있다. 이 예에서는, 서브모듈 기판(10a, 10b) 사이의 모듈 기판(1)상에, 비교적 키가 작은 제1회로부품(7b)도 탑재되어 있으며, 제1회로부품(7b)의 일부는 서브모듈 기판(10a, 10b)의 측면에 형성된 단자전극(16a, 16b)과 접속되어 있다. 이 때문에, 접속상태를 용이하게 확인할 수 있다.
이 실시예에서는, 1장의 모듈 기판(1)상에 기판 길이방향으로 2개의 서브모듈 기판(10a, 10b)이 탑재되어 있으므로, 모듈 기판(1)의 길이방향의 양단부의 밸런스가 잡혀서, 모듈 기판(1)의 휨을 저감할 수 있다. 한편, 상기 실시예에서는, 한쪽의 서브모듈 기판(10a)에만 집적회로소자(15a)를 탑재하였으나, 양방의 서브모듈 기판(10a, 10b)에 집적회로소자를 탑재해도 좋다.
실시예 3
도 5는 부품 내장 모듈의 제3실시예를 나타낸다. 제1실시예와의 대응부분에는 동일 부호를 붙이고 중복 설명을 생략한다. 이 부품 내장 모듈(C)에서는, 서브모듈 기판(10)의 측면에 단자전극(17)을 형성하고, 이 단자전극(17)과 제1회로부품(7)을 솔더 또는 도전성 접착제를 사용해서 접속한 것이다. 이 경우에는, 외관 관찰에 의해 접속상태를 확인할 수 있기 때문에, 도통(導通) 불량을 저감하는 것이 가능하다. 또한, 서브모듈 기판(10)의 하면에 형성되는 단자전극(14) 사이에 솔더 레지스트막(18)을 형성함으로써, 전극간의 단락이나 솔더 흐름을 억제할 수 있다.
한편, 서브모듈 기판(10)의 다른 단자전극(14)도, 단자전극(17)과 마찬가지로 서브모듈 기판(10)의 하면으로부터 측면으로 돌아 들어가도록 형성함으로써, 모듈 기판(1)과의 접속상태를 확인하기 쉽게 할 수도 있다.
실시예 4
도 6, 도 7은 부품 내장 모듈의 제4실시예를 나타낸다. 제1실시예와의 대응부분에는 동일 부호를 붙이고 중복 설명을 생략한다. 이 실시예의 부품 내장 모듈(D)은 제1실시예에 있어서의 모듈 기판(1)을 생략하고, 절연 수지층(20)이 기판 본체를 구성한 것이다. 즉, 절연 수지층(20)의 하면에 배선전극(2)을 형성하고, 그 위에 제1회로부품(7)을 실장함과 아울러, 서브 모듈(A1)을 실장하고 있다. 서브 모듈(A1)은 제1실시예와 마찬가지로, 서브모듈 기판(10) 위에 제2회로부품(15)을 탑재한 것이다. 부품 내장 모듈(D)의 하면에 노출한 배선전극(2)이 마더보드 등과의 접속용 단자전극이 된다.
이 실시예에서는, 모듈 기판(1)을 갖지 않으므로, 전체로서 박형의 부품 내장 모듈(D)을 얻을 수 있다. 한편, 모듈 기판(1)을 갖지 않는 관계로 기계적 강도가 저하할 우려가 있으나, 절연 수지층(20) 안에 매설된 서브모듈 기판(10)이 보강재의 역할을 수행하므로, 휨이나 구부러짐 등을 방지할 수 있다.
한편, 이 예에서는 서브모듈 기판(10)의 모든 단자전극(14)을 배선전극(2)상에 실장하였으나, 그 일부를 배선전극(2)상에 실장하고, 서브모듈 기판(10)의 하면에 형성된 단자전극(14)의 나머지를 절연 수지층(20)의 하면에 노출시키며, 서브모 듈 기판(10)의 하측의 배선전극(2)을 부분적으로 생략해도 좋다.
상기 부품 내장 모듈(D)의 제조방법을 도 7에 나타낸다. 한편, 도 7에서는 단일의 모듈의 제조공정에 대해서 설명하지만, 실제로는 집합기판 상태로 제작하고, 최종적으로 자기판으로 분할한다.
도 7a는 상면에 배선전극(2)을 금속박을 패터닝함으로써 형성한 지지판(30)과, 서브 모듈(A1)과, 제1회로부품(7)을 준비한 상태를 나타낸다.
도 7b는 지지판(30)상의 배선전극(2)에, 서브 모듈(A1)을 실장함과 아울러, 제1회로부품(7)을 실장한 상태를 나타낸다. 실장방법은, 리플로우 솔더링이어도 좋고, 범프를 사용해서 플립칩 실장해도 좋으며, 나아가서는 도전성 접착제를 사용해서 실장해도 좋다.
도 7c는 지지판(30)의 상면 전면에 서브 모듈(A1) 및 제1회로부품(7)을 둘러싸도록 절연 수지층(20)을 형성하고, 그 상면에 실드층(21)을 형성한 상태를 나타낸다. 구체적으로는, B스테이지(반경화) 상태의 절연 수지층(20)을, 그 상면에 실드층(21)이 되는 동박을 배치해서 지지판(30)상에 압착하여, 경화시킨다.
도 7d는 절연 수지층(20)에 대하여, 지지판(30)의 상면의 접지전극(2a) 및 서브모듈 기판(10)의 상면의 접지전극(11a)에 이르는 관통구멍을 형성하고, 그 안에 도전성 접착제 등을 충전, 경화시킴으로써, 비아 도체(22)를 형성하여, 실드층(21)과 접속한 상태를 나타낸다.
도 7e는 경화가 끝난 절연 수지층(20)을 지지판(30)으로부터 박리한 상태를 나타낸다. 이것에 의해, 부품 내장 모듈(D)이 완성된다.
도 1은 본 발명에 따른 부품 내장 모듈의 제1실시예의 단면도이다.
도 2는 도 1의 부품 내장 모듈의 절연 수지층을 제외한 평면도이다.
도 3은 도 1에 나타내는 부품 내장 모듈의 제조공정을 나타내는 단면도이다.
도 4는 본 발명에 따른 부품 내장 모듈의 제2실시예의 절연 수지층을 제외한 평면도이다.
도 5는 본 발명에 따른 부품 내장 모듈의 제3실시예의 단면도이다.
도 6은 본 발명에 따른 부품 내장 모듈의 제4실시예의 단면도이다.
도 7은 도 6에 나타내는 부품 내장 모듈의 제조공정을 나타내는 단면도이다.
<부호의 설명>
A∼D: 부품 내장 모듈 A1: 서브 모듈
1: 모듈 기판 2: 배선전극(제1배선)
3: 비아 도체 4: 실드전극
5: 단자전극 7: 제1회로부품
10: 서브모듈 기판 11: 배선전극(제2배선)
12: 비아 도체 13: 내부 도체
14: 단자전극 15: 제2회로부품
15a: 집적회로소자 15b: 개별 수동부품
20: 절연 수지층 21: 실드층
22: 비아 도체 30: 지지판

Claims (9)

  1. 상면에 제1의 배선을 갖는 모듈 기판과,
    상기 모듈 기판의 제1의 배선상에 실장된 제1의 회로부품과,
    상기 모듈 기판보다 소면적으로 형성되고, 상기 제1의 회로부품이 실장된 부위 이외의 모듈 기판의 제1의 배선상에 실장되며, 상면에 제2의 배선을 갖는 서브모듈 기판과,
    상기 서브모듈 기판의 제2의 배선상에 실장된 제2의 회로부품과,
    상기 모듈 기판의 상면 전면에, 상기 제1의 회로부품, 상기 제2의 회로부품 및 상기 서브모듈 기판을 둘러싸도록 형성된 절연 수지층을 구비하고,
    상기 서브모듈 기판의 두께는 상기 모듈 기판의 두께보다 두껍고,
    상기 모듈 기판은 단층기판이며, 상기 서브모듈 기판은 다층기판인 것을 특징으로 하는 부품 내장 모듈.
  2. 제1항에 있어서, 상기 제2의 회로부품은 다수의 단자를 갖는 집적회로소자를 포함하고,
    상기 집적회로소자의 각 단자는 상기 서브모듈 기판의 제2의 배선과 각각 접속 고정되어 있으며,
    상기 서브모듈 기판의 하면에는, 상기 제1의 배선과 접속 고정되는 단자전극이 형성되어 있는 것을 특징으로 하는 부품 내장 모듈.
  3. 제2항에 있어서, 상기 제1의 회로부품은 상기 집적회로소자보다 단자수가 적은 개별 회로부품인 것을 특징으로 하는 부품 내장 모듈.
  4. 제1항에 있어서, 상기 제1의 회로부품은 상기 제2의 회로부품보다 키가 큰 회로부품을 포함하는 것을 특징으로 하는 부품 내장 모듈.
  5. 제1항에 있어서, 상기 서브모듈 기판은 간격을 두고 복수 개 배치되어 있으며,
    상기 서브모듈 기판이 배치된 부위의 중간 위치에 상기 제1의 회로부품이 배치되어 있는 것을 특징으로 하는 부품 내장 모듈.
  6. 제1항에 있어서, 상기 절연 수지층의 상면에 실드층이 형성되어 있으며,
    상기 제1의 배선 또는 상기 제2의 배선은 접지전극을 포함하고,
    상기 실드층과 상기 접지전극을 접속하는 비아 도체가 상기 절연 수지층에 형성되어 있는 것을 특징으로 하는 부품 내장 모듈.
  7. 상면에 제1의 배선이 형성된 모듈 기판을 준비하는 공정과,
    상기 모듈 기판의 제1의 배선상에 제1의 회로부품을 실장하는 공정과,
    상기 모듈 기판보다 소면적으로 형성되며, 상면에 제2의 배선을 갖고, 상기 모듈 기판보다 두꺼운 서브모듈 기판을 준비하는 공정과,
    상기 제2의 배선상에 제2의 회로부품을 실장하는 공정과,
    상기 모듈 기판의 제1의 회로부품을 실장하는 부위 이외의 모듈 기판의 제1의 배선상에, 상기 제2의 회로부품을 실장한 서브모듈 기판을 실장하는 공정과,
    상기 모듈 기판의 상면 전면에, 상기 제1의 회로부품, 상기 제2의 회로부품 및 상기 서브모듈 기판을 둘러싸도록 절연 수지층을 형성하는 공정을 포함하고,
    상기 모듈 기판은 단층기판이며, 상기 서브모듈 기판은 다층기판인 것을 특징으로 하는 부품 내장 모듈의 제조방법.
  8. 삭제
  9. 삭제
KR1020087014059A 2005-12-22 2006-10-05 부품 내장 모듈 및 그 제조방법 KR100901985B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00369685 2005-12-22
JP2005369685 2005-12-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020077010489A Division KR100877292B1 (ko) 2005-12-22 2006-10-05 부품 내장 모듈의 제조방법

Publications (2)

Publication Number Publication Date
KR20080064203A KR20080064203A (ko) 2008-07-08
KR100901985B1 true KR100901985B1 (ko) 2009-06-08

Family

ID=38188399

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020077010489A KR100877292B1 (ko) 2005-12-22 2006-10-05 부품 내장 모듈의 제조방법
KR1020087014059A KR100901985B1 (ko) 2005-12-22 2006-10-05 부품 내장 모듈 및 그 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020077010489A KR100877292B1 (ko) 2005-12-22 2006-10-05 부품 내장 모듈의 제조방법

Country Status (6)

Country Link
US (1) US20070170582A1 (ko)
EP (1) EP1965615A4 (ko)
JP (1) JPWO2007072616A1 (ko)
KR (2) KR100877292B1 (ko)
CN (1) CN101080958A (ko)
WO (1) WO2007072616A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101118817B1 (ko) 2010-07-05 2012-03-12 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법
KR101147343B1 (ko) 2010-05-28 2012-05-22 엘지이노텍 주식회사 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
KR101175901B1 (ko) 2011-10-25 2012-08-23 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4424449B2 (ja) 2007-05-02 2010-03-03 株式会社村田製作所 部品内蔵モジュール及びその製造方法
JP2009038111A (ja) * 2007-07-31 2009-02-19 Toshiba Corp 半導体パッケージ、プリント配線板構造および電子機器
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
JP2009260272A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US20100020518A1 (en) * 2008-07-28 2010-01-28 Anadigics, Inc. RF shielding arrangement for semiconductor packages
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP5468940B2 (ja) * 2010-03-03 2014-04-09 セイコーインスツル株式会社 パッケージの製造方法
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
EP2560466A4 (en) * 2010-04-15 2015-05-06 Furukawa Electric Co Ltd BOARD AND METHOD FOR PRODUCING A BOARD
WO2011148915A1 (ja) * 2010-05-26 2011-12-01 株式会社村田製作所 モジュール基板およびその製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP2012151353A (ja) * 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
US9030841B2 (en) * 2012-02-23 2015-05-12 Apple Inc. Low profile, space efficient circuit shields
JP6003532B2 (ja) * 2012-10-25 2016-10-05 株式会社村田製作所 部品内蔵基板およびその製造方法
US9300254B2 (en) 2014-06-26 2016-03-29 Freescale Semiconductor Inc. Radio frequency devices with surface-mountable capacitors for decoupling and methods thereof
JP6202177B1 (ja) * 2016-01-21 2017-09-27 東洋インキＳｃホールディングス株式会社 電磁波シールドシートおよびプリント配線板
DE102016217452A1 (de) * 2016-09-13 2017-10-26 Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. Verfahren zur Herstellung eines Schaltungsträgers und einer elektrischen Schaltung
US20180374798A1 (en) * 2017-06-24 2018-12-27 Amkor Technology, Inc. Semiconductor device having emi shielding structure and related methods
CN107613640B (zh) * 2017-08-16 2020-03-17 福建联迪商用设备有限公司 一种表面贴装方法和印刷电路板组件
CN109727928B (zh) * 2017-10-30 2021-02-26 长鑫存储技术有限公司 具有电磁干扰屏蔽的半导体封装结构及制造方法
US11031373B2 (en) * 2019-03-29 2021-06-08 International Business Machines Corporation Spacer for die-to-die communication in an integrated circuit
US11362036B2 (en) * 2020-01-06 2022-06-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN220189616U (zh) * 2020-10-16 2023-12-15 株式会社村田制作所 电子部件模块、子模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136558A (ja) * 1991-11-11 1993-06-01 Fujitsu Ltd プリント板ユニツトの実装方法
KR20050084773A (ko) * 2002-12-16 2005-08-29 소니 가부시끼 가이샤 자기 메모리 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6375069U (ko) * 1986-11-04 1988-05-19
JPH0744320B2 (ja) * 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
JPH04304693A (ja) * 1991-04-01 1992-10-28 Matsushita Electric Ind Co Ltd チップ実装体と複合チップ実装体
DE4141775A1 (de) * 1991-12-18 1993-06-24 Manfred Band Verfahren zur herstellung einer elektronischen schaltung
JP2570637B2 (ja) * 1994-11-28 1997-01-08 日本電気株式会社 Ｍｃｍキャリア
JPH08191128A (ja) * 1995-01-09 1996-07-23 Hitachi Ltd 電子装置
JP2001177043A (ja) * 1999-12-15 2001-06-29 Matsushita Electric Ind Co Ltd 電子モジュール
WO2002015423A1 (fr) * 2000-08-17 2002-02-21 Hitachi, Ltd. Module d'emetteur et de recepteur
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP3553043B2 (ja) * 2001-01-19 2004-08-11 松下電器産業株式会社 部品内蔵モジュールとその製造方法
JP2003188538A (ja) 2001-12-18 2003-07-04 Murata Mfg Co Ltd 多層基板、および多層モジュール
WO2005099331A1 (ja) * 2004-03-30 2005-10-20 Matsushita Electric Industrial Co., Ltd. モジュール部品およびその製造方法
US7042398B2 (en) * 2004-06-23 2006-05-09 Industrial Technology Research Institute Apparatus of antenna with heat slug and its fabricating process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136558A (ja) * 1991-11-11 1993-06-01 Fujitsu Ltd プリント板ユニツトの実装方法
KR20050084773A (ko) * 2002-12-16 2005-08-29 소니 가부시끼 가이샤 자기 메모리 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147343B1 (ko) 2010-05-28 2012-05-22 엘지이노텍 주식회사 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
KR101118817B1 (ko) 2010-07-05 2012-03-12 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법
KR101175901B1 (ko) 2011-10-25 2012-08-23 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법

Also Published As

Publication number Publication date
JPWO2007072616A1 (ja) 2009-05-28
CN101080958A (zh) 2007-11-28
WO2007072616A1 (ja) 2007-06-28
EP1965615A1 (en) 2008-09-03
KR20080064203A (ko) 2008-07-08
KR100877292B1 (ko) 2009-01-07
US20070170582A1 (en) 2007-07-26
KR20070100239A (ko) 2007-10-10
EP1965615A4 (en) 2009-11-11

Similar Documents

Publication Publication Date Title
KR100901985B1 (ko) 부품 내장 모듈 및 그 제조방법
JP4424449B2 (ja) 部品内蔵モジュール及びその製造方法
US6765288B2 (en) Microelectronic adaptors, assemblies and methods
US7161242B2 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
US7413929B2 (en) Integrated chip package structure using organic substrate and method of manufacturing the same
US7569925B2 (en) Module with built-in component
US8179689B2 (en) Printed circuit board, method of fabricating printed circuit board, and semiconductor device
KR101695846B1 (ko) 적층형 반도체 패키지
WO2005011347A1 (en) Overmolded mcm with increased surface mount component reliability
KR101409648B1 (ko) 집적회로 패키지 및 그 제조방법
KR101417881B1 (ko) 전자 부품 내장 기판
KR20100082551A (ko) 인터포저 및 집적회로 칩 내장 인쇄회로기판
JP2009277910A (ja) 半導体モジュールおよび半導体モジュールの製造方法
KR100809254B1 (ko) 칩 스케일의 sip 모듈.
US11804382B2 (en) Method of forming package substrate with partially recessed capacitor
US20240079250A1 (en) Semiconductor package and method of manufacturing
CN116741740A (zh) 封装结构及其制造方法
KR100871380B1 (ko) 수동소자가 탑재된 반도체 패키지

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140522

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 10