CN101663926B - 部件内置模块及其制造方法 - Google Patents

部件内置模块及其制造方法 Download PDF

Info

Publication number
CN101663926B
CN101663926B CN2008800121865A CN200880012186A CN101663926B CN 101663926 B CN101663926 B CN 101663926B CN 2008800121865 A CN2008800121865 A CN 2008800121865A CN 200880012186 A CN200880012186 A CN 200880012186A CN 101663926 B CN101663926 B CN 101663926B
Authority
CN
China
Prior art keywords
mentioned
submodule
module substrate
module
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800121865A
Other languages
English (en)
Other versions
CN101663926A (zh
Inventor
汤田和之
家木勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101663926A publication Critical patent/CN101663926A/zh
Application granted granted Critical
Publication of CN101663926B publication Critical patent/CN101663926B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明提供一种可降低成本、能够实现成品率提高、且可靠性高的部件内置模块。部件内置模块(A)，具有：在上表面具有布线电极(2)的模块基板(1)、安装于该布线电极(2)上的第一电路部件(7)、配置于未形成布线电极(2)的区域的子模块(10)、在模块基板的上表面整个面中，以覆盖第一电路部件以及子模块的至少一部分的方式而形成的绝缘树脂层(20)。在子模块(10)中搭载或内置了包含集成电路元件的第二电路部件(15)。在模块基板(1)中，从下表面形成过孔导体(3)，并与子模块(10)下表面的端子电极(14)直接连接。作为子模块(10)，使用比模块基板(1)布线精度高的基板，从而得到可靠性高的部件内置模块。

Description

部件内置模块及其制造方法
技术领域
本发明涉及内置多个电路部件的部件内置模块及其制造方法。
背景技术
现在，在手机、车载电话等的无线设备或其它各种通信设备中，应用了使用在绝缘树脂层中埋设电路部件的部件内置基板的部件内置模块。作为这种部件内置模块，在JP专利文献1中，提出了一种模块，其在由陶瓷多层基板构成的模块基板上搭载多个电路部件，并以将电路部件包入模块基板的上表面整个面中的方式形成了绝缘树脂层。
在模块基板上所搭载的电路部件中，除了半导体集成电路那样的集成电路元件，还包括滤波器、电容那样的周边无源部件。滤波器等的无源部件，由于端子数少，所以搭载它的基板的焊盘(land)或布线的尺寸精度并不需要那么高的精度。另一方面，集成电路元件的输入输出端子数非常多，由于以很狭窄的间距配置这些端子，所以为了与外部的电路连接，需要在搭载集成电路的基板上以高精度形成多个焊盘或布线。
当在一张模块基板上并列搭载了集成电路元件和无源部件的部件内置模块时，在模块基板上形成的焊盘或布线的尺寸精度要求与集成电路元件相对应的高精度。因此，存在以下问题：需要准备以高精度形成焊盘或布线的模块基板，从而成为成本提高的原因。
此外，在模块基板上搭载BGA(Ball Grid Array)或WLP(Wafer LevelPackage)等多针脚(pin)、窄间距的集成电路元件时，有很多倒装晶圆安装的情况。此时，存在以下问题：难于确认安装状态(连接状态)是否正常，在模块完成后通过检查而发现连接不良的可能性很高，从而成为成品率降低的原因。
[专利文献1]JP特开2003-188538号公报
发明内容
在此，本发明优选的实施方式，其目的在于，提供一种可降低成本、可实现成品率提高、并且可靠性高的部件内置模块及其制造方法。
本发明优选的实施方式的部件内置模块，具有：模块基板，其在上表面以及下表面具有布线图案，并形成有连接上述下表面的布线图案和上述上表面的布线图案的第一过孔导体或通孔导体；第一电路部件，其安装于上述模块基板的上表面的布线图案上；子模块，其形成得比上述模块基板面积小，且在下表面具有端子电极，并配置于上述模块基板上表面的未形成上述布线图案的区域；第二电路部件，其搭载于上述子模块上及/或内置于上述子模块中；绝缘树脂层，其在上述模块基板的上表面整个面中，以覆盖上述第一电路部件以及上述子模块的至少一部分的方式形成；和第二过孔导体或通孔导体，其以从上述模块基板的下表面的布线图案至上述模块基板的上表面的未形成上述布线图案的区域的方式形成，且其上端部直接连接于上述子模块的端子电极。
本发明优选的第一实施方式的部件内置模块的制造方法，包括：第一工序，在支撑板上形成布线图案；第二工序，在上述布线图案上安装第一电路部件；第三工序，在上述支撑板上的未形成上述布线图案的区域配置子模块，该子模块在下表面具有端子电极且内置及/或搭载了第二电路部件；第四工序，以覆盖上述第一电路部件和上述子模块的至少一部分的方式，在上述支撑板上形成绝缘树脂层；第五工序，从上述布线图案、上述子模块以及上述绝缘树脂层剥离上述支撑板；第六工序，在上述布线图案、上述子模块以及上述绝缘树脂层的下表面侧，层叠模块基板；和第七工序，从上述模块基板的下表面以与上述子模块的下表面的端子电极相接的方式形成过孔导体或通孔导体。
本发明优选的第二实施方式的部件内置模块的制造方法，包括：第一工序，准备在上表面形成了布线图案的固化状态的模块基板；第二工序，在上述布线图案上安装第一电路部件；第三工序，在上述模块基板上的未形成上述布线图案的区域配置子模块，该子模块形成得比上述模块基板面积小，且在下表面具有端子电极，并内置及/或搭载了第二电路部件；第四工序，以覆盖上述第一电路部件和上述子模块的至少一部分的方式，在上述模块基板上形成绝缘树脂层；和第五工序，从上述模块基板的下表面 以与上述子模块的下表面的端子电极相接的方式形成过孔导体或通孔导体。
在此，针对本发明的实施方式的部件内置模块进行说明。在模块基板的上表面的布线图案上安装第一电路部件，并在模块基板上表面的未形成布线图案的区域配置子模块。所谓布线图案，包括：用于安装电路部件的焊盘；和用于将各焊盘相互连接，或将焊盘与其它电极连接的布线。在配置了子模块时，就不再需要电连接模块基板与子模块。子模块比模块基板面积小，在下表面具有端子电极。在子模块中，搭载或内置了第二电路部件。或者，也可以将多个第二电路部件搭载于子模块上，并且内置于子模块中。在模块基板的上表面整个面中，以覆盖第一电路部件以及子模块的至少一部分的方式形成绝缘树脂层，从而构成部件内置模块。在模块基板上，形成从下表面的布线图案至上表面的过孔导体或通孔导体，该过孔导体或通孔导体的上端部与子模块的端子电极相接。即，模块基板的布线图案与子模块的端子电极通过过孔导体或通孔导体被直接连接。
例如，当第一电路部件是滤波器或电容那样的端子数少的单独部件，第二电路部件是端子数多的集成电路元件时，作为搭载及/或内置第二电路部件的子模块可使用布线精度高的基板(例如多层基板等)，而作为搭载第一电路部件的模块基板可使用布线精度比较低的基板即单价低的基板。此时，子模块的每单位面积的单价虽然比模块基板高，但子模块比模块基板小，所以与用布线精度高的基板形成模块基板整体的情况相比可降低成本。
虽然在子模块的下表面设置了端子电极，但通过在子模块的内部进行适当的布线连接，从而能够与搭载或内置于子模块中的集成电路元件的端子数相比减少端子电极的个数，或使端子电极的间隔比集成电路元件的端子的间隔大。因此，能够在布线精度比较低的模块基板上，配置布线精度高的子模块。
搭载于子模块的第二电路部件是被倒装晶圆安装的集成电路元件时，由于是多端子，所以难于确认其搭载状态(连接状态)，在模块完成后，有时通过检查会发现不良品，而成为成品率降低的原因。相对于此，在本发明中，由于在子模块上搭载了第二电路部件，所以能够在子模块的阶段检查第二电路部件的连接状态。当发现连接不良时，可进行修复，能够抑制成品率降低。
当第一电路部件包括比第二电路部件本身高度高的电路部件时，本发明是很有效的。近年来，在便携设备等中所使用的半导体集成电路的封装，不再是以往的成模封装，而是正不断促进小型·薄型化的如下封装：对硅晶圆直接冲压(bumping)的倒装晶片构造，或再布线后安装焊锡凸缘(bump)的晶圆级封装等。与这样的集成电路元件相比，过滤器或电容等的周边无源部件本身高度更高的情况很多。在此，在子模块中搭载及/或内置本身高度低的第二电路部件，并通过在模块基板上搭载本身高度高的第一电路部件，从而能够将第一电路部件的高度与子模块的高度平均化，能够实现更进一步的模块的薄型化。此外，模块基板下表面的布线图案与子模块的端子电极通过过孔导体或通孔导体被直接连接，所以不再需要在模块基板上表面形成子模块安装用焊盘(pad)。除此之外，由于不再需要子模块安装用的接合部件，所以能够降低模块整体的高度。此外，在子模块的安装中不使用焊锡，所以没有了在回流焊(reflow)工序中产生焊料烧化(flash)的担忧。
作为绝缘树脂层的形成方法，例如可以在模块基板上使B阶段(半固化)状态的绝缘树脂层压接并固化，也可以在模块基板上成模液体状态的绝缘树脂层，并使其固化。除此之外，绝缘树脂层的形成方法是任意的。通过形成绝缘树脂层，就可靠地固定了模块基板与子模块，以及固定了模块基板与第一电路部件。
可通过粘结薄板将子模块的下表面与模块基板的上表面粘结，且过孔导体或通孔导体贯通粘结薄板。形成绝缘树脂层时，为了防止子模块错位，虽然希望在模块基板上固定好子模块，但若使用粘结薄板，就能够将子模块均匀地面粘结于模块基板上。作为粘结薄板，例如可使用热固化性树脂薄板。
当由与上述绝缘树脂层相同材料形成上述粘结薄板时，可使包围子模块的周围的材料全部为相同材质，热膨胀系数相同，构造以及特性稳定。
而且，可由在上述模块基板的上表面所形成的抗蚀图案对上述子模块的外周进行定位。即，抗蚀图案配合模块的外形而形成，且子模块的位置由抗蚀图案来固定即可。当由粘结薄板将子模块粘结于模块基板上时，若对粘结薄板施加高温则软化，存在子模块错位的可能性。相对于此，由于 抗蚀图案基于高温的变形很少，能够稳定地保持子模块的外周，可防止错位。抗蚀图案若施加应力则有错位的可能性，但通过并用粘结薄板和抗蚀图案，能够高精度并稳定地固定子模块。
作为在模块基板上固定子模块的方法，不局限于使用粘结薄板的方法，也可使用Sn预涂安装。即，是在未形成布线图案的模块基板的上表面形成被Sn预涂的固定用焊盘，在子模块的下表面形成从端子电极独立出的虚设电极，将该虚设电极对于固定焊盘进行预涂安装的方法。固定用焊盘不导通设置于模块基板的过孔导体或通孔导体，虚设电极也是与端子电极不导通的独立电极。此方法，在模块基板的布线图案上将第一电路部件进行Sn预涂安装时，子模块也可同时进行预涂安装，所以能提高作业效率。
可在上述绝缘树脂层的上表面设置保护层，在上述子模块的上表面或上述模块基板的上表面设置接地电极，在上述绝缘树脂层上形成连接上述保护层与上述接地电极的过孔导体。此时，由于保护层覆盖模块基板的上表面整体，所以可屏蔽来自外部的电磁干扰，并且可防止从内部产生的电磁干扰向外部泄漏，可实现保护性出色的部件内置模块。
作为本发明的部件内置模块的制造方法之一，是在支撑板上形成布线图案，在该布线图案上安装第一电路部件，并在支撑板上的未形成布线图案的区域配置子模块，以覆盖第一电路部件与子模块的至少一部分的方式在支撑板上形成绝缘树脂层的方法。并且，也可以采用使绝缘树脂层固化之后，从布线图案、子模块以及绝缘树脂层剥离支撑板，在剥离支撑板后的下表面一侧对模块基板进行层叠，在模块基板上以与子模块的端子电极相接的方式形成过孔导体或通孔导体的方法。此时，在子模块的周围形成绝缘树脂层之后，对模块基板进行层叠，之后形成过孔导体或通孔导体，所以子模块的下表面的端子电极能可靠地与过孔导体或通孔导体连接，没有由于绝缘树脂层的固化收缩而产生的焊盘或接合部件的剥离的问题。
在剥离了支撑板后的布线图案、子模块以及绝缘树脂层上对模块基板进行层叠时，可在模块基板是半固化的状态下进行粘结。此时，不使用粘结剂等，而利用模块基板的粘着性能够容易地进行层叠。
当在支撑板上配置子模块时，只简单搭载子模块，其位置是不稳定的。 在此，通过在支撑板上借助粘结薄板来粘结子模块，能够防止在形成绝缘树脂层之前的阶段的子模块的错位。而且，在粘结薄板上对子模块进行压接时，若使粘结薄板也绕入子模块的侧面一侧，则可更坚固地进行固定。通过粘结薄板将子模块的下表面整面与支撑板粘结，从而可以不产生间隙。
作为本发明的部件内置模块的制造方法的另一方法，是准备在上表面形成了布线图案的固化状态的模块基板，在布线图案上安装第一电路部件，在模块基板上的未形成布线图案的区域配置子模块，以覆盖第一电路部件与子模块的至少一部分的方式在模块基板上形成绝缘树脂层的方法。而且，在形成了绝缘树脂层之后，可形成从模块基板的下表面至子模块的下表面的端子电极的过孔导体或通孔导体。此时，因为使用固化状态的模块基板，所以可减少工序数。
在上述制造方法中，为了薄型化虽然优选尽量使用薄的模块基板，但模块基板易于产生变形，难以确保精度。在此，通过在补强板上固定了模块基板的状态下实施第一电路部件的安装、子模块的配置、绝缘树脂层的形成的各工序，从而能够抑制变形。
如上所述，根据本发明的部件内置模块，在模块基板上搭载了第一电路部件和子模块，并在子模块上以搭载及/或内置了第二电路部件，所以能够将第一电路部件和第二电路部件配置在与各自的布线精度相应的最适合的基板上。特别地，当作为第二电路部件而使用了集成电路元件时，通过使用布线精度高的基板作为子模块，从而可实现可靠性高的模块，并且与将模块基板整体设为布线精度高的基板的情况相比，可谋求成本降低。并且，由于能够在子模块上安装第二电路部件的阶段实施检查，所以与在模块完成后实施检查的情况相比，可改善成品率。
附图说明
图1是本发明的部件内置模块的第一实施例的剖视图。
图2是将图1的部件内置模块的绝缘树脂层除去后的俯视图。
图3是图1所示的部件内置模块的子模块的放大剖视图。
图4是图1所示的部件内置模块的制造工序图。
图5是图4所示的制造工序中所使用的支撑板的俯视图。
图6是图1所示的部件内置模块的另一制造工序图。
图7是本发明的部件内置模块的第二实施例的剖视图。
图8是图7所示的部件内置模块的子模块的放大剖视图。
图9是本发明的部件内置模块的第三实施例的剖视图。
图10是图9所示的部件内置模块的子模块的仰视图。
图11是图9所示的部件内置模块的模块基板的俯视图。
图中：A、B、C-部件内置模块，1-模块基板，2-布线电极(布线图案)，3-过孔导体，4-保护电极，5-布线电极(布线图案)，7-第一电路部件，10-子模块，11-子模块基板，12-布线电极，13-过孔导体，14-端子电极，15-第二电路部件，15a-集成电路元件，15b-各别无源部件，16-树脂层，17-保护电极，20-绝缘树脂层，21-保护层，22-过孔导体，30-支撑板，31-抗蚀图案，32-粘结薄板。
具体实施方式
以下，参照实施例来说明本发明优选的实施方式。
实施例1
图1～图3是表示本发明的部件内置模块的第一实施例。图1是部件内置模块的整体剖视图，图2是除去了绝缘树脂层的俯视图，图3是子模块的放大剖视图。
部件内置模块A具有由树脂基板等的绝缘性基板形成的模块基板1。在此，作为模块基板1虽表示了单层构造的基板，但也可使用多层基板。如图1所示，在模块基板1的上表面的一部分形成了多个布线电极2，经由过孔(via)导体3与下表面的布线电极5连接。布线电极5的一部分成为部件内置模块A的端子电极。过孔导体3，也形成于后述的安装子模块10的区域，即不形成布线电极2的区域中。对模块基板1的上表面的布线电极2，安装了如过滤器或电容那样的端子数少的第一电路部件7。第一电路部件7中，包括比后述的第二电路部件15本身高度高的部件7a和本身高度低的部件7b。
在不形成布线电极2的模块基板1的区域上，粘结固定有图3所示的子模块10。子模块10，由通过比模块基板1面积小的树脂基板等形成的子模块基板11、搭载于其上表面的第二电路部件15、以包围第二电路部件15的方式形成于子模块基板11上的树脂层16所构成。即，此实施例的子模块10是由部件内置基板所构成。树脂层16是例如由热固化性树脂或由热固化性树脂与无机填充料的混合物形成的树脂组成物所构成。在子模块基板11的上表面，多个布线电极12被形成了图案，在下表面独立形成了多个端子电极14。布线电极12经由过孔导体13与端子电极14连接。第二电路部件15由集成电路元件15a或单独无源部件15b等构成，集成电路元件15a对布线电极12进行倒装晶圆安装，无源部件15b由预涂(pre-coat)或焊锡、导电性粘结剂等被安装在另一布线电极12上。在此，虽然作为第二电路部件15除了集成电路元件15a还安装了单独无源部件15b，但也可以只安装集成电路元件15a。通过在子模块基板11的内部进行适当的布线连接，能够使下表面的端子电极14比上表面的布线电极12的焊盘部的个数少，或者扩大电极间隔。在树脂层16的上表面形成了由铜箔等形成的保护电极17，并通过过孔导体18、13与该保护电极17、接地用的布线电极12、以及接地用的端子电极14连接。
模块基板1的上表面整个面形成了绝缘树脂层20，在绝缘树脂层20中埋设了第一电路部件7及子模块10。绝缘树脂层20是例如热固化性树脂或由热固化性树脂和无机填充物的混合物形成的树脂组成物，具有提高模块基板1、子模块10、模块基板1和第一电路部件7的各自的固定强度的功能。在绝缘树脂层20的上表面形成了由铜箔等形成的保护(shield)层21，该保护层21经由过孔导体22与模块基板1上的接地用的布线电极2以及子模块10的上表面的保护电极17连接。
如上所述，子模块10的下表面与模块基板1的未形成布线电极2的区域粘结固定，子模块10的下表面所形成的端子电极14上直接连接了形成于模块基板1的过孔导体3。即，在与子模块10对置的模块基板1的上表面未形成安装用的布线电极，并且也未设置用于安装子模块10的接合部件。因此，可将子模块10以贴紧状态固定在模块基板1上，从而能薄型地构成部件内置模块A。
作为构成子模块10的子模块基板11以及树脂层16的材料、构成模块基板1以及绝缘树脂层20的材料，可使用同质材料或热膨胀系数相近的材料。此外，作为构成子模块基板11以及树脂层16的材料，可使用热膨胀系数与集成电路元件15a相近的材料，作为模块基板1，可使用热膨胀系数处于要搭载子模块10与部件内置模块A的主板的热膨胀系数中间的材料。此时，可使用模块基板1和子模块10来缓和集成电路元件15a与主板的热膨胀系数的不同，可消除伴随温度变化的电极(端子)的剥离的问题。而且，绝缘树脂层20也可以与模块基板1同样地使用具有中间热膨胀系数的材料。
由于在第一电路部件7中包含有比第二电路部件15本身高度高的部件7a，所以可平均化第一电路部件7的高度和子模块10的高度，从而作为整体而薄型化。在图1中，虽然表示了第一电路部件7比子模块10的厚度稍厚的示例，但也可以设定为子模块10比第一电路部件7的厚度厚，或设定为第一电路部件7与子模块10的厚度相同。此外，也可省略绝缘树脂层20的上表面的保护层21及过孔导体22。
如上所述，当在子模块10上内置了多端子、窄间隔的集成电路元件15a，并在模块基板1上搭载了单独无源部件7时，子模块10与模块基板1相比需要高的布线精度。即，作为子模块10与模块基板1相比需要根据更严格的设计规则所制造出的基板。因此，子模块10的每单位面积的单价与模块基板1相比要高，但由于比模块基板1小，所以与以布线精度高的基板来构成模块基板1整体的情况相比可降低成本。
集成电路元件15a在子模块基板11上进行了倒装晶圆安装，但由于难以从外观上确认安装状态(连接状态)，所以需要进行电检查。虽然可在完成部件内置模块A之后进行检查，但如果在发现不良的情况下，就必须废弃掉模块A整体。相对于此，在该实施例中，由于在子模块基板11上安装了集成电路元件15a，故可以在子模块10的阶段(形成树脂层16之前)检查集成电路元件15a的连接状态。具体而言，只要利用子模块10的端子电极14来对电特性进行测量即可。若在此阶段发现不良，则可以从子模块基板11中取下集成电路元件15a，并再次重新安装，从而能够提高成品率。
在此，参照图4对由上述结构构成的部件内置模块A的制造方法的一个示例进行说明。这里，针对子基板状态的部件内置模块A的制造方法进行说明，但实际上是在将多个子基板进行集合后的集合基板状态下所制造的，其后被分割成子基板。
如图4(a)所示，对子模块10和第一电路部件7进行准备，并准备好支撑板30。支撑板30的上表面的一部分，如图5所示，例如通过将金属箔进行构图而形成布线电极2，以包围未形成布线电极2的区域S的方式，形成了多个抗蚀图案31。在该区域S中安装子模块10。子模块10的下表面，即在形成了端子电极14的面上，粘结了粘结薄板32。粘结薄板32，例如是厚度为50μm左右的浅肉色的热固化性树脂薄板。而且，作为粘结薄板32，优选使用与子模块10的树脂层16或模块基板1的绝缘树脂层20相同材质的材料。由此，可使包围子模块的材料全部为相同材质，这是为了对于热膨胀系数等没有偏颇，构造以及特性稳定。粘结薄板32不需要预先成型的薄板，例如可以是支撑板30上表面或子模块10的下表面通过印刷法等涂敷的未固化的粘结层。
图4(b)表示在支撑板30的区域S上，经由粘结薄板32粘结子模块10，并且与子模块10相邻地在布线电极2上安装了第一电路部件7的状态。在粘结子模块10时，由抗蚀图案31对子模块10的外周进行定位。配合子模块10的外形来形成抗蚀图案31。第一电路部件7的安装方法，可以是预涂安装或进行回流焊接、使用了凸缘的倒装晶圆安装，还有也可以是使用了导电性粘结剂的安装。
当将子模块10与支撑板30粘结时，可在对支撑板30进行了加热的状态下将子模块10压接于支撑板30上，使粘结薄板32软化并流动。由此，粘结薄板32的厚度例如薄至20～30μm左右，并且使粘结薄板32可绕入子模块10的侧面。因此，子模块10的固定强度增加。此外，由于子模块10的下表面形成了端子电极14，所以虽然产生了微小的凹凸，但通过加热压接，使粘结薄板32软化，能够可靠地填充由凹凸引起的子模块10与支撑板30的间隙。虽然由于软化使子模块10存在错位的可能性，但可通过由具有耐热性的抗蚀图案31对子模块10的外周进行定位，来抑制错位。粘结之后，使粘结薄板32固化。
图4(c)表示在支撑板30的上表面整个面中以包入子模块10以及第一电路部件7的方式形成了绝缘树脂层20，并在其上表面形成了保护层21的状态。作为绝缘树脂层20以及保护层21的形成方法，例如可以在其上表面配置形成保护层21的铜箔而在支撑板30上使B阶段(半固化)状态的绝缘树脂层20压接、固化，在支撑板30上使绝缘树脂成模(mold)并固化之后，可在绝缘树脂层20的上表面通过无电解电镀等形成保护层21。除此之外，绝缘树脂层20以及保护层21的形成方法是任意的。而且，在此虽然表示了绝缘树脂层20包入了子模块10以及第一电路部件7的整体的示例，但子模块10或第一电路部件7的一部分也可以从绝缘树脂层20露出。
图4的(d)表示绝缘树脂层20的固化后，在绝缘树脂层20中形成到支撑板30的上表面的接地电极2以及子模块10的上表面的保护电极17的过孔，通过在其中填充导电性糊等的导体并使其固化，从而形成过孔导体22，并与保护层21连接的状态。过孔可通过以下公知的方法形成，该方法是使在绝缘树脂层20上表面想要形成铜箔的过孔处开口，并以通过该开口的方式照射激光等。此外，优选在过孔中填充并固化了导电性糊等的导体之后，以覆盖其露出部的方式进行覆盖电镀。而且，过孔导体22不局限于在内部填充导体，也可以是在过孔的内面通过无电解电镀等形成了电极膜的通孔(through hole)导体。
图4的(e)表示绝缘树脂层20的固化之后，剥离了支撑板30的状态。在剥离了支撑板30的下表面，布线电极2、绝缘树脂层20以及子模块10的下表面(固化后的粘结薄板32)露出。
图4的(f)表示在剥离了支撑板30的下表面，粘贴了薄层的模块基板1的状态。在粘贴时模块基板1是半固化状态(B阶段)，通过对模块基板1进行压接，模块基板1与布线电极2、绝缘树脂层20以及子模块10贴紧。在此状态下，使模块基板1固化。
图4的(g)表示在固化后的模块基板1中，靠下表面侧使用激光来形成了过孔3a的状态。此时，过孔3a，形成到达布线电极2的深度，并贯通粘结于子模块10的下表面的粘结薄板32而形成到达端子电极14的深度。
图4的(h)表示通过在过孔3a中埋入导体、或在过孔3a的内面进行电镀处理而形成了过孔导体3或通孔导体的状态。形成过孔导体3之后，通过在模块基板1的下表面以覆盖过孔导体3的方式将布线电极5形成图案，从而使布线电极5与布线电极2连接，并使布线电极5与端子电极14连接。如上所述，部件内置模块A完成。
-其它制造方法-
图6表示部件内置模块A的另一制造方法。与图4相同部分赋予相同符号而省略重复说明。
在此方法中，如图6的(a)所示，从最初开始准备好固化状态的模块基板1，在模块基板1的上表面形成布线电极2。另一方面，在未形成布线电极2的区域S中，以包围它的方式形成抗蚀图案31。在模块基板1是薄层基板的情况下，强度低，易于发生弯曲或挠曲。在此，可用平坦度高且高强度的补强板35对模块基板1的下表面进行支撑。此时，可使用耐热带(tape)或随温度而改变粘结力的薄板来将模块基板1粘贴于补强板35上。而且，作为补强板35可使用具有通气孔的板，通过真空处理来支撑模块基板1。
在图6的(b)中，在布线电极2上安装第一电路部件，并在区域S上通过粘结薄板32将子模块10进行粘结固定。此时，通过由抗蚀图案31对子模块10的外周进行定位，从而防止子模块10的错位。通过粘结时对粘结薄板32进行加热压接，从而使粘结薄板32软化，能够填充模块基板1与子模块10的间隙并对子模块10进行固定。
在图6的(c)中，表示在模块基板1上压接绝缘树脂层20，或者进行成模(mold)，在其上表面形成保护层21的状态。通过形成绝缘树脂层20，在绝缘树脂层20中埋设第一电路部件7和子模块10。
图6的(d)表示以下状态：绝缘树脂层20的固化后，在绝缘树脂层20中形成到达模块基板1上表面的接地电极2以及子模块10上表面的保护电极17的过孔，并通过在其中填充导体并使其固化，而形成过孔导体22，并与保护层21连接。
图6的(e)表示将支撑模块基板1的下表面的补强板35去除后的状态。当用耐热带粘贴了模块基板1与补强板35时，实施带剥离，当使用 了随温度而改变粘着力的薄板时，设置到粘着力降低的温度来去除补强板35。
图6的(f)表示在模块基板1上，靠下表面一侧使用激光来形成过孔3a的状态。此时，过孔3a，形成到达布线电极2以及子模块10的下表面的端子电极14的深度。
图6的(g)表示通过在过孔3a中埋入导体、或在过孔3a的内面进行电镀处理来形成过孔导体3或通孔导体，并且在模块基板1的下表面将布线电极5形成图案的状态。由此，使布线电极5与布线电极2连接，并使布线电极5与端子电极14连接，部件内置模块A完成。
在该实施例中，由于使用已固化完毕的模块基板1，所以与图4所示的制造方法相比，可减少一次固化处理工序。此外，在图4中一般将支撑板30使用完就扔掉，但在图6中由于模块基板1兼用作支撑板，所以不产生不要的基材。而且，在图6的(a)中使用了在下表面不具有布线电极5的模块基板1，但也可以使用在下表面预先将布线电极5形成了图案的模块基板1。此外，虽然为了抑制模块基板1的变形而粘贴了补强板35，但只要是在后工序中能易于除去补强板35且能够耐受在绝缘树脂层20形成时的温度或压力的方法，任何支撑方法均可。
实施例2
图7、图8是表示部件内置模块的第二实施例。与第一实施例的对应部分赋予了相同符号而省略重复说明。
在该部件内置模块B中，作为子模块10A，使用了如图8所示的多层结构的子模块基板11A。通过在子模块基板11A的内部形成内层电极19，可在内部形成电容或电阻，可构成多功能的子模块10A。作为此时的子模块基板11A的材质，可使用树脂组成物或陶瓷材料等。在子模块基板11A的上表面，安装了构成第二电路部件15的集成电路元件15a和单独无源部件15b，没有树脂层16(参照图3)。第二电路部件15与第一电路部件7相同被埋设于树脂层20中。
在该部件内置模块B中，由于子模块10A不具有树脂层16，所以能够使子模块10A薄出该部分。特别地，当第一电路部件7的高度比较低时，可以使第一电路部件7与子模块10A的高度相一致，能够谋求模块B 的进一步薄型化。
实施例3
图9～图11是表示部件内置模块的第三实施例。该实施例，表示用于在模块基板上固定子模块的其它方法。与第一实施例的对应部分赋予了相同符号而省略重复说明。
在该部件内置模块C中，在子模块10B的下表面形成如图10所示的矩阵状的端子电极14，在这些端子电极14的间隙形成了适当个数(在此是4个)的虚设电极40。虚设电极40是与子模块10B和模块基板1的电连接无关的焊盘，且与端子电极14独立而形成。若不对安装性或子模块的电特性产生坏影响，则虚设电极40的尺寸、位置、个数不特别限定。在与虚设电极40对应的模块基板1上，形成有如图11所示的子模块固定用焊盘41。该焊盘41是后面的工序中所形成的与过孔导体3不连接的焊盘。对子模块固定用焊盘41，与用于安装第一电路部件7(7a，7b)的布线电极2的焊盘部同样地实施了Sn电镀。通过在模块基板1上将子模块10B与第一电路部件7一起进行Sn预涂安装，从而能够将子模块10B固定在模块基板1上。因此，不需要第一实施例那样的粘结薄板。其后的方法，与图6的(c)～图6的(g)相同。而且，子模块10B的端子电极14可以不是图10所示的矩阵状，可以是peripheral(外围配置)或随机配置等。
在该实施例中，使用虚设电极40来将子模块10B固定于模块基板1之后，以覆盖子模块10B以及第一电路部件7的方式形成树脂层20。与图6不同，虽在子模块10B和模块基板1之间形成了狭小的空间，但在形成树脂层20时，在该狭小的空间中也以填充树脂的方式使树脂流动。此后，进行与图6的(d)～图6的(g)相同的工序。在图6的(f)中虽然过孔贯通模块基板1和粘结薄板32而到达子模块的端子电极，但在该实施例中，由于不存在粘结薄板32，因而以贯通子模块10B的下侧的树脂层20而到达子模块10B的端子电极14的方式来形成过孔。因此，过孔导体3贯通树脂层，与端子电极14连接。
此方法时，可与第一电路部件7相同地采用Sn预涂方法在模块基板1上固定子模块10B。即，能够同时安装第一电路部件7与子模块10B， 能够削减工序数。此外，由于采用Sn预涂，与通过对模块基板焊接子模块来安装的情况相比，会大幅减少焊料量，提高耐焊料烧化(flash)性能。而且，当进行焊接安装时，除了在子模块固定用焊盘41上实施金属掩模(metal mask)，为了形成焊糊还需要80～100μm左右的厚度，但在Sn预涂安装时，由于可在子模块固定用焊盘41上只通过实施厚度1μm左右的Sn电镀来进行安装，所以能够实现部件内置模块整体的薄型化。
本发明不局限于上述实施例。在上述实施例中，虽然表示了在模块基板上搭载了一个子模块的示例，但在模块基板上也可搭载多个子模块。此时，可分开间隔来搭载多个子模块，并在其中间位置搭载第一电路部件。此时，由于在第一电路部件的两侧配置子模块，所以能够改善针对模块基板的弯曲和冲击的强度。而且，在搭载了多个子模块的情况下，不需要在全部的子模块中搭载或内置集成电路元件，也可以只搭载与第一电路部件相同的无源部件。
在上述实施例中，作为子模块，虽然使用了在单层或多层结构的子模块基板上安装了第二电路部件的模块，或者在子模块基板上安装了第二电路部件之后在其上形成了树脂层的模块，但也可不具有子模块基板，而只由树脂层构成子模块。此时的子模块的制造方法，可与图4的(a)～(e)同样地进行。在上述实施例中，虽然表示了由部件内置基板构成子模块的示例、以及在子模块基板上搭载第二电路部件而构成的示例，但也可由部件内置基板构成子模块的子模块基板，而且在其上表面搭载第二电路部件。

Claims (17)

1.一种部件内置模块，具有：
模块基板，其在上表面以及下表面具有布线图案，并形成有连接上述下表面的布线图案和上述上表面的布线图案的第一过孔导体或通孔导体；
第一电路部件，其安装于上述模块基板的上表面的布线图案上；
子模块，其形成得比上述模块基板面积小，且在下表面具有端子电极，并配置于上述模块基板上表面的未形成上述布线图案的区域；
第二电路部件，其搭载于上述子模块上及/或内置于上述子模块中；
绝缘树脂层，其在上述模块基板的上表面整个面中，以覆盖上述第一电路部件以及上述子模块的至少一部分的方式形成；和
第二过孔导体或通孔导体，其以从上述模块基板的下表面的布线图案至上述模块基板的上表面的未形成上述布线图案的区域的方式形成，且其上端部直接连接于上述子模块的端子电极。
2.根据权利要求1所述的部件内置模块，其特征在于，
上述子模块的下表面通过粘结薄板与上述模块基板的上表面粘结，上述第二过孔导体或通孔导体贯通上述粘结薄板。
3.根据权利要求2所述的部件内置模块，其特征在于，
上述粘结薄板是由与上述绝缘树脂层相同的材料所形成的。
4.根据权利要求1～3的任一项所述的部件内置模块，其特征在于，
所述子模块，其外周是由形成于上述模块基板的上表面的抗蚀图案来进行定位的。
5.根据权利要求1所述的部件内置模块，其特征在于，
在上述模块基板上表面的未形成上述布线图案的区域，形成被Sn预涂的固定用焊盘，在上述子模块的下表面形成从上述端子电极独立出的虚设电极，对上述固定用焊盘进行预涂安装而形成上述虚设电极。
6.根据权利要求1～3、5的任一项所述的部件内置模块，其特征在于，
上述第二电路部件包括具有多个端子的集成电路元件。
7.根据权利要求6所述的部件内置模块，其特征在于，
上述第一电路部件是比上述集成电路元件端子数少的单独电路部件。
8.根据权利要求1～3、5的任一项所述的部件内置模块，其特征在于，
上述第一电路部件包括比上述第二电路部件本身高度高的电路部件。
9.根据权利要求1～3、5的任一项所述的部件内置模块，其特征在于，
在上述绝缘树脂层的上表面设置了保护层，
在上述子模块的上表面或上述模块基板的上表面设置了接地电极，
连接上述保护层与上述接地电极的过孔导体形成于上述绝缘树脂层中。
10.一种部件内置模块的制造方法，包括：
第一工序，在支撑板上形成布线图案；
第二工序，在上述布线图案上安装第一电路部件；
第三工序，在上述支撑板上的未形成上述布线图案的区域配置子模块，该子模块在下表面具有端子电极且内置及/或搭载了第二电路部件；
第四工序，以覆盖上述第一电路部件和上述子模块的至少一部分的方式，在上述支撑板上形成绝缘树脂层；
第五工序，从上述布线图案、上述子模块以及上述绝缘树脂层剥离上述支撑板；
第六工序，在上述布线图案、上述子模块以及上述绝缘树脂层的下表面侧，层叠模块基板；和
第七工序，从上述模块基板的下表面以与上述子模块的下表面的端子电极相接的方式形成过孔导体或通孔导体。
11.根据权利要求10所述的部件内置模块的制造方法，其特征在于，
在上述第六工序中，在半固化的状态下对上述模块基板进行层叠。
12.根据权利要求10或11所述的部件内置模块的制造方法，其特征在于，
在上述第三工序中，在上述支撑板上通过粘结薄板粘结上述子模块。
13.根据权利要求12所述的部件内置模块的制造方法，其特征在于，
上述粘结薄板是由与上述绝缘树脂层相同的材料所形成的树脂薄板。
14.根据权利要求10或11所述的部件内置模块的制造方法，其特征在于，
在上述第三工序中，在上述支撑板上形成抗蚀图案，并以该抗蚀图案为导引来配置上述子模块，从而对上述子模块的外周进行定位。
15.根据权利要求10或11所述的部件内置模块的制造方法，其特征在于，
在上述支撑板上的未形成上述布线图案的区域，形成被Sn预涂的固定用焊盘，在上述子模块的下表面形成从上述端子电极独立出的虚设电极，在上述布线图案上预涂安装第一电路部件，并且对上述固定用焊盘进行预涂安装而形成上述虚设电极。
16.一种部件内置模块的制造方法，包括：
第一工序，准备在上表面形成了布线图案的固化状态的模块基板；
第二工序，在上述布线图案上安装第一电路部件；
第三工序，在上述模块基板上的未形成上述布线图案的区域配置子模块，该子模块形成得比上述模块基板面积小，且在下表面具有端子电极，并内置及/或搭载了第二电路部件；
第四工序，以覆盖上述第一电路部件和上述子模块的至少一部分的方式，在上述模块基板上形成绝缘树脂层；和
第五工序，从上述模块基板的下表面以与上述子模块的下表面的端子电极相接的方式形成过孔导体或通孔导体。
17.根据权利要求16所述的部件内置模块的制造方法，其特征在于，
上述第二～第四工序是在补强板上固定上述模块基板的状态下进行的。
CN2008800121865A 2007-05-02 2008-04-11 部件内置模块及其制造方法 Active CN101663926B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP121412/2007 2007-05-02
JP2007121412 2007-05-02
PCT/JP2008/057155 WO2008136251A1 (ja) 2007-05-02 2008-04-11 部品内蔵モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
CN101663926A CN101663926A (zh) 2010-03-03
CN101663926B true CN101663926B (zh) 2011-10-05

Family

ID=39943368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800121865A Active CN101663926B (zh) 2007-05-02 2008-04-11 部件内置模块及其制造方法

Country Status (5)

Country Link
US (1) US8072769B2 (zh)
EP (1) EP2141972B1 (zh)
JP (1) JP4424449B2 (zh)
CN (1) CN101663926B (zh)
WO (1) WO2008136251A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI491329B (zh) * 2013-11-11 2015-07-01 Advanced Semiconductor Eng 電路板模組

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106496B2 (en) * 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
WO2010109985A1 (ja) * 2009-03-25 2010-09-30 株式会社村田製作所 電子部品の製造方法
JP5418395B2 (ja) * 2010-05-06 2014-02-19 大日本印刷株式会社 樹脂製パッケージの製造方法、部品内蔵樹脂モジュールの製造方法、樹脂製パッケージ配列シート、部品内蔵樹脂モジュール配列シート
KR101070814B1 (ko) * 2010-06-03 2011-10-06 삼성전기주식회사 반도체패키지 및 그 제조방법
KR101070799B1 (ko) 2010-06-03 2011-10-06 삼성전기주식회사 반도체패키지 및 그 제조방법
US9198284B2 (en) 2010-08-06 2015-11-24 Panasonic Intellectual Property Management Co., Ltd. Circuit board and method for manufacturing same
TWI472007B (zh) * 2010-12-28 2015-02-01 Ind Tech Res Inst 內埋式電子元件之封裝結構
CN103299417B (zh) * 2011-01-12 2016-10-19 株式会社村田制作所 树脂密封型模块
JP5672091B2 (ja) * 2011-03-17 2015-02-18 株式会社村田製作所 多層基板
US8674235B2 (en) 2011-06-06 2014-03-18 Intel Corporation Microelectronic substrate for alternate package functionality
US9129908B2 (en) 2011-11-15 2015-09-08 Cisco Technology, Inc. Manufacturing a semiconductor package including an embedded circuit component within a support structure of the package
US9030841B2 (en) * 2012-02-23 2015-05-12 Apple Inc. Low profile, space efficient circuit shields
JP6157821B2 (ja) * 2012-09-26 2017-07-05 イビデン株式会社 配線板及びその製造方法
JP6082233B2 (ja) * 2012-10-31 2017-02-15 イビデン株式会社 配線板及びその製造方法
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール
CN203151864U (zh) 2013-03-05 2013-08-21 奥特斯(中国)有限公司 印制电路板
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
CN105027692B (zh) 2013-05-17 2018-01-30 株式会社村田制作所 元器件内置多层基板的制造方法以及元器件内置多层基板
CN104218030B (zh) * 2013-05-31 2017-09-26 日月光半导体制造股份有限公司 堆叠式多封装模块及其制造方法
JP2015023194A (ja) * 2013-07-19 2015-02-02 株式会社東芝 半導体装置
JP5583828B1 (ja) 2013-08-05 2014-09-03 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法
JP6206092B2 (ja) * 2013-10-29 2017-10-04 富士通株式会社 電子部品およびその製造方法
CN104640350B (zh) * 2013-11-11 2018-04-20 日月光半导体制造股份有限公司 电路板模块
SG10201400396WA (en) 2014-03-05 2015-10-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and stacked package module with the same
SG10201400390YA (en) 2014-03-05 2015-10-29 Delta Electronics Int L Singapore Pte Ltd Package structure
US9351410B2 (en) * 2014-03-07 2016-05-24 Fujikura Ltd. Electronic component built-in multi-layer wiring board and method of manufacturing the same
JP2015176984A (ja) * 2014-03-14 2015-10-05 株式会社東芝 プリント配線板
US9299736B2 (en) 2014-03-28 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
US9829915B2 (en) * 2014-06-18 2017-11-28 Intel Corporation Modular printed circuit board
CN207166882U (zh) * 2014-10-16 2018-03-30 株式会社村田制作所 复合器件
AT516750B1 (de) * 2014-12-18 2016-08-15 Zizala Lichtsysteme Gmbh Verfahren zur Voidreduktion in Lötstellen
KR102117477B1 (ko) 2015-04-23 2020-06-01 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법
KR102486558B1 (ko) * 2015-06-24 2023-01-10 삼성전자주식회사 회로 기판 및 이를 구비한 반도체 패키지
US9673173B1 (en) * 2015-07-24 2017-06-06 Altera Corporation Integrated circuit package with embedded passive structures
TWI621378B (zh) * 2015-07-29 2018-04-11 乾坤科技股份有限公司 具有電磁屏蔽結構的電子模組及其製造方法
CN106409793B (zh) * 2015-07-29 2019-11-26 乾坤科技股份有限公司 具有电磁屏蔽结构的电子模组及其制造方法
JP2017123459A (ja) 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
KR101787882B1 (ko) * 2016-03-29 2017-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP6621708B2 (ja) * 2016-05-26 2019-12-18 新光電気工業株式会社 半導体装置、半導体装置の製造方法
SG10201604384YA (en) 2016-05-31 2017-12-28 Delta Electronics Int'l (Singapore) Pte Ltd Embedded package structure
US10306332B2 (en) * 2016-06-14 2019-05-28 DISH Technologies L.L.C. Use of audio signals to provide interactive content to end users via smart devices
WO2018003391A1 (ja) * 2016-06-29 2018-01-04 株式会社村田製作所 部品内蔵基板及びその製造方法、並びに高周波モジュール
US10616184B2 (en) 2016-06-30 2020-04-07 Intel Corporation Wireless display streaming of protected content
JP6669034B2 (ja) * 2016-10-14 2020-03-18 オムロン株式会社 樹脂構造体、電子機器、および樹脂構造体の製造方法
DE102018111989B4 (de) * 2018-05-18 2024-05-08 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung desselben
JP2020061406A (ja) * 2018-10-05 2020-04-16 株式会社村田製作所 半導体装置
WO2020149104A1 (ja) * 2019-01-15 2020-07-23 株式会社村田製作所 電子回路モジュール、検査システム、及び通信装置
JP7130875B2 (ja) * 2019-07-30 2022-09-05 株式会社Fuji スタック部品の製造方法
WO2021131774A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
WO2021131776A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
WO2022065395A1 (ja) * 2020-09-25 2022-03-31 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法
KR20220076894A (ko) * 2020-12-01 2022-06-08 삼성전자주식회사 지지 부재를 갖는 반도체 패키지
US11469162B2 (en) * 2020-12-07 2022-10-11 Richtek Technology Corporation Plurality of vertical heat conduction elements attached to metal film
JP2022096837A (ja) * 2020-12-18 2022-06-30 株式会社村田製作所 半導体装置、及び半導体モジュール
WO2023135911A1 (ja) * 2022-01-17 2023-07-20 株式会社村田製作所 高周波モジュール
WO2024029313A1 (ja) * 2022-08-01 2024-02-08 株式会社村田製作所 モジュール

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716580A (zh) * 2004-06-30 2006-01-04 三洋电机株式会社 电路装置及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136558A (ja) 1991-11-11 1993-06-01 Fujitsu Ltd プリント板ユニツトの実装方法
JPH08191128A (ja) * 1995-01-09 1996-07-23 Hitachi Ltd 電子装置
FR2742293B1 (fr) * 1995-12-07 2000-03-24 Sagem Assemblage de cartes electroniques, et procede de fabrication d'un tel assemblage
JPH1140918A (ja) 1997-07-22 1999-02-12 Taiyo Yuden Co Ltd セラミックス素子、部品実装基板及び配線基板
JP2001177043A (ja) 1999-12-15 2001-06-29 Matsushita Electric Ind Co Ltd 電子モジュール
JP2002110717A (ja) 2000-10-02 2002-04-12 Sanyo Electric Co Ltd 回路装置の製造方法
TW511422B (en) 2000-10-02 2002-11-21 Sanyo Electric Co Method for manufacturing circuit device
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP3553043B2 (ja) 2001-01-19 2004-08-11 松下電器産業株式会社 部品内蔵モジュールとその製造方法
JP2002344146A (ja) 2001-05-15 2002-11-29 Tdk Corp 高周波モジュールとその製造方法
JP2003188538A (ja) 2001-12-18 2003-07-04 Murata Mfg Co Ltd 多層基板、および多層モジュール
JP3789410B2 (ja) * 2002-08-29 2006-06-21 富士通メディアデバイス株式会社 表面実装型電子部品モジュールおよびその製造方法
US20040105243A1 (en) * 2002-10-03 2004-06-03 Kuang-Hua Lee Electronic device having a plurality of metallic balls for transmitting signals between two circuit boards
JP2005251904A (ja) 2004-03-03 2005-09-15 Denso Corp 基板表面実装部品、基板回路、基板、ハンダ接続方法、及び基板回路の製造方法
JP2006032402A (ja) 2004-07-12 2006-02-02 Alps Electric Co Ltd 電子部品の実装構造および実装方法
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
JP2006173167A (ja) 2004-12-13 2006-06-29 Murata Mfg Co Ltd ランド構造，インダクタ部品取付構造及び無線通信機の電源回路
JP4405477B2 (ja) 2005-08-05 2010-01-27 日本特殊陶業株式会社 配線基板及びその製造方法、埋め込み用セラミックチップ
US7932471B2 (en) 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP4766049B2 (ja) 2005-09-20 2011-09-07 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
JPWO2007072616A1 (ja) 2005-12-22 2009-05-28 株式会社村田製作所 部品内蔵モジュールおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716580A (zh) * 2004-06-30 2006-01-04 三洋电机株式会社 电路装置及其制造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2007-67369A 2007.03.15
JP特开平5-136558A 1993.06.01
JP特开平8-191128A 1996.07.23

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI491329B (zh) * 2013-11-11 2015-07-01 Advanced Semiconductor Eng 電路板模組

Also Published As

Publication number Publication date
EP2141972A1 (en) 2010-01-06
CN101663926A (zh) 2010-03-03
EP2141972B1 (en) 2014-04-02
US8072769B2 (en) 2011-12-06
EP2141972A4 (en) 2011-01-05
JP4424449B2 (ja) 2010-03-03
JPWO2008136251A1 (ja) 2010-07-29
US20100027225A1 (en) 2010-02-04
WO2008136251A1 (ja) 2008-11-13

Similar Documents

Publication Publication Date Title
CN101663926B (zh) 部件内置模块及其制造方法
US7294928B2 (en) Components, methods and assemblies for stacked packages
CN101268548B (zh) 微电子封装及其方法
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
CN100444374C (zh) 印刷电路板和包括印刷电路板的电子设备
US7633144B1 (en) Semiconductor package
CN101335253B (zh) 半导体封装体以及使用半导体封装体的半导体器件
JP5329083B2 (ja) ポストおよびパッドを有する部品
CN102884623A (zh) 在介电体上具有端子的微电子封装
JPWO2007072616A1 (ja) 部品内蔵モジュールおよびその製造方法
US8274153B2 (en) Electronic component built-in wiring substrate
EP1744362B1 (en) Semiconductor device and electronic apparatus
TWI763841B (zh) 形成具有豎立指向的電子構件的電子裝置結構的方法及相關結構
CN101853835B (zh) 倒装芯片封装的制造方法
US10804190B2 (en) Multi-chip module and method for manufacturing same
CN101866889B (zh) 无基板芯片封装及其制造方法
JP4702370B2 (ja) 回路モジュールの製造方法
JP2008198916A (ja) 半導体装置及びその製造方法
TW201036113A (en) Substrateless chip package and fabricating method
KR101699213B1 (ko) 저 프로파일 전자 패키지 및 그 제조 방법
CN111883437B (zh) 半导体封装方法及半导体封装结构
CN108288608B (zh) 芯片封装体及其制备方法
JP3457547B2 (ja) 半導体装置およびその製造方法ならびにフィルムキャリア
JP2005167159A (ja) 積層型半導体装置
CN115966524A (zh) 一种叠加型封装基底及其芯片封装单元、制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant