JPH1140918A - セラミックス素子、部品実装基板及び配線基板 - Google Patents
セラミックス素子、部品実装基板及び配線基板Info
- Publication number
- JPH1140918A JPH1140918A JP9211389A JP21138997A JPH1140918A JP H1140918 A JPH1140918 A JP H1140918A JP 9211389 A JP9211389 A JP 9211389A JP 21138997 A JP21138997 A JP 21138997A JP H1140918 A JPH1140918 A JP H1140918A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic element
- electrode
- wiring board
- dummy
- electrical connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】本発明は、セラミックス素子、部品実装基板及
び配線基板に関し、十分な強度により他の電子部品と密
接してセラミックス素子を実装することができるように
する。 【解決手段】他の電子部品との電気的接続に供する接続
用の電極に加えて、他の電子部品との電気的接続に供し
ないダミー電極によりセラミック素子10を配線基板1
1に保持し、またダミー電極に代えて絶縁性の接着剤を
用いて保持する。
び配線基板に関し、十分な強度により他の電子部品と密
接してセラミックス素子を実装することができるように
する。 【解決手段】他の電子部品との電気的接続に供する接続
用の電極に加えて、他の電子部品との電気的接続に供し
ないダミー電極によりセラミック素子10を配線基板1
1に保持し、またダミー電極に代えて絶縁性の接着剤を
用いて保持する。
Description
【0001】
【発明の属する技術分野】本発明は、セラミックス素
子、部品実装基板及び配線基板に関し、例えばチップコ
ンデンサと、チップコンデンサを実装した混成集積回
路、配線基板に適用することができる。本発明は、接続
用の電極に加えてダミー用電極によりセラミックス素子
を配線基板に保持することにより、またダミー用電極に
代えて絶縁性の接着剤を用いて保持することにより、十
分な強度により他の電子部品と密接してセラミックス素
子を実装することができるようにする。
子、部品実装基板及び配線基板に関し、例えばチップコ
ンデンサと、チップコンデンサを実装した混成集積回
路、配線基板に適用することができる。本発明は、接続
用の電極に加えてダミー用電極によりセラミックス素子
を配線基板に保持することにより、またダミー用電極に
代えて絶縁性の接着剤を用いて保持することにより、十
分な強度により他の電子部品と密接してセラミックス素
子を実装することができるようにする。
【0002】
【従来の技術】従来、チップコンデンサ、チップインダ
クタ等のセラミックス素子は、電極を配線基板に半田付
けして、種々の配線基板に表面実装されるようになされ
ている。
クタ等のセラミックス素子は、電極を配線基板に半田付
けして、種々の配線基板に表面実装されるようになされ
ている。
【0003】すなわち図9は、この種のセラミックス素
子の実装状態を示す側面図である。この種のセラミック
ス素子1は、例えば長方形形状の両端に電極1aが形成
される。これに対して配線基板2は、これら電極1aに
対応するランド2aで配線パターン2bが露出するよう
に、配線パターン2bの表面を所定の樹脂層2cで覆っ
て作成される。実装工程では、配線基板2の各ランド2
aにクリーム半田を塗布した後、セラミックス素子1を
搭載して例えばリフロー炉により加熱し、これにより各
電極1aをランド2aに半田付けする。
子の実装状態を示す側面図である。この種のセラミック
ス素子1は、例えば長方形形状の両端に電極1aが形成
される。これに対して配線基板2は、これら電極1aに
対応するランド2aで配線パターン2bが露出するよう
に、配線パターン2bの表面を所定の樹脂層2cで覆っ
て作成される。実装工程では、配線基板2の各ランド2
aにクリーム半田を塗布した後、セラミックス素子1を
搭載して例えばリフロー炉により加熱し、これにより各
電極1aをランド2aに半田付けする。
【0004】このような実装方法において、電極1a及
びランド2a間に滑らかにフィレットFが形成される
と、半田により電極1a及びランド2aが十分に濡れ、
確実に半田付けされたと判断することができる。またこ
のように滑らかなフィレットを形成するためには、電極
1aの大きさに応じた面積によりランド2aを形成し、
また隣接するランド間の距離を十分に確保することが必
要になる。
びランド2a間に滑らかにフィレットFが形成される
と、半田により電極1a及びランド2aが十分に濡れ、
確実に半田付けされたと判断することができる。またこ
のように滑らかなフィレットを形成するためには、電極
1aの大きさに応じた面積によりランド2aを形成し、
また隣接するランド間の距離を十分に確保することが必
要になる。
【0005】これにより単にセラミックス素子1を配線
基板に搭載して半田付けしたのでは、セラミックス素子
1を他の電子部品と密接して実装することが困難な欠点
があり、この欠点を解消するために例えば特開昭59−
193040号公報に開示の手法等が提案されている。
基板に搭載して半田付けしたのでは、セラミックス素子
1を他の電子部品と密接して実装することが困難な欠点
があり、この欠点を解消するために例えば特開昭59−
193040号公報に開示の手法等が提案されている。
【0006】すなわち図10に示すように、この手法に
おいては、絶縁体3を介挿して配線基板2にセラミック
ス素子1を配置することにより、ランド2a及び電極1
a間に微細な空隙を形成し、この空隙に溶融した半田を
浸透させてランド2a及び電極1aを半田付けする。こ
の方法の場合、ランドの面積を小さくすることができ、
その分セラミックス素子1を他の電子部品と密接して実
装することができる。
おいては、絶縁体3を介挿して配線基板2にセラミック
ス素子1を配置することにより、ランド2a及び電極1
a間に微細な空隙を形成し、この空隙に溶融した半田を
浸透させてランド2a及び電極1aを半田付けする。こ
の方法の場合、ランドの面積を小さくすることができ、
その分セラミックス素子1を他の電子部品と密接して実
装することができる。
【0007】
【発明が解決しようとする課題】ところがこの方法の場
合、半田付けの面積が小さいことにより、セラミックス
素子1を保持する力が小さい問題がある。これによりこ
の方法で混成集積回路等を作成すると、振動等によりセ
ラミックス素子が配線基板より脱落する恐れがある。
合、半田付けの面積が小さいことにより、セラミックス
素子1を保持する力が小さい問題がある。これによりこ
の方法で混成集積回路等を作成すると、振動等によりセ
ラミックス素子が配線基板より脱落する恐れがある。
【0008】本発明は以上の点を考慮してなされたもの
で、セラミックス素子を十分な強度により他の電子部品
と密接して実装することができるセラミックス素子、部
品実装基板及び配線基板を提案しようとするものであ
る。
で、セラミックス素子を十分な強度により他の電子部品
と密接して実装することができるセラミックス素子、部
品実装基板及び配線基板を提案しようとするものであ
る。
【0009】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、配線基板に表面実装されるセラミ
ックス素子において、配線基板を介して他の電子部品と
の電気的接続に供する接続用の電極と、他の電子部品と
の電気的な接続に供しないダミー用の電極とを並んで形
成する。
め本発明においては、配線基板に表面実装されるセラミ
ックス素子において、配線基板を介して他の電子部品と
の電気的接続に供する接続用の電極と、他の電子部品と
の電気的な接続に供しないダミー用の電極とを並んで形
成する。
【0010】このときダミー用の電極を、接続用の電極
間に形成する。
間に形成する。
【0011】さらにこのとき、又はこれに代えて、ダミ
ー用の電極を、接続用の電極とほぼ同一の大きさで、か
つ接続用の電極と略同一の面上に形成する。
ー用の電極を、接続用の電極とほぼ同一の大きさで、か
つ接続用の電極と略同一の面上に形成する。
【0012】またセラミックス素子を配線基板に表面実
装した部品実装基板において、セラミックス素子の接続
用の電極及びダミー用の電極と、配線基板の対応するラ
ンドとが対向するようにセラミックス素子を配置して、
接続用の電極によりセラミックス素子を他の電子部品と
電気的に接続すると共に、接続用の電極及びダミー用の
電極によりセラミックス素子を配線基板に保持する。
装した部品実装基板において、セラミックス素子の接続
用の電極及びダミー用の電極と、配線基板の対応するラ
ンドとが対向するようにセラミックス素子を配置して、
接続用の電極によりセラミックス素子を他の電子部品と
電気的に接続すると共に、接続用の電極及びダミー用の
電極によりセラミックス素子を配線基板に保持する。
【0013】このとき接続用の電極間に、ダミー用の電
極を配置する。
極を配置する。
【0014】またセラミックス素子を配線基板に表面実
装した部品実装基板において、セラミックス素子の電極
を配線基板のランドと接続し、セラミックス素子及び配
線基板間の隙間に、絶縁性の接着剤を介挿する。
装した部品実装基板において、セラミックス素子の電極
を配線基板のランドと接続し、セラミックス素子及び配
線基板間の隙間に、絶縁性の接着剤を介挿する。
【0015】またセラミックス素子を表面実装する配線
基板において、所定の電気的接続材料を介してセラミッ
クス素子の電極を接続して、セラミックス素子を他の電
子部品に電気的に接続すると共にセラミックス素子を保
持する接続用のランドと、電気的接続材料を介してセラ
ミックス素子の電極を接続して、セラミックス素子を保
持し、電気的な動作に関係しないダミー用のランドと有
するようにする。
基板において、所定の電気的接続材料を介してセラミッ
クス素子の電極を接続して、セラミックス素子を他の電
子部品に電気的に接続すると共にセラミックス素子を保
持する接続用のランドと、電気的接続材料を介してセラ
ミックス素子の電極を接続して、セラミックス素子を保
持し、電気的な動作に関係しないダミー用のランドと有
するようにする。
【0016】セラミックス素子において、他の電子部品
との電気的接続に供する接続用の電極と、他の電子部品
との電気的な接続に供しないダミー用の電極とを並んで
形成すれば、接続用の電極だけでなく、ダミー用の電極
によってもセラミックス素子を配線基板に保持すること
ができる。従って接続用の電極だけで配線基板に保持す
る場合に比して、保持力を増大することができ、他の電
子部品と密接して配置しても、十分な強度により実装す
ることができる。
との電気的接続に供する接続用の電極と、他の電子部品
との電気的な接続に供しないダミー用の電極とを並んで
形成すれば、接続用の電極だけでなく、ダミー用の電極
によってもセラミックス素子を配線基板に保持すること
ができる。従って接続用の電極だけで配線基板に保持す
る場合に比して、保持力を増大することができ、他の電
子部品と密接して配置しても、十分な強度により実装す
ることができる。
【0017】このときダミー用の電極を、接続用の電極
間に形成すれば、一般に、セラミックス素子の両端に接
続用の電極が形成されることにより、セラミックス素子
の両端、中央で、バランス良く配線基板に保持すること
ができる。
間に形成すれば、一般に、セラミックス素子の両端に接
続用の電極が形成されることにより、セラミックス素子
の両端、中央で、バランス良く配線基板に保持すること
ができる。
【0018】さらにこのとき、又はこれに代えて、ダミ
ー用の電極を、接続用の電極とほぼ同一の大きさで、か
つ接続用の電極と略同一の面上に形成すれば、配線基板
から各電極までの高さを容易に制御することができる。
ー用の電極を、接続用の電極とほぼ同一の大きさで、か
つ接続用の電極と略同一の面上に形成すれば、配線基板
から各電極までの高さを容易に制御することができる。
【0019】また部品実装基板において、セラミックス
素子の接続用の電極及びダミー用の電極と、配線基板の
対応するランドとが対向するようにセラミックス素子を
配置して、接続用の電極によりセラミックス素子を他の
電子部品と電気的に接続すると共に、接続用の電極及び
ダミー用の電極によりセラミックス素子を配線基板に保
持すれば、接続用の電極に加えて、ダミー用の電極によ
ってもセラミックス素子を配線基板に保持することがで
きる。従って接続用の電極だけで配線基板に保持する場
合に比して、保持力を増大することができ、他の電子部
品と密接して配置しても、十分な強度により実装するこ
とができる。
素子の接続用の電極及びダミー用の電極と、配線基板の
対応するランドとが対向するようにセラミックス素子を
配置して、接続用の電極によりセラミックス素子を他の
電子部品と電気的に接続すると共に、接続用の電極及び
ダミー用の電極によりセラミックス素子を配線基板に保
持すれば、接続用の電極に加えて、ダミー用の電極によ
ってもセラミックス素子を配線基板に保持することがで
きる。従って接続用の電極だけで配線基板に保持する場
合に比して、保持力を増大することができ、他の電子部
品と密接して配置しても、十分な強度により実装するこ
とができる。
【0020】また部品実装基板において、セラミックス
素子の電極を配線基板のランドと接続し、セラミックス
素子及び配線基板間の隙間に、絶縁性の接着剤を介挿す
れば、電極だけでは不足するセラミックス素子の保持力
を接着剤により補って、セラミックス素子を配線基板に
強固に保持することができる。
素子の電極を配線基板のランドと接続し、セラミックス
素子及び配線基板間の隙間に、絶縁性の接着剤を介挿す
れば、電極だけでは不足するセラミックス素子の保持力
を接着剤により補って、セラミックス素子を配線基板に
強固に保持することができる。
【0021】また配線基板において、所定の電気的接続
材料を介してセラミックス素子の電極を接続して、セラ
ミックス素子を他の電子部品に電気的に接続すると共
に、セラミックス素子を保持する接続用のランドを有す
るようにすれば、このランドによりセラミックス素子を
他の電子部品に接続すると共にセラミックス素子を保持
することができる。またこれに加えて、電気的接続材料
を介してセラミックス素子の電極を接続して、セラミッ
クス素子を保持し、電気的な動作に関係しないダミー用
のランドと有するようにすれば、接続用のランドだけで
は不足するセラミックス素子の保持力を、ダミー用のラ
ンドにより補って、セラミックス素子を配線基板に強固
に保持することができる。
材料を介してセラミックス素子の電極を接続して、セラ
ミックス素子を他の電子部品に電気的に接続すると共
に、セラミックス素子を保持する接続用のランドを有す
るようにすれば、このランドによりセラミックス素子を
他の電子部品に接続すると共にセラミックス素子を保持
することができる。またこれに加えて、電気的接続材料
を介してセラミックス素子の電極を接続して、セラミッ
クス素子を保持し、電気的な動作に関係しないダミー用
のランドと有するようにすれば、接続用のランドだけで
は不足するセラミックス素子の保持力を、ダミー用のラ
ンドにより補って、セラミックス素子を配線基板に強固
に保持することができる。
【0022】
【発明の実施の形態】以下、適宜図面を参照しながら本
発明の実施の形態を詳述する。
発明の実施の形態を詳述する。
【0023】(1)第1の実施の形態 図1は、本発明の第1の実施の形態に係るセラミックス
素子の実装状態を示す側面図である。このセラミックス
素子10は、チップコンデンサ、チップインダクタ又は
チップ抵抗であり、長方形形状に形成される。
素子の実装状態を示す側面図である。このセラミックス
素子10は、チップコンデンサ、チップインダクタ又は
チップ抵抗であり、長方形形状に形成される。
【0024】図2に示すように、セラミックス素子10
は、配線基板11と対向する1の面に、長手方向に並ん
で、配線基板を介して他の電子部品との電気的接続に供
する電気的接続用の電極10aと、他の電子部品との電
気的接続に供しないダミー用の電極10bとが形成され
る。ここでセラミックス素子10は、例えば長手方向の
両端、周囲に金属材料を焼結して電極部10cが形成さ
れ、またこの電極部10cの中間に、電極部10cと同
一工程、同一材料によりダミー用の電極10bが形成さ
れる。さらに電極10aとダミー用電極10bとを除い
て、例えばガラスでなる絶縁性の部材により全体が覆わ
れ、これにより電気的接続用の電極10aが形成され、
この電気的接続用の電極10a間にダミー用電極10b
が形成される。
は、配線基板11と対向する1の面に、長手方向に並ん
で、配線基板を介して他の電子部品との電気的接続に供
する電気的接続用の電極10aと、他の電子部品との電
気的接続に供しないダミー用の電極10bとが形成され
る。ここでセラミックス素子10は、例えば長手方向の
両端、周囲に金属材料を焼結して電極部10cが形成さ
れ、またこの電極部10cの中間に、電極部10cと同
一工程、同一材料によりダミー用の電極10bが形成さ
れる。さらに電極10aとダミー用電極10bとを除い
て、例えばガラスでなる絶縁性の部材により全体が覆わ
れ、これにより電気的接続用の電極10aが形成され、
この電気的接続用の電極10a間にダミー用電極10b
が形成される。
【0025】セラミックス素子10は、この電極部10
cが内部の受動素子に接続され、これにより図9につい
て説明した従来の構成のセラミックス素子とほぼ同一の
工程により作成されるようになされている。
cが内部の受動素子に接続され、これにより図9につい
て説明した従来の構成のセラミックス素子とほぼ同一の
工程により作成されるようになされている。
【0026】なおこの実施の形態においては、セラミッ
クス素子10は、図4又は図5に示すような構成のチッ
プ部品を適用することもできる。すなわち図4は、グリ
ーンシートを積層して形成される、いわゆるチップイン
ダクタであり、配線基板と対向する面の両端部に、電気
的接続用電極10aが形成され、この電気的接続用電極
10a間に、ダミー用電極10bが形成される。また図
5は、グリーンシートを積層して形成される、いわゆる
チップコンデンサであり、同様に、配線基板と対向する
面の両端部に、電気的接続用電極10aが形成され、こ
の電気的接続用電極10a間に、ダミー用電極10bが
形成される。
クス素子10は、図4又は図5に示すような構成のチッ
プ部品を適用することもできる。すなわち図4は、グリ
ーンシートを積層して形成される、いわゆるチップイン
ダクタであり、配線基板と対向する面の両端部に、電気
的接続用電極10aが形成され、この電気的接続用電極
10a間に、ダミー用電極10bが形成される。また図
5は、グリーンシートを積層して形成される、いわゆる
チップコンデンサであり、同様に、配線基板と対向する
面の両端部に、電気的接続用電極10aが形成され、こ
の電気的接続用電極10a間に、ダミー用電極10bが
形成される。
【0027】ダミー用電極10bは、直径が約0.4
〔mm〕により形成され、電極10aは、直径が約0.
2〔mm〕により形成される。またダミー用電極10b
及び電極10aは、例えばハンダメッキにより半田バン
プが形成される。
〔mm〕により形成され、電極10aは、直径が約0.
2〔mm〕により形成される。またダミー用電極10b
及び電極10aは、例えばハンダメッキにより半田バン
プが形成される。
【0028】図3に示すように、これに対して配線基板
11は、ダミー用電極10b及び電気的接続用電極10
aに対応するように配線パターン11aが形成され、さ
らに絶縁材料11eの印刷により(図1)、ダミー用電
極10b及び電気的接続用電極10aに対応してそれぞ
れ円形形状にランド11b及び11cが形成される。こ
こで電気的接続用電極10aに対応する配線パターン
は、この配線基板に実装される他の電気部品と電極10
aとを電気的に接続するように形成されるのに対し、ダ
ミー用電極10bに対応する配線パターンは、何ら他の
配線パターンと結ばれずに、電気的に独立するように形
成される。
11は、ダミー用電極10b及び電気的接続用電極10
aに対応するように配線パターン11aが形成され、さ
らに絶縁材料11eの印刷により(図1)、ダミー用電
極10b及び電気的接続用電極10aに対応してそれぞ
れ円形形状にランド11b及び11cが形成される。こ
こで電気的接続用電極10aに対応する配線パターン
は、この配線基板に実装される他の電気部品と電極10
aとを電気的に接続するように形成されるのに対し、ダ
ミー用電極10bに対応する配線パターンは、何ら他の
配線パターンと結ばれずに、電気的に独立するように形
成される。
【0029】配線基板11は、スクリーン印刷又はディ
スペンサーにより、配線基板11の各ランド11b、1
1cにクリーム半田が塗布された後、セラミックス素子
10が配置され、このクリーム半田によりセラミックス
素子10を仮留めする。その後配線基板11は、リフロ
ー炉等を用いてクリーム半田が溶融される、セラミック
ス素子10をセルフアライメントして他の実装部品と共
に半田付けする。
スペンサーにより、配線基板11の各ランド11b、1
1cにクリーム半田が塗布された後、セラミックス素子
10が配置され、このクリーム半田によりセラミックス
素子10を仮留めする。その後配線基板11は、リフロ
ー炉等を用いてクリーム半田が溶融される、セラミック
ス素子10をセルフアライメントして他の実装部品と共
に半田付けする。
【0030】以上の構成において、この実施の形態に係
るセラミックス素子10の実装工程は、スクリーン印刷
又はディスペンサーにより、配線基板11の各ランド1
1b、11cにクリーム半田を塗布した後、各ランド1
1b、11cと対応する電極10b、10aとが重なり
合うように、セラミックス素子10を配置し、これによ
りクリーム半田の弱い接着力でセラミックス素子10を
配線基板に仮留めする。
るセラミックス素子10の実装工程は、スクリーン印刷
又はディスペンサーにより、配線基板11の各ランド1
1b、11cにクリーム半田を塗布した後、各ランド1
1b、11cと対応する電極10b、10aとが重なり
合うように、セラミックス素子10を配置し、これによ
りクリーム半田の弱い接着力でセラミックス素子10を
配線基板に仮留めする。
【0031】その後実装工程は、リフロー炉によりクリ
ーム半田を溶融し、この溶融した半田の表面張力により
各ランド11b、11cと対応する電極10b、10a
とが重なり合うように、セラミックス素子10をセルフ
アライメントし、その後冷却してセラミックス素子10
を配線基板11に保持する。これにより実装工程は、直
径0.2〔mm〕の電気的接続用の電極10aと、直径
0.4〔mm〕のダミー用の電極10bとで、セラミッ
クス素子10を配線基板11に保持し、このうちの直径
0.2〔mm〕の電極10aにより、セラミックス素子
10を他の電子部品と接続する。
ーム半田を溶融し、この溶融した半田の表面張力により
各ランド11b、11cと対応する電極10b、10a
とが重なり合うように、セラミックス素子10をセルフ
アライメントし、その後冷却してセラミックス素子10
を配線基板11に保持する。これにより実装工程は、直
径0.2〔mm〕の電気的接続用の電極10aと、直径
0.4〔mm〕のダミー用の電極10bとで、セラミッ
クス素子10を配線基板11に保持し、このうちの直径
0.2〔mm〕の電極10aにより、セラミックス素子
10を他の電子部品と接続する。
【0032】従ってセラミックス素子10においては、
単に電極10aにより配線基板11に保持される場合に
比して、3倍の面積により半田付けされて配線基板11
に保持され、これにより従来に比して3倍の強度により
配線基板11に保持される。これにより配線基板11と
対向する面に微小な電極10a及び10bを並んで配置
して、他の電子部品と密接してセラミックス素子10を
実装する場合でも、セラミックス素子10を強固に保持
することができる。
単に電極10aにより配線基板11に保持される場合に
比して、3倍の面積により半田付けされて配線基板11
に保持され、これにより従来に比して3倍の強度により
配線基板11に保持される。これにより配線基板11と
対向する面に微小な電極10a及び10bを並んで配置
して、他の電子部品と密接してセラミックス素子10を
実装する場合でも、セラミックス素子10を強固に保持
することができる。
【0033】以上の構成によれば、他の電子部品との電
気的接続に供する電気的接続用の電極10aと、他の電
子部品との電気的接続に供しないダミー用の電極10b
を並べて形成し、またこの電気的接続用の電極10a及
びダミー用の電極10bを用いて配線基板11に実装す
ることにより、電気的接続用の電極10aに加えてダミ
ー用の電極10bによりセラミックス素子10を保持す
ることができ、これによりセラミックス素子10を十分
な強度により密接して実装することができる。
気的接続に供する電気的接続用の電極10aと、他の電
子部品との電気的接続に供しないダミー用の電極10b
を並べて形成し、またこの電気的接続用の電極10a及
びダミー用の電極10bを用いて配線基板11に実装す
ることにより、電気的接続用の電極10aに加えてダミ
ー用の電極10bによりセラミックス素子10を保持す
ることができ、これによりセラミックス素子10を十分
な強度により密接して実装することができる。
【0034】(2)第2の実施の形態 図6は、第2の実施の形態に係るセラミックス素子を示
す底面図である。このセラミックス素子20は、4個の
チップインダクタを集積化して長方形形状に形成され
る。セラミックス素子20は、この底面の長手方向、両
側面に沿って、各インダクタの電気的接続用電極20a
が形成され、電気的接続用電極20a間に、ダミー用電
極20bが形成される。ここでダミー用電極20bは、
セラミックス素子20の長手方向に、電気的接続用電極
20aの繰り返しピッチの1/2周期だけオフセットし
て配置され、電気的接続用電極20aと同一工程により
同様にして形成される。
す底面図である。このセラミックス素子20は、4個の
チップインダクタを集積化して長方形形状に形成され
る。セラミックス素子20は、この底面の長手方向、両
側面に沿って、各インダクタの電気的接続用電極20a
が形成され、電気的接続用電極20a間に、ダミー用電
極20bが形成される。ここでダミー用電極20bは、
セラミックス素子20の長手方向に、電気的接続用電極
20aの繰り返しピッチの1/2周期だけオフセットし
て配置され、電気的接続用電極20aと同一工程により
同様にして形成される。
【0035】さらに電気的接続用電極20aは、直径
0.2〔mm〕の円形形状に形成され、ダミー用電極2
0bは、直径0.4〔mm〕の円形形状に形成され、そ
れぞれ半田メッキにより半田バンプが形成されるように
なされている。
0.2〔mm〕の円形形状に形成され、ダミー用電極2
0bは、直径0.4〔mm〕の円形形状に形成され、そ
れぞれ半田メッキにより半田バンプが形成されるように
なされている。
【0036】これに対してこの実施の形態に係る配線基
板は、電気的接続用電極20a及びダミー用電極20b
に対応するようにランドが形成され、このうち電極20
aに対応するランドについては、他の電子部品と電極1
0aと接続するように配線パターンが形成され、ダミー
用電極10bに対応するランドについては、何ら他の配
線パターンと結ばれずに、電気的に独立するように形成
される。
板は、電気的接続用電極20a及びダミー用電極20b
に対応するようにランドが形成され、このうち電極20
aに対応するランドについては、他の電子部品と電極1
0aと接続するように配線パターンが形成され、ダミー
用電極10bに対応するランドについては、何ら他の配
線パターンと結ばれずに、電気的に独立するように形成
される。
【0037】実装工程は、第1の実施の形態と同様にし
て、配線基板にセラミックス素子20を実装する。
て、配線基板にセラミックス素子20を実装する。
【0038】図6に示す構成によれば、インダクタを集
積化したアレイ構造のセラミックス素子についても、電
気的接続用電極20aに加えてダミー用電極20bを形
成し、またこの電気的接続用電極20a及びダミー用電
極20bを用いて実装することにより、セラミックス素
子20を十分な強度により密接して実装することができ
る。
積化したアレイ構造のセラミックス素子についても、電
気的接続用電極20aに加えてダミー用電極20bを形
成し、またこの電気的接続用電極20a及びダミー用電
極20bを用いて実装することにより、セラミックス素
子20を十分な強度により密接して実装することができ
る。
【0039】(3)第3の実施の形態 図7は、第3の実施の形態に係るセラミックス素子を示
す底面図である。このセラミックス素子30は、ダミー
用電極30bが異なる以外、第2の実施の形態に係るセ
ラミックス素子20と同一に構成される。
す底面図である。このセラミックス素子30は、ダミー
用電極30bが異なる以外、第2の実施の形態に係るセ
ラミックス素子20と同一に構成される。
【0040】ここでダミー用電極30bは、電気的接続
用電極20aと同一大きさ、同一形状により、また電気
的接続用電極20aと同一工程で同様にして形成され
る。さらにダミー用電極30bは、クリーム半田により
配線基板に実装して半田ブリッジしない程度に近接し
て、電気的接続用電極20a間にそれぞれ3個ずつ配置
され、それぞれ電気的接続用電極20aと同様に半田バ
ンプが形成される。
用電極20aと同一大きさ、同一形状により、また電気
的接続用電極20aと同一工程で同様にして形成され
る。さらにダミー用電極30bは、クリーム半田により
配線基板に実装して半田ブリッジしない程度に近接し
て、電気的接続用電極20a間にそれぞれ3個ずつ配置
され、それぞれ電気的接続用電極20aと同様に半田バ
ンプが形成される。
【0041】この実施の形態に係る配線基板は、これら
電気的接続用電極20a及びダミー用電極30bに対応
してランドが形成され、また第1の実施の形態と同様に
してセラミックス素子30が実装される。
電気的接続用電極20a及びダミー用電極30bに対応
してランドが形成され、また第1の実施の形態と同様に
してセラミックス素子30が実装される。
【0042】図7に示す構成によれば、大径のダミー用
電極に代えて小径のダミー用電極30bを複数用いて
も、第1の実施の形態と同様の効果を得ることができ
る。さらにダミー用電極30bを電気的接続用電極20
aと同一大きさ、同一形状により形成したことにより、
クリーム半田の供給量、各半田バンプの大きさ等により
変化する各ランドから対応する電極までの高さを容易に
制御することができ、これによりパターン剥がれ等の事
故を有効に回避することができる。
電極に代えて小径のダミー用電極30bを複数用いて
も、第1の実施の形態と同様の効果を得ることができ
る。さらにダミー用電極30bを電気的接続用電極20
aと同一大きさ、同一形状により形成したことにより、
クリーム半田の供給量、各半田バンプの大きさ等により
変化する各ランドから対応する電極までの高さを容易に
制御することができ、これによりパターン剥がれ等の事
故を有効に回避することができる。
【0043】(4)第4の実施の形態 図8は、第4の実施の形態に係る部品実装基板を示す側
面図である。この実施の形態に係る部品実装基板40
は、各セラミックス素子41A、41B、41Cをそれ
ぞれ電気的接続用電極41a、41b、41cにより配
線基板42に保持する。ここで各電気的接続用電極41
a、41b、41cは、第1の実施の形態に係る電気的
接続用電極10aと同様に形成される。
面図である。この実施の形態に係る部品実装基板40
は、各セラミックス素子41A、41B、41Cをそれ
ぞれ電気的接続用電極41a、41b、41cにより配
線基板42に保持する。ここで各電気的接続用電極41
a、41b、41cは、第1の実施の形態に係る電気的
接続用電極10aと同様に形成される。
【0044】部品実装基板40は、クリーム半田により
セラミックス素子41A、41B、41Cを仮留めした
後、クリーム半田を溶融してセラミックス素子41A、
41B、41Cを各ランドに保持する。その後部品実装
基板40は、所定の洗浄工程を経た後、セラミックス素
子41A、41B、41Cの実装面側より、絶縁性の樹
脂が滴下され、この絶縁性の樹脂43を熱硬化して形成
される。
セラミックス素子41A、41B、41Cを仮留めした
後、クリーム半田を溶融してセラミックス素子41A、
41B、41Cを各ランドに保持する。その後部品実装
基板40は、所定の洗浄工程を経た後、セラミックス素
子41A、41B、41Cの実装面側より、絶縁性の樹
脂が滴下され、この絶縁性の樹脂43を熱硬化して形成
される。
【0045】ここでこの絶縁性の樹脂43は、シリカフ
ィラーを所定量だけ混入して線膨張係数を低減したエポ
キシ樹脂であり、熱硬化時の粘度の低下により、各セラ
ミックス素子41A、41B、41Cと配線基板42と
の隙間に浸透して硬化する。これにより部品実装基板4
0は、セラミックス素子41A、41B、41Cと配線
基板42との隙間に絶縁性の接着剤43を介挿し、電気
的接続用電極41a、41b、41cだけでは不足する
保持力をこの接着剤43により補うようになされてい
る。
ィラーを所定量だけ混入して線膨張係数を低減したエポ
キシ樹脂であり、熱硬化時の粘度の低下により、各セラ
ミックス素子41A、41B、41Cと配線基板42と
の隙間に浸透して硬化する。これにより部品実装基板4
0は、セラミックス素子41A、41B、41Cと配線
基板42との隙間に絶縁性の接着剤43を介挿し、電気
的接続用電極41a、41b、41cだけでは不足する
保持力をこの接着剤43により補うようになされてい
る。
【0046】図8に示す構成によれば、セラミックス素
子41A、41B、41Cと配線基板42との隙間に絶
縁性の接着剤43を介挿することにより、電気的接続用
電極41a、41b、41cだけでは不足する保持力を
この接着剤43により補うことができ、これによりセラ
ミックス素子41A、41B、41Cを十分な強度によ
り密接して実装することができる。
子41A、41B、41Cと配線基板42との隙間に絶
縁性の接着剤43を介挿することにより、電気的接続用
電極41a、41b、41cだけでは不足する保持力を
この接着剤43により補うことができ、これによりセラ
ミックス素子41A、41B、41Cを十分な強度によ
り密接して実装することができる。
【0047】またシリカフィラーを所定量だけ混入して
線膨張係数を低減したエポキシ樹脂によりこの絶縁性の
接着剤43を構成することにより、熱サイクルによるセ
ラミックス素子、他の電子部品への応力集中を有効に回
避することができ、長期の使用による接続不良を防止す
ることができる。
線膨張係数を低減したエポキシ樹脂によりこの絶縁性の
接着剤43を構成することにより、熱サイクルによるセ
ラミックス素子、他の電子部品への応力集中を有効に回
避することができ、長期の使用による接続不良を防止す
ることができる。
【0048】(5)他の実施の形態 なお上述の第3の実施の形態においては、アレイ構造の
セラミックス素子において、大径のダミー用電極に代え
て小径のダミー用電極を複数用いる場合について述べた
が、本発明はこれに限らず、第1の実施の形態について
説明したような、単体構造のセラミックス素子におい
て、大径のダミー用電極に代えて小径のダミー用電極を
複数用いてもよい。
セラミックス素子において、大径のダミー用電極に代え
て小径のダミー用電極を複数用いる場合について述べた
が、本発明はこれに限らず、第1の実施の形態について
説明したような、単体構造のセラミックス素子におい
て、大径のダミー用電極に代えて小径のダミー用電極を
複数用いてもよい。
【0049】また上述の第4の実施の形態においては、
単体構造のセラミックス素子を実装する際に、絶縁性の
接着剤を介挿する場合について述べたが、本発明はこれ
に限らず、アレイ構造のセラミックス素子を実装する場
合にも適用することができる。
単体構造のセラミックス素子を実装する際に、絶縁性の
接着剤を介挿する場合について述べたが、本発明はこれ
に限らず、アレイ構造のセラミックス素子を実装する場
合にも適用することができる。
【0050】さらに上述の第2〜第3の実施の形態にお
いては、インダクタによるアレイ構造のセラミックス素
子を実装する場合について述べたが、本発明はこれに限
らず、コンデンサ、抵抗等によるアレイ構造のセラミッ
クス素子、さらにはこれらの組み合わせによるアレイ構
造のセラミックス素子を実装する場合にも広く適用する
ことができる。
いては、インダクタによるアレイ構造のセラミックス素
子を実装する場合について述べたが、本発明はこれに限
らず、コンデンサ、抵抗等によるアレイ構造のセラミッ
クス素子、さらにはこれらの組み合わせによるアレイ構
造のセラミックス素子を実装する場合にも広く適用する
ことができる。
【0051】また上述の第4の実施の形態においては、
絶縁性の接着剤としてフィラーを混入したエポキシ樹脂
を適用する場合について述べたが、本発明はこれに限ら
ず、例えばシリコン樹脂等、種々の接着剤を広く適用す
ることができる。
絶縁性の接着剤としてフィラーを混入したエポキシ樹脂
を適用する場合について述べたが、本発明はこれに限ら
ず、例えばシリコン樹脂等、種々の接着剤を広く適用す
ることができる。
【0052】また上述の第1及び第4の実施の形態にお
いては、長方形形状のセラミックス素子を実装する場合
について述べたが、本発明はこれに限らず、円柱形状の
セラミックス素子を実装する場合等にも広く適用するこ
とができる。
いては、長方形形状のセラミックス素子を実装する場合
について述べたが、本発明はこれに限らず、円柱形状の
セラミックス素子を実装する場合等にも広く適用するこ
とができる。
【0053】さらに上述の実施の形態においては、クリ
ーム半田によりセラミックス素子を仮留めして半田付け
する場合について述べたが、本発明はこれに限らず、例
えばフラックスにより仮留めする場合等にも広く適用す
ることができる。
ーム半田によりセラミックス素子を仮留めして半田付け
する場合について述べたが、本発明はこれに限らず、例
えばフラックスにより仮留めする場合等にも広く適用す
ることができる。
【0054】また上述の実施の形態においては、半田に
より電極及びランドを接続する場合について述べたが、
本発明はこれに限らず、銀ペースト等の導電性の接着剤
により接続してもよい。
より電極及びランドを接続する場合について述べたが、
本発明はこれに限らず、銀ペースト等の導電性の接着剤
により接続してもよい。
【0055】また上述の実施の形態においては、ダミー
用電極に対応するランドを他のランドと絶縁して形成す
る場合について述べたが、本発明はこれに限らず、例え
ば電気的に独立な、ダミー用電極同志を接続するように
配線パターンを形成してもよい。
用電極に対応するランドを他のランドと絶縁して形成す
る場合について述べたが、本発明はこれに限らず、例え
ば電気的に独立な、ダミー用電極同志を接続するように
配線パターンを形成してもよい。
【0056】
【発明の効果】上述のように本発明によれば、電気的接
続に供する接続用の電極に加えてダミー用電極によりセ
ラミックス素子を配線基板に保持することにより、また
ダミー用電極に代えて絶縁性の接着剤を用いて保持する
ことにより、十分な強度により密接してセラミックス素
子を実装することができる。
続に供する接続用の電極に加えてダミー用電極によりセ
ラミックス素子を配線基板に保持することにより、また
ダミー用電極に代えて絶縁性の接着剤を用いて保持する
ことにより、十分な強度により密接してセラミックス素
子を実装することができる。
【図1】本発明の第1の実施の形態に係るセラミックス
素子の実装状態を示す側面図である。
素子の実装状態を示す側面図である。
【図2】図1のセラミックス素子を示す底面図である。
【図3】図1の配線基板を示す平面図である。
【図4】他のセラミックス素子でなるチップインダクタ
を示す平面図及び側面図である。
を示す平面図及び側面図である。
【図5】他のセラミックス素子でなるチップコンデンサ
を示す平面図及び側面図である。
を示す平面図及び側面図である。
【図6】本発明の第2の実施の形態に係るセラミックス
素子を示す底面図である。
素子を示す底面図である。
【図7】本発明の第3の実施の形態に係るセラミックス
素子を示す底面図である。
素子を示す底面図である。
【図8】本発明の第4の実施の形態に係るセラミックス
素子の実装状態を示す側面図である。
素子の実装状態を示す側面図である。
【図9】従来のセラミックス素子の実装状態を示す側面
図である。
図である。
【図10】従来の他のセラミックス素子の実装状態を示
す側面図である。
す側面図である。
1、10、20、30、41A〜41C……セラミック
ス素子、1a、10a、10b、20a、20b、30
b、41a〜41c……電極、2、11、42……配線
基板、2a、11c……ランド、43……接着剤
ス素子、1a、10a、10b、20a、20b、30
b、41a〜41c……電極、2、11、42……配線
基板、2a、11c……ランド、43……接着剤
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高山 光広 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 (72)発明者 中澤 睦士 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 (72)発明者 海老原 均 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 (72)発明者 渋谷 和行 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内
Claims (7)
- 【請求項1】配線基板に表面実装されるセラミックス素
子において、 前記配線基板を介して他の電子部品との電気的接続に供
する接続用の電極と、他の電子部品との電気的接続に供
しないダミー用の電極とが並んで形成されたことを特徴
とするセラミックス素子。 - 【請求項2】前記ダミー用の電極は、前記接続用の電極
間に形成されたことを特徴とする請求項1に記載のセラ
ミックス素子。 - 【請求項3】前記ダミー用の電極は、前記接続用の電極
とほぼ同一の大きさで、かつ前記接続用の電極と略同一
の面上に形成されたことを特徴とする請求項1又は請求
項2に記載のセラミックス素子。 - 【請求項4】セラミックス素子を配線基板に表面実装し
た部品実装基板において、 前記セラミックス素子の接続用の電極及びダミー用の電
極と、前記配線基板の対応するランドとが対向するよう
に前記セラミックス素子を配置して、 前記接続用の電極により前記セラミックス素子を他の電
子部品と電気的に接続すると共に、前記接続用の電極及
び前記ダミー用の電極により前記セラミックス素子を前
記配線基板に保持することを特徴とする部品実装基板。 - 【請求項5】前記接続用の電極間に、前記ダミー用の電
極を配置したことを特徴とする請求項4に記載の部品実
装基板。 - 【請求項6】セラミックス素子を配線基板に表面実装し
た部品実装基板において、 前記セラミックス素子の電極を前記配線基板のランドに
接続し、 前記セラミックス素子及び前記配線基板間の隙間に、絶
縁性の接着剤を介挿したことを特徴とする部品実装基
板。 - 【請求項7】セラミックス素子を表面実装する配線基板
において、 所定の電気的接続材料を介して前記セラミックス素子の
電極を接続して、前記セラミックス素子を他の電子部品
に電気的に接続すると共に、前記セラミックス素子を保
持する接続用のランドと、 前記電気的接続材料を介して前記セラミックス素子の電
極を接続して、前記セラミックス素子を保持し、電気的
な動作に関係しないダミー用のランドとを有することを
特徴とする配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9211389A JPH1140918A (ja) | 1997-07-22 | 1997-07-22 | セラミックス素子、部品実装基板及び配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9211389A JPH1140918A (ja) | 1997-07-22 | 1997-07-22 | セラミックス素子、部品実装基板及び配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1140918A true JPH1140918A (ja) | 1999-02-12 |
Family
ID=16605160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9211389A Withdrawn JPH1140918A (ja) | 1997-07-22 | 1997-07-22 | セラミックス素子、部品実装基板及び配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1140918A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294839A (ja) * | 2006-03-31 | 2007-11-08 | Murata Mfg Co Ltd | 積層コンデンサ及び積層コンデンサの実装構造 |
JP2009135416A (ja) * | 2007-11-30 | 2009-06-18 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ及びこれを備えた回路基板装置 |
US8072769B2 (en) | 2007-05-02 | 2011-12-06 | Murata Manufacturing Co., Ltd. | Component-embedded module and manufacturing method thereof |
-
1997
- 1997-07-22 JP JP9211389A patent/JPH1140918A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294839A (ja) * | 2006-03-31 | 2007-11-08 | Murata Mfg Co Ltd | 積層コンデンサ及び積層コンデンサの実装構造 |
US8072769B2 (en) | 2007-05-02 | 2011-12-06 | Murata Manufacturing Co., Ltd. | Component-embedded module and manufacturing method thereof |
JP2009135416A (ja) * | 2007-11-30 | 2009-06-18 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ及びこれを備えた回路基板装置 |
US8050012B2 (en) | 2007-11-30 | 2011-11-01 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor and circuit board device including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000165007A (ja) | プリント配線板、電子部品及び電子部品の実装方法 | |
US5726861A (en) | Surface mount component height control | |
JPH04192596A (ja) | 電子部品の表面実装構造 | |
JP3597913B2 (ja) | 半導体装置とその実装方法 | |
JPH1140918A (ja) | セラミックス素子、部品実装基板及び配線基板 | |
JPH0818285A (ja) | 表面実装部品の実装装置とその実装方法 | |
JP2003046251A (ja) | 電子部品 | |
JP2646688B2 (ja) | 電子部品の半田付け方法 | |
JPH0666544B2 (ja) | 回路基板の製造方法 | |
JPS6153852B2 (ja) | ||
JPH01191491A (ja) | 多重回路板 | |
JP3226147B2 (ja) | 表面実装部品の接合構造 | |
JP2917537B2 (ja) | 表面実装用icパッケージの実装方法 | |
JP2003078241A (ja) | はんだ供給方法 | |
JP2842013B2 (ja) | 混成集積回路装置 | |
JP4381657B2 (ja) | 回路基板および電子部品実装方法 | |
JPH0443437B2 (ja) | ||
JPS60152088A (ja) | 電子回路装置 | |
JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
JPH0722465A (ja) | 半導体装置の実装方法 | |
JPH06164096A (ja) | 回路基板 | |
JPH10199745A (ja) | 表面実装型電子部品及び回路基板並びに実装方法 | |
JP2562797Y2 (ja) | 配線基板 | |
JPH0125491Y2 (ja) | ||
JPH118459A (ja) | 表面実装部品のプリント配線板への実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |